JP2020181873A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2020181873A
JP2020181873A JP2019083240A JP2019083240A JP2020181873A JP 2020181873 A JP2020181873 A JP 2020181873A JP 2019083240 A JP2019083240 A JP 2019083240A JP 2019083240 A JP2019083240 A JP 2019083240A JP 2020181873 A JP2020181873 A JP 2020181873A
Authority
JP
Japan
Prior art keywords
interlayer insulating
insulating film
film
protective film
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019083240A
Other languages
English (en)
Other versions
JP7081564B2 (ja
Inventor
武寛 加藤
Takehiro Kato
武寛 加藤
知治 池田
Tomoharu Ikeda
知治 池田
泰 浦上
Yasushi Uragami
泰 浦上
侑佑 山下
Yusuke Yamashita
侑佑 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2019083240A priority Critical patent/JP7081564B2/ja
Publication of JP2020181873A publication Critical patent/JP2020181873A/ja
Application granted granted Critical
Publication of JP7081564B2 publication Critical patent/JP7081564B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

【課題】 保護膜が層間絶縁膜から剥離することを抑制する。【解決手段】 半導体装置の製造方法であって、半導体基板上にリンとボロンの少なくとも一方を含む層間絶縁膜を形成する工程と、前記層間絶縁膜を水素雰囲気下で870℃以上の温度でアニールする工程と、前記アニール後に前記層間絶縁膜の表層部をエッチングする工程と、前記エッチング後に前記層間絶縁膜の表面に接する保護膜を形成する工程、を有する。この構成によれば、保護膜が層間絶縁膜から剥離することを抑制できる。【選択図】図4

Description

本明細書に開示の技術は、半導体装置とその製造方法に関する。
特許文献1に開示の半導体装置は、半導体基板と、層間絶縁膜と、保護膜を備えている。層間絶縁膜は、半導体基板上に配置されている。より詳細には、半導体基板の表面に接するようにゲート絶縁膜が設けられており、ゲート絶縁膜の表面に接するように層間絶縁膜が設けられている。保護膜は、層間絶縁膜の表面に接している。
特開2018−117016号公報
半導体装置の使用時には、半導体基板が発熱するので、層間絶縁膜と保護膜も高温となる。半導体基板、層間絶縁膜及び保護膜の線膨張係数が互いに異なるので、半導体基板、層間絶縁膜及び保護膜のそれぞれに高い熱応力が加わる。その結果、保護膜が層間絶縁膜から剥離するおそれがある。本明細書では、保護膜が層間絶縁膜から剥離することを抑制する技術を提案する。
半導体装置の製造方法であって、半導体基板上にリンとボロンの少なくとも一方を含む層間絶縁膜を形成する工程と、前記層間絶縁膜を水素雰囲気下で870℃以上の温度でアニールする工程と、前記アニール後に前記層間絶縁膜の表層部をエッチングする工程と、前記エッチング後に前記層間絶縁膜の表面に接する保護膜を形成する工程、を有する。
なお、層間絶縁膜は、半導体基板に直接接してもよいし、層間絶縁膜と半導体基板の間に他の層が介在してもよい。
層間絶縁膜を水素雰囲気下で870℃以上の温度でアニールすると、層間絶縁膜中にリンやボロンが凝集した凝集部が形成される。その後、層間絶縁膜の表層部をエッチングすると、凝集部内で層間絶縁膜の表面に微小な凹凸が形成される。このように微小な凹凸を有する層間絶縁膜の表面に保護膜を形成すると、保護膜が層間絶縁膜の表面に強固に接続される。したがって、半導体装置の使用時に層間絶縁膜と保護膜に熱応力が加わっても、保護膜が層間絶縁膜から剥離し難い。このように、この半導体装置によれば、保護膜が層間絶縁膜から剥離することを抑制することができる。
半導体装置の断面図。 層間絶縁膜の上面を撮影した写真。 層間絶縁膜の上面の断面を撮影した写真。 半導体装置の製造方法を示すフローチャート。 半導体装置の製造方法を示す断面図。 水素アニール後の層間絶縁膜の断面図。 エッチング後の層間絶縁膜の断面図。 水素アニール温度と凝集部の発生の関係を示す表。
図1に示す実施形態の半導体装置10は、半導体基板12と、層間絶縁膜14と、電極16と、保護膜18を有している。
半導体基板12は、例えば、SiC、Si、GaN等のような半導体により構成されている。図示していないが、半導体基板12の内部には、スイッチング素子やダイオード等の半導体素子が形成されている。
層間絶縁膜14は、酸化シリコンにより構成されている。層間絶縁膜14は、リンとボロンを含む酸化シリコン(いわゆる、BPSG(Boron Phosphorus Silicon Glass))により構成されている。なお、層間絶縁膜14は、BSG(Boron Silicon Glass)やPSG(Phosphorus Silicon Glass)により構成されていてもよい。層間絶縁膜14は、半導体基板12の上面12aの外周部を覆っている。層間絶縁膜14は、コンタクトホール15を有している。コンタクトホール15は、半導体基板12の中央部の上部に配置されている。図2は、層間絶縁膜14の上面14aを撮影した写真を示している。図2に示すように、層間絶縁膜14には、リンやボロンが凝集した凝集部20が多数存在している。図3は、凝集部20内の層間絶縁膜14の上面14aの断面を撮影した写真である。図3に示すように、凝集部20内では、層間絶縁膜14の上面14aに微小な凸部22が多数存在する。凸部22が多数存在することで、凝集部20内の上面14aが凹凸形状となっている。凝集部20内の上面14aの表面粗さRzは、10nm以上であり、100nm以下である。すなわち、凝集部20内の上面14aの凹凸の高さ(すなわち、上面14aに対して垂直な方向に測定したときの凸部22の最上部と凹部の最下部の間の距離)は、10nm以上であり、100nm以下である。
電極16は、コンタクトホール15内の半導体基板12の上面12aを覆っている。電極16は、半導体基板12の内部に形成されている半導体素子と電気的に接続されている。
保護膜18は、ポリイミド等の絶縁樹脂によって構成されている。保護膜18は、電極16の外周部と層間絶縁膜14を覆っている。保護膜18は、層間絶縁膜14の上面14aに接している。上述したように、層間絶縁膜14内には、多数の凝集部20が存在している。凝集部20内では、上面14aに微小な凹凸が存在している。保護膜18は、上面14aに存在する微小な凹凸に対して密着している。このため、保護膜18は上面14aに対して強固に接続されている。
次に、半導体装置10の製造方法について説明する。図4は、半導体装置10の製造方法を示している。まず、ステップS2において、図5に示すように、半導体基板12の上面12aに、層間絶縁膜14を形成する。ここでは、リンとボロンの少なくとも一方を含む層間絶縁膜14を形成する。典型的には、リンを8〜11wt%の濃度で含み、ボロンを7〜10wt%の濃度で含むBPSG膜を層間絶縁膜14として形成する。
次に、ステップS4において、リフロー炉を用いて、半導体基板12を加熱する。ここでは、窒素雰囲気下で半導体基板12を加熱する。半導体基板12とともに層間絶縁膜14が加熱される。リンとボロンの少なくとも一方を有する層間絶縁膜14は、加熱されると流動する。ステップS4では、層間絶縁膜14が流動化することで、層間絶縁膜14の表面が平坦化する。
次に、ステップS6において、水素アニールを実施する。すなわち、水素雰囲気下で半導体基板12を加熱する。より詳細には、層間絶縁膜14を備える半導体基板12を炉内に設置し、炉内に水素ガス(H)を導入して、半導体基板12とともに層間絶縁膜14を加熱する。ここでは、略100%の濃度の水素ガス中で、870℃以上の温度に層間絶縁膜14を加熱する。層間絶縁膜14中では、ボロン、リン、シリコン、酸素等が互いに結合してネットワークを形成している。水素ガス中で870℃以上の温度に層間絶縁膜14を加熱すると、層間絶縁膜14中に水素原子が充填され、層間絶縁膜14中のボロンやリンの結合が切れる。すると、層間絶縁膜14中でボロンやリンが遊離する。遊離したボロンやリンは、層間絶縁膜14中で凝集する。その結果、層間絶縁膜14の内部に、ボロンやリンが凝集した凝集部20が多数形成される。図6は、凝集部20内の層間絶縁膜14の断面を示している。図6に示すように、凝集部20内の層間絶縁膜14の内部には、ボロンやリンが凝集したノジュール24が多数形成される。ノジュール24は、深い位置ほどノジュール24のサイズが大きくなるように分布する。
次に、ステップS8において、フッ酸によって層間絶縁膜14をエッチングする。ここでは、層間絶縁膜14の表層部のみをエッチングする。凝集部20内では、ノジュール24のエッチング速度が、ノジュール24以外の部分の層間絶縁膜14のエッチング速度よりも遅くなる。このため、層間絶縁膜14の表層部をエッチングすると、図7に示すように、層間絶縁膜14の上面14aに多数のノジュール24が露出する。その結果、図3に示すように、凝集部20内の層間絶縁膜14の上面14aに、高さが10nm以上かつ100nm以下の多数の凸部22が形成される。すなわち、上面14aが凹凸形状となり、上面14aの表面粗さRzが10nm以上かつ100nm以下の値まで増大する。
次に、ステップS10において、層間絶縁膜14にコンタクトホール15を形成する。次に、ステップS12において、コンタクトホール15内に電極16を形成する。
次に、ステップS14において、層間絶縁膜14の上面14aを覆う保護膜18を形成する。これによって、図1に示す半導体装置10が完成する。保護膜18は、層間絶縁膜14の上面14aに絶縁樹脂を塗布し、その後、絶縁樹脂を硬化させることで形成される。上面14aに塗布された絶縁樹脂(硬化前の流動性を有する絶縁樹脂)は、層間絶縁膜14の上面14aに形成された凹凸に対して密着する。その後、絶縁樹脂を硬化させると、凹凸に対して密着した状態で絶縁樹脂が硬化する。このため、保護膜18が層間絶縁膜14に強固に接続される。また、層間絶縁膜14の上面14aの凹凸が微小であるので、保護膜18の上面には凹凸は形成されない。上面が平坦な保護膜18を形成することができる。
以上に説明したように、この製造方法によれば、層間絶縁膜14の上面14aに微小な凹凸を形成することができ、その凹凸に密着するように保護膜18を形成することができる。半導体装置10の使用時に、半導体基板12が発熱し、層間絶縁膜14と保護膜18に熱応力が加わる。凹凸に入り込んだ絶縁樹脂によってアンカー効果が得られるので、保護膜18を層間絶縁膜14から引き離す方向に熱応力が作用しても、保護膜18が層間絶縁膜14から剥離し難い。また、せん断方向(界面に沿って保護膜18を層間絶縁膜14に対してスライドさせる方向)に熱応力が加わっても、保護膜18は層間絶縁膜14から剥離し難い。したがって、半導体装置10の使用時に、保護膜18が層間絶縁膜14から剥離することが抑制される。
図8は、水素アニール温度と、エッチング後の層間絶縁膜14の上面14aの状態との関係を調査した実験結果を示している。図8に示すように、水素アニールの温度が850℃以下の場合には凝集部20が形成されない一方で、水素アニールの温度が870℃の場合には層間絶縁膜14に凝集部20(すなわち、上面14aにおける微小な凹凸)が形成される。上述した凝集部20の形成メカニズムを考慮すると、水素アニールの温度が層間絶縁膜14の融点以下であれば、水素アニールの温度を870℃以上とすることで凝集部20を形成することができると考えられる。すなわち、水素アニールの温度を870℃以上とすることで、保護膜18の層間絶縁膜14からの剥離を抑制することができる。
なお、半導体基板12は、どのような半導体材料により構成されていてもよいが、半導体基板12がSiCにより構成されている場合に、実施形態の技術は特に有用である。すなわち、SiCは線膨張係数が小さいので、熱膨張し難い。また、SiCは、ヤング率が高く、変形し難い。このため、半導体基板12がSiCにより構成されている場合には、半導体基板12に密着している層間絶縁膜14も熱膨張し難い。他方、保護膜18は、熱膨張し易い。このため、この場合、層間絶縁膜14と保護膜18との間で高い熱応力が生じ易く、保護膜18が層間絶縁膜14から特に剥離し易い。このような場合でも、実施形態の技術によれば、保護膜18の層間絶縁膜14からの剥離を抑制することができる。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例の製造方法では、前記層間絶縁膜が、酸化シリコン膜であってもよい。また、本明細書が開示する一例の製造方法では、保護膜が、絶縁樹脂膜であってもよい。また、本明細書が開示する一例の製造方法では、エッチングによって、層間絶縁膜の表面に、10〜100nmの高さを有する凹凸が形成されてもよい。
また、本明細書は、新たな半導体装置の構造を提案する。この半導体装置は、半導体基板と、前記半導体基板上に配置された層間絶縁膜と、前記層間絶縁膜の表面に接する保護膜、を有する。前記層間絶縁膜の前記表面が、10〜100nmの高さを有する凹凸を有する。
この構造によれば、凹凸を有する層間絶縁膜の表面に保護膜が密着するので、保護膜が層間絶縁膜から剥離することを抑制することができる。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。
10 :半導体装置
12 :半導体基板
14 :層間絶縁膜
15 :コンタクトホール
16 :電極
18 :保護膜
20 :凝集部
22 :凸部
24 :ノジュール

Claims (5)

  1. 半導体装置の製造方法であって、
    半導体基板上に、リンとボロンの少なくとも一方を含む層間絶縁膜を形成する工程と、
    前記層間絶縁膜を水素雰囲気下で870℃以上の温度でアニールする工程と、
    前記アニール後に、前記層間絶縁膜の表層部をエッチングする工程と、
    前記エッチング後に、前記層間絶縁膜の表面に接する保護膜を形成する工程、
    を有する製造方法。
  2. 前記層間絶縁膜が、酸化シリコン膜である請求項1の製造方法。
  3. 前記保護膜が、絶縁樹脂膜である請求項1または2の製造方法。
  4. 前記エッチングによって、前記層間絶縁膜の前記表面に、10〜100nmの高さを有する凹凸が形成される、請求項1〜3のいずれか一項の製造方法。
  5. 半導体装置であって、
    半導体基板と、
    前記半導体基板上に配置された層間絶縁膜と、
    前記層間絶縁膜の表面に接する保護膜、
    を有し、
    前記層間絶縁膜の前記表面が、10〜100nmの高さを有する凹凸を有する半導体装置。
JP2019083240A 2019-04-24 2019-04-24 半導体装置とその製造方法 Active JP7081564B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019083240A JP7081564B2 (ja) 2019-04-24 2019-04-24 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019083240A JP7081564B2 (ja) 2019-04-24 2019-04-24 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2020181873A true JP2020181873A (ja) 2020-11-05
JP7081564B2 JP7081564B2 (ja) 2022-06-07

Family

ID=73023507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019083240A Active JP7081564B2 (ja) 2019-04-24 2019-04-24 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP7081564B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02144915A (ja) * 1988-11-25 1990-06-04 Matsushita Electric Works Ltd 半導体装置
JPH0456222A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp 半導体装置の製造方法
JPH05136298A (ja) * 1991-11-14 1993-06-01 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2004247434A (ja) * 2003-02-12 2004-09-02 Nec Corp 薄膜トランジスタおよびその製造方法
JP2004247472A (ja) * 2003-02-13 2004-09-02 Seiko Epson Corp 半導体装置および薄膜形成方法
JP2015109421A (ja) * 2013-10-21 2015-06-11 パナソニックIpマネジメント株式会社 半導体装置及びその製造方法
JP2018107378A (ja) * 2016-12-28 2018-07-05 昭和電工株式会社 炭化珪素半導体装置とその製造方法、炭化珪素半導体の酸化膜の形成方法
JP2018117016A (ja) * 2017-01-17 2018-07-26 株式会社デンソー 半導体装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02144915A (ja) * 1988-11-25 1990-06-04 Matsushita Electric Works Ltd 半導体装置
JPH0456222A (ja) * 1990-06-25 1992-02-24 Matsushita Electron Corp 半導体装置の製造方法
JPH05136298A (ja) * 1991-11-14 1993-06-01 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2004247434A (ja) * 2003-02-12 2004-09-02 Nec Corp 薄膜トランジスタおよびその製造方法
JP2004247472A (ja) * 2003-02-13 2004-09-02 Seiko Epson Corp 半導体装置および薄膜形成方法
JP2015109421A (ja) * 2013-10-21 2015-06-11 パナソニックIpマネジメント株式会社 半導体装置及びその製造方法
JP2018107378A (ja) * 2016-12-28 2018-07-05 昭和電工株式会社 炭化珪素半導体装置とその製造方法、炭化珪素半導体の酸化膜の形成方法
JP2018117016A (ja) * 2017-01-17 2018-07-26 株式会社デンソー 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP7081564B2 (ja) 2022-06-07

Similar Documents

Publication Publication Date Title
JP2020161833A (ja) 多結晶セラミック基板
US7538423B2 (en) Heat sink, electronic device, method of manufacturing heat sink, and method of manufacturing electronic device
TWI474397B (zh) Method for forming silicon oxide film of SOI wafer
JPH05243223A (ja) 集積回路装置の製造方法
WO2021024654A1 (ja) 電子デバイス用基板およびその製造方法
WO2019205910A1 (zh) 显示面板的封装方法、显示装置及其制作方法
JP2006222236A (ja) 半導体装置用積層基板の製造方法及び半導体装置
KR20200026822A (ko) 고열전도성의 디바이스 기판 및 그 제조 방법
JP7081564B2 (ja) 半導体装置とその製造方法
JP2005317570A (ja) 半導体素子の製造方法
JPH01185947A (ja) 半導体装置製造方法
JP2015065318A (ja) 炭化珪素半導体装置の製造方法
JP2001308137A (ja) 半導体装置及びその製造方法
JP2006148046A (ja) 半導体素子の製造方法
JP5240021B2 (ja) 半導体装置及びその製造方法
JP2002100773A (ja) 半導体装置及びその製造方法
JP2020181872A (ja) 半導体装置の製造方法
TWI748852B (zh) 電路板結構及其製作方法
JP2019047094A (ja) 半導体装置
JP2018098431A (ja) 半導体モジュールとその製造方法
JP5297419B2 (ja) 半導体装置および半導体装置の製造方法
WO2021010405A1 (ja) 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JPS6386450A (ja) 半導体素子形成用基板の製造方法
JPS63248148A (ja) 半導体集積回路装置の製造方法
WO2002089194A1 (fr) Procede de formation de film metallique et procede de fabrication de dispositif a semi-conducteur

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210322

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220509

R151 Written notification of patent or utility model registration

Ref document number: 7081564

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151