JP7081564B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP7081564B2 JP7081564B2 JP2019083240A JP2019083240A JP7081564B2 JP 7081564 B2 JP7081564 B2 JP 7081564B2 JP 2019083240 A JP2019083240 A JP 2019083240A JP 2019083240 A JP2019083240 A JP 2019083240A JP 7081564 B2 JP7081564 B2 JP 7081564B2
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- film
- semiconductor substrate
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
Description
なお、層間絶縁膜は、半導体基板に直接接してもよいし、層間絶縁膜と半導体基板の間に他の層が介在してもよい。
12 :半導体基板
14 :層間絶縁膜
15 :コンタクトホール
16 :電極
18 :保護膜
20 :凝集部
22 :凸部
24 :ノジュール
Claims (5)
- 半導体装置の製造方法であって、
半導体基板上に、リンとボロンの少なくとも一方を含む層間絶縁膜を形成する工程と、
前記層間絶縁膜を水素雰囲気下で870℃以上の温度でアニールする工程と、
前記アニール後に、前記層間絶縁膜の表層部をエッチングする工程と、
前記エッチング後に、前記層間絶縁膜の表面に接する保護膜を形成する工程、
を有する製造方法。 - 前記層間絶縁膜が、酸化シリコン膜である請求項1の製造方法。
- 前記保護膜が、絶縁樹脂膜である請求項1または2の製造方法。
- 前記エッチングによって、前記層間絶縁膜の前記表面に、10~100nmの高さを有する凹凸が形成される、請求項1~3のいずれか一項の製造方法。
- 半導体装置であって、
半導体基板と、
前記半導体基板上に配置された層間絶縁膜と、
前記層間絶縁膜の表面に接する保護膜、
を有し、
前記層間絶縁膜の前記表面が、10~100nmの高さを有する凹凸を有する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019083240A JP7081564B2 (ja) | 2019-04-24 | 2019-04-24 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019083240A JP7081564B2 (ja) | 2019-04-24 | 2019-04-24 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020181873A JP2020181873A (ja) | 2020-11-05 |
JP7081564B2 true JP7081564B2 (ja) | 2022-06-07 |
Family
ID=73023507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019083240A Active JP7081564B2 (ja) | 2019-04-24 | 2019-04-24 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7081564B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004247434A (ja) | 2003-02-12 | 2004-09-02 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
JP2004247472A (ja) | 2003-02-13 | 2004-09-02 | Seiko Epson Corp | 半導体装置および薄膜形成方法 |
JP2015109421A (ja) | 2013-10-21 | 2015-06-11 | パナソニックIpマネジメント株式会社 | 半導体装置及びその製造方法 |
JP2018107378A (ja) | 2016-12-28 | 2018-07-05 | 昭和電工株式会社 | 炭化珪素半導体装置とその製造方法、炭化珪素半導体の酸化膜の形成方法 |
JP2018117016A (ja) | 2017-01-17 | 2018-07-26 | 株式会社デンソー | 半導体装置およびその製造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02144915A (ja) * | 1988-11-25 | 1990-06-04 | Matsushita Electric Works Ltd | 半導体装置 |
JPH0456222A (ja) * | 1990-06-25 | 1992-02-24 | Matsushita Electron Corp | 半導体装置の製造方法 |
JPH05136298A (ja) * | 1991-11-14 | 1993-06-01 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
2019
- 2019-04-24 JP JP2019083240A patent/JP7081564B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004247434A (ja) | 2003-02-12 | 2004-09-02 | Nec Corp | 薄膜トランジスタおよびその製造方法 |
JP2004247472A (ja) | 2003-02-13 | 2004-09-02 | Seiko Epson Corp | 半導体装置および薄膜形成方法 |
JP2015109421A (ja) | 2013-10-21 | 2015-06-11 | パナソニックIpマネジメント株式会社 | 半導体装置及びその製造方法 |
JP2018107378A (ja) | 2016-12-28 | 2018-07-05 | 昭和電工株式会社 | 炭化珪素半導体装置とその製造方法、炭化珪素半導体の酸化膜の形成方法 |
JP2018117016A (ja) | 2017-01-17 | 2018-07-26 | 株式会社デンソー | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2020181873A (ja) | 2020-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2020161833A (ja) | 多結晶セラミック基板 | |
US7538423B2 (en) | Heat sink, electronic device, method of manufacturing heat sink, and method of manufacturing electronic device | |
JPWO2016190440A1 (ja) | パワーモジュール用基板およびパワーモジュール用基板集合体およびパワーモジュール用基板の製造方法 | |
JPH05243223A (ja) | 集積回路装置の製造方法 | |
WO2019205910A1 (zh) | 显示面板的封装方法、显示装置及其制作方法 | |
JP6373724B2 (ja) | 芯線ホルダ及びシリコンの製造方法 | |
JP2006222236A (ja) | 半導体装置用積層基板の製造方法及び半導体装置 | |
JP2012160548A (ja) | 絶縁基板とその絶縁基板を有するパワーモジュール | |
JP7081564B2 (ja) | 半導体装置とその製造方法 | |
JP2001308137A (ja) | 半導体装置及びその製造方法 | |
JP5051409B2 (ja) | 半導体素子の製造方法 | |
JP5240021B2 (ja) | 半導体装置及びその製造方法 | |
JP7188264B2 (ja) | 半導体装置の製造方法 | |
KR100732288B1 (ko) | 반도체 소자의 제조 방법 | |
JP2010165778A (ja) | 半導体装置の製造方法 | |
JP6516067B2 (ja) | 半導体装置 | |
JP2008053551A (ja) | 半導体装置の製造方法 | |
JP2978680B2 (ja) | 半導体装置の製造方法 | |
JP2018098431A (ja) | 半導体モジュールとその製造方法 | |
JP2002319550A (ja) | 金属膜の形成方法および半導体装置の製造方法 | |
JP3210464B2 (ja) | 半導体装置の製造方法 | |
KR100611452B1 (ko) | 스핀 온 글라스 공정에서 균열 발생을 방지하는 방법 | |
JPH03184343A (ja) | 半導体装置の製造方法 | |
JPS63248148A (ja) | 半導体集積回路装置の製造方法 | |
JPH0778818A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20210322 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210720 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220509 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7081564 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |