JPS63248148A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPS63248148A JPS63248148A JP8114687A JP8114687A JPS63248148A JP S63248148 A JPS63248148 A JP S63248148A JP 8114687 A JP8114687 A JP 8114687A JP 8114687 A JP8114687 A JP 8114687A JP S63248148 A JPS63248148 A JP S63248148A
- Authority
- JP
- Japan
- Prior art keywords
- substrates
- substrate
- insulating layer
- integrated circuit
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 238000010438 heat treatment Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 17
- 239000011810 insulating material Substances 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 12
- 230000000694 effects Effects 0.000 abstract description 9
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 239000012298 atmosphere Substances 0.000 abstract description 5
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 230000006837 decompression Effects 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 239000011295 pitch Substances 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000001179 sorption measurement Methods 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 241000519995 Stachys sylvatica Species 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000033458 reproduction Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は、半導体集積回路の高密度化と高速化に有効な
積層構造の半導体集積回路装置を得るために必要となる
半導体基板の熱接着方法に関するものである。
積層構造の半導体集積回路装置を得るために必要となる
半導体基板の熱接着方法に関するものである。
（従来技術とその問題点）
本願発明者は、特願昭６１１３５０２号にてこの種の技
術として、熱軟化現象を存する絶ｉ（物が形成されてな
る半導体基板を熱接着する構造と方法を提案した。熱接
着の方法としては、■密着させた後熱処理する方法。■
密着を確実なものとするために減圧下において、まず周
辺部を加熱接着し、その後、大気圧下で熱処理する方法
、及び■■の方法において、周辺部以外の部分に溝を形
成する方法等を提案した。
術として、熱軟化現象を存する絶ｉ（物が形成されてな
る半導体基板を熱接着する構造と方法を提案した。熱接
着の方法としては、■密着させた後熱処理する方法。■
密着を確実なものとするために減圧下において、まず周
辺部を加熱接着し、その後、大気圧下で熱処理する方法
、及び■■の方法において、周辺部以外の部分に溝を形
成する方法等を提案した。
これらの方法には以下の欠点がある。■ 周辺部のみを
確実に熱接着する必要があるが、半導体基板には数ミク
ロンから数十ミクロンのそりがあり、このそりを矯正し
て接着することが困難である。■周辺部の熱接着後大気
圧下で熱処理を行なうのは大気圧により、ウェハのそり
を矯正する効果をねらったものであるが、矯正に大気圧
以上の圧力が必要な場合には、接着に不均一が生ずる。
確実に熱接着する必要があるが、半導体基板には数ミク
ロンから数十ミクロンのそりがあり、このそりを矯正し
て接着することが困難である。■周辺部の熱接着後大気
圧下で熱処理を行なうのは大気圧により、ウェハのそり
を矯正する効果をねらったものであるが、矯正に大気圧
以上の圧力が必要な場合には、接着に不均一が生ずる。
一方最近、ＢＴＬのＦ ｒｙｅ等によって静電吸着力を
用いてウェハの接着を行なう方法が提案された（Ｊ、
Ｅｌｅｃｔｒｏｃｈｅｍ Ｓｏｃνｏ１．１３３ Ｎ［
１８ｐ １６７３）この方法は、大気圧下において絶縁
膜を介して２枚のシリコンウェハ間に電圧を印加し、ウ
ェハ間に発生する静電吸着力により密着性を向上させた
状態で熱接着する方法である。この方法は静電吸着力を
大気圧以上に高めることが出来る点では優れているが、
以下の欠点を有している。
用いてウェハの接着を行なう方法が提案された（Ｊ、
Ｅｌｅｃｔｒｏｃｈｅｍ Ｓｏｃνｏ１．１３３ Ｎ［
１８ｐ １６７３）この方法は、大気圧下において絶縁
膜を介して２枚のシリコンウェハ間に電圧を印加し、ウ
ェハ間に発生する静電吸着力により密着性を向上させた
状態で熱接着する方法である。この方法は静電吸着力を
大気圧以上に高めることが出来る点では優れているが、
以下の欠点を有している。
すなわち、第１図はこの方法による場合の状態を示すも
ので、ｌ−１は閉じ込められた気泡、１−２．１−５は
半導体基板、１−３．Ｉ−４は絶縁物膜であるが、■
接着面に気泡１−１が閉じ込められた場合、この気泡１
−１が除去できないために、接着が不均一になる場合が
ある。■ 接着面にＳｉＯ熱酸化膜を用いているため１
１００°Ｃ以上の高温でなければ接着できない。
ので、ｌ−１は閉じ込められた気泡、１−２．１−５は
半導体基板、１−３．Ｉ−４は絶縁物膜であるが、■
接着面に気泡１−１が閉じ込められた場合、この気泡１
−１が除去できないために、接着が不均一になる場合が
ある。■ 接着面にＳｉＯ熱酸化膜を用いているため１
１００°Ｃ以上の高温でなければ接着できない。
これら欠点のうち、■については、特願昭６０−１３５
０２号において提案したように、Ｓｉの熱酸化膜より熱
軟化温度の低いＰＳＧあるいはＢＰＳＧを使用すること
により熱接着温度の低下が可能である。しかし、内部に
閉じ込められた気泡１−１は、その大きさや場所が制御
できないため、接着強度を低下させると共に、接着後一
方の半導体基板を薄層化し、ＳＯ■構造を形成後、素子
を形成する場合その歩留りを低下させる問題を有してい
る。
０２号において提案したように、Ｓｉの熱酸化膜より熱
軟化温度の低いＰＳＧあるいはＢＰＳＧを使用すること
により熱接着温度の低下が可能である。しかし、内部に
閉じ込められた気泡１−１は、その大きさや場所が制御
できないため、接着強度を低下させると共に、接着後一
方の半導体基板を薄層化し、ＳＯ■構造を形成後、素子
を形成する場合その歩留りを低下させる問題を有してい
る。
（発明の目的）
本発明の目的は、半導体基板を接着する場合の接着面に
生ずる気泡を除去し、かつ、基数全面における確実な接
着を可能とする半導体集積回路装置の製造方法を提供す
ることにある。
生ずる気泡を除去し、かつ、基数全面における確実な接
着を可能とする半導体集積回路装置の製造方法を提供す
ることにある。
（発明の特徴）
本発明は熱軟化性を有する絶縁膜が形成されている半導
体基板を他の熱軟化性を有する絶縁膜が形成されている
基板に接着する方法において、両基板間に電圧を印加す
ることにより静電気吸着力を発生させ熱接着に必要とな
る密着性を向上させる工程と、この接着面に気泡を生じ
させないために前記基板の少なくとも一方の表面に“溝
”を形成するか、又は熱接着処理を減圧雰囲気中で行な
うか、又は両者を併用することを主要な特徴とする。
体基板を他の熱軟化性を有する絶縁膜が形成されている
基板に接着する方法において、両基板間に電圧を印加す
ることにより静電気吸着力を発生させ熱接着に必要とな
る密着性を向上させる工程と、この接着面に気泡を生じ
させないために前記基板の少なくとも一方の表面に“溝
”を形成するか、又は熱接着処理を減圧雰囲気中で行な
うか、又は両者を併用することを主要な特徴とする。
以下図面により本発明の詳細な説明する。
（実施例）
第２図（ａ）（ｂ）（ｃ）（ｄ）は本発明の第１の実施
例を説明する図であって、２−１．２−６はシリコン基
板、２−２．２−５は絶縁膜として用いられているシリ
コン酸化膜、２−３．２−４は熱処理によって軟化現象
を生ずる絶縁膜として用いられているリンを多量に含む
シリコン酸化膜である。シリコン基板２−１．２−６は
厚さ５００μｍで直径１０ｃｍであり、２−２．２−５
は厚さ６０００人でシリコンを水蒸気中で酸化して得ら
れる。２−３．２−４はＰＩ１３．５ｉｌｌａ＋０□を
原料として化学的気相成長方法（ＣＶＤ法）によって得
られるＰＳＧ膜で厚さ１μｍである。さらに、２−４に
は、ピッチ１＠ｍで幅１００μｍの格子状の溝２−８が
深さ１μｍに形成されている。
例を説明する図であって、２−１．２−６はシリコン基
板、２−２．２−５は絶縁膜として用いられているシリ
コン酸化膜、２−３．２−４は熱処理によって軟化現象
を生ずる絶縁膜として用いられているリンを多量に含む
シリコン酸化膜である。シリコン基板２−１．２−６は
厚さ５００μｍで直径１０ｃｍであり、２−２．２−５
は厚さ６０００人でシリコンを水蒸気中で酸化して得ら
れる。２−３．２−４はＰＩ１３．５ｉｌｌａ＋０□を
原料として化学的気相成長方法（ＣＶＤ法）によって得
られるＰＳＧ膜で厚さ１μｍである。さらに、２−４に
は、ピッチ１＠ｍで幅１００μｍの格子状の溝２−８が
深さ１μｍに形成されている。
次に、両基板を対向して相互接触させ、シリコン基板２
−１．２−６間に直流電圧源２−７から電圧を印加する
。この状態で１０００°Ｃ中のＮ２雰囲気で熱処理を行
なうことによりシリコン酸化膜２−３．２−４は■圧接
着される。
−１．２−６間に直流電圧源２−７から電圧を印加する
。この状態で１０００°Ｃ中のＮ２雰囲気で熱処理を行
なうことによりシリコン酸化膜２−３．２−４は■圧接
着される。
第２図の実施例では、シリコン基板２−Ｌ ２−６はＳ
ｉ基板を用いたがこれは他の半導体基板例えばＧａＡｓ
等の化合物半導体やＧｅ基板でも良くまた集積回路素子
が形成されていても良い。また、シリコン酸化膜２−２
．２−５はシリコン酸化膜２−３゜２−４中に含まれる
リンが熱処理中にシリコン基板２−１．２−６に拡散す
るのを防止するため形成したものであり、接着効果とは
無関係である。このため省略することもできるし、また
、他の膜（例えば、５ｉＪ４膜、 ＣＶ Ｄ ５ｉＯ
ｚ膜、等）を使用することもできる。
ｉ基板を用いたがこれは他の半導体基板例えばＧａＡｓ
等の化合物半導体やＧｅ基板でも良くまた集積回路素子
が形成されていても良い。また、シリコン酸化膜２−２
．２−５はシリコン酸化膜２−３゜２−４中に含まれる
リンが熱処理中にシリコン基板２−１．２−６に拡散す
るのを防止するため形成したものであり、接着効果とは
無関係である。このため省略することもできるし、また
、他の膜（例えば、５ｉＪ４膜、 ＣＶ Ｄ ５ｉＯ
ｚ膜、等）を使用することもできる。
また、シリコン酸化膜２−３．２−４はＰ Ｓ Ｇ Ｉ
ｔ欠を使用したが、これは熱硬化性を有する膜であれば
良く、例えば、ＢＰＳＧ （ボロンとリンを含むＳｉｎ
ｇ）を使用する場合には、ＰＳＧより熱硬化温度が低い
ためさらに低温で熱接着することが可能である。
ｔ欠を使用したが、これは熱硬化性を有する膜であれば
良く、例えば、ＢＰＳＧ （ボロンとリンを含むＳｉｎ
ｇ）を使用する場合には、ＰＳＧより熱硬化温度が低い
ためさらに低温で熱接着することが可能である。
次に、第２図の実施例において静電吸着と溝形成の効果
について説明する。第３図、第４図、第５図は熱接着後
の基板の接着状態を赤外線透過法によって検査した図で
あり、第３図は溝を形成せずに静電吸着のみを用いた場
合、第４図は溝を形成し静電吸着を用いなかった場合、
第５図は両者を用いた場合である。第３図に見られる数
箇の白点３−２は溝を形成していないために内部に閉じ
込められた気泡により接着が不完全となった部分である
。
について説明する。第３図、第４図、第５図は熱接着後
の基板の接着状態を赤外線透過法によって検査した図で
あり、第３図は溝を形成せずに静電吸着のみを用いた場
合、第４図は溝を形成し静電吸着を用いなかった場合、
第５図は両者を用いた場合である。第３図に見られる数
箇の白点３−２は溝を形成していないために内部に閉じ
込められた気泡により接着が不完全となった部分である
。
また、第４図は溝が形成されているため内部に気泡は生
じていないが周辺部４−２に未接着の部分があり、両店
板間に静電吸着を行わなかったために、熱処理中の接触
が不十分であったことを示している。これに対して第５
図では直径１０ｃｍのシリコン基板の全面が接着部５−
１で示されるように熱接着している。
じていないが周辺部４−２に未接着の部分があり、両店
板間に静電吸着を行わなかったために、熱処理中の接触
が不十分であったことを示している。これに対して第５
図では直径１０ｃｍのシリコン基板の全面が接着部５−
１で示されるように熱接着している。
第２図に示した溝２−８は、第１の実施例では、ピッチ
１ｍｍ、幅１００ ｕ ｍ、 深さ１μｍに形成され
ているが、この溝は接着時に内部残留する気体をにがす
口約であるためこの寸法に限定されるものではないこと
は明らかである。
１ｍｍ、幅１００ ｕ ｍ、 深さ１μｍに形成され
ているが、この溝は接着時に内部残留する気体をにがす
口約であるためこの寸法に限定されるものではないこと
は明らかである。
第６図は本発明の第２の実施例であり、６−１〜６−６
は２−１〜２−６とそれぞれ同一であるが、本実施例で
は熱処理により軟化現象を生ずる絶縁物層６−３．６−
４には溝は形成されていない。また、接着用基板は真空
容器６−８中におかれている。このように真空容器６−
８中の如き減圧下で基板を静電吸着し、熱処理すること
により、気泡の原因となるガスが存在しないため、溝を
形成しなくともほぼ完全な接着が可能となる。
は２−１〜２−６とそれぞれ同一であるが、本実施例で
は熱処理により軟化現象を生ずる絶縁物層６−３．６−
４には溝は形成されていない。また、接着用基板は真空
容器６−８中におかれている。このように真空容器６−
８中の如き減圧下で基板を静電吸着し、熱処理すること
により、気泡の原因となるガスが存在しないため、溝を
形成しなくともほぼ完全な接着が可能となる。
更に、図示は省略するが、溝の効果と減圧下の効果は併
用しても、それぞれの効果が重畳し、さらに有効に抜泡
できることは言うまでもない。
用しても、それぞれの効果が重畳し、さらに有効に抜泡
できることは言うまでもない。
（発明の効果）
以上説明したように、本発明の第１の実施例によれば、
熱軟化性絶縁物に溝を形成することにより、静電吸着の
効果を高め任意のガス雰囲気中において気泡の生じない
接着が可能となる。また、第２の実施例では、真空中で
静電吸着と熱処理を行なうことにより、溝の形成が不要
となる。Ｔ１１点を有している。さらに、これらの併用
により一層！（ｉ泡効果をあげることができる。本発明
により、内部に気泡の生じない絶縁物による接着が可能
となリ、その応用分野としは、■一方の半導体基板をＥ
ＦＪ化し、そこに素子を形成するＳｏｌ技術において、
気泡の影響を受けない高い歩留りが得られる。■薄層化
、素子形成、接着薄層化を繰り返して行なうことにより
、多層化積層ＬＳＩを実現することが可能となり、高密
度で高速の集積回路が形成できるという利点を有してい
る。
熱軟化性絶縁物に溝を形成することにより、静電吸着の
効果を高め任意のガス雰囲気中において気泡の生じない
接着が可能となる。また、第２の実施例では、真空中で
静電吸着と熱処理を行なうことにより、溝の形成が不要
となる。Ｔ１１点を有している。さらに、これらの併用
により一層！（ｉ泡効果をあげることができる。本発明
により、内部に気泡の生じない絶縁物による接着が可能
となリ、その応用分野としは、■一方の半導体基板をＥ
ＦＪ化し、そこに素子を形成するＳｏｌ技術において、
気泡の影響を受けない高い歩留りが得られる。■薄層化
、素子形成、接着薄層化を繰り返して行なうことにより
、多層化積層ＬＳＩを実現することが可能となり、高密
度で高速の集積回路が形成できるという利点を有してい
る。
第１図は従来技術の欠点を説明するための断面図、第２
図（ａ）（Ｃ）は本発明に用いられる溝の形成された基
板の平面図及び断面図、第２図（ｂｌは第２図（Ｃ）の
一部拡大図、第２図ｃｄ）は本発明の詳細な説明するた
めの断面図、第３図、第４図及び第５図は赤外線透過法
により接着状態を検査した写真の模写図、第６図は本発
明の他の実施例を説明するため断面略図である。 １−１・・・気泡、ｌ−２，ｌ−５・・・半導体基板、
１−３．ｌ−４・・・絶縁物膜、２−１．２−６．６−
１゜６−６・・・シリコン基板、２−２．２−５．６−
２．６−５・・・シリコン酸化Ｂり、 ２−３． ２−
４．６−３．６−４・・・リンを多量に含むシリコン酸
化膜、２−７・・・直流電圧源、２−８・・・溝、３−
Ｌ ４−１．５−１・・・接着部、 ３−２．４−２
・・・未接着部、６−８・・・真空容器。 特許出願人 日本電信電話株式会社 ′代理人弁理士白水常雄 外１名 第１図 第２図 ＋ｄ）
図（ａ）（Ｃ）は本発明に用いられる溝の形成された基
板の平面図及び断面図、第２図（ｂｌは第２図（Ｃ）の
一部拡大図、第２図ｃｄ）は本発明の詳細な説明するた
めの断面図、第３図、第４図及び第５図は赤外線透過法
により接着状態を検査した写真の模写図、第６図は本発
明の他の実施例を説明するため断面略図である。 １−１・・・気泡、ｌ−２，ｌ−５・・・半導体基板、
１−３．ｌ−４・・・絶縁物膜、２−１．２−６．６−
１゜６−６・・・シリコン基板、２−２．２−５．６−
２．６−５・・・シリコン酸化Ｂり、 ２−３． ２−
４．６−３．６−４・・・リンを多量に含むシリコン酸
化膜、２−７・・・直流電圧源、２−８・・・溝、３−
Ｌ ４−１．５−１・・・接着部、 ３−２．４−２
・・・未接着部、６−８・・・真空容器。 特許出願人 日本電信電話株式会社 ′代理人弁理士白水常雄 外１名 第１図 第２図 ＋ｄ）
Claims (3)
- （１）半導体基板もしくは半導体集積回路が形成されて
なる第１の基板上に熱処理によって軟化現象を生ずる第
１の絶縁物層を形成する第１の工程と、他の半導体基板
もしくは半導体集積回路が形成されてなる基板のいずれ
かよりなる第２の基板上に熱処理によって軟化現象を生
ずる第２の絶縁物層を形成する第２の工程と、前記第１
の絶縁物層もしくは前記第２の絶縁物層の少なくとも一
方の全面に溝を形成する第３の工程と、前記第１の基板
と第２の基板とを前記第１の絶縁物層と前記第２の絶縁
物層とを対向せしめて両基板を相互接触させた状態で該
両基板間に電圧を印加する第４の工程と、電圧を印加し
た状態で加熱する第５の工程を少なくとも含むことを特
徴とする半導体集積回路装置の製造方法。 - （２）半導体基板もしくは半導体集積回路が形成されて
なる第１の基板上に熱処理によって軟化現象を生ずる第
１の絶縁物層を形成する第１の工程と、他の半導体基板
もしくは半導体集積回路が形成されてなる基板のいずれ
かよりなる第２の基板上に熱処理によって軟化現象を生
ずる第２の絶縁物層を形成する第２の工程と、前記第１
の基板と第２の基板とを前記第１の絶縁物層と前記第２
の絶縁物層とを対向せしめて両基板を相互接触させた状
態で該両基板間に減圧下において電圧を印加する第３の
工程と、該減圧下で電圧を印加した状態で加熱する第４
の工程を少なくとも含むことを特徴とする半導体集積回
路装置の製造方法。 - （３）半導体基板もしくは半導体集積回路が形成されて
なる第１の基板上に熱処理によって軟化現象を生ずる第
１の絶縁物層を形成する第１の工程と、他の半導体基板
もしくは半導体集積回路が形成されてなる基板のいずれ
かよりなる第２の基板上に熱処理によって軟化現象を生
ずる第２の絶縁物層を形成する第２の工程と、前記第１
の絶縁物層もしくは前記第２の絶縁物層の少なくとも一
方の全面に溝を形成する第３の工程と、前記第１の基板
と第２の基板とを前記第１の絶縁物層と前記第２の絶縁
物層とを対向せしめて両基板を相互接触させた状態で該
両基板間に減圧下において電圧を印加する第４の工程と
、該減圧下で電圧を印加した状態で加熱する第５の工程
を少なくとも含むことを特徴とする半導体集積回路装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62081146A JP2583764B2 (ja) | 1987-04-03 | 1987-04-03 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62081146A JP2583764B2 (ja) | 1987-04-03 | 1987-04-03 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63248148A true JPS63248148A (ja) | 1988-10-14 |
| JP2583764B2 JP2583764B2 (ja) | 1997-02-19 |
Family
ID=13738282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62081146A Expired - Fee Related JP2583764B2 (ja) | 1987-04-03 | 1987-04-03 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2583764B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5681775A (en) * | 1995-11-15 | 1997-10-28 | International Business Machines Corporation | Soi fabrication process |
| JP2007329470A (ja) * | 2006-05-18 | 2007-12-20 | Soi Tec Silicon On Insulator Technologies | 半導体オンインシュレータ型ウエハを製造する方法及び半導体オンインシュレータウエハ |
-
1987
- 1987-04-03 JP JP62081146A patent/JP2583764B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5681775A (en) * | 1995-11-15 | 1997-10-28 | International Business Machines Corporation | Soi fabrication process |
| JP2007329470A (ja) * | 2006-05-18 | 2007-12-20 | Soi Tec Silicon On Insulator Technologies | 半導体オンインシュレータ型ウエハを製造する方法及び半導体オンインシュレータウエハ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2583764B2 (ja) | 1997-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5168078A (en) | Method of making high density semiconductor structure | |
| JP3033412B2 (ja) | 半導体装置の製造方法 | |
| JPH098124A (ja) | 絶縁分離基板及びその製造方法 | |
| JP3054637B2 (ja) | 集積回路のパッシベーション方法 | |
| US5025304A (en) | High density semiconductor structure and method of making the same | |
| JPH01185947A (ja) | 半導体装置製造方法 | |
| JPS63248148A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61174661A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS6218055Y2 (ja) | ||
| JP2857456B2 (ja) | 半導体膜の製造方法 | |
| JPH0645313A (ja) | 半導体装置の製造方法 | |
| JP3216535B2 (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPH05160089A (ja) | 半導体基板の製造方法 | |
| JPH01226166A (ja) | 半導体装置基板の製造方法 | |
| JP2581531B2 (ja) | 半導体装置の製造方法 | |
| JPH0810672B2 (ja) | 平板の接着方法 | |
| JPH03136346A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS63266830A (ja) | 表面平坦化方法 | |
| KR19980060508A (ko) | 접합형 SOI(Silicon-On-Insulator) 기판의 제조 방법 | |
| JP3518083B2 (ja) | 基板の製造方法 | |
| JPH11163307A (ja) | 貼り合わせ基板の製造方法 | |
| JP2535577B2 (ja) | ウェ―ハの接着方法 | |
| JPS63202035A (ja) | 半導体装置の製造方法 | |
| JPH0555455A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |