TWI474397B - Method for forming silicon oxide film of SOI wafer - Google Patents
Method for forming silicon oxide film of SOI wafer Download PDFInfo
- Publication number
- TWI474397B TWI474397B TW97115752A TW97115752A TWI474397B TW I474397 B TWI474397 B TW I474397B TW 97115752 A TW97115752 A TW 97115752A TW 97115752 A TW97115752 A TW 97115752A TW I474397 B TWI474397 B TW I474397B
- Authority
- TW
- Taiwan
- Prior art keywords
- oxide film
- soi wafer
- soi
- wafer
- tantalum oxide
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 42
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title 1
- 229910052814 silicon oxide Inorganic materials 0.000 title 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 54
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 54
- 230000003647 oxidation Effects 0.000 claims description 47
- 238000007254 oxidation reaction Methods 0.000 claims description 47
- 238000010438 heat treatment Methods 0.000 claims description 36
- 230000001590 oxidative effect Effects 0.000 claims description 27
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 229910052786 argon Inorganic materials 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 235000012431 wafers Nutrition 0.000 description 148
- 239000010410 layer Substances 0.000 description 52
- 238000004519 manufacturing process Methods 0.000 description 19
- 230000000052 comparative effect Effects 0.000 description 9
- 239000013078 crystal Substances 0.000 description 7
- 238000001179 sorption measurement Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 229910008065 Si-SiO Inorganic materials 0.000 description 6
- 229910006405 Si—SiO Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000001816 cooling Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 229910000410 antimony oxide Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- VTRUBDSFZJNXHI-UHFFFAOYSA-N oxoantimony Chemical compound [Sb]=O VTRUBDSFZJNXHI-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
- H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
- H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
- H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Description
本發明是有關於一種SOI晶圓的矽氧化膜形成方法，其是使用在基體晶圓側也就是背面具有厚氧化膜之SOI晶圓，並且在SOI層側也就是表面藉由熱氧化形成主要是元件形成用的矽氧化膜。
半導體元件用的晶圓之一，有在絕緣膜也就是埋入氧化膜上形成矽層(以下，有稱為SOI層之情形)而成之SOI(絕緣層上覆矽；Silicon on insulator)晶圓。該SOI晶圓，因為其基板表層部的SOI層(元件製造區域)，藉由埋入絕緣層(埋入氧化膜層(BOX層))而與基板內部電性分離，具有寄生電容小且耐放射性能力高等的特徵。因此，能夠期待高速、低消耗電力動作、防止軟錯誤等之效果被認為有希望作為高性能半導體元件用的基板。
具有基體晶圓、BOX層及SOI層這樣的結構之SOI晶圓，通常多半藉由貼合法來製造。該貼合方法是例如在2片矽單結晶晶圓中之至少一方的表面形成矽氧化膜後，隔著該形成的氧化膜來密接2片晶圓，並施行結合熱處理來提高結合力，隨後，鏡面研磨其中一方的晶圓(用來形成SOI層之晶圓(以下，稱為接合晶圓))，或藉由所謂的離子植入剝離法進行薄膜化，來製造SOI晶圓之方法。
如上述之貼合方法，因為構成基體晶圓或SOI層之矽
單結晶晶圓、與構成BOX層之矽氧化膜的熱膨脹率的差異達到1位數以上，若隔著氧化膜將2片晶圓重疊而施行結合熱處理時，基體晶圓及接合晶圓分別會蓄積因為與BOX層的熱膨脹率的差異所引起的殘留應力。此時，基體晶圓與接合晶圓上的氧化膜的厚度若相同時，該貼合晶圓因為殘留應力能夠取得平衝，不會產生顯著的翹曲。但是，隨後若將接合晶圓薄膜化而形成SOI層時，所製造的SOI晶圓，其應力平衡崩潰，致使具有SOI層之表面側凸起。
而且，若將此種翹曲的SOI晶圓使用於元件製程時，因為產生曝光不良或吸附不良而使元件製造的產率變差，晶圓製造廠商是藉由各式各樣的手法來開發用以降低SOI晶圓的翹曲之製造方法(例如，參照日本特公平6－80624號公報、特開平11－345954號公報、特開2007－73768號公報)。
另一方面，特別是近年來，隨著半導體元件的製造技術進步之同時，其種類亦多樣化，如日本特開平2007－73768號公報所記載，有晶圓製造廠商製造一種SOI晶圓，該SOI晶圓具有例如2微米以上、或是10微米以上之極厚的埋入絕緣層。
如此，特別是製造BOX層較厚的SOI晶圓時，若只有在基體晶圓的貼合面側形成將成為BOX層之熱氧化膜時，則因為氧擠入Si－Si鍵，使反應部分(矽氧化膜)的體積膨脹為約2倍，致使基體晶圓本身之形成矽氧化膜側凸起。因此，藉由在基體晶圓的兩面(全面)形成相同厚度的矽氧化膜，雖然在基體晶圓所形成厚的矽氧化膜，會因體
積膨脹而產生殘留應力，但是由於該應力平衝狀態可得到平衡化，所以晶圓的翹曲互相抵銷。因此，例如在製造BOX層較厚的SOI晶圓時，是在基體晶圓的全面形成矽氧化膜，並且在隨後的SOI晶圓的製程中，幾乎都未將基體晶圓的背面氧化膜除去。
晶圓製造廠商在SOI晶圓出貨時，會按照元件製造廠商的需要而以在SOI晶圓的背面(基體晶圓側)殘留有厚氧化膜的狀態出貨、或是將背面的氧化膜未殘留地除去而出貨，但是為了改善元件製造時之曝光不良或吸附不良，必須使用翹曲小的SOI晶圓時，元件製造廠商多半亦是對殘留有背面氧化膜的狀態之SOI晶圓，施行元件形成加工。
但是，製造具有厚的埋入絕緣膜之SOI晶圓時，即便在SOI晶圓中的各層所積蓄的殘留應力得到平衡，並將已想辦法降低翹曲後的SOI晶圓、或如上述之殘留有背面氧化膜之SOI晶圓，出貨至元件製造廠商，一旦元件製造廠商在SOI層的表面形成元件形成用的矽氧化膜時，會有在熱氧化處理後SOI晶圓產生重大翹曲這樣的問題。
這是起因於以下的現象，亦即為了減少翹曲而對具有厚的背面氧化膜之SOI晶圓施行熱氧化時，因為氧化速度是與時間的平方根成比例，氧化膜在殘留有背面氧化膜之背面側幾乎未成長，而主要是成長於SOI層側的表面，而且，由於使矽氧化膜成長時所產生的體積膨脹，致使在SOI晶圓的SOI層側所形成的氧化膜中，產生高內部應力之現象。
本發明是鑒於上述問題而開發出來，本發明之目的是提供一種SOI晶圓的矽氧化膜形成方法，即便使用在基體晶圓側也就是背面具有厚氧化膜之SOI晶圓，並且在其SOI層側也就是表面藉由熱氧化形成元件形成用的矽氧化膜，在熱氧化處理後，亦能夠抑制SOI晶圓產生翹曲，能夠降低因SOI晶圓的翹曲所引起的曝光不良或吸附不良，而提高元件製造的產率。
為了達成上述目的，本發明是提供一種SOI晶圓的矽氧化膜形成方法，其是至少對在背面具有氧化膜之SOI晶圓施行熱氧化處理而在SOI層的表面形成矽氧化膜之SOI晶圓的矽氧化膜形成方法，其特徵是在上述熱氧化處理後，更以比上述熱氧化處理的溫度更高溫的非氧化性氣氛，來施行熱處理。
如此，對背面具有氧化膜之SOI晶圓，為了在其SOI層的表面形成矽氧化膜，藉由對SOI晶圓施行熱氧化處理，且在該熱氧化處理後，更以比上述熱氧化處理的溫度更高溫的非氧化性氣氛，來施行熱處理，即便背面具有厚氧化膜亦能夠緩和SOI晶圓的各層的內部應力，所以能夠抑制SOI晶圓的翹曲，且在隨後的元件製造中，能夠降低曝光不良或吸附不良，而能夠提高元件製造的產率。
此時，在上述非氧化性氣氛中的熱處理溫度，較佳是設成比1000℃更高溫
如此，若將非氧化性氣氛中的熱處理溫度，設成比
1000℃更高溫時，能夠更確實地緩和SOI晶圓中的內部應力。
又，若上述非氧化性氣氛是使用氬或氮來作為主要成分之氣氛時，則能夠簡單且價廉地消除SOI晶圓的翹曲。
而且，上述SOI晶圓能夠使用在其背面具有500奈米以上厚度的氧化膜者。
如此，即便SOI晶圓是使用在其背面具有500奈米以上厚度的氧化膜者，因為能夠充分地緩和在SOI晶圓的熱氧化處理所產生的內部應力，所以能夠抑制SOI晶圓的翹曲。
若是依照本發明之SOI晶圓的矽氧化膜形成方法，即便使用在基體晶圓側也就是背面具有厚氧化膜之SOI晶圓，且藉由熱氧化在SOI層側也就是表面形成元件形成用的矽氧化膜，因為能夠緩和SOI晶圓的各層的內部應力，所以能夠抑制熱氧化處理後之SOI晶圓的翹曲，且能夠降低曝光不良或吸附不良而提高元件製造的產率。
如前述，主要是使用貼合法而製成的SOI晶圓，起因於該製程，多半是在SOI晶圓的背面形成有氧化膜的狀態被製造出來，為了應用於必須減小翹曲的元件製程中，是在殘留有背面氧化膜的狀態下被使用。特別是在埋入絕緣膜(BOX層)較厚的SOI晶圓的情況，因為翹曲變大，所以幾乎都是在殘留有背面氧化膜的狀態下被使用。
但是，已知若將殘留有背面氧化膜的狀態的SOI晶圓熱氧化時，在熱氧化處理後，會有SOI晶圓產生非常大的翹曲這樣的問題。
這是因為氧化速度是與時間的平方根成比例，矽氧化膜主要是在SOI層側的表面成長，在殘留有厚的背面氧化膜狀態之背面側，矽氧化膜幾乎未成長；又，是起因於在矽氧化膜的成長中，雖然Si與氧反應而使體積約成為2倍，但是因為體積無法單純地膨脹，致使在矽氧化膜中產生高內部應力之現象。
因而，本發明人設想若將該造成翹曲的原因之形成於SOI層側的表面之矽氧化膜加以除去時，翹曲量會恢復至熱處理前，而嘗試僅除去已形成於SOI晶圓的表面側之矽氧化膜後，測定其翹曲量，結果得知翹曲量並不會恢復至熱處理前。
亦即，只藉由在SOI層側的表面形成矽氧化膜時所產生的體積膨脹、及冷卻時所產生的Si與SiO2
的熱膨脹係數的差異之原因，並無法說明熱氧化處理在背面具有氧化膜之SOI晶圓所引起的翹曲。
因此，本發明人進而專心研討該現象的結果，認為於熱氧化處理時在SOI晶圓內部為了取得應力平衡而在Si 層與SiO2
層全面的界面產生偏移(滑動)，在冷卻至室溫時該界面偏移被保存，結果無法恢復至原來的翹曲。因此，為了使該界面偏移恢復，想到若在對背面具有氧化膜之SOI晶圓施行熱氧化處理後，進而以比該熱氧化處理的溫
度更高溫的非氧化性氣氛來進行熱處理時，藉由黏性流動能夠緩和內部應力，能夠釋放因Si層與SiO2
層全面的界面偏移所產生的應力，而完成了本發明。
以下，一邊參照圖示一邊說明本發明的實施形態，但是本發明未限定於此實施形態。
第1圖是用以說明本發明之SOI晶圓的矽氧化膜形成方法的第1實施形態的圖。又，第2圖是用以說明在第1實施形態中的SOI晶圓的翹曲情形的圖。
首先，在製程(A)，對背面具有氧化膜2之SOI晶圓1施行熱氧化處理。
SOI晶圓1是使用依照貼合法所製造者。該SOI晶圓具有基體晶圓3、BOX層4、SOI層5及背面氧化膜2。此時，在SOI晶圓1無翹曲之問題。
然後，將SOI晶圓1投入熱處理爐(未圖示)，並在氧化性氣氛(氧化性環境)中施加熱氧化。在該熱氧化中，矽氧化膜6a成長於SOI晶圓1的SOI層5側的表面。
雖然在SOI晶圓1的背面氧化膜2側亦有矽氧化膜6b成長，但是該膜的成長極小。這是因為矽的氧化速度是與時間的平方根成比例。亦即，因為在SOI晶圓1的背面已形成有氧化膜2，所以在開始進行熱氧化(用以將元件形成用的矽氧化膜，形成於SOI晶圓上)的時點，位於SOI晶圓1的表面之由Si所構成的SOI層5與位於背面之由SiO2
所構成的背面氧化膜2，從最初的Si面算起所經過的氧化時間不同。因此，若在氧化性氣氛下對SOI晶圓1進行熱
氧化時，相對於在SOI晶圓1的表面的矽氧化膜6a急速地成長，而背面的矽氧化膜6b是幾乎沒有成長。
而且，在熱氧化處理前幾乎沒有翹曲之SOI晶圓，由於在其表背面各自成長厚度不同的矽氧化膜6a、6b，所以會因為矽氧化膜的體積膨脹致使SOI晶圓產生翹曲，且SOI晶圓為了得到應力平衡，在Si－SiO2
界面產生偏移
而且，若從該狀態冷卻至室溫時，Si－SiO2
界面的偏移會固定在使SOI晶圓1翹曲的狀態。因此，本發明是在製程(A)的熱氧化處理後施行製程(B)。
製程(B)是在製程(A)的熱氧化處理後，將熱處理爐(未圖示)內的氣氛變更為非氧化性氣氛，並且未將爐內溫度從熱氧化處理溫度下降，而是直接升溫且以比熱氧化處理溫度更高的溫度來施行熱處理。
如此，使用SOI晶圓1，在SOI層5的表面形成元件形成用的矽氧化膜6a時，藉由在製程(A)的熱氧化處理後，進而以比熱氧化處理溫度更高的溫度來施行熱處理製程(B)，即便背面存在有厚氧化膜2，因為藉由黏性流動Si－SiO2
界面產生移動，能夠緩和SOI晶圓1的內部應力所以能夠抑制因Si－SiO2
界面偏移而被保存之SOI晶圓的翹曲，能夠降低在後面的元件製造時之曝光不良或吸附不良，且能夠提高元件製造的產率。
在製程(B)中，在非氧化性氣氛下的熱處理溫度，較佳為設成高於1000℃之高溫。
利用以如此的高溫來熱處理已翹曲的SOI晶圓，能夠
使Si－SiO2
界面確實地產生黏性流動，能夠更確實地緩和SOI晶圓中的內部應力。
而且，在製程(B)中所使用的非氧化性氣氛，較佳為使用以氬或氮作為主要成分之氣氛。
藉由使用此種氣氛，不會進而有意外地成長氧化膜的情況，而能夠簡單且價廉地消除SOI晶圓的翹曲。此時，可單獨使用氬或氮，亦可以是混合這些氣體而成的氣氛。或者，亦可在氬、氮中，混合對矽為惰性的氣體來進行。
若是如此的本發明時，即便SOI晶圓是使用在其背面具有500奈米以上的厚度之氧化膜者，因為藉由黏性流動亦能夠移動因SOI晶圓的熱氧化處理所產生的Si－SiO2
界面的偏移，能夠充分地緩和內部應力，所以能夠抑制SOI晶圓的翹曲。
又，本發明的第1實施形態，為了謀求熱處理的效率化，是從在氧化性氣氛中施行熱氧化處理之製程(A)至施行非氧化性氣氛的熱處理之製程(B)，使用同一熱處理爐且未降溫而連續地對SOI晶圓施行處理。但是，在從製程(A)移至製程(B)時，若欲用另外的熱處理爐時，亦可將SOI晶圓從製程(A)所使用熱處理爐取出，並在冷卻至室溫後，移至製程(B)所使用熱處理爐，來施行非氧化性氣氛的熱處理。
若將製程(A)的熱氧化處理後的SOI晶圓冷卻至室溫時，因為界面偏移被保存而成為具有翹曲的SOI晶圓，但是若利用製程(B)的例如比1000℃高的溫度的非氧化性氣
氛，來施行熱處理時，藉由黏性流動使Si－SiO2
界面產生移動，能夠緩和內部應力，而能夠消除SOI晶圓的翹曲。
以下，顯示本發明的實施例及比較例來更具體地說明本發明，但是本發明未限定於這些例子。
以表1所示條件來進行SOI晶圓1的製造。隨後，在所製造的SOI晶圓上，形成元件製造用的矽氧化膜。其結果與SOI晶圓的翹曲一併如表1所示。對其說明如下。
首先，準備直徑200毫米、p型、電阻率為10Ωcm之矽單結晶晶圓，來作為將成為SOI層之接合晶圓，並準備直徑200毫米、p型、電阻率為10Ωcm之矽單結晶晶圓，來作為基體晶圓。
接著，將接合晶圓和基體晶圓各自熱氧化，在全部的表面形成矽氧化膜。在此，為了比較因背面氧化膜的厚度不同所造成的效果，在實施例1、比較例1中，在基體晶圓上是形成3000奈米厚度的矽氧化膜；而在實施例2、比較例2中，在基體晶圓上是形成700奈米厚度的矽氧化膜。這些矽氧化膜之中，殘留在基體晶圓的背面者，將成為SOI晶圓的背面氧化膜。接合晶圓，在任一例子中，都是形成200奈米的氧化膜。
接著，從接合晶圓的貼合面側，以表1的條件形成離子植入層，隨後，隔著矽氧化膜與上述基體晶圓貼合並施行剝離熱處理，在BOX層4上形成薄的SOI層。接著，以表1之條件進行犧牲氧化處理用以除去SOI層的損傷，來製造SOI晶圓1。
此時，使用平坦度測定機來測定所製造的各SOI晶圓的翹曲，結果任一者都是40微米左右。
對實施例、比較例的SOI晶圓，都是在氧化性氣氛、1000℃中，以1小時的濕式氧化來進行熱氧化處理，而在SOI層的表面形成200奈米的矽氧化膜。
比較例，是在此階段便從熱處理爐取出SOI晶圓，並測定其翹曲量。
為了實施本發明，實施例1是在1000C的濕式氧化後，以該狀態的溫度，將同一熱處理爐內從氧化性氣氛變
更為非氧化性氣氛之氬，並升溫至1100℃，且以該溫度施行熱處理2小時。然後，從熱處理爐取出並測定其翹曲量。
又，實施例2是使用與形成矽氧化膜的熱處理爐相異之另外準備的熱處理爐，其充滿非氧化性氣氛也就是氮，來對形成有矽氧化膜之SOI晶圓施行1100℃、2小時的熱處理。此時，從氧化性的熱處理爐移至非氧化性的熱處理爐時，是先將SOI晶圓冷卻至室溫。然後，從熱處理爐取出，來測定其翹曲量。
依照實施例1、2及比較例1、2的方法所製造的形成有矽氧化膜之SOI晶圓的翹曲量、及形成於SOI層之矽氧化膜的膜厚度、背面氧化膜的膜厚度，是記載於表1。
結果，在SOI層上都是形成有200奈米的矽氧化膜、且在背面都是形成有3000奈米的背面氧化膜之實施例1、比較例1，利用犧牲氧化處理減少200奈米後，在元件用熱氧化中，只有成長7奈米。如此，得知若在具有厚的背面氧化膜之SOI晶圓上形成矽氧化膜時，在SOI晶圓的表背面，其成長情況是不同的。
又，比較實施例1及實施例2時，得知背面氧化膜越厚時，越難以在背面成長矽氧化膜。
而且，若對照實施例與比較例時，形成矽氧化膜後之SOI晶圓的翹曲量，得知是已施行過本發明的熱處理之實施例，可得到較小的結果。
藉此，為了對背面具有厚氧化膜之SOI晶圓，在SOI晶圓的表面形成矽氧化膜，藉由在熱氧化處理後，以比熱
氧化處理的溫度更高溫的非氧化性氣氛施行熱處理，則能夠緩和SOI晶圓的內部應力，所以能夠抑制SOI晶圓的翹曲。因而在隨後的元件製造中，能夠降低曝光不良或吸附不良，而能夠提高元件製造的產率。
又，本發明未限定於上述實施形態。上述實施形態是例示性，凡是具有與本發明之申請專利範圍所記載之技術思想實質上相同構成、且達成相同作用效果者，無論如何都包含在本發明的技術範圍內。
1‧‧‧SOI晶圓
2‧‧‧背面氧化膜
3‧‧‧基體晶圓
4‧‧‧BOX層
5‧‧‧SOI層
6a、6b‧‧‧矽氧化膜
第1圖是用以說明本發明之SOI晶圓的矽氧化膜形成方法的第1實施形態的圖。
第2圖是用以說明在第1實施形態中的SOI晶圓的翹曲情形的圖。
Claims (5)
- 一種SOI晶圓的矽氧化膜形成方法，其是至少對在背面具有氧化膜之SOI晶圓施行熱氧化處理而在SOI層的表面形成元件形成用的矽氧化膜之SOI晶圓的矽氧化膜形成方法，其特徵是：在上述熱氧化處理後，對於經由該熱氧化處理而在上述SOI層的表面形成有矽氧化膜之SOI晶圓，更以比上述熱氧化處理的溫度更高溫的非氧化性氣氛，來施行熱處理，使上述熱氧化處理後之SOI晶圓的各層的內部應力緩和，來抑制SOI晶圓的翹曲。
- 如申請專利範圍第1項所述之SOI晶圓的矽氧化膜形成方法，其中在上述非氧化性氣氛中的熱處理溫度，是設成比1000℃更高溫。
- 如申請專利範圍第1項所述之SOI晶圓的矽氧化膜形成方法，其中上述非氧化性氣氛是使用氬或氮來作為主要成分之氣氛。
- 如申請專利範圍第2項所述之SOI晶圓的矽氧化膜形成方法，其中上述非氧化性氣氛是使用氬或氮來作為主要成分之氣氛。
- 如申請專利範圍第1至4項中任一項所述之SOI晶圓 的矽氧化膜形成方法，其中上述SOI晶圓是使用在其背面具有500奈米以上厚度的氧化膜者。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007142338A JP5183969B2 (ja) | 2007-05-29 | 2007-05-29 | Ｓｏｉウェーハのシリコン酸化膜形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200903640A TW200903640A (en) | 2009-01-16 |
| TWI474397B true TWI474397B (zh) | 2015-02-21 |
Family
ID=40093321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW97115752A TWI474397B (zh) | 2007-05-29 | 2008-04-29 | Method for forming silicon oxide film of SOI wafer |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8053334B2 (zh) |
| EP (1) | EP2151851B1 (zh) |
| JP (1) | JP5183969B2 (zh) |
| KR (1) | KR101488667B1 (zh) |
| CN (1) | CN101730925A (zh) |
| TW (1) | TWI474397B (zh) |
| WO (1) | WO2008149487A1 (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108766873B (zh) | 2011-01-25 | 2023-04-07 | Ev 集团 E·索尔纳有限责任公司 | 用于永久接合晶片的方法 |
| EP2695183A1 (de) | 2011-04-08 | 2014-02-12 | Ev Group E. Thallner GmbH | Verfahren zum permanenten bonden von wafern |
| JP5927894B2 (ja) * | 2011-12-15 | 2016-06-01 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| US8927334B2 (en) | 2012-09-25 | 2015-01-06 | International Business Machines Corporation | Overcoming chip warping to enhance wetting of solder bumps and flip chip attaches in a flip chip package |
| JP5780234B2 (ja) | 2012-12-14 | 2015-09-16 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| US9064971B2 (en) * | 2012-12-20 | 2015-06-23 | Intel Corporation | Methods of forming ultra thin package structures including low temperature solder and structures formed therby |
| CN103943547B (zh) * | 2013-01-23 | 2017-02-08 | 中国科学院上海微系统与信息技术研究所 | 基于增强吸附来制备绝缘体上材料的方法 |
| FR3003684B1 (fr) | 2013-03-25 | 2015-03-27 | Soitec Silicon On Insulator | Procede de dissolution d'une couche de dioxyde de silicium. |
| JP2016201454A (ja) * | 2015-04-09 | 2016-12-01 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| JP6515757B2 (ja) * | 2015-09-15 | 2019-05-22 | 信越化学工業株式会社 | ＳｉＣ複合基板の製造方法 |
| JP6531743B2 (ja) * | 2016-09-27 | 2019-06-19 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| CN220502678U (zh) * | 2019-01-16 | 2024-02-20 | 株式会社村田制作所 | 具有腔体的硅基板以及使用了该硅基板的腔体soi基板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08222715A (ja) * | 1995-02-16 | 1996-08-30 | Komatsu Electron Metals Co Ltd | 貼り合わせｓｏｉ基板の製造方法 |
| US20060281234A1 (en) * | 2005-06-13 | 2006-12-14 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0770535B2 (ja) * | 1986-06-25 | 1995-07-31 | ソニー株式会社 | 半導体装置の製造方法 |
| JPS6433935A (en) | 1987-07-29 | 1989-02-03 | Seiko Instr & Electronics | Formation of silicon oxide film |
| JPH02248045A (ja) * | 1989-03-22 | 1990-10-03 | Nec Corp | ＳｉＯ↓２膜の形成方法 |
| EP0444943B1 (en) | 1990-02-28 | 1997-05-21 | Shin-Etsu Handotai Company Limited | A method of manufacturing a bonded wafer |
| JPH0680624B2 (ja) | 1990-02-28 | 1994-10-12 | 信越半導体株式会社 | 接合ウエーハの製造方法 |
| JPH05226620A (ja) * | 1992-02-18 | 1993-09-03 | Fujitsu Ltd | 半導体基板及びその製造方法 |
| JP3033412B2 (ja) * | 1993-11-26 | 2000-04-17 | 株式会社デンソー | 半導体装置の製造方法 |
| US5989981A (en) * | 1996-07-05 | 1999-11-23 | Nippon Telegraph And Telephone Corporation | Method of manufacturing SOI substrate |
| JP3660469B2 (ja) * | 1996-07-05 | 2005-06-15 | 日本電信電話株式会社 | Ｓｏｉ基板の製造方法 |
| JPH11345954A (ja) | 1998-05-29 | 1999-12-14 | Shin Etsu Handotai Co Ltd | 半導体基板及びその製造方法 |
| JP4285244B2 (ja) | 2004-01-08 | 2009-06-24 | 株式会社Ｓｕｍｃｏ | Ｓｏｉウェーハの作製方法 |
| JP2006216826A (ja) * | 2005-02-04 | 2006-08-17 | Sumco Corp | Ｓｏｉウェーハの製造方法 |
| JP4802624B2 (ja) | 2005-09-07 | 2011-10-26 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
-
2007
- 2007-05-29 JP JP2007142338A patent/JP5183969B2/ja active Active
-
2008
- 2008-04-25 WO PCT/JP2008/001101 patent/WO2008149487A1/ja active Application Filing
- 2008-04-25 KR KR1020097024708A patent/KR101488667B1/ko active IP Right Grant
- 2008-04-25 EP EP08751626.6A patent/EP2151851B1/en active Active
- 2008-04-25 US US12/450,955 patent/US8053334B2/en active Active
- 2008-04-25 CN CN200880014803A patent/CN101730925A/zh active Pending
- 2008-04-29 TW TW97115752A patent/TWI474397B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08222715A (ja) * | 1995-02-16 | 1996-08-30 | Komatsu Electron Metals Co Ltd | 貼り合わせｓｏｉ基板の製造方法 |
| US20060281234A1 (en) * | 2005-06-13 | 2006-12-14 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2151851A1 (en) | 2010-02-10 |
| EP2151851B1 (en) | 2016-11-23 |
| TW200903640A (en) | 2009-01-16 |
| WO2008149487A1 (ja) | 2008-12-11 |
| US20100112824A1 (en) | 2010-05-06 |
| CN101730925A (zh) | 2010-06-09 |
| US8053334B2 (en) | 2011-11-08 |
| KR20100017407A (ko) | 2010-02-16 |
| JP5183969B2 (ja) | 2013-04-17 |
| KR101488667B1 (ko) | 2015-02-02 |
| JP2008300435A (ja) | 2008-12-11 |
| EP2151851A4 (en) | 2010-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI474397B (zh) | Method for forming silicon oxide film of SOI wafer | |
| TWI795293B (zh) | 工程基板結構 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| CN101675499B (zh) | Soi基板的制造方法及soi基板 | |
| TWI582911B (zh) | 製造絕緣體上矽之晶圓之方法 | |
| JP5009124B2 (ja) | 半導体基板の製造方法 | |
| JP2016201454A (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2008166646A (ja) | 半導体基板の製造方法 | |
| JP2005082870A (ja) | 積層基板の洗浄方法および基板の貼り合わせ方法 | |
| JP2010153488A (ja) | Ｓｏｉウエハの製造方法およびｓｏｉウエハ | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JP5710429B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2850502B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP5531642B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JPH02219252A (ja) | 半導体装置の製造方法 | |
| JP4547056B2 (ja) | 貼り合せｓｏｉウェーハの製造方法 | |
| JP2004320050A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JP2010040608A (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| JP2006013179A (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2013168432A (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2004071939A (ja) | 半導体装置及びその製造方法 |