KR20100017407A - Ｓｏｉ 웨이퍼의 실리콘 산화막 형성 방법 - Google Patents

Ｓｏｉ 웨이퍼의 실리콘 산화막 형성 방법 Download PDF

Info

Publication number
KR20100017407A
KR20100017407A KR1020097024708A KR20097024708A KR20100017407A KR 20100017407 A KR20100017407 A KR 20100017407A KR 1020097024708 A KR1020097024708 A KR 1020097024708A KR 20097024708 A KR20097024708 A KR 20097024708A KR 20100017407 A KR20100017407 A KR 20100017407A
Authority
KR
South Korea
Prior art keywords
oxide film
soi wafer
soi
silicon oxide
wafer
Prior art date
Application number
KR1020097024708A
Other languages
English (en)
Other versions
KR101488667B1 (ko
Inventor
이사오 요코카와
노부히코 노토
신-이치 야마구치
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20100017407A publication Critical patent/KR20100017407A/ko
Application granted granted Critical
Publication of KR101488667B1 publication Critical patent/KR101488667B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은, 적어도, 이면에 산화막을 갖는 SOI 웨이퍼에 열산화 처리를 실시하고(공정(A)), 열산화 처리 후에, 열산화 처리 온도보다 고온의 비산화성 분위기에서 추가로 열처리를 실시하여(공정(B)), SOI층의 표면에 실리콘 산화막을 형성하는 SOI 웨이퍼의 실리콘 산화막 형성 방법이다. 이에 따라, 이면에 두꺼운 산화막을 갖는 SOI 웨이퍼를 사용해, SOI층 측인 표면에 디바이스 형성용 실리콘 산화막을 열산화에 의해 형성하는 경우에도, 열산화 처리 후에 SOI 웨이퍼가 휘는 것을 억제하고, SOI 웨이퍼의 휨에 의한 노광 불량이나 흡착 불량을 저감시켜 디바이스 제조의 수율을 향상시킬 수 있는 SOI 웨이퍼의 실리콘 산화막 형성 방법이 제공된다.
실리콘, 웨이퍼, 열산화, 산화막, SOI

Description

ＳＯＩ 웨이퍼의 실리콘 산화막 형성 방법{METHOD FOR FORMING SILICON OXIDE FILM FOR SOI WAFER}
본 발명은, 베이스 웨이퍼측 이면에 두꺼운 산화막을 갖는 SOI 웨이퍼를 사용해, SOI층 측 표면에, 주로 디바이스 형성용 실리콘 산화막을 열산화에 의해 형성하는 SOI 웨이퍼의 실리콘 산화막 형성 방법에 관한 것이다.
반도체 소자용 웨이퍼 중 하나로서, 절연막인 매립 산화막 위에 실리콘층(이하, SOI층이라고도 함)을 형성한 SOI(Silicon On Insulator) 웨이퍼가 있다. 이 SOI 웨이퍼는, 디바이스 제작 영역이 되는 기판 표층부의 SOI층이 매립 절연층(매립 산화막층(BOX층))에 의해 기판 내부와 전기적으로 분리되어 있으므로, 기생용량이 작고, 내방사성 능력이 높다는 등의 특징을 갖는다. 이에 따라, 고속, 저소비 전력 동작, 소프트 에러 방지 등의 효과가 기대되어, 고성능 반도체 소자용 기판으로서 유망시 되고 있다.
베이스 웨이퍼, BOX층, SOI층이라는 구조를 갖는 SOI 웨이퍼는, 일반적으로 접합법으로 제조되는 경우가 많다. 이 접합법은, 예를 들어, 2매의 실리콘 단결정 웨이퍼 중 적어도 한쪽 표면에 실리콘 산화막을 형성한 후, 이 형성된 산화막을 개재하여 2매의 웨이퍼를 밀착시켜 결합 열처리를 실시함으로써 결합력을 높이고, 그 후에 다른쪽 웨이퍼(SOI층을 형성하는 웨이퍼(이하, 본드 웨이퍼))를 경면 연마나 소위 이온 주입 박리법에 의해 박막화함으로써 SOI 웨이퍼를 제조하는 방법이다.
상기와 같은 접합법에서는, 베이스 웨이퍼나 SOI층을 구성하는 실리콘 단결정과, BOX층을 구성하는 실리콘 산화막의 열팽창율이 1자리수 이상이나 다르기 때문에, 2매의 웨이퍼를 산화막을 개재하여 중첩한 후 결합 열처리를 실시하면, 베이스 웨이퍼 및 본드 웨이퍼 각각에, BOX층과의 열팽창율 차이에 의한 잔류 응력이 축적된다. 이 시점에서, 베이스 웨이퍼와 본드 웨이퍼 상의 산화막 두께가 같으면, 이 접합 웨이퍼는 잔류 응력의 균형이 잡혀 있으므로, 휨이 눈에 띄게 발생하지 않는다. 그러나 그 후, 본드 웨이퍼를 박막화하여 SOI층을 형성하면, 이 제작된 SOI 웨이퍼는, 응력 균형이 무너져 SOI층의 한쪽 표면측으로 볼록(凸)해진다.
그리고 이렇게 휜 SOI 웨이퍼를 디바이스 제조 공정에 사용하면 노광 불량이나 흡착 불량이 발생하여 디바이스 제조의 수율이 나빠지기 때문에, 웨이퍼 제조업체에서는 다양한 방법으로 SOI 웨이퍼의 휨을 저감시키는 제조 방법이 개발되어 왔다(예를 들어, 일본 특허공개공보 평6-80624호, 일본 특허공개공보 평11-345954호, 일본 특허공개공보 2007-73768호 참조).
한편, 특히 최근에는, 반도체 소자의 제조 기술이 진보함과 동시에 그 종류도 다양해져, 일본 특허공개공보 2007-73768호에도 기재되어 있는 바와 같이 웨이퍼 제조업체에서는 예를 들어 2㎛ 이상 혹은 10㎛ 이상과 같이 매우 두꺼운 매립 절연층을 갖는 SOI 웨이퍼를 제조하는 경우가 있다.
이처럼 BOX층이 특히 두꺼운 SOI 웨이퍼를 제조하는 경우에는, BOX층이 되는 열산화막을 베이스 웨이퍼의 접합면 측에만 형성하면, Si-Si 결합에 산소가 나누어 들어감으로써 반응 부분(실리콘 산화막)의 부피가 약 2배로 팽창하므로, 베이스 웨이퍼 자체가 실리콘 산화막을 형성한 측으로 볼록해진다. 따라서, 베이스 웨이퍼의 양면(전체면)에 동일한 두께의 실리콘 산화막을 형성하는 것에 의해, 베이스 웨이퍼에 형성된 두꺼운 실리콘 산화막에는 부피 팽창에 의한 잔류 응력이 발생되지만, 그 응력 균형이 평형화 되어 웨이퍼의 휨은 상쇄된다. 그러므로, 예를 들어 BOX층이 두꺼운 SOI 웨이퍼를 제조할 때에는, 베이스 웨이퍼 전체면에 두꺼운 실리콘 산화막을 형성하고, 그 후의 SOI 웨이퍼의 제조 프로세스에서도 베이스 웨이퍼의 이면 산화막은 제거하지 않는 경우가 대부분이다.
웨이퍼 제조업체에서는, SOI 웨이퍼의 출하 시점에, 디바이스 제조업체의 요망에 따라 SOI 웨이퍼의 이면(베이스 웨이퍼측)에 두꺼운 산화막을 남긴 채로 출하하거나 혹은, 이면의 산화막을 남기지 않고 제거하여 출하하지만, 디바이스 제조에 있어서 노광 불량이나 웨이퍼 흡착 불량을 개선하기 위해 휨이 적은 SOI 웨이퍼를 사용할 필요가 있는 경우에는, 디바이스 제조업체에서도 이면 산화막을 남긴 채로 SOI 웨이퍼에 디바이스 형성 가공을 하는 경우가 많다.
그런데, 두꺼운 매립 절연막을 갖는 SOI 웨이퍼를 제조할 때, SOI 웨이퍼 중의 각 층에 축적되는 잔류 응력의 균형을 취해 휨을 저감시키기 위해 궁리하거나, 상기와 같이 이면 산화막을 남긴 SOI 웨이퍼를 디바이스 제조업체에 출하해도, 디바이스 제조업체에 있어서 디바이스 형성용 실리콘 산화막을 SOI층의 표면에 형성하면 열산화 처리 후에 SOI 웨이퍼가 크게 휘어져 버리는 문제가 발생하는 경우가 있었다.
이는, 휨을 저감시키기 위한 두꺼운 이면 산화막을 갖는 SOI 웨이퍼에 대해 열산화를 실시하면, 산화 속도는 시간의 제곱근에 비례하므로, 이면 산화막이 남아 있는 이면측으로는 거의 성장하지 않고, 주로 SOI층 측의 표면에 산화막이 성장하며, 또한, 실리콘 산화막을 성장시킬 때 발생하는 부피 팽창에 의해 SOI 웨이퍼의 SOI층 측에 형성된 산화막 내에 높은 내부 응력이 발생해 버리는 현상 때문이다.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 베이스 웨이퍼측인 이면에 두꺼운 산화막을 갖는 SOI 웨이퍼를 사용해, SOI층 측인 표면에 디바이스 형성용 실리콘 산화막을 열산화에 의해 형성하는 경우에도 열산화 처리 후에 SOI 웨이퍼가 휘는 것을 억제하고, SOI 웨이퍼의 휨에 의한 노광 불량이나 흡착 불량을 저감시켜 디바이스 제조의 수율을 향상시킬 수 있는 SOI 웨이퍼의 실리콘 산화막 형성 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명은, 적어도, 이면에 산화막을 갖는 SOI 웨이퍼에 열산화 처리를 실시하여 SOI층의 표면에 실리콘 산화막을 형성하는 SOI 웨이퍼의 실리콘 산화막 형성 방법에 있어서, 상기 열산화 처리 후에, 상기 열산화 처리 온도보다 고온의 비산화성 분위기에서 추가로 열처리를 실시하는 것을 특징으로 하는 SOI 웨이퍼의 실리콘 산화막 형성 방법을 제공한다.
이처럼, 이면에 산화막을 갖는 SOI 웨이퍼에 대해 SOI층의 표면에 실리콘 산화막을 형성하기 위해 SOI 웨이퍼에 열산화 처리를 실시하여 그 열산화 처리 후에, 열산화 처리 온도보다 고온의 비산화성 분위기에서 추가로 열처리를 실시함으로써, 이면에 두꺼운 산화막이 존재해 있어도 SOI 웨이퍼의 각 층의 내부 응력을 완화시킬 수 있으므로, SOI 웨이퍼의 휨을 억제할 수 있으며, 이후의 디바이스 제조에 있어서의 노광 불량이나 흡착 불량이 저감되어 디바이스 제조의 수율을 향상시킬 수 있다.
이 경우, 상기 비산화성 분위기에서의 열처리 온도를 1000℃보다 고온으로 하는 것이 바람직하다.
이처럼, 비산화성 분위기에서의 열처리 온도를 1000℃보다 고온으로 하면, SOI 웨이퍼 내의 내부 응력을 보다 확실하게 완화시킬 수 있다.
또한, 상기 비산화성 분위기로서 아르곤 또는 질소를 주요 성분으로 하는 분위기를 사용하는 것이 바람직하다.
이처럼, 비산화성 분위기로서 아르곤 또는 질소를 주요 성분으로 하는 분위기를 사용하면, 간단하면서 저렴하게 SOI 웨이퍼의 휨을 해소할 수 있다.
또한, 상기 SOI 웨이퍼로서 그 이면에 두께 500nm 이상의 산화막을 갖는 것을 사용할 수 있다.
이처럼, SOI 웨이퍼로서 그 이면에 500㎚ 이상의 두꺼운 산화막을 갖는 것을 사용해도, SOI 웨이퍼의 열산화 처리에서 발생한 내부 응력을 충분히 완화시킬 수 있으므로, SOI 웨이퍼의 휨을 억제할 수 있다.
본 발명에 따른 SOI 웨이퍼의 실리콘 산화막 형성 방법에 의하면, 베이스 웨이퍼측인 이면에 두꺼운 산화막을 갖는 SOI 웨이퍼를 사용해, SOI층 측인 표면에 디바이스 형성용 실리콘 산화막을 열산화에 의해 형성하는 경우에도 SOI 웨이퍼의 각 층의 내부 응력을 완화시킬 수 있으므로, 열산화 처리 후의 SOI 웨이퍼의 휨을 억제하고, 노광 불량이나 흡착 불량을 저감시켜 디바이스 제조의 수율을 향상시킬 수 있다.
도 1은, 본 발명과 관련된 SOI 웨이퍼의 실리콘 산화막 형성 방법의 제1 실시형태를 설명하기 위한 도면이다.
도 2는, 제1 실시형태에서의 SOI 웨이퍼의 휜 상태를 설명하기 위한 도면이다.
상기 서술한 바와 같이, 주로 접합법을 이용한 SOI 웨이퍼는, 그 제조 공정에 기인하여 SOI 웨이퍼의 이면에 산화막이 형성된 상태로 제조 되는 경우가 많으며, 휨을 작게 할 필요가 있는 디바이스 제조 공정에 적용하기 위해서는 이면 산화막을 남긴 채 사용된다. 특히, 매립 절연막(BOX층)이 두꺼운 SOI 웨이퍼의 경우에는, 휨이 커지므로, 이면 산화막을 남긴 채 사용되는 경우가 대부분이다.
그런데, 이면 산화막을 남긴 채 SOI 웨이퍼를 열산화하면, 열산화 처리 후, SOI 웨이퍼가 매우 크게 휘어 버리는 문제가 있음을 발견하였다.
이는, 산화 속도가 시간의 제곱근에 비례하므로, 주로 SOI층 측의 표면에 실리콘 산화막이 성장하고, 두꺼운 이면 산화막이 잔존한 이면측으로는 실리콘 산화막이 거의 성장하지 않으며, 또한, 실리콘 산화막의 성장 중에, Si와 산소가 반응하여 부피가 약 2배가 되지만, 단순히 부피 팽창이 생기지 않아, 실리콘 산화막 내에 높은 내부 응력이 발생해 버린다는 현상 때문이다.
이에 본 발명자들은, 그 휨의 원인이 되고 있는 SOI층 측 표면에 형성된 실리콘 산화막을 제거하면, 열산화 처리 전의 휨량으로 되돌아온다고 생각하여, SOI 웨이퍼의 표면측에 형성된 실리콘 산화막만을 제거하여 휨량을 측정해 본 결과, 열산화 처리 전의 휨량까지는 돌아오지 않는다는 것이 명백해졌다.
즉, 이면에 산화막을 갖는 SOI 웨이퍼의 열산화 처리에 의한 휨은, SOI층 측 표면에 실리콘 산화막이 형성될 때 생기는 부피 팽창과, 냉각시에 생기는 Si와 SiO2의 열팽창 계수의 차이라는 원인만으로는 설명할 수 없다.
이에, 이 현상에 대해 본 발명자들이 더욱 예의 연구한 결과, 열산화 처리시에 SOI 웨이퍼 내부에서는 응력 균형을 취하므로, Si층과 SiO2층의 모든 계면에서 어긋남(미끌림)이 생기고, 실온으로 냉각됨에 따라 그 계면이 어긋난 상태로 유지 되어 버린 결과, 본래의 휨으로 되돌아가지 않는 것으로 생각했다. 그리고 그 계면에서의 어긋남을 회복시키기 위해서는, 이면에 산화막을 갖는 SOI 웨이퍼에 열산화 처리를 실시한 후, 그 열산화 처리 온도보다 고온의 비산화성 분위기에서 추가로 열처리를 실시하면, 점성유동에 의해 계면이 이동하여 내부 응력을 완화시킬 수 있고, Si층과 SiO2층의 계면 어긋남에 의해 발생한 응력을 개방할 수 있음에 생각이 도달하여 본 발명을 완성시켰다.
이하, 도면을 참조하면서 본 발명의 실시의 형태에 대해 설명하지만, 본 발명은 이것에 한정되는 것은 아니다.
도 1은 본 발명과 관련된 SOI 웨이퍼의 실리콘 산화막 형성 방법의 제1 실시형태를 설명하기 위한 도면이다. 또한, 도 2는 제1 실시형태에서의 SOI 웨이퍼의 휜 상태를 설명하기 위한 도면이다.
우선, 공정(A)에서, 이면에 산화막(2)을 갖는 SOI 웨이퍼(1)에 열산화 처리를 실시한다.
SOI 웨이퍼(1)로는, 접합법으로 제작된 것을 사용한다. 이 SOI 웨이퍼는 베이스 웨이퍼(3), BOX층(4), SOI층(5), 그리고 이면 산화막(2)을 갖는다. 이 시점에 서는, SOI 웨이퍼(1)에 문제될 만한 휨은 없다.
그리고, SOI 웨이퍼(1)를 열처리 로(도시생략)에 투입해, 산화성 분위기에서 열산화를 실시한다. 이 열산화 중에는, SOI 웨이퍼(1)의 SOI층(5)측 표면에 실리콘 산화막(6a)이 성장한다.
SOI 웨이퍼(1)의 이면 산화막(2) 측에서도 실리콘 산화막(6b)이 성장하지만, 그 막의 성장은 매우 적다. 이는 실리콘의 산화 속도가 시간의 제곱근에 비례하기 때문이다. 즉, SOI 웨이퍼(1)의 이면에는 이미 산화막(2)이 형성되어 있으므로, 디바이스 형성용 실리콘 산화막을 SOI 웨이퍼에 형성하기 위한 열산화를 시작하는 시점에서, SOI 웨이퍼(1)의 표면인 Si로 이루어진 SOI층(5)과 이면인 SiO2로 이루어진 이면 산화막(2)은, 당초의 Si면에서부터 경과한 산화 시간이 상이하다. 그 때문에, SOI 웨이퍼(1)를 산화성 분위기 하에 열산화시키면, SOI 웨이퍼(1)의 표면에는 급격히 실리콘 산화막(6a)이 성장하는데 반해, 이면의 실리콘 산화막(6b)는 거의 성장하지 않는 것이다.
그리고, 열산화 처리 전에 휨이 거의 없었던 SOI 웨이퍼의 표리면에서 각각 실리콘 산화막(6a, 6b)이 다른 두께로 성장하므로, 실리콘 산화막의 부피 팽창에 의해 SOI 웨이퍼가 휘어, SOI 웨이퍼의 응력 균형을 취하기 때문에 Si-SiO2 계면에 어긋남이 발생한다.
그리고 그대로 실온으로까지 냉각되면, Si-SiO2 계면의 어긋남이 SOI 웨이퍼(1)를 휘어진 상태로 고정되어 버린다. 따라서, 공정(A)의 열산화 처리 후에 본 발명에서는 공정(B)을 실시한다.
공정(B)에서는, 공정(A)의 열산화 처리 후에, 열처리 로(도시생략) 내의 분위기를 비산화성 분위기로 전환, 또한 열산화 처리의 온도에서 로내 온도를 내리지 않고 그대로 승온시켜, 열산화 처리 온도보다 높은 온도로 열처리를 실시한다.
이처럼, SOI 웨이퍼(1)를 사용하여 SOI층(5)의 표면에 디바이스 형성용 실리콘 산화막(6a)을 형성할 때, 공정(A)의 열산화 처리 후에, 열산화 처리 온도보다 고온의 비산화성 분위기에서 열처리 공정(B)을 추가로 실시함으로써, 이면에 두꺼운 산화막(2)이 존재해 있어도, 점성유동에 의해 Si-SiO2 계면이 이동하여, SOI 웨이퍼(1)의 내부 응력을 완화시킬 수 있으므로, Si-SiO2 계면의 어긋남에 의해 그 상태로 유지되는 SOI 웨이퍼의 휨을 억제할 수 있고, 이후의 디바이스 제조에 있어서의 노광 불량이나 흡착 불량이 저감되어 디바이스 제조의 수율을 향상시킬 수 있다.
이 공정(B)에 있어서, 비산화성 분위기에서의 열처리 온도를 1000℃보다 고온으로 하는 것이 바람직하다.
이러한 고온으로 휘어져 버린 SOI 웨이퍼를 열처리함으로써, Si-SiO2 계면에서의 점성유동을 확실히 발생시킴으로써, 보다 확실히 SOI 웨이퍼 내의 내부 응력을 완화시킬 수 있다.
또한, 공정(B)에 있어서 사용되는 비산화성 분위기는, 아르곤 또는 질소를 주요 성분으로 하는 분위기를 사용하는 것이 바람직하다.
이러한 분위기를 사용함으로써, 의도하지 않은 산화막이 추가로 성장하는 일 없이, 간단하면서 저렴하게 SOI 웨이퍼의 휨을 해소할 수 있다. 이 경우, 아르곤 또는 질소 단독이어도 되고, 이들을 혼합한 분위기로 해도 된다. 혹은, 아르곤, 질소에, 실리콘에 대해 불활성인 가스를 혼합하도록 해도 된다.
이러한 본 발명은, SOI 웨이퍼로서 그 이면에 두께가 500㎚ 이상인 산화막을 갖는 것을 사용해도, SOI 웨이퍼의 열산화 처리에서 발생한 Si-SiO2 계면의 어긋남을 점성유동에 의해 이동하여 내부 응력을 충분히 완화시킬 수 있으므로 SOI 웨이퍼의 휨을 억제할 수 있다.
또한, 본 발명의 제1 실시형태로서, 열처리의 효율화를 도모하기 위해, 산화성 분위기에서 열산화 처리를 실시하는 공정(A)에서부터 비산화성 분위기의 열처리를 실시하는 공정(B)까지를 동일 열처리 로에서 강온시키지 않고 연속적으로 SOI 웨이퍼 처리를 실시했다. 그러나, 공정(A)에서 공정(B)로 옮길 때, 다른 열처리 로를 사용하고 싶은 경우에는, 공정(A)에서 사용한 열처리 로에서 SOI 웨이퍼를 꺼내고나서, 실온으로까지 강온시킨 후에 공정(B)에서 사용하는 열처리 로로 옮겨 비산화성 분위기의 열처리를 실시해도 된다.
공정(A)에서의 열산화 처리 후 SOI 웨이퍼를 실온으로까지 냉각시키면, 계면의 어긋남이 유지되어 휨이 있는 SOI 웨이퍼가 되지만, 공정(B)의, 예를 들어 1000℃보다 고온인 비산화성 분위기에서 열처리를 실시하면, 점성유동에 의해 Si-SiO2 계면이 이동하여 내부 응력을 완화시킬 수 있으므로 SOI 웨이퍼의 휨을 해소할 수 있다.
이하, 본 발명의 실시예 및 비교예를 나타내어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
(실시예 1, 2 및 비교예 1, 2)
표 1에 나타내는 조건으로 SOI 웨이퍼(1)를 제조했다. 그 후, 제조된 SOI 웨이퍼에 디바이스 형성용 실리콘 산화막을 형성했다. 그 결과를 SOI 웨이퍼의 휨과 함께 표 1에 나타내고 이하에 설명한다.
실시예 1 비교예 1 실시예 2 비교예 2
본드 웨이퍼 직경 200㎜, p형, 10Ω㎝
본드측 열산화막 두께(㎚) 200 200
베이스 웨이퍼 직경 200㎜, p형, 10Ω㎝
베이스측 열산화막 두께(㎚) 3000 700
수소 이온 주입 조건 주입 에너지:100keV, 도즈량:8E16/㎠
박리 열처리 아르곤 분위기, 500℃, 30분
희생 산화처리 (데미지 제거) (산화): 900℃, 1시간, wet산화, SOI층 표면산화막 100㎚ (산화막 제거): 5%HF수용액, SOI층 표면산화막을 완전히 제거하기 위해 오버 에칭. 이에 따라, 베이스 이면의 산화막은 200㎚ 두께 감소.
본 산화 전의 휨(㎛) 40
본 산화조건 (공통조건) 출입온도 700℃, 승온 10℃/min, 강온 2℃/min (연속처리) (A)1000℃,wet,1h + (B)1100℃,Ar,2h 1000℃,wet,1h (A)1000℃,wet,1h (B)1100℃,N2,2h (A)와 (B) 사이에 웨이퍼를 로 밖으로 꺼냄 1000℃,wet,1h
본 산화 후의 휨(㎛) 60 100 50 90
SOI층 산화막 두께(㎚) 200 200
이면층 산화막 두께(㎚) 2807 540
<SOI 웨이퍼의 제조>
우선, SOI층이 되는 본드 웨이퍼로서 직경 200㎜, p형, 저항률 10Ω㎝의 실리콘 단결정 웨이퍼를 준비하고, 베이스 웨이퍼로서 직경 200㎜, p형, 저항률 10Ω㎝의 실리콘 단결정 웨이퍼를 준비했다.
다음에, 본드 웨이퍼와 베이스 웨이퍼를 각각 열산화하여 전체면에 실리콘 산화막을 형성했다. 여기에서는, 이면 산화막의 두께차에 의한 효과를 비교하기 위해, 실시예 1, 비교예 1에서는 베이스 웨이퍼에 3000㎚, 실시예 2, 비교예 2에서는 베이스 웨이퍼에 700㎚의 두께의 실리콘 산화막을 형성했다. 이들 실리콘 산화막에서 베이스 웨이퍼의 이면에 남은 것은, SOI 웨이퍼의 이면 산화막이 된다. 본드 웨이퍼에는 어떤 예에서든지 200㎚ 산화막을 형성했다.
다음에, 본드 웨이퍼의 접합면 측으로부터 표 1에 기재된 조건으로 이온 주입층을 형성하고, 그 후, 상기 베이스 웨이퍼와 실리콘 산화막을 개재하여 접합하여 박리 열처리를 실시한 바, BOX층(4) 상에 얇은 SOI층이 형성되었다. 이어서, SOI층의 데미지 제거를 위해, 표 1에 기재된 조건으로 희생 산화 처리하여 SOI 웨이퍼(1)를 제조했다.
이 시점에서, 제조된 각 SOI 웨이퍼의 휨을 평탄 측정기로 측정한 결과, 모두 40㎛ 정도였다.
<디바이스 형성용 실리콘 산화막의 형성>
실시예, 비교예의 SOI 웨이퍼 모두, 열산화 처리를 산화성 분위기 1000℃에서 1시간 동안 wet 산화하여 SOI층 표면에 200㎚의 실리콘 산화막을 형성했다.
비교예에서는, 이 단계에서 열처리 로에서 꺼내어 그 휨량을 측정했다.
실시예 1에서는, 본 발명을 실시하기 위해, 1000℃의 wet 산화 후, 같은 온도인 채로 동일한 열처리 로내를 산화성 분위기로부터 비산화성 분위기인 아르곤으로 전환하여 1100℃까지 승온시켜, 그 온도에서 2시간 동안 열처리를 실시했다. 그리고, 열처리 로에서 꺼내어 그 휨량을 측정했다.
또한 실시예 2에서는, 실리콘 산화막을 형성한 열처리 로와는 별도로 준비한 열처리 로를 사용해, 비산화성 분위기인 질소로 채워져 있는 것으로, 1100℃, 2시간의 열처리를 실리콘 산화막이 형성된 SOI 웨이퍼에 실시했다. 이 경우, 산화성의 열처리 로에서 비산화성의 열처리 로로 옮길 때에, SOI 웨이퍼는 한 번 실온으로까지 냉각되어 있다. 그리고, 열처리 로에서 꺼내어 그 휨량을 측정했다.
실시예 1, 2 및 비교예 1, 2의 방법에서 제작된 실리콘 산화막이 형성된 SOI 웨이퍼의 휨량과, SOI층에 형성된 실리콘 산화막의 막두께, 이면 산화막의 막두께를 표 1에 기재했다.
그 결과, SOI층에는 모두 200㎚의 실리콘 산화막이 형성되었고, 이면에는, 이면 산화를 3000㎚로 형성한 실시예 1, 비교예 1에서는, 희생 산화 처리의 에칭으로 200㎚ 감소된 후, 디바이스용 열산화에서는 7㎚ 밖에 성장하지 않았다. 이처럼, 두꺼운 이면 산화막을 갖는 SOI 웨이퍼에 실리콘 산화막을 성장시키면, SOI 웨이퍼의 표리면에서 그 성장 상태가 상이하다는 것을 알 수 있다.
또한, 실시예 1과 실시예 2를 비교해도, 이면 산화막의 두께가 두꺼울수록 이면에 실리콘 산화막이 성장하기 어렵다는 것도 알 수 있다.
그리고, 실시예와 비교예를 대비했을 때, 실리콘 산화막을 형성한 후의 SOI 웨이퍼의 휨량은, 본 발명의 열처리를 실시한 실시예 쪽이 보다 적은 결과를 얻었다는 것을 알 수 있다.
따라서, 이면에 두꺼운 산화막을 갖는 SOI 웨이퍼에 대해 SOI층의 표면에 실리콘 산화막을 형성하려면, 열산화 처리 후에, 열산화 처리 온도보다 고온의 비산화성 분위기에서 추가로 열처리를 실시함으로써, SOI 웨이퍼의 내부 응력을 완화시킬 수 있으므로, SOI 웨이퍼의 휨을 억제할 수 있게 되어 있다. 이에, 이후의 디바이스 제조에 있어서의 노광 불량이나 흡착 불량이 저감되어 디바이스 제조의 수율을 향상시킬 수 있다.
한편, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 단지 예시일 뿐으로, 본 발명의 특허 청구의 범위에 기재된 기술 목표 사상과 실질적으로 동일한 구성을 갖고 동일한 작용 효과를 나타내는 것은 어떠한 것이어도 본 발명의 기술 목표 범위에 포함된다.

Claims (4)

  1. 적어도, 이면에 산화막을 갖는 SOI 웨이퍼에 열산화 처리를 실시하여 SOI층의 표면에 실리콘 산화막을 형성하는 SOI 웨이퍼의 실리콘 산화막 형성 방법에 있어서, 상기 열산화 처리 후에, 상기 열산화 처리 온도보다 고온의 비산화성 분위기에서 추가로 열처리를 실시하는 것을 특징으로 하는 SOI 웨이퍼의 실리콘 산화막 형성 방법.
  2. 제1항에 있어서, 상기 비산화성 분위기에서의 열처리 온도를 1000℃보다 고온으로 하는 것을 특징으로 하는 SOI 웨이퍼의 실리콘 산화막 형성 방법.
  3. 제1항 또는 2항에 있어서, 상기 비산화성 분위기로서 아르곤 또는 질소를 주요 성분으로 하는 분위기를 사용하는 것을 특징으로 하는 SOI 웨이퍼의 실리콘 산화막 형성 방법.
  4. 제1항 내지 3항 중 어느 한 항에 있어서, 상기 SOI 웨이퍼는 그 이면에 두께 500㎚ 이상의 산화막을 갖는 것을 사용하는 것을 특징으로 하는 SOI 웨이퍼의 실리 콘 산화막 형성 방법.
KR1020097024708A 2007-05-29 2008-04-25 Ｓｏｉ 웨이퍼의 실리콘 산화막 형성 방법 KR101488667B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007142338A JP5183969B2 (ja) 2007-05-29 2007-05-29 Ｓｏｉウェーハのシリコン酸化膜形成方法
JPJP-P-2007-142338 2007-05-29
PCT/JP2008/001101 WO2008149487A1 (ja) 2007-05-29 2008-04-25 Ｓｏｉウェーハのシリコン酸化膜形成方法

Publications (2)

Publication Number Publication Date
KR20100017407A true KR20100017407A (ko) 2010-02-16
KR101488667B1 KR101488667B1 (ko) 2015-02-02

Family

ID=40093321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097024708A KR101488667B1 (ko) 2007-05-29 2008-04-25 Ｓｏｉ 웨이퍼의 실리콘 산화막 형성 방법

Country Status (7)

Country Link
US (1) US8053334B2 (ko)
EP (1) EP2151851B1 (ko)
JP (1) JP5183969B2 (ko)
KR (1) KR101488667B1 (ko)
CN (1) CN101730925A (ko)
TW (1) TWI474397B (ko)
WO (1) WO2008149487A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101810310B1 (ko) * 2011-01-25 2017-12-18 에베 그룹 에. 탈너 게엠베하 웨이퍼들의 영구적 결합을 위한 방법
JP2014516470A (ja) 2011-04-08 2014-07-10 エーファウ・グループ・エー・タルナー・ゲーエムベーハー ウェハを恒久的にボンディングするための方法
JP5927894B2 (ja) * 2011-12-15 2016-06-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US8927334B2 (en) 2012-09-25 2015-01-06 International Business Machines Corporation Overcoming chip warping to enhance wetting of solder bumps and flip chip attaches in a flip chip package
JP5780234B2 (ja) 2012-12-14 2015-09-16 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US9064971B2 (en) * 2012-12-20 2015-06-23 Intel Corporation Methods of forming ultra thin package structures including low temperature solder and structures formed therby
CN103943547B (zh) * 2013-01-23 2017-02-08 中国科学院上海微系统与信息技术研究所 基于增强吸附来制备绝缘体上材料的方法
FR3003684B1 (fr) * 2013-03-25 2015-03-27 Soitec Silicon On Insulator Procede de dissolution d'une couche de dioxyde de silicium.
JP2016201454A (ja) * 2015-04-09 2016-12-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP6515757B2 (ja) * 2015-09-15 2019-05-22 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
JP6531743B2 (ja) * 2016-09-27 2019-06-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
DE212019000447U1 (de) * 2019-01-16 2021-10-12 Murata Manufacturing Co., Ltd. Siliziumsubstrat mit einen Hohlraum sowie Hohlraum-SOI-Substrat, welches das Siliziumsubstrat umfasst

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770535B2 (ja) * 1986-06-25 1995-07-31 ソニー株式会社 半導体装置の製造方法
JPS6433935A (en) * 1987-07-29 1989-02-03 Seiko Instr & Electronics Formation of silicon oxide film
JPH02248045A (ja) * 1989-03-22 1990-10-03 Nec Corp ＳｉＯ↓２膜の形成方法
JPH0680624B2 (ja) 1990-02-28 1994-10-12 信越半導体株式会社 接合ウエーハの製造方法
EP0444943B1 (en) 1990-02-28 1997-05-21 Shin-Etsu Handotai Company Limited A method of manufacturing a bonded wafer
JPH05226620A (ja) * 1992-02-18 1993-09-03 Fujitsu Ltd 半導体基板及びその製造方法
JP3033412B2 (ja) * 1993-11-26 2000-04-17 株式会社デンソー 半導体装置の製造方法
JP3563144B2 (ja) * 1995-02-16 2004-09-08 コマツ電子金属株式会社 貼り合わせｓｏｉ基板の製造方法
JP3660469B2 (ja) * 1996-07-05 2005-06-15 日本電信電話株式会社 Ｓｏｉ基板の製造方法
US5989981A (en) 1996-07-05 1999-11-23 Nippon Telegraph And Telephone Corporation Method of manufacturing SOI substrate
JPH11345954A (ja) 1998-05-29 1999-12-14 Shin Etsu Handotai Co Ltd 半導体基板及びその製造方法
JP4285244B2 (ja) 2004-01-08 2009-06-24 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの作製方法
JP2006216826A (ja) * 2005-02-04 2006-08-17 Sumco Corp Ｓｏｉウェーハの製造方法
JP4427489B2 (ja) * 2005-06-13 2010-03-10 株式会社東芝 半導体装置の製造方法
JP4802624B2 (ja) 2005-09-07 2011-10-26 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Also Published As

Publication number Publication date
JP2008300435A (ja) 2008-12-11
KR101488667B1 (ko) 2015-02-02
EP2151851B1 (en) 2016-11-23
WO2008149487A1 (ja) 2008-12-11
TWI474397B (zh) 2015-02-21
CN101730925A (zh) 2010-06-09
EP2151851A1 (en) 2010-02-10
TW200903640A (en) 2009-01-16
US20100112824A1 (en) 2010-05-06
JP5183969B2 (ja) 2013-04-17
US8053334B2 (en) 2011-11-08
EP2151851A4 (en) 2010-06-30

Similar Documents

Publication Publication Date Title
KR20100017407A (ko) Ｓｏｉ 웨이퍼의 실리콘 산화막 형성 방법
TWI850134B (zh) 工程基板結構之製造方法
KR101500956B1 (ko) Ｓｏｉ웨이퍼의 제조 방법
KR101446517B1 (ko) Ｓｏｉ 웨이퍼의 제조방법
KR102361311B1 (ko) 접합웨이퍼의 제조방법
JPH01315159A (ja) 誘電体分離半導体基板とその製造方法
EP2256787A1 (en) Process for producing soi wafer
KR101486779B1 (ko) Ｓｏｉ 기판의 제조 방법 및 ｓｏｉ기판
JP4802624B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
EP3309820B1 (en) Method of manufacturing soi wafer
TWI716627B (zh) 貼合式soi晶圓的製造方法
CN111180317A (zh) 贴合soi晶圆的制造方法
US8853054B2 (en) Method of manufacturing silicon-on-insulator wafers
JP3974269B2 (ja) 半導体装置のトレンチ隔離形成方法
EP2804202B1 (en) Method for manufacturing a thermally oxidized heterogeneous composite substrate
JP2850502B2 (ja) Ｓｏｉ基板の製造方法
JPH01302740A (ja) 誘電体分離半導体基板およびその製造方法
CN117497477A (zh) 复合薄膜及其制备方法
JPH1197320A (ja) Ｓｏｉ基板の製造方法
KR20010008576A (ko) 반도체장치의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 5