CN101730925A - Soi晶片的硅氧化膜形成方法 - Google Patents

Soi晶片的硅氧化膜形成方法 Download PDF

Info

Publication number
CN101730925A
CN101730925A CN200880014803A CN200880014803A CN101730925A CN 101730925 A CN101730925 A CN 101730925A CN 200880014803 A CN200880014803 A CN 200880014803A CN 200880014803 A CN200880014803 A CN 200880014803A CN 101730925 A CN101730925 A CN 101730925A
Authority
CN
China
Prior art keywords
soi wafer
silicon oxide
wafer
soi
thermal oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880014803A
Other languages
English (en)
Inventor
横川功
能登宣彦
山口进一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN101730925A publication Critical patent/CN101730925A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明是一种SOI晶片的硅氧化膜形成方法，是至少对在背面具有氧化膜的SOI晶片施行热氧化处理(工艺(A))，并于热氧化处理后，更以比热氧化处理的温度更高温的非氧化性气氛，来施行热处理(工艺(B))，而在SOI层的表面形成硅氧化膜的SOI晶片的硅氧化膜形成方法。借此能够提供一种SOI晶片的硅氧化膜形成方法，即便使用在背面具有厚氧化膜的SOI晶片，并且在SOI层侧的表面通过热氧化形成元件形成用的硅氧化膜，在热氧化处理后，也能够抑制SOI晶片产生翘曲，能够降低因SOI晶片的翘曲所引起的曝光不良或吸附不良，从而能够提高元件制造的产率。

Description

SOI晶片的硅氧化膜形成方法
技术领域
本发明涉及一种SOI晶片的硅氧化膜形成方法，其是使用在基体晶片侧也就是背面具有厚氧化膜的SOI晶片，并且在SOI层侧也就是表面，通过热氧化形成主要是元件形成用的硅氧化膜。
背景技术
半导体元件用的晶片之一，有在绝缘膜也就是埋入氧化膜上形成硅层(以下，有称为SOI层的情形)而成的SOI(绝缘层上覆硅；Silicon oninsulator)晶片。该SOI晶片，因为其基板表层部的SOI层(元件制造区域)，通过埋入绝缘层(埋入氧化膜层(BOX层))而与基板内部电性分离，具有寄生电容小且耐放射性能力高等的特征。因此，能够期待高速、低消耗电力动作、防止软错误等的效果，被认为有希望作为高性能半导体元件用的基板。
具有基体晶片、BOX层及SOI层这样的结构的SOI晶片，通常多半通过贴合法来制造。该贴合方法是例如在两片硅单结晶晶片中的至少一方的表面，形成硅氧化膜后，隔着该形成的氧化膜来密接两片晶片，并施行结合热处理来提高结合力，随后，镜面研磨其中一方的晶片(用来形成SOI层的晶片(以下，称为接合晶片))，或通过所谓的离子注入剥离法进行薄膜化，来制造SOI晶片的方法。
如上述的贴合方法，因为构成基体晶片或SOI层的硅单结晶晶片、与构成BOX层的硅氧化膜的热膨胀率的差异达到1位数以上，若隔着氧化膜将两片晶片重叠而施行结合热处理时，基体晶片及接合晶片分别会蓄积因为与BOX层的热膨胀率的差异所引起的残留应力。此时，基体晶片与接合晶片上的氧化膜的厚度若相同时，该贴合晶片因为残留应力能够取得平冲，不会产生显著的翘曲。但是，随后若将接合晶片薄膜化而形成SOI层时，所制造的SOI晶片，其应力平衡崩溃，致使具有SOI层的表面侧凸起。
而且，若将此种翘曲的SOI晶片使用于元件工艺时，因为产生曝光不良或吸附不良而使元件制造的产率变差，晶片制造厂商是通过各式各样的手法来开发用于降低SOI晶片的翘曲的制造方法(例如，参照日本特公平6-80624号公报、特开平11-345954号公报、特开2007-73768号公报)。
另一方面，特别是近年来，随着半导体元件的制造技术进步的同时，其种类也多样化，如日本特开平2007-73768号公报所记载，有晶片制造厂商制造一种SOI晶片，该SOI晶片具有例如2微米以上、或是10微米以上的极厚的埋入绝缘层。
如此，特别是制造BOX层较厚的SOI晶片时，若只有在基体晶片的贴合面侧形成将成为BOX层的热氧化膜时，则因为氧挤入Si-Si键，使反应部分(硅氧化膜)的体积膨胀为约2倍，致使基体晶片本身的形成硅氧化膜侧凸起。因此，通过在基体晶片的两面(全面)形成相同厚度的硅氧化膜，虽然在基体晶片所形成厚的硅氧化膜，会因体积膨胀而产生残留应力，但是由于该应力平冲状态可得到平衡化，所以晶片的翘曲互相抵销。因此，例如在制造BOX层较厚的SOI晶片时，是在基体晶片的全面形成硅氧化膜，并且在随后的SOI晶片的工艺中，几乎都未将基体晶片的背面氧化膜除去。
晶片制造厂商在SOI晶片出货时，会按照元件制造厂商的需要而以在SOI晶片的背面(基体晶片侧)残留有厚氧化膜的状态出货、或是将背面的氧化膜未残留地除去而出货，但是为了改善元件制造时的曝光不良或吸附不良，必须使用翘曲小的SOI晶片时，元件制造厂商多半也是对残留有背面氧化膜的状态的SOI晶片，施行元件形成加工。
但是，制造具有厚的埋入绝缘膜的SOI晶片时，即便在SOI晶片中的各层所积蓄的残留应力得到平衡，并将已设法降低翘曲后的SOI晶片、或如上述残留有背面氧化膜的SOI晶片，出货至元件制造厂商，一旦元件制造厂商在SOI层的表面形成元件形成用的硅氧化膜时，会有在热氧化处理后SOI晶片产生重大翘曲这样的问题。
这是起因于以下的现象，也即为了减少翘曲而对具有厚的背面氧化膜的SOI晶片施行热氧化时，因为氧化速度是与时间的平方根成比例，氧化膜在残留有背面氧化膜的背面侧几乎未成长，而主要是成长于SOI层侧的表面，而且，由于使硅氧化膜成长时所产生的体积膨胀，致使在SOI晶片的SOI层侧所形成的氧化膜中，产生高内部应力的现象。
发明内容
本发明是鉴于上述问题而开发出来，本发明的目的是提供一种SOI晶片的硅氧化膜形成方法，即便使用在基体晶片侧也就是背面具有厚氧化膜的SOI晶片，并且在其SOI层侧也就是表面通过热氧化而形成元件形成用的硅氧化膜，在热氧化处理后，也能够抑制SOI晶片产生翘曲，能够降低因SOI晶片的翘曲所引起的曝光不良或吸附不良，而提高元件制造的产率。
为了达到上述目的，本发明提供一种SOI晶片的硅氧化膜形成方法，是至少对在背面具有氧化膜的SOI晶片施行热氧化处理而在SOI层的表面形成硅氧化膜的SOI晶片的硅氧化膜形成方法，其特征在于：
在上述热氧化处理后，更以比上述热氧化处理的温度更高温的非氧化性气氛，来施行热处理。
如此，对背面具有氧化膜的SOI晶片，为了在其SOI层的表面形成硅氧化膜，通过对SOI晶片施行热氧化处理，且在该热氧化处理后，更以比上述热氧化处理的温度更高温的非氧化性气氛，来施行热处理，即便背面具有厚氧化膜也能够缓和SOI晶片的各层的内部应力，所以能够抑制SOI晶片的翘曲，且在随后的元件制造中，能够降低曝光不良或吸附不良，而能够提高元件制造的产率。
此时，在上述非氧化性气氛中的热处理温度，较佳是设成比1000℃更高的温度。
如此，若将非氧化性气氛中的热处理温度，设成比1000℃更高的温度时，能够更确实地缓和SOI晶片中的内部应力。
又，若上述非氧化性气氛是使用氩或氮来作为主要成分的气氛时，则能够简单且价廉地消除SOI晶片的翘曲。
而且，上述SOI晶片能够使用在其背面具有500纳米以上厚度的氧化膜。
如此，即便SOI晶片是使用在其背面具有500纳米以上厚度氧化膜，因为能够充分地缓和在SOI晶片的热氧化处理所产生的内部应力，所以能够抑制SOI晶片的翘曲。
若是依照本发明的SOI晶片的硅氧化膜形成方法，即便使用在基体晶片侧也就是背面具有厚氧化膜的SOI晶片，且通过热氧化在SOI层侧也就是表面形成元件形成用的硅氧化膜，因为能够缓和SOI晶片的各层的内部应力，所以能够抑制热氧化处理后SOI晶片的翘曲，且能够降低曝光不良或吸附不良而提高元件制造的产率。
附图说明
图1是用以说明本发明SOI晶片的硅氧化膜形成方法的第1实施形态的图。
图2是用以说明在第1实施形态中的SOI晶片的翘曲情形的图。
具体实施方式
如前述，主要是使用贴合法而制成的SOI晶片，起因于该工艺，多半是在SOI晶片的背面形成有氧化膜的状态被制造出来，为了应用于必须减小翘曲的元件工艺中，是在残留有背面氧化膜的状态下被使用。特别是在埋入绝缘膜(BOX层)较厚的SOI晶片的情况，因为翘曲变大，所以几乎都是在残留有背面氧化膜的状态下被使用。
但是，已知若将残留有背面氧化膜的状态的SOI晶片热氧化时，在热氧化处理后，会有SOI晶片产生非常大的翘曲这样的问题。
这是因为氧化速度是与时间的平方根成比例，硅氧化膜主要是在SOI层侧的表面成长，在残留有厚的背面氧化膜状态的背面侧，硅氧化膜几乎未成长；又，是起因于在硅氧化膜的成长中，虽然Si与氧反应而使体积约成为2倍，但是因为体积无法单纯地膨胀，致使在硅氧化膜中产生高内部应力的现象。
因而，本发明人设想若将该造成翘曲原因的形成于SOI层侧的表面的硅氧化膜加以除去时，翘曲量会恢复至热处理前，而尝试仅除去已形成于SOI晶片的表面侧的硅氧化膜后，测定其翘曲量，结果得知翘曲量并不会恢复至热处理前。
也即，只根据在SOI层侧的表面形成硅氧化膜时所产生的体积膨胀、及冷却时所产生的Si与SiO2热膨胀系数的差异的原因，并无法说明热氧化处理在背面具有氧化膜的SOI晶片所引起的翘曲。
因此，本发明人进而专心研讨该现象的结果，认为于热氧化处理时在SOI晶片内部为了取得应力平衡而在Si层与SiO2层全面的界面产生偏移(滑动)，在冷却至室温时该界面偏移被保存，结果无法恢复至原来的翘曲。因此，为了使该界面偏移恢复，想到若在对背面具有氧化膜的SOI晶片施行热氧化处理后，进而以比该热氧化处理的温度更高温的非氧化性气氛来进行热处理时，通过粘性流动能够缓和内部应力，能够释放因Si层与SiO2层全面的界面偏移所产生的应力，而完成了本发明。
以下，一边参照图示一边说明本发明的实施形态，但是本发明未限定于此实施形态。
图1是用以说明本发明的SOI晶片的硅氧化膜形成方法的第1实施形态的图。又，图2是用以说明在第1实施形态中的SOI晶片的翘曲情形的图。
首先，在工艺(A)，对背面具有氧化膜2的SOI晶片1施行热氧化处理。
SOI晶片1是使用依照贴合法所制造。该SOI晶片具有基体晶片3、BOX层4、SOI层5及背面氧化膜2。此时，在SOI晶片1无翘曲的问题。
然后，将SOI晶片1投入热处理炉(未图示)，并在氧化性气氛(氧化性环境)中施加热氧化。在该热氧化中，硅氧化膜6a成长于SOI晶片1的SOI层5侧的表面。
虽然在SOI晶片1的背面氧化膜2侧也有硅氧化膜6b成长，但是该膜的成长极小。这是因为硅的氧化速度是与时间的平方根成比例。也即，因为在SOI晶片1的背面已形成有氧化膜2，所以在开始进行热氧化(用以将元件形成用的硅氧化膜，形成于SOI晶片上)的时点，位于SOI晶片1的表面的由Si所构成的SOI层5与位于背面的由SiO2所构成的背面氧化膜2，从最初的Si面算起所经过的氧化时间不同。因此，若在氧化性气氛下对SOI晶片1进行热氧化时，相对于在SOI晶片1的表面的硅氧化膜6a急速地成长，而背面的硅氧化膜6b是几乎没有成长。
而且，在热氧化处理前几乎没有翘曲的SOI晶片，由于在其表背面各自成长厚度不同的硅氧化膜6a、6b，所以会因为硅氧化膜的体积膨胀致使SOI晶片产生翘曲，且SOI晶片为了得到应力平衡，在Si-SiO2界面产生偏移。
而且，若从该状态冷却至室温时，Si-SiO2界面的偏移会固定在使SOI晶片1翘曲的状态。因此，本发明是在工艺(A)的热氧化处理后施行工艺(B)。
工艺(B)是在工艺(A)的热氧化处理后，将热处理炉(未图示)内的气氛变更为非氧化性气氛，并且未将炉内温度从热氧化处理温度下降，而是直接升温且以比热氧化处理温度更高的温度来施行热处理。
如此，使用SOI晶片1，在SOI层5的表面形成元件形成用的硅氧化膜6a时，通过在工艺(A)的热氧化处理后，进而以比热氧化处理温度更高的温度来施行热处理工艺(B)，即便背面存在有厚氧化膜2，因为根据粘性流动，Si-SiO2界面产生移动，能够缓和SOI晶片1的内部应力，所以能够抑制因Si-SiO2界面偏移而被保存的SOI晶片的翘曲，能够降低在后面的元件制造时的曝光不良或吸附不良，且能够提高元件制造的产率。
在工艺(B)中，在非氧化性气氛下的热处理温度，较佳为设成高于1000℃的高温。
利用以如此的高温来热处理已翘曲的SOI晶片，能够使Si-SiO2界面确实地产生粘性流动，能够更确实地缓和SOI晶片中的内部应力。
而且，在工艺(B)中所使用的非氧化性气氛，较佳为使用以氩或氮作为主要成分的气氛。
根据使用此种气氛，不会进而有意外地成长氧化膜的情况，而能够简单且价廉地消除SOI晶片的翘曲。此时，可单独使用氩或氮，也可以是混合这些气体而成的气氛。或者，也可在氩、氮中，混合对硅为惰性的气体来进行。
若是如此的本发明时，即便SOI晶片是使用在其背面具有500纳米以上厚度的氧化膜，因为根据粘性流动也能够移动因SOI晶片的热氧化处理所产生的Si-SiO2界面的偏移，能够充分地缓和内部应力，所以能够抑制SOI晶片的翘曲。
又，本发明的第1实施形态，为了谋求热处理的效率化，是从在氧化性气氛中施行热氧化处理的工艺(A)至施行非氧化性气氛的热处理的工艺(B)，使用同一热处理炉且未降温而连续地对SOI晶片施行处理。但是，在从工艺(A)移至工艺(B)时，若欲用另外的热处理炉时，也可将SOI晶片从工艺(A)所使用热处理炉取出，并在冷却至室温后，移至工艺(B)所使用热处理炉，来施行非氧化性气氛的热处理。
若将工艺(A)的热氧化处理后的SOI晶片冷却至室温时，因为界面偏移被保存而成为具有翘曲的SOI晶片，但是若利用工艺(B)的例如比1000℃高的温度的非氧化性气氛，来施行热处理时，根据粘性流动使Si-SiO2界面产生移动，能够缓和内部应力，而能够消除SOI晶片的翘曲。
以下，显示本发明的实施例及比较例来更具体地说明本发明，但是本发明未限定于这些例子。
(实施例1、2及比较例1、2)
以表1所示条件来进行SOI晶片1的制造。随后，在所制造的SOI晶片上，形成元件制造用的硅氧化膜。其结果与SOI晶片的翘曲一并如表1所示。对其说明如下。
表1
<SOI晶片的制造>
首先，准备直径200毫米、p型、电阻率为10Ωcm的硅单结晶晶片，来作为将成为SOI层的接合晶片，并准备直径200毫米、p型、电阻率为10Ωcm的硅单结晶晶片，来作为基体晶片。
接着，将接合晶片和基体晶片各自热氧化，在全部的表面形成硅氧化膜。在此，为了比较因背面氧化膜的厚度不同所造成的效果，在实施例1、比较例1中，在基体晶片上是形成3000纳米厚度的硅氧化膜；而在实施例2、比较例2中，在基体晶片上是形成700纳米厚度的硅氧化膜。这些硅氧化膜之中，残留在基体晶片背面的，将成为SOI晶片的背面氧化膜。接合晶片，在任一例子中，都是形成200纳米的氧化膜。
接着，从接合晶片的贴合面侧，以表1的条件形成离子注入层，随后，隔着硅氧化膜与上述基体晶片贴合并施行剥离热处理，在BOX层4上形成薄的SOI层。接着，以表1的件进行牺牲氧化处理用于除去SOI层的损伤，来制造SOI晶片1。
此时，使用平坦度测定机来测定所制造的各SOI晶片的翘曲，结果任一都是40微米左右。
<元件形成用硅氧化膜的形成>
对实施例、比较例的SOI晶片，都是在氧化性气氛、1000℃中，以1小时的湿式氧化来进行热氧化处理，而在SOI层的表面形成200纳米的硅氧化膜。
比较例，是在此阶段便从热处理炉取出SOI晶片，并测定其翘曲量。
为了实施本发明，实施例1是在1000℃的湿式氧化后，以该状态的温度，将同一热处理炉内从氧化性气氛变更为非氧化性气氛的氩，并升温至1100℃，且以该温度施行热处理2小时。然后，从热处理炉取出并测定其翘曲量。
又，实施例2是使用与形成硅氧化膜的热处理炉不同的另外准备的热处理炉，其充满非氧化性气氛也就是氮，来对形成有硅氧化膜的SOI晶片施行1100℃、2小时的热处理。此时，从氧化性的热处理炉移至非氧化性的热处理炉时，是先将SOI晶片冷却至室温。然后，从热处理炉取出，来测定其翘曲量。
依照实施例1、2及比较例1、2的方法所制造的形成有硅氧化膜的SOI晶片的翘曲量、及形成于SOI层的硅氧化膜的膜厚度、背面氧化膜的膜厚度，是记载于表1。
结果，在SOI层上都是形成有200纳米的硅氧化膜、且在背面都是形成有3000纳米的背面氧化膜的实施例1、比较例1，利用牺牲氧化处理减少200纳米后，在元件用热氧化中，只有成长7纳米。如此，得知若在具有厚的背面氧化膜的SOI晶片上形成硅氧化膜时，在SOI晶片的表背面，其成长情况是不同的。
又，比较实施例1及实施例2时，得知背面氧化膜越厚时，越难以在背面成长硅氧化膜。
而且，若对照实施例与比较例时，形成硅氧化膜后的SOI晶片的翘曲量，得知是已施行过本发明的热处理的实施例，可得到较小的结果。
借此，为了对背面具有厚氧化膜的SOI晶片，在SOI晶片的表面形成硅氧化膜，根据在热氧化处理后，以比热氧化处理的温度更高温的非氧化性气氛施行热处理，则能够缓和SOI晶片的内部应力，所以能够抑制SOI晶片的翘曲。因而在随后的元件制造中，能够降低曝光不良或吸附不良，而能够提高元件制造的产率。
又，本发明未限定于上述实施形态。上述实施形态是示例性的，凡是具有与本发明权利要求书所记载的技术思想实质上相同构成、且达成相同作用效果，无论如何都包含在本发明的技术范围内

Claims (4)

1.一种SOI晶片的硅氧化膜形成方法，是至少对在背面具有氧化膜的SOI晶片施行热氧化处理而在SOI层的表面形成硅氧化膜的SOI晶片的硅氧化膜形成方法，其特征在于：
在上述热氧化处理后，更以比上述热氧化处理的温度更高温的非氧化性气氛，来施行热处理。
2.如权利要求1所述的SOI晶片的硅氧化膜形成方法，其中在上述非氧化性气氛中的热处理温度，是设成比1000℃更高的温度。
3.如权利要求1或2所述的SOI晶片的硅氧化膜形成方法，其中上述非氧化性气氛，是使用氩或氮来作为主要成分的气氛。
4.如权利要求1至3中任一项所述的SOI晶片的硅氧化膜形成方法，其中上述SOI晶片，是使用在其背面具有500纳米以上厚度氧化膜。
CN200880014803A 2007-05-29 2008-04-25 Soi晶片的硅氧化膜形成方法 Pending CN101730925A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007142338A JP5183969B2 (ja) 2007-05-29 2007-05-29 Ｓｏｉウェーハのシリコン酸化膜形成方法
JP142338/2007 2007-05-29
PCT/JP2008/001101 WO2008149487A1 (ja) 2007-05-29 2008-04-25 Ｓｏｉウェーハのシリコン酸化膜形成方法

Publications (1)

Publication Number Publication Date
CN101730925A true CN101730925A (zh) 2010-06-09

Family

ID=40093321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880014803A Pending CN101730925A (zh) 2007-05-29 2008-04-25 Soi晶片的硅氧化膜形成方法

Country Status (7)

Country Link
US (1) US8053334B2 (zh)
EP (1) EP2151851B1 (zh)
JP (1) JP5183969B2 (zh)
KR (1) KR101488667B1 (zh)
CN (1) CN101730925A (zh)
TW (1) TWI474397B (zh)
WO (1) WO2008149487A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103988284A (zh) * 2011-12-15 2014-08-13 信越半导体株式会社 Soi晶片的制造方法
CN105051881A (zh) * 2013-03-25 2015-11-11 Soitec公司 用于分解二氧化硅层的方法
CN103988284B (zh) * 2011-12-15 2016-11-30 信越半导体株式会社 Soi晶片的制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108766873B (zh) 2011-01-25 2023-04-07 Ev 集团 E·索尔纳有限责任公司 用于永久接合晶片的方法
EP2695183A1 (de) 2011-04-08 2014-02-12 Ev Group E. Thallner GmbH Verfahren zum permanenten bonden von wafern
US8927334B2 (en) 2012-09-25 2015-01-06 International Business Machines Corporation Overcoming chip warping to enhance wetting of solder bumps and flip chip attaches in a flip chip package
JP5780234B2 (ja) 2012-12-14 2015-09-16 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US9064971B2 (en) * 2012-12-20 2015-06-23 Intel Corporation Methods of forming ultra thin package structures including low temperature solder and structures formed therby
CN103943547B (zh) * 2013-01-23 2017-02-08 中国科学院上海微系统与信息技术研究所 基于增强吸附来制备绝缘体上材料的方法
JP2016201454A (ja) * 2015-04-09 2016-12-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP6515757B2 (ja) * 2015-09-15 2019-05-22 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
JP6531743B2 (ja) * 2016-09-27 2019-06-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
CN220502678U (zh) * 2019-01-16 2024-02-20 株式会社村田制作所 具有腔体的硅基板以及使用了该硅基板的腔体soi基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770535B2 (ja) * 1986-06-25 1995-07-31 ソニー株式会社 半導体装置の製造方法
JPS6433935A (en) 1987-07-29 1989-02-03 Seiko Instr & Electronics Formation of silicon oxide film
JPH02248045A (ja) * 1989-03-22 1990-10-03 Nec Corp ＳｉＯ↓２膜の形成方法
EP0444943B1 (en) 1990-02-28 1997-05-21 Shin-Etsu Handotai Company Limited A method of manufacturing a bonded wafer
JPH0680624B2 (ja) 1990-02-28 1994-10-12 信越半導体株式会社 接合ウエーハの製造方法
JPH05226620A (ja) * 1992-02-18 1993-09-03 Fujitsu Ltd 半導体基板及びその製造方法
JP3033412B2 (ja) * 1993-11-26 2000-04-17 株式会社デンソー 半導体装置の製造方法
JP3563144B2 (ja) * 1995-02-16 2004-09-08 コマツ電子金属株式会社 貼り合わせｓｏｉ基板の製造方法
US5989981A (en) * 1996-07-05 1999-11-23 Nippon Telegraph And Telephone Corporation Method of manufacturing SOI substrate
JP3660469B2 (ja) * 1996-07-05 2005-06-15 日本電信電話株式会社 Ｓｏｉ基板の製造方法
JPH11345954A (ja) 1998-05-29 1999-12-14 Shin Etsu Handotai Co Ltd 半導体基板及びその製造方法
JP4285244B2 (ja) 2004-01-08 2009-06-24 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの作製方法
JP2006216826A (ja) * 2005-02-04 2006-08-17 Sumco Corp Ｓｏｉウェーハの製造方法
JP4427489B2 (ja) * 2005-06-13 2010-03-10 株式会社東芝 半導体装置の製造方法
JP4802624B2 (ja) 2005-09-07 2011-10-26 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103988284A (zh) * 2011-12-15 2014-08-13 信越半导体株式会社 Soi晶片的制造方法
CN103988284B (zh) * 2011-12-15 2016-11-30 信越半导体株式会社 Soi晶片的制造方法
CN105051881A (zh) * 2013-03-25 2015-11-11 Soitec公司 用于分解二氧化硅层的方法
CN105051881B (zh) * 2013-03-25 2017-10-17 Soitec公司 用于分解二氧化硅层的方法

Also Published As

Publication number Publication date
EP2151851A1 (en) 2010-02-10
EP2151851B1 (en) 2016-11-23
TW200903640A (en) 2009-01-16
WO2008149487A1 (ja) 2008-12-11
US20100112824A1 (en) 2010-05-06
US8053334B2 (en) 2011-11-08
TWI474397B (zh) 2015-02-21
KR20100017407A (ko) 2010-02-16
JP5183969B2 (ja) 2013-04-17
KR101488667B1 (ko) 2015-02-02
JP2008300435A (ja) 2008-12-11
EP2151851A4 (en) 2010-06-30

Similar Documents

Publication Publication Date Title
CN101730925A (zh) Soi晶片的硅氧化膜形成方法
CN101207009B (zh) Soi基板的制造方法
TWI698907B (zh) 貼合式soi晶圓的製造方法
JP2006173568A (ja) Ｓｏｉ基板の製造方法
CN104025254A (zh) 贴合soi晶片的制造方法
WO2005024925A1 (ja) Ｓｏｉウェーハの作製方法
CN101675499B (zh) Soi基板的制造方法及soi基板
CN101188190B (zh) Soq基板以及soq基板的制造方法
TW200919540A (en) SOI substrate and semiconductor device using the SOI substrate
JPS6120336A (ja) シリコン表面上に酸化物層を成長させる方法
JP2010525598A (ja) 複合材料ウェハの製造方法および対応する複合材料ウェハ
JPH01246850A (ja) 半導体基板及びその製法
JPH06275525A (ja) Ｓｏｉ基板及びその製造方法
JP2961522B2 (ja) 半導体電子素子用基板およびその製造方法
JP2850502B2 (ja) Ｓｏｉ基板の製造方法
JPH0964319A (ja) Ｓｏｉ基板およびその製造方法
JP6927143B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JPH01302740A (ja) 誘電体分離半導体基板およびその製造方法
CN111519255A (zh) 一种钽酸锂晶片异质键合的方法
JP2927280B2 (ja) Ｓｏｉ基板の製造方法
JP4547056B2 (ja) 貼り合せｓｏｉウェーハの製造方法
JP3563144B2 (ja) 貼り合わせｓｏｉ基板の製造方法
JPS60176241A (ja) 半導体基板の製造方法
JP2024062701A (ja) 貼合せｓｏｉウェーハ、および貼合せｓｏｉウェーハの製造方法
CN116230492A (zh) 一种超平复合薄膜及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100609