CN105051881B - 用于分解二氧化硅层的方法 - Google Patents
用于分解二氧化硅层的方法 Download PDFInfo
- Publication number
- CN105051881B CN105051881B CN201480017598.3A CN201480017598A CN105051881B CN 105051881 B CN105051881 B CN 105051881B CN 201480017598 A CN201480017598 A CN 201480017598A CN 105051881 B CN105051881 B CN 105051881B
- Authority
- CN
- China
- Prior art keywords
- trap
- decomposition method
- stove
- silicon dioxide
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title claims abstract description 95
- 238000000034 method Methods 0.000 title claims abstract description 65
- 239000000377 silicon dioxide Substances 0.000 title claims abstract description 47
- 235000012239 silicon dioxide Nutrition 0.000 title claims abstract description 38
- 238000000354 decomposition reaction Methods 0.000 claims abstract description 48
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 125000004430 oxygen atom Chemical group O* 0.000 claims abstract description 9
- 239000012212 insulator Substances 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 11
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- 229910001882 dioxygen Inorganic materials 0.000 claims description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 7
- 229910017083 AlN Inorganic materials 0.000 claims description 6
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000002245 particle Substances 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 241000790917 Dioxys <bee> Species 0.000 claims description 2
- 229910003978 SiClx Inorganic materials 0.000 claims description 2
- 230000003694 hair properties Effects 0.000 claims 1
- 238000003780 insertion Methods 0.000 claims 1
- 230000037431 insertion Effects 0.000 claims 1
- 239000000047 product Substances 0.000 description 39
- 239000007789 gas Substances 0.000 description 21
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 238000000151 deposition Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 239000010408 film Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000001340 low-energy electron microscopy Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 238000000678 plasma activation Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Silicon Compounds (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明涉及用于分解在结构(50)中的二氧化硅层(90)的方法，所述结构从其背面(60)至其正面(70)包括支撑衬底、二氧化硅层(90)和半导体层(100)，所述分解方法在炉中实施，在所述炉中，支架上承载结构(50)，所述分解方法使包含在二氧化硅层(90)中的氧原子扩散经过半导体层(100)并且产生挥发性产物，炉包括陷阱(110)，所述陷阱适于与挥发性产物反应，以便降低平行于至少一个结构(50)的正面(70)的挥发性产物的浓度梯度。
Description
技术领域
本发明涉及用于分解绝缘体上半导体式的结构中的二氧化硅层的方法。
背景技术
如图1A和图1B所示的现有技术中已知的分解方法是用于分解在绝缘体上半导体式的结构5中的二氧化硅层1的方法，该结构从其背面6至其正面7包括支撑衬底8、二氧化硅层9以及半导体层10。
正面7对应于半导体层10的自由表面。
本领域技术人员将在Kononchuk的文章(Kononchuk等，Novel trends in SOItechnology for CMOS applications,Solid State Phenomena,Vols.156-158(1010)pp.69-76，以及Kononchuck等，Internal Dissolution of Buried Oxide in SOI Wafers,Solid State Phenomena,Vols.131-133(2008)pp.113-118)中找到对这样的方法的技术描述。
该分解方法可以在图2所示的炉1中实施，其中支架4上承载了多个结构5，使支架4适于以在每个结构5之间为预定的距离(一般而言，几毫米)的方式承载结构5，而结构5的正面7对着与所述正面7相邻的结构5的背面6。
结构5处于非氧化性气氛中。
非氧化性气氛通过连续的惰性气体流或还原性气体流提供。
惰性气体流通过入口2进入炉1，并且通过出口3从炉1排出。
使用这样的热处理导致包括在二氧化硅层9中的氧原子扩散经过半导体层10。
所述氧原子与半导体层10的反应产生包括一氧化半导体(ScO)的挥发性产物。
然而，存在于结构5的表面上的气体(尤其是所产生的挥发性产物)对分解具有影响。
因此，当一氧化半导体在结构5的表面上的浓度增加时，一氧化半导体使得分解反应变慢。
现在，炉1的气氛的成分不是均匀的。
这是因为，由于结构5之间的很小的间距，所以挥发性产物仅通过扩散在结构5的边缘排出。
这导致挥发性产物在结构5的表面的中心的聚积大于在结构5的边缘的聚积。
这意味着，分解反应在结构5的外围比在结构5的中心更快。
另外，炉1的气氛是通过恒定的惰性气体流或还原性气体流获得的。
从其到炉1中的入口2到其排出口3，气体流携带了至少一些挥发性产物。
结果，在气体流经过炉1的路径中，气体流开始载有挥发性产物。
因此，依据结构在炉中的位置，结构接收到不同的挥发性产物浓度。
最后，气体流可能包含少量的氧。
因为完全使气体流中不存在氧需要使用非常复杂的装置，所以容许在进入炉的气体流中的小百分比的氧。
包括在炉1的气氛中的氧限制了二氧化硅层9的分解，并且使得半导体层10的自由表面的粗糙度变差。
包含在气体流中的氧优先与接近气体入口2的结构5反应。
因此，从炉1的入口2到出口3，气体流耗尽了氧。
这种炉1的气氛的不均匀性导致结构5的特性的显著的变化性。
该分解方法的主要缺点是，炉1的气氛的不均匀性导致二氧化硅层9和半导体层10的厚度均匀性下降，如图1A所示。
这是因为，在热处理结束时，在结构的中心处的二氧化硅层9的厚度和半导体层10的厚度大于在结构的边缘处的二氧化硅层9的厚度和半导体层10的厚度。
该分解方法的另一缺点是，包含在炉1中的全部绝缘体上半导体式的结构5是不均一的。
这是因为，在一个结构5与另一个结构5之间，二氧化硅层9不是以相同的比例分解的。
在包含一个结构5的炉1中不会观察到上述缺点。然而，考虑到相对长的热处理时间并出于经济原因，从工业的角度看，不可能设想在仅包含一个结构5的炉1中执行这样的方法。
然而，一些应用需要依靠厚度小于50nm的二氧化硅层9，从而能够施加例如在半导体层10之中或之上制造的器件上加载的电压。于是，对所述二氧化硅层的厚度的非常精确的控制是必须的。
另外，由术语FDSOI(代表“全耗尽绝缘体上硅(Fully Depleted Silicon OnInsulator)”)所表示的结构5对于制造例如FDMOS(全耗尽金属氧化半导体)晶体管(其沟道形成在半导体层10之中或之上)的电子元件是尤其有益的。
由于半导体层10的极小(finesse)的厚度(即，12nm左右)，取决于该厚度的晶体管的阈值电压(一般表示为Vt)对于半导体层10的厚度的变化非常敏感。
因此，本发明的一个目的是提出一种分解二氧化硅层的方法，其提供对半导体和二氧化硅层的厚度的精确控制。
发明内容
本发明的目标是完全或部分地克服上述缺点，本发明涉及一种用于分解绝缘体上半导体式的结构中的二氧化硅层的方法，所述结构从其背面至其正面包括支撑衬底、二氧化硅层和半导体层，所述分解方法在炉中实施，在所述炉中，支架上承载多个结构，支架适于维持每个结构之间的预定的距离，结构的正面对着与所述正面相邻的结构的背面，炉的气氛是非氧化性气氛，所述分解方法使包含二氧化硅层中的氧原子扩散经过半导体层，并且产生所述氧原子与半导体层的反应所形成的挥发性产物，所述方法的特征在于，炉包括陷阱，所述陷阱适于与挥发性产物反应，以便降低至少一个结构的平行于正面的挥发性产物的浓度梯度。
在本文中，竖直方向定义为垂直于炉安装所在的地面。术语“上”和“下”相对于该竖直方向而定义。
平行于结构的正面的挥发性产物的浓度梯度指的是，在结构的正面和与所述正面相邻的结构的背面之间的空间中、在平行于结构的正面的平面中的方向上的挥发性产物的浓度变化。
相对地，垂直于结构的正面的挥发性产物的浓度梯度限定为，在结构的正面和与所述正面相邻的结构的背面之间的空间中、在垂直于结构的正面的方向上的挥发性产物的浓度的不均匀性。
因此，在炉中的设置适于与挥发性产物反应的陷阱能够吸收所述产物。
其结果为平行于每个结构的正面的挥发性产物的浓度梯度减小。
因此，二氧化硅层的分解动力学在结构上的每个点处基本相等。
另外，挥发性产物的吸收使得能够在每个结构的正面附近具有基本上相同的挥发性产物的浓度。
从而，从一个结构到另一个结构，该分解方法是基本均匀的。
根据一个实施方案，陷阱设置在绝缘体上半导体式的结构的背面上。
从而，陷阱尽可能地靠近每个结构的正面。
陷阱与结构的正面的这样的接近状态提供对挥发性产物的更好的捕获效果。
另外，每个结构的正面均匀地暴露于包括陷阱的层。
在每个结构的表面上的挥发性产物的浓度因而更加均匀，并因此减小了平行梯度。
此外，陷阱紧邻每个结构的正面进行设置限制了通过气体流进入的挥发性产物的量。
因此，分解方法的动力学对于每个结构基本是等同的。
从而，因为分解反应不再受连续的结构分开的距离所限制，所以能够增加炉的装载能力，以执行分解方法。
另外，该实施方案不需要对炉进行任何修改。
根据一个实施方案，设置在背面上的陷阱设置于层中，该层具有大于30nm的厚度，优选为具有大于50nm的厚度。
根据一个实施方案，陷阱设置在完全或部分地覆盖支架的涂层中。
因此，不必为执行分解方法而向结构增加制造步骤。
另外，因为在每个分解过程会从炉中拿出支架，所以能够容易地以合适的陷阱材料来对支架进行涂覆。
根据一个实施方案，设置在陷阱层中的陷阱至少部分地覆盖称为“陷阱衬底”的衬底的正面。
陷阱衬底设置在支架上，每个陷阱衬底替代半导体式的结构而放置，并且插入在两个绝缘体上半导体式的衬底之间，陷阱衬底的正面对着绝缘体上半导体式的结构的背面。
因此，不必为执行分解方法而向结构增加制造步骤。
另外，因为在每个分解过程之后从炉中拿出陷阱衬底，所以能够在支架对于挥发性产物饱和时在支架上形成新的陷阱。
根据一个实施方案，陷阱设置在完全覆盖或部分覆盖炉的内壁的涂层中。
炉的内部指的是这样的空间，在该空间中，在执行分解方法期间引入承载结构的支架。
根据一个实施方案，挥发性产物与陷阱之间的反应是挥发性产物由陷阱吸收的反应。
因此，挥发性产物由陷阱吸收防止了对炉、支架或结构的污染。
根据一个实施方案，陷阱包括二氧化硅。
包括二氧化硅的薄层设置在结构的背面上，并具有大于30nm的厚度，或甚至大于50nm的厚度，在900℃与1300℃之间的温度，所述薄层将经受分解过程。
另一方面，自然存在于绝缘体上硅结构的背面上的原生氧化物(通过其较小的厚度和其化学成分)在这样的处理期间蒸发，而不能充当陷阱。
对此，本领域技术人员将在E.Bussmann等，Thermal instability of silicon-on-insulator thin films measured by low-energy electron microscopy,Innovationin Thin Film Processing and Characterisation,vol.12,012016,2010中找到对在非氧化性气氛中氧化物的蒸发的技术描述。
另外，二氧化硅与用于制造半导体结构的方法兼容。
根据一个实施方案，陷阱包括下列材料中的至少一种：钨、氮化铝、氧化铝。
这些材料具有在高温下非常稳定的优点。
根据一个实施方案，半导体层包括硅。
根据一个实施方案，半导体层具有大于100nm的厚度，优选为具有大于200nm的厚度，更加优选为具有大于300nm的厚度。
从而，这样的半导体层的厚度减慢了分解反应。
因此，陷阱有时间有效地与挥发性产物反应。
根据一个实施方案，二氧化硅层具有小于50nm的厚度，优选为具有小于25nm的厚度，更加优选为具有小于15nm的厚度。
根据一个实施方案，炉的气氛包括选自下列各项的至少一种粒子：氩、二氢。
根据一个实施方案，炉的温度维持在900℃与1300℃之间。
根据一个实施方案，在炉中设置了适于与包含在炉的气氛中的分子氧反应的陷阱。
根据一个实施方案，意在与分子氧反应的陷阱是硅衬底。
附图说明
其他特征和益处从将下文中对根据本发明的分解方法的实施方案的描述中显示出来，这些实施方案参考所附附图通过非限制性示例给出，在附图中：
-图1A和图1B是通过根据现有技术已知的技术的用于绝缘体上半导体式结构的分解方法处理的结构的示意性表示；
-图2是根据现有技术已知的技术的旨在执行用于二氧化硅层的分解的热处理的炉的示意性表示；
-图3A-图3B是根据本发明处理的结构的示意性表示；
-图4是根据本发明的旨在执行用于二氧化硅层的分解的热处理的炉的示意性表示；
-图5是根据本发明的一个实施方案处理的结构的示意性表示；
-图6是根据本发明的陷阱和衬底的示意性表示。
具体实施方式
对于各个实施方案，出于简化描述的原因，对于相同的要素或完成相同功能的要素使用了相同的附图标记。
图3A和图3B所示的分解方法是用于分解绝缘体上半导体式的结构50中的二氧化硅层90的方法。
绝缘体上半导体式的结构50从其背面60到其正面70包括支撑衬底80、二氧化硅层90以及半导体层100。
如图4所示，分解方法在炉10中实施，炉10中支架40上承载了多个结构50，所述结构彼此平行。
结构50的正面70对着与所述正面70相邻的结构50的背面60。
支架40适于以在每个结构50之间为预定的距离的方式承载结构50。
每个结构50之间的预定的距离可以小于15mm，优选为小于10mm。
炉10的气氛是非氧化性气氛。
该分解方法使包括在二氧化硅层90中的氧原子扩散经过半导体层100。
这产生了所述氧原子与半导体层100的反应所形成的挥发性产物。
该挥发性产物包括一氧化半导体(ScO)。
在炉10中设置了适于与挥发性产物反应的陷阱110，以便降低至少一个结构50的与正面70平行的挥发性产物的浓度梯度。
非氧化性气氛的氧含量优选为小于10ppm(ppm：百万分率)。
炉10的非氧化性气氛通过惰性或还原性气体流提供。
惰性或还原性气体流可以通过入口20进入炉10，并且通过出口30从炉10排出。
炉10的气氛可以包括选自下列粒子中的至少一种粒子：氩、二氢。
在分解过程中，炉10的温度可以维持在900℃与1300℃之间的温度，例如1150℃。
可以调整该分解方法的实施条件(尤其是其持续时间)，以便部分分解二氧化硅层90。
支撑衬底80可以包括下列材料中的至少一个：硅、锗、氧化铝、石英。
半导体层100可以包括下列材料中的至少一个：硅、锗、硅锗合金。
根据尤其有益的实施方案，如图5所示，在结构50的背面60上设置了陷阱110。
有益地，可以在结构50的背面60上形成包括陷阱110的涂层。
从而，陷阱110尽可能地靠近每个结构50的正面70。
陷阱110与结构50的正面70的这样的接近状态提供对挥发性产物的更好的捕获效力。
另外，每个结构的正面70向包括陷阱110的层均匀地暴露。
因此，在每个结构50的正面70上的挥发性产物的浓度更加均匀，从而减小了平行梯度。
此外，陷阱110紧邻每个结构50的正面70的设置限制了通过气体流进入的挥发性产物的量。
从而，减小了炉10中的挥发性产物的浓度变化。
因此，减小了从一个结构50到另一个结构50的分解性变化性。
结果，在一个结构50与另一个结构50之间二氧化硅层90以基本相同的比例分解。
作为替换或者作为补充方式，如图6所示，陷阱110可以包括于衬底(称为陷阱衬底120)的正面70上的陷阱层中。
陷阱衬底120替代特定的结构50而设置在支架40上。
从而，减小了炉10中的挥发性产物的浓度变化。
因此，减小了从一个结构50到另一个结构50的分解性变化性。
尤其有益地，设置在结构50的背面60上或陷阱衬底120的陷阱层的正面上的陷阱110可以包括二氧化硅。
另一方面，自然存在于绝缘体上硅的结构的背面上的原生氧化物(通过其较小的厚度和其化学成分)在这样的处理中蒸发，从而不能充当陷阱。
有益地，通过薄膜沉积技术来形成包括二氧化硅的陷阱110。
在膜沉积技术中，可以提到本领域技术人员所知的低压气相沉积和等离子体激活气相沉积。
作为替换，有益地，可以通过热氧化来执行在由硅制备的支撑衬底80的背面60或陷阱衬底120的正面上二氧化硅膜的形成。
在结构50的背面60或陷阱衬底120的正面上形成的膜可以具有大于30nm(优选大于50nm)的厚度。
作为替换，陷阱110可以包括下列材料中的至少一个：钛、钨、氮化铝、氧化铝。
这些材料可以吸收在二氧化硅层90的分解过程中形成的一氧化半导体。
可以通过本领域技术人员已知的膜沉积技术来以膜的形式形成这些材料。例如，蒸发技术尤其适用于钛和钨膜的形成。氮化铝和氧化铝有益地通过化学气相沉积或原子层沉积技术来形成。
作为替换或者作为补充方式，陷阱110可以设置在覆盖支架40的全部或部分的涂层中。
从而，陷阱110靠近结构50的正面70。
因此，有效地捕获了挥发性产物。
尤其有益地，陷阱110包括二氧化硅。
包括二氧化硅的陷阱110有益地通过气相沉积技术或通过热氧化而形成。形成在支架40上的涂层可以具有大于50nm的厚度，或者甚至大于500nm的厚度。
作为替换，陷阱110可以包括下列材料中的至少一种：钛、钨、氮化铝、氧化铝。
可以通过本领域技术人员已知的膜沉积技术来以膜的形式来形成这些材料。例如，化学气相沉积或原子层沉积技术。
作为补充的方式，陷阱110设置在完全覆盖或部分覆盖炉10的内壁的涂层中。
尤其有益地，陷阱110包括二氧化硅。
作为替换，陷阱110可以包括下列材料中的至少一种：钛、钨、氮化铝、氧化铝。
尤其有益地，半导体层100具有大于100nm的厚度，优选为具有大于200nm的厚度，更加优选为具有大于300nm的厚度。
对于这样的半导体层100的厚度，分解速度小于/分钟。
因此，在分解过程中形成的挥发性产物有时间向陷阱扩散。
从而，减小了挥发性产物的浓度变化。有益地，二氧化硅层90具有小于50nm的厚度，优选为具有小于25nm的厚度，更加优选为具有小于15nm的厚度。
有益地，在炉10中也可以设置适于与包含在炉10的气氛中的分子氧反应的陷阱120。
意在与分子氧反应的陷阱120可以是设置在支架40上替代特定的衬底50的硅衬底。
优选地，将意在与包含在炉的气氛中的分子氧反应的硅衬底设置为靠近惰性或还原性气体入口。
更加优选地，硅衬底设置在惰性或还原性气体流的相对于结构50的上游。
从而，包含在惰性或还原性气体流中的氧在到达结构50之前与陷阱120反应。
根据本发明的用于分解二氧化硅层90的方法能够使得炉10的气氛的成分均匀。
这减少了挥发性产物的聚积。
因此，能够限制出现在在现有技术中的二氧化硅层90以及半导体层90的均匀性和厚度的变差。
另外，相比于现有技术的方法，根据本发明的方法允许从一个结构50到另一个结构50更一致的分解。
Claims (19)
1.一种用于分解绝缘体上半导体式的结构(50)中的二氧化硅层(90)的方法，所述结构从其背面(60)至其正面(70)包括支撑衬底(80)、二氧化硅层(90)和半导体层(100)，分解方法在炉(10)中实施，在所述炉中，支架(40)上承载多个结构(50)，支架(40)适于以在每个结构(50)之间为预定距离的方式承载结构(50)，结构(50)的正面(70)对着与所述正面(70)相邻的结构(50)的背面(60)，炉(10)的气氛是非氧化性气氛，所述分解方法导致包含在二氧化硅层(90)中的氧原子扩散经过半导体层(100)并且产生由所述氧原子与半导体层(100)的反应所形成的挥发性产物，所述方法的特征在于，炉(10)包括陷阱(110)，所述陷阱适于与挥发性产物反应，以便减小至少一个结构(50)的平行于正面(70)的挥发性产物的浓度梯度。
2.根据权利要求1所述的分解方法，其中，陷阱(110)设置在绝缘体上半导体式的结构(50)的背面(60)上。
3.根据权利要求1或2所述的分解方法，其中，陷阱(110)设置在完全或部分地覆盖支架(40)的涂层中。
4.根据权利要求1或2所述的分解方法，其中，陷阱(110)设置在称为陷阱衬底(120)的衬底的正面(70)上的陷阱层中，所述陷阱衬底(120)设置在支架(40)上，每个陷阱衬底插入在两个绝缘体上半导体式的结构(50)之间，陷阱衬底的正面(70)对着绝缘体上半导体式的结构(50)的背面(60)。
5.根据权利要求1或2所述的分解方法，其中，陷阱(110)设置在完全或部分地覆盖炉(10)的内壁的涂层中。
6.根据权利要求1或2所述的分解方法，其中，挥发性产物与陷阱(110)之间的反应是挥发性产物由陷阱(110)吸收的反应。
7.根据权利要求1或2所述的分解方法，其中，陷阱(110)包括二氧化硅。
8.根据权利要求1或2所述的分解方法，其中，陷阱(110)包括下列材料中的至少一种：钛、钨、氮化铝、氧化铝。
9.根据权利要求1或2所述的分解方法，其中，半导体层(100)包括硅。
10.根据权利要求1或2所述的分解方法，其中，半导体层(100)具有大于100nm的厚度。
11.根据权利要求10所述的分解方法，其中，半导体层(100)具有大于200nm的厚度。
12.根据权利要求11所述的分解方法，其中，半导体层(100)具有大于300nm的厚度。
13.根据权利要求1或2所述的分解方法，其中，二氧化硅层(90)具有小于50nm的厚度。
14.根据权利要求13所述的分解方法，其中，二氧化硅层(90)具有小于25nm的厚度。
15.根据权利要求14所述的分解方法，其中，二氧化硅层(90)具有小于15nm的厚度。
16.根据权利要求1或2所述的分解方法，其中，炉(10)的气氛包括选自下列各项的至少一种粒子：氩、二氢。
17.根据权利要求1或2所述的分解方法，其中，炉(10)的温度维持在900℃与1300℃之间。
18.根据权利要求1或2所述的分解方法，其中，在炉(10)中设置了适于与包含在炉(10)的气氛中的分子氧反应的陷阱衬底(120)。
19.根据权利要求18所述的分解方法，其中，意在与分子氧反应的陷阱衬底(120)是设置在支架(40)上的硅衬底。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1300706A FR3003684B1 (fr) | 2013-03-25 | 2013-03-25 | Procede de dissolution d'une couche de dioxyde de silicium. |
| FR1300706 | 2013-03-25 | ||
| PCT/IB2014/000250 WO2014155166A1 (fr) | 2013-03-25 | 2014-03-03 | Procede de dissolution d'une couche de dioxyde de silicium |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105051881A CN105051881A (zh) | 2015-11-11 |
| CN105051881B true CN105051881B (zh) | 2017-10-17 |
Family
ID=48741255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201480017598.3A Active CN105051881B (zh) | 2013-03-25 | 2014-03-03 | 用于分解二氧化硅层的方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US9514960B2 (zh) |
| JP (1) | JP6442478B2 (zh) |
| KR (1) | KR102308646B1 (zh) |
| CN (1) | CN105051881B (zh) |
| DE (1) | DE112014001629B4 (zh) |
| FR (1) | FR3003684B1 (zh) |
| SG (1) | SG11201507920XA (zh) |
| WO (1) | WO2014155166A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3057705B1 (fr) * | 2016-10-13 | 2019-04-12 | Soitec | Procede de dissolution d'un oxyde enterre dans une plaquette de silicium sur isolant |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6087242A (en) * | 1998-02-26 | 2000-07-11 | International Business Machines Corporation | Method to improve commercial bonded SOI material |
| CN101529578A (zh) * | 2006-10-27 | 2009-09-09 | 硅绝缘体技术有限公司 | 用于转移在具有空位团的基片中形成的薄层的改进方法 |
| CN101573786A (zh) * | 2007-02-08 | 2009-11-04 | 硅绝缘体技术有限公司 | 高散热性基片的制造方法 |
| CN101730925A (zh) * | 2007-05-29 | 2010-06-09 | 信越半导体股份有限公司 | Soi晶片的硅氧化膜形成方法 |
| FR2964495A1 (fr) * | 2010-09-02 | 2012-03-09 | Soitec Silicon On Insulator | Procede de fabrication d'une structure seoi multiple comportant une couche isolante ultrafine |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3697106B2 (ja) | 1998-05-15 | 2005-09-21 | キヤノン株式会社 | 半導体基板の作製方法及び半導体薄膜の作製方法 |
| JP2000277526A (ja) * | 1999-03-24 | 2000-10-06 | Canon Inc | 半導体製造装置及びそれを用いた半導体部材の製造方法 |
| KR100574150B1 (ko) * | 2002-02-28 | 2006-04-25 | 가부시키가이샤 히다치 고쿠사이 덴키 | 반도체 장치의 제조방법 |
| JP4407127B2 (ja) * | 2003-01-10 | 2010-02-03 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法 |
| TWI248681B (en) | 2004-03-29 | 2006-02-01 | Imec Inter Uni Micro Electr | Method for fabricating self-aligned source and drain contacts in a double gate FET with controlled manufacturing of a thin Si or non-Si channel |
| JP4631347B2 (ja) * | 2004-08-06 | 2011-02-16 | 株式会社Ｓｕｍｃｏ | 部分ｓｏｉ基板およびその製造方法 |
| WO2008078133A1 (en) | 2006-12-26 | 2008-07-03 | S.O.I.Tec Silicon On Insulator Technologies | Method for producing a semiconductor-on-insulator structure |
| CN101669193B (zh) | 2007-04-27 | 2012-02-15 | 株式会社半导体能源研究所 | Soi衬底及其制造方法和半导体器件 |
| JP2011504655A (ja) * | 2007-11-23 | 2011-02-10 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | 精密な酸化物の溶解 |
| FR2936356B1 (fr) * | 2008-09-23 | 2010-10-22 | Soitec Silicon On Insulator | Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant |
| JP5493345B2 (ja) * | 2008-12-11 | 2014-05-14 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| FR2941324B1 (fr) * | 2009-01-22 | 2011-04-29 | Soitec Silicon On Insulator | Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant. |
| FR2972564B1 (fr) * | 2011-03-08 | 2016-11-04 | S O I Tec Silicon On Insulator Tech | Procédé de traitement d'une structure de type semi-conducteur sur isolant |
-
2013
- 2013-03-25 FR FR1300706A patent/FR3003684B1/fr active Active
-
2014
- 2014-03-03 SG SG11201507920XA patent/SG11201507920XA/en unknown
- 2014-03-03 KR KR1020157029834A patent/KR102308646B1/ko active IP Right Grant
- 2014-03-03 US US14/779,477 patent/US9514960B2/en active Active
- 2014-03-03 JP JP2016504764A patent/JP6442478B2/ja active Active
- 2014-03-03 DE DE112014001629.2T patent/DE112014001629B4/de active Active
- 2014-03-03 WO PCT/IB2014/000250 patent/WO2014155166A1/fr active Application Filing
- 2014-03-03 CN CN201480017598.3A patent/CN105051881B/zh active Active
-
2016
- 2016-11-14 US US15/350,290 patent/US9911624B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6087242A (en) * | 1998-02-26 | 2000-07-11 | International Business Machines Corporation | Method to improve commercial bonded SOI material |
| CN101529578A (zh) * | 2006-10-27 | 2009-09-09 | 硅绝缘体技术有限公司 | 用于转移在具有空位团的基片中形成的薄层的改进方法 |
| CN101573786A (zh) * | 2007-02-08 | 2009-11-04 | 硅绝缘体技术有限公司 | 高散热性基片的制造方法 |
| CN101730925A (zh) * | 2007-05-29 | 2010-06-09 | 信越半导体股份有限公司 | Soi晶片的硅氧化膜形成方法 |
| FR2964495A1 (fr) * | 2010-09-02 | 2012-03-09 | Soitec Silicon On Insulator | Procede de fabrication d'une structure seoi multiple comportant une couche isolante ultrafine |
Also Published As
| Publication number | Publication date |
|---|---|
| US9514960B2 (en) | 2016-12-06 |
| FR3003684B1 (fr) | 2015-03-27 |
| JP2016519432A (ja) | 2016-06-30 |
| US9911624B2 (en) | 2018-03-06 |
| US20160056052A1 (en) | 2016-02-25 |
| KR20150135368A (ko) | 2015-12-02 |
| DE112014001629T5 (de) | 2015-12-24 |
| JP6442478B2 (ja) | 2018-12-19 |
| CN105051881A (zh) | 2015-11-11 |
| FR3003684A1 (fr) | 2014-09-26 |
| DE112014001629B4 (de) | 2021-08-05 |
| KR102308646B1 (ko) | 2021-10-05 |
| US20170062236A1 (en) | 2017-03-02 |
| SG11201507920XA (en) | 2015-10-29 |
| WO2014155166A1 (fr) | 2014-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| van den Bruele et al. | Atmospheric pressure plasma enhanced spatial ALD of silver | |
| Hoffmann et al. | Atmospheric pressure plasma enhanced spatial atomic layer deposition of SnOx as conductive gas diffusion barrier | |
| Kim et al. | Trapped oxygen in the grain boundaries of ZnO polycrystalline thin films prepared by plasma-enhanced chemical vapor deposition | |
| Tallarida et al. | Surface chemistry and Fermi level movement during the self-cleaning of GaAs by trimethyl-aluminum | |
| Kaiser et al. | Germanium substrate loss during thermal processing | |
| Pinzari et al. | Wettability of HF-CVD diamond films | |
| Shishkin et al. | Air sensitive tin dioxide thin films by magnetron sputtering and thermal oxidation technique | |
| Sgarbossa et al. | Self-limiting Sb monolayer as a diffusion source for Ge doping | |
| CN105051881B (zh) | 用于分解二氧化硅层的方法 | |
| Mohamed et al. | Spectral characteristics and morphology of nanostructured Pb–S–O thin films synthesized via two different methods | |
| Himmerlich et al. | Morphology and surface electronic structure of MBE grown InN | |
| Tabet et al. | XPS study of the growth kinetics of thin films obtained by thermal oxidation of germanium substrates | |
| Huang et al. | Plasma nitridation and microstructure of high-k ZrO2 thin films fabricated by cathodic arc deposition | |
| Harasek et al. | Metal-organic chemical vapor deposition and nanoscale characterization of zirconium oxide thin films | |
| Cho et al. | Investigation of the chemical state of ultrathin Hf–Al–O films during high temperature annealing | |
| Miyata et al. | Structural degradation of thin HfO2 film on Ge during the postdeposition annealing | |
| Zhu et al. | Band alignment of zinc oxide as a channel layer in a gate stack structure grown by plasma enhanced atomic layer deposition | |
| Hinkle et al. | High-k oxide growth on III-V surfaces: Chemical bonding and MOSFET performance | |
| Liu et al. | Improvement of electrical characteristics of InGaZnO thin film transistors by using HMDSO/O2 plasma deposited SiOCH buffer layer | |
| Toriumi et al. | Scavenging kinetics of interfacial SiO2 in HfO2/SiO2/Si gate stacks | |
| Gourhant et al. | Ge Condensation Using Rapid Thermal Oxidation for SGOI Substrate Preparation | |
| Hotta et al. | Room temperature formation of Hf-silicate layer by pulsed laser deposition with Hf-Si-O ternary reaction control | |
| Samransuksamer et al. | Decoration of gold nanoparticles on TiO2 thin films for enhanced response of ethanol gas sensors | |
| Xu et al. | Chemical passivation of GaSb-based surfaces by atomic layer deposited ZnS using diethylzinc and hydrogen sulfide | |
| Zhang et al. | Facing-target mid-frequency magnetron reactive sputtered hafnium oxide film: Morphology and electrical properties |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |