DE112014001629B4 - Verfahren zum Auflösen einer Siliciumdioxidschicht - Google Patents

Verfahren zum Auflösen einer Siliciumdioxidschicht Download PDF

Info

Publication number
DE112014001629B4
DE112014001629B4 DE112014001629.2T DE112014001629T DE112014001629B4 DE 112014001629 B4 DE112014001629 B4 DE 112014001629B4 DE 112014001629 T DE112014001629 T DE 112014001629T DE 112014001629 B4 DE112014001629 B4 DE 112014001629B4
Authority
DE
Germany
Prior art keywords
traps
furnace
structures
dissolution process
until
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112014001629.2T
Other languages
English (en)
Other versions
DE112014001629T5 (de
Inventor
Didier Landru
Oleg Kononchuk
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of DE112014001629T5 publication Critical patent/DE112014001629T5/de
Application granted granted Critical
Publication of DE112014001629B4 publication Critical patent/DE112014001629B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Silicon Compounds (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Verfahren zum Auflösen einer Siliciumdioxidschicht (90) in einer Struktur (50) des Halbleiter-auf-Isolator-Typs, die von ihrer Rückseite (60) zu ihrer Vorderseite (70) ein Trägersubstrat (80), die Siliciumdioxidschicht (90) und eine Halbleiterschicht (100) umfasst, wobei das Auflösungsverfahren in einem Ofen (10) implementiert ist, in dem mehrere Strukturen (50) auf einem Träger (40) gehalten sind, wobei der Träger (40) zum Halten der Strukturen (50) mit einem vorgegebenen Abstand zwischen jeweiligen Strukturen (50) geeignet ist, wobei die Vorderseite (70) einer Struktur (50) der Rückseite (60) der Struktur (50), die der Vorderseite (70) benachbart ist, gegenüberliegend ist, wobei die Atmosphäre des Ofens (10) eine nicht oxidierende Atmosphäre ist, wobei das Auflösungsverfahren die Diffusion der Sauerstoffatome, die in der Siliciumdioxidschicht (90) enthalten sind, durch die Halbleiterschicht (100) verursacht und flüchtige Produkte erzeugt, die sich aus der Reaktion der Sauerstoffatome mit der Halbleiterschicht (100) ergeben, wobei das Verfahren dadurch gekennzeichnet ist, dass der Ofen (10) Fallen (110) umfasst, die für das Reagieren mit den flüchtigen Produkten geeignet sind, um den Konzentrationsgradienten der flüchtigen Produkte parallel zu der Vorderseite (70) wenigstens einer Struktur (50) zu verringern.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Auflösen einer Siliciumdioxidschicht in einer Struktur des Halbleiter-auf-Isolator-Typs.
  • Hintergrund der Erfindung
  • In der US 2003/0 170 990 A1 wird ein Ofen beschrieben, in dem Strukturen eines Halbleiter-auf-Isolator-Typs untereinander angeordnet sind, wobei im Ofen eine nicht-oxidierende Atmosphäre bereitgestellt wird.
  • In der WO 2009/066 135 A1 wird ein Verfahren zum Auflösen einer vergrabenen Oxidschicht eins SOI-Wafers zur Verringerung ihrer Dicke beschrieben, wobei der Wafer einer nicht-oxidierenden Atmosphäre ausgesetzt wird.
  • Ein Auflösungsverfahren, das aus dem Stand der Technik bekannt ist und in den 1A und 1B veranschaulicht ist, ist ein Verfahren zum Auflösen einer Siliciumdioxidschicht 1 in einer Struktur 5 des Halbleiter-auf-Isolator-Typs, die von ihrer Rückseite 6 zu ihrer Vorderseite 7 ein Trägersubstrat 8, die Siliciumdioxidschicht 9 und eine Halbleiterschicht 10 umfasst.
  • Die Vorderseite 7 entspricht der freien Oberfläche der Halbleiterschicht 10.
  • Ein Fachmann auf dem Gebiet findet eine technische Beschreibung eines derartigen Verfahrens in den Artikeln von Kononchuk (KONOCHUK, Akira u. a.: Novel trends in SOI technology for CMOS applications. In: Solid State Phenomena, Bd. 156-158, 2010, S. 69-76, und KONOCHUK, AKIRA u. a.: Internal Dissolution of Buried Oxide in SOI Wafers. In: Solid State Phenomena, Bd. 131-133, 2008, S. 113-118.
  • Dieses Auflösungsverfahren kann in einem Ofen 1, der in 2 veranschaulicht ist, implementiert sein, in dem mehrere Strukturen 5 auf einem Träger 4 gehalten sind, so dass der Träger 4 zum Halten der Strukturen 5 mit einem vorgegebenen Abstand - typischerweise einige Millimeter - zwischen jeweiligen Strukturen 5 geeignet ist, wobei die Vorderseite 7 einer Struktur 5 der Rückseite 6 der Struktur 5, die zu der Vorderseite 7 benachbart ist, gegenüberliegend ist.
  • Die Strukturen 5 sind einer nicht oxidierenden Atmosphäre ausgesetzt.
  • Die nicht oxidierende Atmosphäre wird durch eine kontinuierliche Strömung eines Inertgases oder eines Reduktionsgases geschaffen.
  • Die Strömung des Inertgases tritt durch einen Einlass 2 in den Ofen 1 ein und tritt durch einen Auslass 3 aus ihm aus.
  • Die Verwendung einer derartigen Wärmebehandlung verursacht die Diffusion der in der Siliciumdioxidschicht 9 enthaltenen Sauerstoffatome durch die Halbleiterschicht 10.
  • Die Reaktion der Sauerstoffatome mit der Halbleiterschicht 10 erzeugt flüchtige Produkte, die ein Halbleitermonoxid (ScO) umfassen.
  • Die auf der Oberfläche der Strukturen 5 vorhandenen Gase, insbesondere die erzeugten flüchtigen Produkte, weisen einen Einfluss auf die Auflösung auf.
  • Folglich verlangsamt das Halbleitermonoxid die Auflösungsreaktion, wenn seine Konzentration auf der Oberfläche der Strukturen 5 zunimmt.
  • Nun ist die Zusammensetzung der Atmosphäre des Ofens nicht homogen.
  • Infolge des kleinen Abstands zwischen den Strukturen 5 werden deswegen die flüchtigen Produkte ausschließlich durch Diffusion am Rand der Strukturen 5 abgegeben.
  • Das Ergebnis dessen ist eine Ansammlung der flüchtigen Produkte, die in der Mitte der Oberflächen der Struktur 5 größer als an ihrem Rand ist.
  • Dies bedeutet, dass die Auflösungsreaktion am Rand schneller als in der Mitte der Strukturen 5 ist.
  • Außerdem wird die Atmosphäre des Ofens 1 durch eine konstante Strömung eines Inertgases oder eines Reduktionsgases erhalten.
  • Die Strömung der Gase reißt von ihrem Eintritt 2 in den Ofen 1 bis zu ihrem Ausströmen 3 wenigstens einige der flüchtigen Produkte mit.
  • Folglich wird die Strömung des Gases während ihres Weges durch den Ofen 1 mit den flüchtigen Produkten beladen.
  • In Abhängigkeit von ihrem Ort in dem Ofen werden die Strukturen deshalb einer variablen Konzentration der flüchtigen Produkte unterworfen.
  • Schließlich kann die Strömung des Gases kleine Mengen von Sauerstoff enthalten.
  • Weil ein vollständiges Fehlen von Sauerstoff in der Gasströmung die Verwendung sehr komplexer Mittel erfordern würde, wird ein kleiner Prozentsatz an Sauerstoff in der Gasströmung, die in den Ofen eintritt, toleriert.
  • Der in der Atmosphäre des Ofens 1 enthaltene Sauerstoff begrenzt die Auflösung der Schicht des Siliciumdioxids 9 und vermindert die Rauheit der freien Oberfläche der Halbleiterschicht 10.
  • Der in der Gasströmung enthaltene Sauerstoff reagiert vorzugsweise mit den Strukturen 5 nah bei dem Gaseinlass 2.
  • Der Gasströmung wird deshalb vom Einlass 2 des Ofens 1 zum Auslass 3 der Sauerstoff entzogen.
  • Diese Inhomogenität der Atmosphäre des Ofens 1 führt zu signifikanten Variabilitäten der Eigenschaften der Strukturen 5.
  • Der Hauptnachteil dieses Auflösungsverfahren ist, dass die Inhomogenität der Atmosphäre des Ofens 1 zu einer Verschlechterung der Gleichmäßigkeit der Dicke der Siliciumdioxidschicht 9 und der Halbleiterschicht 10 führt, wie in 1A veranschaulicht ist.
  • Dies ist so, weil am Ende der Wärmebehandlung die Dicke der Siliciumdioxidschicht 9 und die Dicke der Halbleiterschicht 10 in der Mitte größer als am Rand der Struktur sind.
  • Ein weiterer Nachteil dieses Auflösungsverfahren ist, dass es nicht für alle Strukturen 5 des in dem Ofen 1 enthaltenen Halbleiter-auf-Isolator-Typs einheitlich ist.
  • Dies ist so, weil die Siliciumdioxidschicht 9 nicht in den gleichen Anteilen von einer Struktur 5 zu einer weiteren aufgelöst wird.
  • Die obenerwähnten Nachteile werden in einem Ofen 1, der eine einzige Struktur 5 enthält, nicht beobachtet. In Anbetracht der relativ langen Wärmebehandlungszeiten und aus ökonomischen Gründen kann jedoch das Ausführen eines derartigen Verfahrens in einem Ofen 1, der nur eine Struktur 5 enthält, von einem industriellen Standpunkt nicht ins Auge gefasst werden.
  • Einige Anwendungen erfordern jedoch, zu einer Siliciumdioxidschicht 9 mit einer Dicke von weniger als 50 nm Zuflucht zu nehmen, um z. B. eine elektrische Spannung anlegen zu können, die auf Vorrichtungen ausgeübt wird, die in oder auf der Halbleiterschicht 10 erzeugt worden sind. Dann ist eine sehr genaue Steuerung der Dicke der Siliciumdioxidschicht notwendig.
  • Außerdem sind die Strukturen 5, die durch den Begriff FDSOI, der für „vollständig verarmtes Silicium-auf-Isolator“ steht, bezeichnet werden, für das Erzeugen elektronischer Komponenten, wie z. B. FDMOS-Transistoren (vollständig verarmte Metalloxid-Halbleiter-Transistoren), besonders vorteilhaft, deren Kanal in oder auf der Halbleiterschicht 10 ausgebildet ist.
  • Infolge der extremen Feinheit der Dicke der Halbleiterschicht 10 (d. h., etwa 10 nm) ist die Schwellenspannung des Transistors (die normalerweise als Vt bezeichnet wird), die von dieser Dicke abhängt, sehr empfindlich gegen Variationen der Dicke der Halbleiterschicht 10.
  • Deshalb ist es eine Aufgabe der Erfindung, ein Verfahren zum Auflösen einer Siliciumdioxidschicht vorzuschlagen, das eine genaue Steuerung der Dicke der Halbleiter- und der Siliciumdioxidschicht gewährt.
  • Kurzbeschreibung der Erfindung
  • Die vorliegende Erfindung zielt darauf ab, die obenerwähnten Nachteile vollständig oder teilweise abzustellen und bezieht sich auf ein Verfahren zum Auflösen einer Siliciumdioxidschicht in einer Struktur des Halbleiter-auf-Isolator-Typs, die von ihrer Rückseite zu ihrer Vorderseite ein Trägersubstrat, die Siliciumdioxidschicht und eine Halbleiterschicht umfasst, wobei das Auflösungsverfahren in einem Ofen implementiert ist, in dem mehrere Strukturen auf einem Träger gehalten sind, wobei der Träger zum Aufrechterhalten eines vorgegebenen Abstands zwischen jeweiligen Strukturen geeignet ist, wobei die Vorderseite einer Struktur der Rückseite der Struktur, die der Vorderseite benachbart ist, gegenüberliegend ist, wobei die Atmosphäre des Ofens eine nicht oxidierende Atmosphäre ist, wobei das Auflösungsverfahren die Diffusion der Sauerstoffatome, die in der Siliciumdioxidschicht enthalten sind, durch die Halbleiterschicht verursacht und flüchtige Produkte erzeugt, die sich aus der Reaktion der Sauerstoffatome mit der Halbleiterschicht ergeben, wobei das Verfahren insofern bemerkenswert ist, als der Ofen Fallen umfasst, die für das Reagieren mit den flüchtigen Produkten geeignet sind, um den Konzentrationsgradienten der flüchtigen Produkte parallel zu der Vorderseite wenigstens einer Struktur zu verringern.
  • In dem vorliegenden Text ist die vertikale Richtung als senkrecht zu dem Boden, auf dem der Ofen installiert ist, definiert. Die Begriffe „obere“ und „untere“ sind bezüglich dieser vertikalen Richtung definiert.
  • Der Konzentrationsgradient der flüchtigen Produkte parallel zu der Vorderseite einer Struktur bedeutet die Variation der Konzentration der flüchtigen Produkte in dem Raum, der zwischen der Vorderseite der Struktur und der Rückseite der Struktur, die der Vorderseite benachbart ist, liegt, und in den Richtungen, die in einer Ebene parallel zu der Vorderseite der Struktur liegen.
  • Im Gegensatz ist ein Konzentrationsgradient der flüchtigen Produkte senkrecht zu der Vorderseite der Struktur als die Ungleichmäßigkeit der Konzentration der flüchtigen Produkte in dem Raum, der zwischen der Vorderseite der Struktur und der Rückseite der Struktur, die der Vorderseite benachbart ist, liegt, und in einer Richtung senkrecht zu der Vorderseite der Struktur definiert.
  • Folglich macht es die Anordnung der Fallen, die für das Reagieren mit den flüchtigen Produkten geeignet sind, in dem Ofen möglich, diese Produkte zu absorbieren.
  • Das Ergebnis ist eine Verringerung des Konzentrationsgradienten der flüchtigen Produkte parallel zu der Vorderseite jeder Struktur.
  • Folglich ist die Auflösungskinetik der Siliciumdioxidschicht an jedem Punkt in der Struktur im Wesentlichen gleich.
  • Außerdem macht es die Absorption der flüchtigen Produkte möglich, dass im Wesentlichen die gleiche Konzentration der flüchtigen Produkte in der Nähe der Vorderseite jeder Struktur vorhanden ist.
  • Folglich ist das Auflösungsverfahren im Wesentlichen von einer Struktur zu einer weiteren gleichmäßig.
  • Gemäß einer Ausführungsform sind die Fallen auf der Rückseite der Strukturen des Halbleiter-auf-Isolator-Typs angeordnet.
  • Folglich befinden sich die Fallen so nah wie möglich bei der Vorderseite jeder Struktur.
  • Eine derartige Nähe der Fallen und der Vorderseite der Strukturen erzeugt eine bessere Wirksamkeit des Einfangens der flüchtigen Produkte.
  • Außerdem ist die Vorderseite jeder Struktur gleichmäßig der Schicht, die die Fallen umfasst, ausgesetzt.
  • Die Konzentration der flüchtigen Produkte auf der Oberfläche jeder Struktur ist folglich gleichmäßiger, wobei deshalb der parallele Gradient verringert ist.
  • Außerdem begrenzt die Anordnung der Fallen in der unmittelbaren Nähe der Vorderseite jeder Struktur die Menge der flüchtigen Produkte, die durch die Gasströmung mitgerissen wird.
  • Folglich ist die Kinetik des Auflösungsverfahrens für jede der Strukturen im Wesentlichen äquivalent.
  • Weil die Auflösungsreaktion nicht länger durch den Abstand begrenzt ist, der die aufeinanderfolgenden Strukturen trennt, ist es folglich möglich, die Ladekapazität des Ofens zu vergrößern, um das Auflösungsverfahren auszuführen.
  • Außerdem erfordert diese Ausführungsform keine Modifikation des Ofens.
  • Gemäß einer Ausführungsform sind die Fallen, die auf der Rückseite angeordnet sind, in einer Schicht mit einer Dicke, die größer als 30 nm, vorzugsweise größer als 50 nm ist, enthalten.
  • Gemäß einer Ausführungsform sind die Fallen in einer Beschichtung enthalten, die den Träger vollständig oder teilweise überzieht.
  • Folglich ist es nicht notwendig, Herstellungsschritte zu den Strukturen zum Ausführen des Auflösungsverfahrens hinzuzufügen.
  • Weil außerdem der Träger bei jedem Auflösungsprozess aus dem Ofen herausgebracht wird, kann er leicht mit einem geeigneten Einfangmaterial überzogen werden.
  • Gemäß einer Ausführungsform sind die Fallen in den Einfangschichten enthalten, die die Vorderseite der Substrate, die als die „Einfangsubstrate“ bezeichnet werden, wenigstens teilweise überdecken.
  • Die Einfangsubstrate sind auf dem Träger angeordnet, wobei jedes Einfangsubstrat an der Stelle einer Struktur eines Halbleitertyps positioniert und zwischen zwei Strukturen des Halbleiter-auf-Isolator-Typs eingesetzt ist, wobei die Vorderseite des Einfangsubstrats der Rückseite der Struktur des Halbleiter-auf-Isolator-Typs gegenüberliegend ist.
  • Folglich ist es nicht notwendig, Herstellungsschritte zu den Strukturen hinzuzufügen, um das Auflösungsverfahren auszuführen.
  • Weil außerdem die Einfangsubstrate nach jedem Auflösungsprozess aus dem Ofen herausgebracht werden, ist es möglich, auf dem Träger neue Fallen zu bilden, wenn die Letzteren mit den flüchtigen Produkten gesättigt sind.
  • Gemäß einer Ausführungsform sind die Fallen in einer Beschichtung enthalten, die die Innenwand des Ofens vollständig oder teilweise überzieht.
  • Mit dem Inneren des Ofens ist der Raum gemeint, in dem der Träger, die die Strukturen hält, während der Ausführung des Auflösungsverfahrens eingesetzt ist.
  • Gemäß einer Ausführungsform ist die Reaktion zwischen den flüchtigen Produkten und den Fallen eine Reaktion der Absorption der flüchtigen Oberflächen durch die Fallen.
  • Folglich verhindert die Absorption der flüchtigen Produkte durch die Fallen die Verunreinigung des Ofens, des Trägers oder der Strukturen.
  • Gemäß einer Ausführungsform umfassen die Fallen Siliciumdioxid.
  • Eine dünne Schicht, die Siliciumdioxid umfasst, die auf der Rückseite der Struktur angeordnet ist und mit einer Dicke, die größer als 30 nm oder noch größer als 50 nm ist, widersteht einem Auflösungsprozess bei einer Temperatur zwischen 900 °C und 1300 °C.
  • Andererseits verdampft das natürliche Oxid, das von Natur aus auf der Rückseite einer Silicium-auf-Isolator-Struktur vorhanden ist, durch seine kleine Dicke und seine chemische Zusammensetzung während einer derartigen Behandlung, wobei es die Rolle einer Falle nicht ausführen kann.
  • In dieser Hinsicht findet ein Fachmann auf dem Gebiet eine technische Beschreibung der Verdampfung des Oxids in einer nicht oxidierenden Atmosphäre in BUSSMANN, Ezra u. a.: Thermal instability of silicon-on-insulator thin films measured by low-energy electron microscopy. In: Innovation in Thin Film Processing and Characterisation, Bd. 12, 012016, 2010, S. 1-4.
  • Außerdem ist das Siliciumdioxid mit den Verfahren zum Herstellen von Halbleiterstrukturen kompatibel.
  • Gemäß einer Ausführungsform umfassen die Fallen wenigstens eines der folgenden Materialien: Wolfram, Aluminiumnitrid, Aluminiumoxid.
  • Folglich weisen die Materialien den Vorteil auf, dass sie unter Temperatur sehr stabil sind.
  • Gemäß einer Ausführungsform umfasst die Halbleiterschicht Silicium.
  • Gemäß einer Ausführungsform weist die Halbleiterschicht eine Dicke auf, die größer als 100 nm, bevorzugt größer als 200 nm und noch bevorzugter größer als 300 nm ist.
  • Folglich verlangsamen derartige Dicken der Halbleiterschicht die Auflösungsreaktion.
  • Folglich haben die Fallen Zeit, effektiv mit den flüchtigen Produkten zu reagieren.
  • Gemäß einer Ausführungsform weist die Schicht aus Siliciumdioxid eine Dicke von weniger als 50 nm, bevorzugt weniger als 25 nm und noch bevorzugter weniger als 15 nm auf.
  • Gemäß einer Ausführungsform umfasst die Atmosphäre des Ofens wenigstens eine Art, die gewählt ist aus: Argon, Wasserstoff.
  • Gemäß einer Ausführungsform wird die Temperatur des Ofens zwischen 900 °C und 1300 °C aufrechterhalten.
  • Gemäß einer Ausführungsform sind Fallen, die geeignet sind, um mit dem in der Atmosphäre des Ofens enthaltenen Sauerstoff zu reagieren, in dem Ofen angeordnet.
  • Gemäß einer Ausführungsform sind die Fallen, die vorgesehen sind, um mit dem Sauerstoff zu reagieren, Siliciumsubstrate.
  • Figurenliste
  • Andere Merkmale und Vorteile zeigen sich aus der folgenden Beschreibung der Ausführungsformen eines Auflösungsverfahrens gemäß der Erfindung, die über nicht einschränkende Beispiele bezüglich der beigefügten Zeichnungen gegeben wird, worin:
    • 1A-1B schematische Darstellungen einer Struktur sind, die durch ein Verfahren zum Auflösen einer Struktur des Halbleiter-auf-Isolator-Typs gemäß den aus dem Stand der Technik bekannten Techniken behandelt wird;
    • 2 eine schematische Darstellung eines Ofens ist, der für die Ausführung einer Wärmebehandlung für die Auflösung einer Siliciumdioxidschicht gemäß den aus dem Stand der Technik bekannten Techniken vorgesehen ist;
    • 3A-3B schematische Darstellungen einer gemäß der Erfindung behandelten Struktur sind;
    • 4 eine schematische Darstellung eines Ofens ist, der zum Ausführen einer Wärmebehandlung für die Auflösung einer Siliciumdioxidschicht gemäß der Erfindung vorgesehen ist;
    • 5 eine schematische Darstellung einer gemäß einer Ausführungsform der Erfindung behandelten Struktur ist;
    • 6 eine schematische Darstellung einer Falle und eines Substrats gemäß der Erfindung ist.
  • Ausführliche Beschreibung der Ausführungsformen der Erfindung
  • Für die verschiedenen Ausführungsformen werden für völlig gleiche Elemente oder für Elemente, die die gleiche Funktion erfüllen, aus Gründen der Vereinfachung der Beschreibung die gleichen Bezugszeichen verwendet.
  • Das in den 3A und 3B veranschaulichte Auflösungsverfahren ist ein Verfahren zum Auflösen einer Siliciumdioxidschicht 90 in einer Struktur 50 des Halbleiter-auf-Isolator-Typs.
  • Die Struktur 50 des Halbleiter-auf-Isolator-Typs umfasst von ihrer Rückseite 60 zu ihrer Vorderseite 70 ein Trägersubstrat 80, die Siliciumdioxidschicht 90 und eine Halbleiterschicht 100.
  • Das Auflösungsverfahren ist in einem Ofen 10, der in 4 veranschaulicht ist, implementiert, in dem mehrere Strukturen 50 auf einem Träger 40 gehalten sind, wobei die Strukturen parallel zueinander sind.
  • Die Vorderseite 70 einer Struktur 50 ist der Rückseite 60 der Struktur 50, die der Vorderseite 70 benachbart ist, gegenüberliegend.
  • Der Träger 40 ist für das Halten der Strukturen 50 mit einem vorgegebenen Abstand zwischen jeweiligen Strukturen 50 geeignet.
  • Der vorgegebene Abstand zwischen jeweiligen Strukturen 50 kann kleiner als 15 nm, vorzugsweise kleiner als 10 nm sein.
  • Die Atmosphäre des Ofens 10 ist eine nicht oxidierende Atmosphäre.
  • Das Auflösungsverfahren verursacht die Diffusion der in der Siliciumdioxidschicht 90 enthaltenen Sauerstoffatome durch die Halbleiterschicht 100.
  • Es werden flüchtige Produkte, die sich aus der Reaktion der Sauerstoffatome mit der Halbleiterschicht 100 ergeben, erzeugt.
  • Die flüchtigen Produkte umfassen ein Halbleitermonoxid (ScO) .
  • Die Fallen 110, die für das Reagieren mit den flüchtigen Produkten geeignet sind, sind in dem Ofen 10 angeordnet, um den Konzentrationsgradienten der flüchtigen Produkte parallel zu der Vorderseite 70 wenigstens einer Struktur 50 zu verringern.
  • Der Sauerstoffgehalt der nicht oxidierenden Atmosphäre ist vorzugsweise kleiner als 10 ppm (ppm: Teile pro Million) .
  • Die nicht oxidierende Atmosphäre des Ofens 10 wird durch eine Strömung eines Inertgases oder eines Reduktionsgases geschaffen.
  • Die Strömung eines Inertgases oder eines Reduktionsgases kann durch einen Einlass 20 in den Ofen eintreten, wobei sie durch einen Auslass 30 aus ihm austritt.
  • Die Atmosphäre des Ofens 10 kann wenigstens eine Art enthalten, die aus einer der folgenden Arten gewählt ist: Argon, Wasserstoff.
  • Während des Auflösungsprozesses kann die Temperatur des Ofens 10 auf einer Temperatur zwischen 900 °C und 1300 °C, z. B. 1150 °C, aufrechterhalten werden.
  • Die Bedingungen des Implementierens dieses Auflösungsverfahren, insbesondere seine Dauer, können angepasst werden, um die Siliciumdioxidschicht 90 teilweise aufzulösen.
  • Das Trägersubstrat 80 kann wenigstens eines der folgenden Materialien umfassen: Silicium, Germanium, Aluminiumoxid, Quarz.
  • Die Halbleiterschicht 100 kann wenigstens eines der folgenden Materialien umfassen: Silicium, Germanium, eine Silicium-Germanium-Legierung.
  • Gemäß einer besonders vorteilhaften Ausführungsform, und wie in 5 veranschaulicht ist, sind die Fallen 110 auf der Rückseite 60 der Strukturen 50 angeordnet.
  • Vorteilhaft kann eine Beschichtung, die die Fallen 110 umfasst, auf der Rückseite 60 der Strukturen 50 ausgebildet sein.
  • Folglich befinden sich die Fallen 110 so nah wie möglich bei der Vorderseite 70 jeder Struktur 50.
  • Eine derartige Nähe der Fallen 110 und der Vorderseite 70 der Strukturen 50 gewährt eine bessere Wirksamkeit des Einfangens der flüchtigen Produkte.
  • Außerdem ist die Vorderseite 70 jeder Struktur gleichmäßig der Schicht, die die Fallen 110 umfasst, ausgesetzt.
  • Die Konzentration der flüchtigen Produkte auf der Vorderseite 70 jeder Struktur 50 ist folglich gleichmäßiger, wobei deshalb der parallele Gradient verringert ist.
  • Außerdem begrenzt die Anordnung der Fallen 110 in der unmittelbaren Nähe der Vorderseite 70 jeder Struktur 50 die Menge der flüchtigen Produkte, die durch die Gasströmung mitgerissen wird.
  • Folglich sind die Variationen der Konzentration der flüchtigen Produkte in dem Ofen 10 verringert.
  • Folglich sind die Variabilitäten der Auflösung von einer Struktur 50 zu einer weiteren verringert.
  • Folglich wird die Siliciumdioxidschicht 90 im Wesentlichen in den gleichen Anteilen von einer Struktur 50 zu einer weiteren aufgelöst.
  • Alternativ oder in einer komplementären Weise, und wie in 6 veranschaulicht ist, können die Fallen 110 in den Einfangschichten auf der Vorderseite 70 der Substrate, die als die Einfangsubstrate 120 bezeichnet werden, enthalten sein.
  • Die Einfangsubstrate 120 sind anstelle bestimmter Strukturen 50 auf dem Träger 40 angeordnet.
  • Folglich sind die Variationen der Konzentration der flüchtigen Produkte in dem Ofen 10 verringert.
  • Folglich sind die Variabilitäten der Auflösung von einer Struktur 50 zu einer weiteren verringert.
  • Besonders vorteilhaft können die Fallen 110, die auf der Rückseite 60 der Strukturen 50 oder auf der Vorderseite der Einfangschichten der Einfangsubstrate 120 angeordnet sind, Siliciumdioxid umfassen.
  • Andererseits verdampft das natürliche Oxid, das von Natur aus auf der Rückseite einer Struktur des Siliciums auf einem Isolator vorhanden ist, durch seine kleine Dicke und seine chemische Zusammensetzung während einer derartigen Behandlung, wobei es die Rolle einer Falle nicht ausführen kann.
  • Die Fallen 110, die Siliciumdioxid umfassen, werden vorteilhaft durch Dünnschicht-Abscheidungstechniken gebildet.
  • Unter den Schichtabscheidungstechniken werden die Techniken der Niederdruck-Dampfabscheidung und der plasmaaktivierten Dampfabscheidung, die den Fachleuten auf dem Gebiet bekannt sind, zitiert.
  • Alternativ kann die Bildung einer Siliciumdioxidschicht auf der Rückseite 60 eines Trägersubstrats 80, das aus Silicium besteht, oder auf der Vorderseite eines Einfangssubstrats 120 vorteilhaft durch thermische Oxidation ausgeführt werden.
  • Die auf der Rückseite 60 einer Struktur 50 oder auf der Vorderseite eines Einfangsubstrats 120 ausgebildete Schicht kann eine Dicke aufweisen, die größer als 30 nm ist, vorzugsweise größer als 50 nm ist.
  • Alternativ können die Fallen 110 wenigstens eines der folgenden Materialien umfassen: Titan, Wolfram, Aluminiumnitrid, Aluminiumoxid.
  • Diese Materialien können das während des Prozesses der Auflösung der Siliciumdioxidschicht 90 gebildete Halbleitermonoxid absorbieren.
  • Diese Materialien können in der Form von Schichten durch Schichtabscheidungstechniken, die den Fachleuten auf dem Gebiet bekannt sind, gebildet werden. Dampfabscheidungstechniken sind z. B. für die Bildung der Schichten aus Titan und Wolfram besonders gut geeignet. Das Aluminiumnitrid und das Aluminiumoxid werden vorteilhaft durch die Techniken der chemischen Dampfabscheidung oder der Abscheidung atomarer Schichten gebildet.
  • Alternativ oder in einer komplementären Weise können die Fallen 110 in einer Beschichtung enthalten sein, die alles oder einen Teil des Trägers 40 überzieht.
  • Folglich befinden sich die Fallen 110 nah bei der Vorderseite 70 der Strukturen 50.
  • Folglich werden die flüchtigen Produkte effektiv eingefangen.
  • Besonders vorteilhaft umfassen die Fallen 110 Siliciumdioxid.
  • Die Fallen 110, die Siliciumdioxid umfassen, werden vorteilhaft durch Dampfabscheidungstechniken oder durch thermische Oxidation gebildet. Die auf dem Träger 40 ausgebildete Beschichtung kann eine Dicke aufweisen, die größer als 50 nm oder sogar größer als 500 nm ist.
  • Alternativ können die Fallen 110 wenigstens eines der folgenden Materialien umfassen: Titan, Wolfram, Aluminiumnitrid, Aluminiumoxid.
  • Diese Materialien können durch Schichtabscheidungstechniken, die den Fachleuten auf dem Gebiet bekannt sind, z. B. Techniken der chemischen Dampfabscheidung oder der Abscheidung atomarer Schichten, in der Form einer Schicht gebildet werden.
  • In einer komplementären Weise sind die Fallen 110 in einer Beschichtung enthalten, die die Innenwand des Ofens 10 vollständig oder teilweise überzieht.
  • Besonders vorteilhaft umfassen die Fallen 110 Siliciumdioxid.
  • Alternativ können die Fallen 110 wenigstens eines der folgenden Materialien umfassen: Titan, Wolfram, Aluminiumnitrid, Aluminiumoxid.
  • Besonders vorteilhaft weist die Halbleiterschicht 100 eine Dicke auf, die größer als 100 nm, bevorzugt größer als 200 nm, noch bevorzugter größer als 300 nm ist.
  • Für eine derartige Dicke der Halbleiterschicht 100 ist die Auflösungsgeschwindigkeit kleiner als 0,5 Ä/Minute.
  • Folglich haben die während des Auflösungsprozesses gebildeten flüchtigen Produkte Zeit, zu den Fallen zu diffundieren.
  • Folglich sind die Variationen der Konzentration der flüchtigen Produkte verringert. Vorteilhaft weist die Schicht des Siliciumdioxids 90 eine Dicke von kleiner als 50 nm, bevorzugt kleiner als 25 nm, noch bevorzugter kleiner als 15 nm auf.
  • Vorteilhaft können die Fallen 120, die für das Reagieren mit dem in der Atmosphäre des Ofens 10 enthaltenen Sauerstoff geeignet sind, außerdem in dem Ofen 10 angeordnet sein.
  • Die Fallen 120, die vorgesehen sind, um mit dem Sauerstoff zu reagieren, können Siliciumsubstrate sein, die anstelle bestimmter Strukturen 50 auf dem Substrat 40 angeordnet sind.
  • Vorzugsweise sind die Siliciumsubstrate, die vorgesehen sind, um mit dem Sauerstoff zu reagieren, der in der Atmosphäre des Ofens enthalten ist, nah bei dem Einlass des Inertgases oder des Reduktionsgases angeordnet.
  • Noch bevorzugter sind die Siliciumsubstrate stromaufwärts der Strömung des Inertgases oder des Reduktionsgases bezüglich der Strukturen 50 angeordnet.
  • Folglich reagiert der in der Strömung des Inertgases oder des Reduktionsgases enthaltene Sauerstoff vor dem Erreichen einer Struktur 50 mit den Fallen 120.
  • Das Verfahren zum Auflösen einer Schicht aus Siliciumdioxid 90 gemäß der Erfindung macht es möglich, die Zusammensetzung der Atmosphäre des Ofens 10 homogen zu machen.
  • Die Ansammlung flüchtiger Produkte ist verringert.
  • Folglich ist es möglich, die im Stand der Technik gefundene Verschlechterung der Gleichmäßigkeit und der Dicke der Siliciumdioxidschicht 90 und der Halbleiterschicht 90 zu begrenzen.
  • Außerdem ermöglicht das Verfahren gemäß der Erfindung im Vergleich zu dem Verfahren des Standes der Technik eine gleichmäßigere Auflösung von einer Struktur 50 zu einer weiteren.

Claims (15)

  1. Verfahren zum Auflösen einer Siliciumdioxidschicht (90) in einer Struktur (50) des Halbleiter-auf-Isolator-Typs, die von ihrer Rückseite (60) zu ihrer Vorderseite (70) ein Trägersubstrat (80), die Siliciumdioxidschicht (90) und eine Halbleiterschicht (100) umfasst, wobei das Auflösungsverfahren in einem Ofen (10) implementiert ist, in dem mehrere Strukturen (50) auf einem Träger (40) gehalten sind, wobei der Träger (40) zum Halten der Strukturen (50) mit einem vorgegebenen Abstand zwischen jeweiligen Strukturen (50) geeignet ist, wobei die Vorderseite (70) einer Struktur (50) der Rückseite (60) der Struktur (50), die der Vorderseite (70) benachbart ist, gegenüberliegend ist, wobei die Atmosphäre des Ofens (10) eine nicht oxidierende Atmosphäre ist, wobei das Auflösungsverfahren die Diffusion der Sauerstoffatome, die in der Siliciumdioxidschicht (90) enthalten sind, durch die Halbleiterschicht (100) verursacht und flüchtige Produkte erzeugt, die sich aus der Reaktion der Sauerstoffatome mit der Halbleiterschicht (100) ergeben, wobei das Verfahren dadurch gekennzeichnet ist, dass der Ofen (10) Fallen (110) umfasst, die für das Reagieren mit den flüchtigen Produkten geeignet sind, um den Konzentrationsgradienten der flüchtigen Produkte parallel zu der Vorderseite (70) wenigstens einer Struktur (50) zu verringern.
  2. Auflösungsverfahren nach Anspruch 1, wobei die Fallen (110) auf der Rückseite (60) der Strukturen (50) des Halbleiter-auf-Isolator-Typs angeordnet sind.
  3. Auflösungsverfahren nach Anspruch 1 oder 2, wobei die Fallen (110) in einer Beschichtung enthalten sind, die den Träger (40) vollständig oder teilweise überzieht.
  4. Auflösungsverfahren nach einem der Ansprüche 1 bis 3, wobei die Fallen (110) in Einfangschichten auf der Vorderseite (70) von Substraten, die als Einfangsubstrate (120) bezeichnet werden, enthalten sind, wobei die Einfangsubstrate (120) auf dem Träger (40) angeordnet sind, wobei jedes Einfangsubstrat zwischen zwei Strukturen (50) des Halbleiter-auf-Isolator-Typs eingesetzt ist, wobei die Vorderseite (70) des Einfangsubstrats der Rückseite (60) der Struktur (50) des Halbleiter-auf-Isolator-Typs gegenüberliegend ist.
  5. Auflösungsverfahren nach einem der Ansprüche 1 bis 4, wobei die Fallen (110) in einer Beschichtung enthalten sind, die die Innenwand des Ofens (10) vollständig oder teilweise überzieht.
  6. Auflösungsverfahren nach einem der Ansprüche 1 bis 5, wobei die Reaktion zwischen den flüchtigen Produkten und den Fallen (110) eine Reaktion der Absorption der flüchtigen Produkte durch die Fallen (110) ist.
  7. Auflösungsverfahren nach einem der Ansprüche 1 bis 6, wobei die Fallen (110) Siliciumdioxid umfassen.
  8. Auflösungsverfahren nach einem der Ansprüche 1 bis 6, wobei die Fallen (110) wenigstens eines der folgenden Materialien umfassen: Titan, Wolfram, Aluminiumnitrid, Aluminiumoxid.
  9. Auflösungsverfahren nach einem der Ansprüche 1 bis 8, wobei die Halbleiterschicht (100) Silicium umfasst.
  10. Auflösungsverfahren nach einem der Ansprüche 1 bis 9, wobei die Halbleiterschicht (100) eine Dicke aufweist, die größer als 100 nm, bevorzugter größer als 200 nm und noch bevorzugter größer als 300 nm ist.
  11. Auflösungsverfahren nach einem der Ansprüche 1 bis 10, wobei die Siliciumdioxidschicht (90) eine Dicke von kleiner als 50 nm, bevorzugter kleiner als 25 nm, noch bevorzugter kleiner als 15 nm aufweist.
  12. Auflösungsverfahren nach einem der Ansprüche 1 bis 11, wobei die Atmosphäre in dem Ofen (10) wenigstens eine Art umfasst, die gewählt ist aus: Argon, Wasserstoff.
  13. Auflösungsverfahren nach einem der Ansprüche 1 bis 12, wobei die Temperatur des Ofens (10) zwischen 900 °C und 1300 °C aufrechterhalten wird.
  14. Auflösungsverfahren nach einem der Ansprüche 1 bis 13, wobei die Fallen (110), die für das Reagieren mit dem in der Atmosphäre des Ofens (10) enthaltenen Sauerstoff geeignet sind, in dem Ofen (10) angeordnet sind.
  15. Auflösungsverfahren nach Anspruch 14, wobei die Fallen (110), die vorgesehen sind, mit dem Sauerstoff zu reagieren, Siliciumsubstrate sind, die auf dem Träger (40) angeordnet sind.
DE112014001629.2T 2013-03-25 2014-03-03 Verfahren zum Auflösen einer Siliciumdioxidschicht Active DE112014001629B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FRFR1300706 2013-03-25
FR1300706A FR3003684B1 (fr) 2013-03-25 2013-03-25 Procede de dissolution d'une couche de dioxyde de silicium.
FR1300706 2013-03-25
PCT/IB2014/000250 WO2014155166A1 (fr) 2013-03-25 2014-03-03 Procede de dissolution d'une couche de dioxyde de silicium

Publications (2)

Publication Number Publication Date
DE112014001629T5 DE112014001629T5 (de) 2015-12-24
DE112014001629B4 true DE112014001629B4 (de) 2021-08-05

Family

ID=48741255

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014001629.2T Active DE112014001629B4 (de) 2013-03-25 2014-03-03 Verfahren zum Auflösen einer Siliciumdioxidschicht

Country Status (8)

Country Link
US (2) US9514960B2 (de)
JP (1) JP6442478B2 (de)
KR (1) KR102308646B1 (de)
CN (1) CN105051881B (de)
DE (1) DE112014001629B4 (de)
FR (1) FR3003684B1 (de)
SG (1) SG11201507920XA (de)
WO (1) WO2014155166A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3057705B1 (fr) * 2016-10-13 2019-04-12 Soitec Procede de dissolution d'un oxyde enterre dans une plaquette de silicium sur isolant

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030170990A1 (en) 1998-05-15 2003-09-11 Kiyofumi Sakaguchi Process for manufacturing a semiconductor substrate as well as a semiconductor thin film, and multilayer structure
WO2009066135A1 (en) 2007-11-23 2009-05-28 S.O.I.Tec Silicon On Insulator Technologies Precise oxide dissolution

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087242A (en) * 1998-02-26 2000-07-11 International Business Machines Corporation Method to improve commercial bonded SOI material
JP2000277526A (ja) * 1999-03-24 2000-10-06 Canon Inc 半導体製造装置及びそれを用いた半導体部材の製造方法
US6787481B2 (en) * 2002-02-28 2004-09-07 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Soiウエーハの製造方法
TWI248681B (en) * 2004-03-29 2006-02-01 Imec Inter Uni Micro Electr Method for fabricating self-aligned source and drain contacts in a double gate FET with controlled manufacturing of a thin Si or non-Si channel
JP4631347B2 (ja) * 2004-08-06 2011-02-16 株式会社Sumco 部分soi基板およびその製造方法
CN101529578B (zh) * 2006-10-27 2012-01-11 硅绝缘体技术有限公司 用于转移在具有空位团的基片中形成的薄层的改进方法
JP5185284B2 (ja) * 2006-12-26 2013-04-17 ソイテック 半導体オンインシュレータ構造体を製造する方法
EP2109883A1 (de) * 2007-02-08 2009-10-21 S.O.I.T.E.C. Silicon on Insulator Technologies Verfahren zur herstellung von stark wärmeableitenden substraten
KR101436116B1 (ko) * 2007-04-27 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi 기판 및 그 제조 방법, 및 반도체 장치
JP5183969B2 (ja) * 2007-05-29 2013-04-17 信越半導体株式会社 Soiウェーハのシリコン酸化膜形成方法
FR2936356B1 (fr) * 2008-09-23 2010-10-22 Soitec Silicon On Insulator Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant
JP5493345B2 (ja) * 2008-12-11 2014-05-14 信越半導体株式会社 Soiウェーハの製造方法
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
FR2964495A1 (fr) * 2010-09-02 2012-03-09 Soitec Silicon On Insulator Procede de fabrication d'une structure seoi multiple comportant une couche isolante ultrafine
FR2972564B1 (fr) * 2011-03-08 2016-11-04 S O I Tec Silicon On Insulator Tech Procédé de traitement d'une structure de type semi-conducteur sur isolant

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030170990A1 (en) 1998-05-15 2003-09-11 Kiyofumi Sakaguchi Process for manufacturing a semiconductor substrate as well as a semiconductor thin film, and multilayer structure
WO2009066135A1 (en) 2007-11-23 2009-05-28 S.O.I.Tec Silicon On Insulator Technologies Precise oxide dissolution

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
BUSSMANN, E. [et al]: Thermal instability of silicon-on-insulator thin films measured by lowenergy electron microscopy. In: IOP Conference Series: Materials Science and Engineering, Vol. 12, 2010, Article No. 012016 (4 Seiten). – ISSN 1757-899X
In: Innovation in Thin Film Processing and Characterisation, Bd. 12, 012016, 2010, S. 1-4
In: Solid State Phenomena, Bd. 131-133, 2008, S. 113-118
In: Solid State Phenomena, Bd. 156-158, 2010, S. 69-76
KONONCHUK, Oleg ; BOEDT, Francois ; ALLIBERT, Frederic: Internal dissolution of buried oxide in SOI wafers. In: Solid State Phenomena, Vol. 131-133, 2008, S. 113-118. – ISSN 1662-9779. –DOI: 10.4028/www.scientific.net/SSP.131-133.113
KONONCHUK, Oleg ; LANDRU, Didier ; VEYTIZOU, Christelle: Novel trends in SOI technology for CMOS applications. In: Solid State Phenomena, Vol. 156-158, 2010, S. 69-76. – ISSN 1662-9779. –DOI: 10.4028/www.scientific.net/SSP.156-158.69

Also Published As

Publication number Publication date
SG11201507920XA (en) 2015-10-29
US20160056052A1 (en) 2016-02-25
JP6442478B2 (ja) 2018-12-19
US9911624B2 (en) 2018-03-06
US20170062236A1 (en) 2017-03-02
US9514960B2 (en) 2016-12-06
CN105051881A (zh) 2015-11-11
KR20150135368A (ko) 2015-12-02
CN105051881B (zh) 2017-10-17
WO2014155166A1 (fr) 2014-10-02
FR3003684B1 (fr) 2015-03-27
DE112014001629T5 (de) 2015-12-24
KR102308646B1 (ko) 2021-10-05
FR3003684A1 (fr) 2014-09-26
JP2016519432A (ja) 2016-06-30

Similar Documents

Publication Publication Date Title
DE10208450B4 (de) Verfahren zum Abscheiden dünner Schichten mittels ALD/CVD-Prozessen in Verbindung mit schnellen thermischen Prozessen
DE69205938T2 (de) Verfahren zur Bildung einer Nitridschicht mit Benutzung von vorgewärmtem Ammoniak.
DE102005016071A1 (de) Tunnelmagnetwiderstandsvorrichtung
DE2824564A1 (de) Verfahren zum herstellen von elektronischen einrichtungen
DE112011105102T5 (de) Verfahren und Vorrichtung zum selektiven Abscheiden von epitaxialen Germanium-Spannungsbeaufschlagungslegierungen
DE1086512B (de) Verfahren zum Herstellen eines gleichrichtenden UEberganges in einem Siliziumkoerper
DE1614540A1 (de) Halbleiteranordnung
DE1489258C2 (de) Verfahren zum Herstellen des Stromkanals eines Feldeffekttransistors
KR101348059B1 (ko) 산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 및 이의 제조 방법
DE1913718C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE3430009A1 (de) Verfahren und vorrichtung zum dotieren von halbleitersubstraten
DE112014001629B4 (de) Verfahren zum Auflösen einer Siliciumdioxidschicht
DE102011000502A1 (de) Abscheidevorrichtung und Verfahren zur Herstellung eines Tiegels hierfür
DE1544245B2 (de) Verfahren zum Dotieren von Halbleiter korpern
DE2052221B2 (de) Verfahren zum erzeugen einer siliciumoxidschicht auf einem siliciumsubstrat und vorrichtung zur durchfuehrung dieses verfahrens
DE10024710A1 (de) Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen
DE10236896B4 (de) Vorrichtung und Verfahren zum thermischen Behandeln von Halbleiterwafern
DE102009015545B4 (de) Beschichtungsanlage mit Aktivierungselement, deren Verwendung sowie Verfahren zur Abscheidung einer Beschichtung
DE102015117176A1 (de) Verfahren zum Bearbeiten eines Trägers
DE102016101856B4 (de) Verfahren zum Abscheiden einer CdTe-Schicht auf einem Substrat
DE102011078243A1 (de) Herstellungsverfahren für ein elektronisches Bauteil mit einem Schritt zur Einbettung einer Metallschicht
DE102015216426B4 (de) Abscheidung einer kristallinen Kohlenstoffschicht auf einem Gruppe-IV-Substrat
DE112008001523T5 (de) Verfahren zur Herstellung eines Dünnschichttransistors, Verfahren zur Herstellung einer Flüssigkristallanzeigevorrichtung und Verfahren zur Bildung einer Elektrode
DE60005541T2 (de) Verfahren zur Kontrollierung von Zwischenoxyd bei einer monokristallinischen/polykristallinischen Silizium-Zwischenschicht
DE19652070C2 (de) Gateelektrode und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021670000

Ipc: H01L0021324000

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final