FR2964495A1 - Procede de fabrication d'une structure seoi multiple comportant une couche isolante ultrafine - Google Patents

Procede de fabrication d'une structure seoi multiple comportant une couche isolante ultrafine Download PDF

Info

Publication number
FR2964495A1
FR2964495A1 FR1056984A FR1056984A FR2964495A1 FR 2964495 A1 FR2964495 A1 FR 2964495A1 FR 1056984 A FR1056984 A FR 1056984A FR 1056984 A FR1056984 A FR 1056984A FR 2964495 A1 FR2964495 A1 FR 2964495A1
Authority
FR
France
Prior art keywords
layer
layers
insulating layer
substrate
partial dissolution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1056984A
Other languages
English (en)
Inventor
Oleg Kononchuk
Didier Landru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR1056984A priority Critical patent/FR2964495A1/fr
Publication of FR2964495A1 publication Critical patent/FR2964495A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

La présente invention concerne un procédé de fabrication d'une structure SeOl multiple (10) comprenant un substrat porteur (1) supportant au moins deux couches électriquement isolantes (2a, 2b) enterrées superposées en alternance avec au moins deux couches semiconductrices (3a, 3b), le matériau de la couche isolante (2a) la plus éloignée du substrat porteur (1) étant un oxyde ou un oxynitrure, caractérisé par la mise en œuvre d'une dissolution partielle de la couche isolante (2a) la plus éloignée du substrat porteur (1), entraînant son amincissement.

Description

DOMAINE TECHNIQUE GENERAL
La présente invention se rapporte au domaine des substrats multicouches utilisés dans l'industrie des semi-conducteurs.
Plus précisément, elle se rapporte à un procédé de fabrication de structures dites « multiple SeOl » comportant une couche ultrafine d'isolant.
ETAT DE L'ART Les structures SeOl (Semiconductor-On-Insulator, Semiconducteur sur Isolant en terminologie anglo-saxonne) sont des structures constituées d'un empilement d'une fine couche superficielle de matériau semiconducteur (par exemple du silicium) sur une couche isolante, elle-même généralement sur un substrat. Ces structures sont de plus en plus utilisées dans l'industrie électronique du fait de leurs performances supérieures. Ce type de structure peut être réalisé selon la technologie Smart CutTM : un substrat source ou « donneur » voit l'une de ses faces soumise à une implantation par bombardement d'espèces ioniques (par exemple des ions H+) de manière à créer à une certaine profondeur dans le substrat une zone de fragilisation. On met ensuite en contact intime la face du substrat source qui a subi l'implantation avec un substrat support ou « receveur » de manière à réaliser un collage par adhésion moléculaire. Ce substrat support peut comprendre une couche isolante en surface, cette couche isolante étant obtenue par exemple par oxydation superficielle du substrat support. On réalise ensuite un clivage du substrat source au niveau de la zone de fragilisation pour transférer sur le substrat support la partie du substrat source située entre sa face externe et l'interface de fragilisation, la partie transférée constituant la fine couche superficielle. II a récemment été proposé de pratiquer plusieurs fois de suite le procédé Smart-CutTM sur un même substrat afin d'obtenir une structure comportant une alternance de couches de silicium et d'isolant, cette structure étant couramment qualifiée de « SOI multiple ». Une structure 1 double SOI 10 est une structure « SOI multiple » à deux couches enterrées d'isolant. Elle est notamment représentée sur la figure 1 : un substrat porteur 1 est recouvert en alternance de deux couches électriquement isolantes 2b et 2a et de deux couches de silicium 3b et 3a.
La figure 2 montre les principales étapes de réalisation d'une tranche (généralement appelée « wafer » selon la terminologie anglo-saxonne) de double SOI par une méthode connue, décrite entre autres par le document US 2009/0321929. Une première mise en oeuvre du procédé Smart CutTM appliqué à un substrat porteur 1 permet d'obtenir un substrat support 13 comprenant le substrat porteur 1 recouvert d'une couche isolante 2b surmontée d'une fine couche semi-conductrice 3b (par exemple du silicium). Ce substrat support 13 subit à son tour une oxydation superficielle, engendrant une deuxième couche isolante 2a, puis une seconde mise en oeuvre du procédé Smart CutTM qui permet de recouvrir la couche oxydée superficielle 2a du substrat support 13 d'une nouvelle fine couche semiconductrice 3a de silicium transférée depuis un substrat donneur 4. II est possible de répéter cette opération de nombreuses fois et d'obtenir des substrats multi-couches, le substrat 4', correspondant au reste de substrat donneur 4 après transfert, étant éventuellement réutilisable en tant que nouveau substrat donneur 4. D'autre part, il est possible également que la couche isolante supérieure soit également obtenue par collage sur la couche semi-conductrice inférieure, et non par oxydation. Ces structures SeOl multiples possèdent des applications variées tant dans l'électronique haute performance que le photovoltaïque. En particulier, les structures double SeOl présentant une couche isolante supérieure ultrafine (d'épaisseur inférieure à 25nm, voire inférieure à 10nm) peuvent présenter d'excellentes propriétés. Par exemple de telles structures sont particulièrement adaptées à la réalisation de diodes RTD (pour « Resonant Tunneling Diode en anglais ») connues par exemple du document « Fabrication Process for Double Barrier Si-Based Quantum Weil Resonant Tunneling Diodes by UHV Wafer Bonding » de T. H. Lee et al. De ECS Transactions, 16(8) 525-530 (2008). Toutefois, la réalisation de structures SeOl multiples avec une couche isolante ultrafine n'a jamais été mise en oeuvre pour des raisons de contrôle d'épaisseur des couches et de qualité des couches. Il est non seulement complexe d'obtenir des couches d'aussi faible épaisseur, mais en outre plus la couche d'oxyde est fine, plus il est délicat d'obtenir un collage de bonne qualité d'une part avec la couche semiconductrice supérieure directement au-dessus, voire avec celle inférieure directement en dessous dans le cas d'une formation par collage de la couche isolante ultrafine sur le reste du substrat support.
PRESENTATION DE L'INVENTION La présente invention vise à résoudre ces difficultés en proposant un procédé permettant d'obtenir une structure SeOl multiple comportant une couche ultrafine d'isolant. Elle s'applique aussi bien aux doubles SeOl qu'aux triples ou plus, et permet l'obtention de couches isolantes présentant une épaisseur inférieure à 25nm, voire inférieure à 10nm, tout en maintenant une excellente qualité de collage entre les couches. A cet effet, la présente invention se rapporte, selon un premier aspect, à un procédé de fabrication d'une structure SeOl multiple comprenant un substrat porteur supportant au moins deux couches électriquement isolantes enterrées superposées en alternance avec au moins deux couches semiconductrices, le matériau de la couche isolante la plus éloignée du substrat porteur étant un oxyde ou un oxynitrure, caractérisé par la mise en oeuvre d'une dissolution partielle de la couche isolante la plus éloignée du substrat porteur, entraînant son amincissement. Grâce à cette étape de dissolution partielle, on peut assembler initialement une structure SeOl multiple avec des couches isolantes présentant une épaisseur classique (de l'ordre de la centaine de nanomètres, voire du micron), et puis amincir l'une de ces couches alors qu'elle est déjà enterrée, en l'occurrence la couche isolante la moins profondément enterrée. En effet le collage se fait alors que les couches isolantes présentent une épaisseur suffisante pour permettre la réalisation d'un collage d'excellente qualité.
La seule condition à l'étape de dissolution est que le matériau de la couche à amincir soit un oxyde ou un oxynitrure. Selon d'autres caractéristiques avantageuses et non limitatives : - la dissolution partielle est mise en oeuvre par un traitement thermique sous une atmosphère exempte d'oxygène ; - le traitement thermique est un recuit de type four sous atmosphère Argon ; - le recuit est effectué à une température comprise entre 1000°C et 1400°C pendant au moins 1 h ; - la dissolution partielle est mise en oeuvre jusqu'à ce que la couche isolante la plus éloignée du substrat porteur présente une épaisseur inférieure à 25 nm ; - la dissolution partielle est mise en oeuvre jusqu'à ce que couche isolante la plus éloignée du substrat porteur présente une épaisseur inférieure à 10 nm ; - les couches isolantes sont des couches de dioxyde de silicium d'épaisseur initialement comprise, avant dissolution, entre 10 nm et 10 pm ; - les couches semiconductrices sont des couches de silicium monocristallin ou de silicium amorphe d'une épaisseur comprise entre 10 nmet200nm; - les couches isolantes sont réalisées par oxydation superficielle de l'une des couches semiconductrices ou du substrat.
PRESENTATION DES FIGURES D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description qui va suivre d'un mode de réalisation préférentiel. Cette description sera donnée en référence aux dessins annexés dans lesquels : - la figure 1 précédemment décrite est un schéma d'une coupe transversale d'une structure double SeOl connue ; - la figure 2 précédemment décrite est un schéma des étapes d'un procédé connu de fabrication d'une structure double SeOl ; - la figure 3 est un schéma d'une coupe transversale d'une structure double SeOl lors d'une étape d'un mode de réalisation du procédé selon l'invention ; - la figure 4 est un schéma d'une coupe transversale d'une structure double SeOl obtenue grâce au procédé selon l'invention.
DESCRIPTION DETAILLEE Principe de la dissolution
La dissolution d'une couche d'oxyde enterrée consiste en une réduction forcée du matériau oxydé de cette couche (oxyde ou oxynitrure) afin de le transformer progressivement en une forme non-oxydée. Le document « Internai Dissolution of Buried Oxide ln SOI Wafers », par Oleg Kononchuk, François Boedt et Frédéric Allibert, dans Solid State Phenomena Vols. 131-133 (2008) décrit comment mettre en oeuvre une telle dissolution. Toutefois, comme l'on voit dans ce document, la dissolution n'avait jamais été mise en oeuvre sur une structure double SOI (ou SeOl multiple de façon générale), mais uniquement sur des structures simple SOI. En effet, comme il sera expliqué plus tard, la dissolution s'accompagne d'une migration de l'oxygène perdu par la couche isolante d'oxyde enterré, d'où un risque de transformation incontrôlée des autres couches (isolantes ou semiconductrices) présentes dans les structures SeOl multiples. Mais la Demanderesse a remarqué que ce traitement de dissolution conduit dans le cas d'un SeOl multiple à l'amincissement de la seule couche isolante la moins profondément enterrée, sans conduire à la dissolution (et amincissement) des autres couches isolantes enterrées. La couche qui subit la dissolution semble ainsi former une barrière de diffusion à l'oxygène provenant de toutes les couches inférieures, vis-à-vis des autres couches isolantes, qui bloque l'initiation de ce phénomène de dissolution pour les couches plus profondément enterrées. Il s'avère donc possible d'amincir de façon ciblée la couche isolante la moins profondément enterrée à une épaisseur voulue sans affecter l'épaisseur des couches isolantes enterrées plus profondément, et sans affecter la composition des couches semiconductrices enterrées ou de surface.
L'invention trouve un intérêt pour la réalisation de toute structure empilée (double, triple ou plus) dans laquelle la couche d'oxyde ou d'oxynitrure enterrée la plus proche de la surface doit être particulièrement fine (inférieure à 25 nm, voire inférieure à 10 nm).
SeOl multiple initial Dans la suite de la description, on choisira à titre illustratif le cas double SeOl, mais on comprendra que le procédé selon l'invention n'est en aucune manière limité à cette seule structure. L'homme du métier saura l'adapter et l'appliquer quelque soit le nombre de couches. Le procédé selon l'invention commence donc par la fabrication d'une structure SeOl 10 comportant deux couches isolantes 2a et 2b dans le cas double SeOl, plus sinon. Avantageusement, cette structure 10 est construite sur un substrat porteur 1, pouvant être constitué de n'importe lequel des matériaux utilisés comme support, comme le silicium par exemple. Sur ce substrat porteur 1, on dispose une alternance de couches électriquement isolantes enterrées 2 et de couches semiconductrices 3. Les couches isolantes 2 sont avantageusement des couches d'oxyde, notamment de dioxyde de silicium SiO2, et les couches semiconductrices 3 intermédiaires des couches de silicium monocristallin, d'une épaisseur comprise entre 10 nm et 200 nm, par exemple 50 nm, formant une structure double SOI. Avantageusement, la couche 2a d'oxyde la moins profondément enterrée, c'est-à-dire la plus éloignée transversalement du substrat porteur 1, présente une épaisseur déjà relativement fine, en particulier inférieure à 100 nm, alors que les autres couches d'oxyde peuvent être relativement épaisses, et présenter une épaisseur comprise entre 0.1 pm et 10 pm. On choisira de façon générale une épaisseur comprise entre 10 nm et 10 pm pour les couches isolantes 2.
L'utilisation du même matériau à la fois sous forme réduite et oxydée permet avantageusement de former les couches isolantes 2 par oxydation de la surface de la couche semiconductrice 3 inférieure. Avantageusement, on obtiendra la structure initiale 10 en appliquant autant de fois que l'on souhaite (deux fois pour un double SeOl, trois fois pour un triple SeOl...) des étapes successives d'oxydation superficielle, puis transfert d'une couche conductrice, notamment par Smart Cut®. Dans un mode de réalisation particulièrement préféré, la structure double SOI 10 comprend successivement un substrat porteur 1 en silicium, une première couche isolante enterrée 2b par exemple en oxyde de silicium d'une épaisseur de l'ordre d'1 pm, une première couche conductrice 3b de silicium monocristallin d'une épaisseur d'environ 50 nm, une seconde couche isolante enterrée 2a en oxyde de silicium d'une épaisseur d'environ 50 nm, et enfin une dernière couche conductrice 3a de silicium monocristallin d'une épaisseur d'environ 50 nm, comme l'on retrouve sur la figure 1. La seule condition imposée sur la structure 10 initiale pour l'application de la dissolution ultérieure est que la couche isolante 2a enterrée le moins profondément soit en un oxyde ou un oxynitrure, par exemple un oxyde/oxynitrure de silicium SiOXNy. Seuls ces matériaux seront affectés par un traitement de dissolution.
Traitement de dissolution partielle La structure SeOl 10 initiale subit alors une étape de dissolution partielle qui, comme expliqué précédemment, va conduire à l'amincissement de la couche d'oxyde 2a seule, et au rapprochement transversal des deux couches semiconductrices qu'elle sépare. II s'agit d'une étape de dissolution partielle, puisqu'elle est en effet interrompue avant que la couche d'oxyde 2a ne soit entièrement éliminée. Avantageusement, cette dissolution partielle est mise en oeuvre par un traitement thermique sous une atmosphère inerte ne contenant pas d'oxygène, et notamment sous Argon. De hautes températures doivent être maintenues pendant des temps longs, un recuit de type four est adapté, avantageusement à une température comprise entre 1000°C et 1400°C pendant au moins une heure. On prendra par exemple 1200°C pendant 2h. Le principe est qu'à haute température, la solubilité de l'oxygène augmente. Si la concentration en oxygène dans la couche 3a est inférieure à cette solubilité, l'oxyde va se décomposer à l'interface 5 entre les couches 3a et 2a. II se décompose en Silicium métallique et en oxygène interstitiel et se diffuse dans la couche 3a, pour être dégazé en surface de la couche 3a. Toutefois, si l'atmosphère dans laquelle le traitement est mise en oeuvre n'était pas exempte d'oxygène, on atteindrait rapidement une concentration d'équilibre, et la dissolution s'arrêterait. Mais dans le cas contraire, l'oxygène diffusé dans la couche 3a est consommé en surface pour produire du SiO, un gaz volatile qui se dégage de la surface et se mélange dans l'atmosphère d'Argon. Ainsi, comme on le voit sur la figure 3, la couche 2a d'oxyde de silicium est petit à petit dissoute, une partie supérieure 11 se transformant en silicium, et la couche 3a croit vers le bas. En parallèle, l'oxygène se diffuse dans la couche 3a, atteint la surface supérieure où il réagit avec le silicium pour former du monoxyde de silicium gazeux : une partie supérieure 12 de la couche 3a disparait.
Au final, la couche 3a gagne la partie 11 sur la couche d'oxyde 2a, et perd la partie 12, ce qui correspond sur le schéma à la couche 3a', d'où son rapprochement avec la couche semiconductrice 3b. Pour ne pas avoir de variation sensible de l'épaisseur de la couche 3a, il est intéressant, comme expliqué précédemment, que la couche d'oxyde 2a soit déjà relativement fine, en particulier inférieure à 100 nm, voire inférieure à 50 nm. La dissolution partielle est mise en oeuvre jusqu'à ce que la couche d'oxyde 2a soit suffisamment fine, avantageusement d'une épaisseur inférieure à 25 nm, voire inférieure à 10 nm. On atteint alors la structure 10 telle que représentée sur la figure 4. L'invention trouvera application pour la fabrication de toute structure SeOl, qu'elle soit de type SOI où le matériau semiconducteur utilisé est du silicium, ou d'un tout autre type utilisant un matériau semiconducteur différent du silicium, comme par exemple du Ge ou du GaN. Le matériau semiconducteur doit présenter une solubilité et une diffusivité de l'oxygène suffisantes pour la réalisation de la dissolution de l'oxyde ou de l'oxynitrure enterré.

Claims (9)

  1. REVENDICATIONS1. Procédé de fabrication d'une structure SeOl multiple (10) comprenant un substrat porteur (1) supportant au moins deux couches électriquement isolantes (2a, 2b) enterrées superposées en alternance avec au moins deux couches semiconductrices (3a, 3b), le matériau de la couche isolante (2a) la plus éloignée du substrat porteur (1) étant un oxyde ou un oxynitrure, caractérisé par la mise en oeuvre d'une dissolution partielle de la couche isolante (2a) la plus éloignée du substrat porteur (1), entraînant son amincissement.
  2. 2. Procédé selon la revendication précédente, dans lequel la dissolution partielle est mise en oeuvre par un traitement thermique sous une atmosphère exempte d'oxygène.
  3. 3. Procédé selon la revendication précédente, dans lequel le traitement thermique est un recuit de type four sous atmosphère Argon.
  4. 4. Procédé selon la revendication précédente, dans lequel le recuit est effectué à une température comprise entre 1000°C et 1400°C pendant au moins 1h.
  5. 5. Procédé selon l'une des revendications précédentes, dans lequel la dissolution partielle est mise en oeuvre jusqu'à ce que la couche isolante (2a) la plus éloignée du substrat porteur (1) présente une épaisseur inférieure à 25 nm.
  6. 6. Procédé selon la revendication précédente, dans lequel la dissolution partielle est mise en oeuvre jusqu'à ce que couche isolante 25 30(2a) la plus éloignée du substrat porteur (1) présente une épaisseur inférieure à 10 nm.
  7. 7. Procédé selon l'une des revendications précédentes, dans lequel les couches isolantes (2a, 2b ...) sont des couches de dioxyde de silicium d'épaisseur initialement comprise, avant dissolution, entre 10 nm et 10 dam.
  8. 8. Procédé selon la revendication 7, dans lequel les couches semiconductrices (3a, 3b ...) sont des couches de silicium monocristallin ou de silicium amorphe d'une épaisseur comprise entre 10 nm et 200 nm.
  9. 9. Procédé selon l'une des revendications 7 à 8, dans lequel les couches isolantes (2a, 2b ...) sont réalisées par oxydation superficielle de l'une des couches semiconductrices (3a, 3b ...) ou du substrat (1).
FR1056984A 2010-09-02 2010-09-02 Procede de fabrication d'une structure seoi multiple comportant une couche isolante ultrafine Pending FR2964495A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR1056984A FR2964495A1 (fr) 2010-09-02 2010-09-02 Procede de fabrication d'une structure seoi multiple comportant une couche isolante ultrafine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1056984A FR2964495A1 (fr) 2010-09-02 2010-09-02 Procede de fabrication d'une structure seoi multiple comportant une couche isolante ultrafine

Publications (1)

Publication Number Publication Date
FR2964495A1 true FR2964495A1 (fr) 2012-03-09

Family

ID=43037196

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1056984A Pending FR2964495A1 (fr) 2010-09-02 2010-09-02 Procede de fabrication d'une structure seoi multiple comportant une couche isolante ultrafine

Country Status (1)

Country Link
FR (1) FR2964495A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105051881A (zh) * 2013-03-25 2015-11-11 Soitec公司 用于分解二氧化硅层的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050118789A1 (en) * 2003-01-10 2005-06-02 Shin-Etsu Handotai Co.,Ltd Method of producing soi wafer and soi wafer
EP1596437A1 (fr) * 2003-02-19 2005-11-16 Shin-Etsu Handotai Co., Ltd Tranche soi et son procede de fabrication
US20060154442A1 (en) * 2005-01-07 2006-07-13 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050118789A1 (en) * 2003-01-10 2005-06-02 Shin-Etsu Handotai Co.,Ltd Method of producing soi wafer and soi wafer
EP1596437A1 (fr) * 2003-02-19 2005-11-16 Shin-Etsu Handotai Co., Ltd Tranche soi et son procede de fabrication
US20060154442A1 (en) * 2005-01-07 2006-07-13 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105051881A (zh) * 2013-03-25 2015-11-11 Soitec公司 用于分解二氧化硅层的方法
CN105051881B (zh) * 2013-03-25 2017-10-17 Soitec公司 用于分解二氧化硅层的方法
US9911624B2 (en) 2013-03-25 2018-03-06 Soitec Method for dissolving a silicon dioxide layer

Similar Documents

Publication Publication Date Title
EP1697975B1 (fr) Procede de scellement de deux plaques avec formation d un co ntact ohmique entre celles-ci
EP1051737B1 (fr) PROCEDE DE REALISATION D'UNE STRUCTURE SiCOI
EP2004768B1 (fr) Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
EP1580805B1 (fr) Procédé de préparation d'une couche de dioxide de silicium par oxidation à haute temperature sur un substrat présentant au moins en surface d'un alliage silicium-germanium
FR2923079A1 (fr) Substrats soi avec couche fine isolante enterree
FR2888663A1 (fr) Procede de diminution de la rugosite d'une couche epaisse d'isolant
FR2903808A1 (fr) Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique
EP1299905A1 (fr) Procede de decoupage d'un bloc de materiau et de formation d'un film mince
WO2008031980A1 (fr) Procede de transfert d'une couche a haute temperature
EP1830401B1 (fr) Microstructure pour la formation d'un substrat en silicium et germanium sur isolant et de type Si1-XGeX
EP2075826A2 (fr) Procédé de fabrication d'un substrat semiconducteur-sur-isolant comprenant une étape d'enrichissement en Ge localisé
KR100890792B1 (ko) 결합 계면 안정화를 위한 열처리
FR2938119A1 (fr) Procede de detachement de couches semi-conductrices a basse temperature
FR2907966A1 (fr) Procede de fabrication d'un substrat.
FR2938118A1 (fr) Procede de fabrication d'un empilement de couches minces semi-conductrices
EP1332517B1 (fr) Procede de revelation de defauts cristallins et/ou de champs de contraintes a l'interface d'adhesion moleculaire de deux materiaux solides
WO2008093187A1 (fr) Procédé de production d'un substrat du type silicium sur isolant
FR2913528A1 (fr) Procede de fabrication d'un substrat comportant une couche d'oxyde enterree pour la realisation de composants electroniques ou analogues.
EP1936667B1 (fr) Traitement double plasma pour l'obtention d'une structure disposant d'un oxyde enterré ultra-fin
EP1186024B1 (fr) Procede de fabrication d'un substrat de silicium comportant une mince couche d'oxyde de silicium ensevelie
FR2964495A1 (fr) Procede de fabrication d'une structure seoi multiple comportant une couche isolante ultrafine
FR3061988B1 (fr) Procede de lissage de surface d'un substrat semiconducteur sur isolant
EP4000090B1 (fr) Procédé de collage hydrophile de substrats
EP1861873A1 (fr) Procede de fabrication d'une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur
FR2933235A1 (fr) Substrat bon marche et procede de fabrication associe