FR2923079A1 - Substrats soi avec couche fine isolante enterree - Google Patents
Substrats soi avec couche fine isolante enterree Download PDFInfo
- Publication number
- FR2923079A1 FR2923079A1 FR0707535A FR0707535A FR2923079A1 FR 2923079 A1 FR2923079 A1 FR 2923079A1 FR 0707535 A FR0707535 A FR 0707535A FR 0707535 A FR0707535 A FR 0707535A FR 2923079 A1 FR2923079 A1 FR 2923079A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- substrates
- insulating layer
- plasma
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 159
- 238000009832 plasma treatment Methods 0.000 claims abstract description 31
- 238000005121 nitriding Methods 0.000 claims abstract description 17
- 230000001590 oxidative effect Effects 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 238000004381 surface treatment Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 51
- 210000002381 plasma Anatomy 0.000 claims description 30
- 239000007789 gas Substances 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 238000009413 insulation Methods 0.000 claims description 12
- 238000011282 treatment Methods 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 8
- 230000004913 activation Effects 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 238000012546 transfer Methods 0.000 claims description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 7
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 6
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 238000003486 chemical etching Methods 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910001868 water Inorganic materials 0.000 claims description 5
- 229910021529 ammonia Inorganic materials 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 claims description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 3
- 239000012080 ambient air Substances 0.000 claims description 3
- 239000012530 fluid Substances 0.000 claims description 3
- 239000005350 fused silica glass Substances 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 229910017604 nitric acid Inorganic materials 0.000 claims description 3
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 claims description 3
- 239000001272 nitrous oxide Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 claims description 3
- 239000010453 quartz Substances 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- 239000010980 sapphire Substances 0.000 claims description 2
- 229910052594 sapphire Inorganic materials 0.000 claims description 2
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 76
- 239000012212 insulator Substances 0.000 description 12
- 230000007547 defect Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 238000001994 activation Methods 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 7
- 238000002513 implantation Methods 0.000 description 6
- 230000010070 molecular adhesion Effects 0.000 description 6
- 238000000678 plasma activation Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 241000894007 species Species 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000008367 deionised water Substances 0.000 description 2
- 229910021641 deionized water Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000004627 transmission electron microscopy Methods 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Abstract
Procédé de fabrication d'une structure semi-conductrice 6, 6', 6''' à fine couche isolante enterrée, comprenant les étapes suivantes : mettre en oeuvre un traitement de surface d'un premier substrat 1 et/ ou d'un deuxième substrat 2 destiné à préparer une surface 3' du premier substrat 1 et/ou une surface 4' du deuxième substrat 2 et à former au moins une couche isolante 3, 4 sur l'un et/ou l'autre desdits substrats 1 et 2, assembler lesdits premier et deuxième substrats 1 et 2, amincir ledit premier substrat 1, afin d'obtenir ladite structure semi-conductrice, caractérisé en ce que le traitement de surface consiste en un traitement plasma à base de gaz oxydant et/ou nitrurant.
Description
SUBSTRATS SOI AVEC COUCHE FINE ISOLANTE ENTERREE DOMAINE TECHNIQUE DE L'INVENTION La présente invention concerne un procédé de fabrication de substrats mettant en oeuvre un collage par adhésion moléculaire de deux substrats réalisés dans des matériaux choisis parmi les matériaux semi-conducteurs, la structure finale ainsi obtenue étant particulièrement destinée à des applications dans les domaines de l'électronique, l'optique, le photovoltaïque ou l'opto-électronique. Plus précisément, cette structure finale est un substrat semiconducteur sur Isolant (SeOI), plus particulièrement un substrat SOI (Silicium sur Isolant) caractérisé par un isolant enterré d'épaisseur extrêmement faible (inférieure à 50 nm). Dans le cas où l'isolant fin est un oxyde, le substrat est dit de type UTBOX (d'après l'expression anglo-saxonne "Ultra Thin Buried OXide", qui signifie "couche d'oxyde enterrée ultra fine"). Cette structure finale est obtenue par un collage par adhésion moléculaire d'un substrat dit "donneur" sur un substrat dit "receveur", puis amincissement du substrat donneur en vue du transfert d'une couche généralement mince de matériau issue dudit substrat donneur vers le substrat receveur.
ETAT DE LA TECHNIQUE Le collage par adhésion moléculaire ( direct wafer bonding selon la terminologie anglo-saxonne) est une technique permettant de faire adhérer directement deux substrats présentant des surfaces parfaitement planes sans application d'adhésif (de type colle, glue, etc.). Ce type de collage est une étape technologique communément utilisée pour la fabrication de structures SOI ou SeOl. Il existe principalement trois méthodes de réalisation de structures SeOl ou SOI par collage direct : SMART CUTTM, BSOI (et BESOI), et ELTRAN . On pourra trouver une description des procédés associés à chacune de ces méthodes dans l'ouvrage Silicon wafer bonding technology for VLSI and MEMS applications , S.S. Lyer and A.J. Auberton-Hervé, IEE (2002).
Les substrats SOI obtenus par adhésion moléculaire selon ces différentes méthodes comportent une couche isolante enterrée. Ainsi, pour former une couche isolante d'oxyde de silicium (SiO2) sur l'un ou les substrats de départ en silicium, un traitement thermique peut être appliqué afin de réaliser une oxydation thermique humide ou sèche du silicium en surface du substrat. Alternativement des techniques habituelles de dépôt telles que CVD (Chemical Vapor Deposition) , LPCVD (Low Pressure Chemical Vapor Deposition), PCVD (Plasma Chemical Vapor Deposition) peuvent également être utilisées. L'épaisseur des couches d'oxyde thermiques ou déposées varie en fonction de la structure finale désirée, c'est-à-dire en fonction de l'épaisseur de la couche isolante enterrée visée. Pour fabriquer des substrats de type UTBOX, la couche isolante enterrée a une épaisseur inférieure à 50 nm, de préférence entre 5 nm et 25 nm. Toutefois, la faible épaisseur de la couche isolante des substrats UTBOX rend difficile le collage moléculaire et indirectement la qualité du substrat final. A procédé de fabrication constant, un substrat SOI caractérisé par un isolant enterré dit épais (typiquement d'épaisseur supérieure à 100 nm) présente statistiquement beaucoup moins de défauts de collage révélés après un faible traitement thermique qu'un substrat à isolant enterré très fin. En effet, avec les structures de type "UTBOX" les espèces présentes au niveau de l'interface de collage, par exemple de l'eau, de l'hydrogène, des hydrocarbures, ou des espèces issues d'une étape d'implantation, ne trouvent plus suffisamment de sites de piégeage au sein de la couche d'oxyde fin et diffusent le long de l'interface de collage où elles coalescent, donnant naissance à de nombreux défauts sur la structure.
Dans le cas d'un transfert de couche mince selon la technologie Smart CutTM, les principaux défauts exacerbés sur les structures finales par l'extrême finesse de l'isolant enterré sont appelés 'cloques' et `zones non transférées'. Comme le montre la Figure 1, ils conduisent dans la couche active 10 à des trous de tailles différentes mais toujours tueurs pour le dispositif fabriqué à partir de ces substrats. Les zones non transférées 200, connues sous l'acronyme ZNT ou encore sous la dénomination voids selon la terminologie anglo-saxonne, sont des trous dans la couche active 10 et l'isolant enterré 3 de taille typiquement comprise entre 0.1 pm et 3 mm. Une ZNT 200 correspond à une zone d'une couche dite "active" 10 issue d'un substrat donneur 1 également appelé premier substrat, qui n'est pas transférée vers le substrat receveur 2, également appelé deuxième substrat. Quand ces ZNT sont localisées à la périphérie de la structure finale, plus précisément à une distance typiquement comprise entre 1 et 5 mm du bord du substrat, elles sont alors appelées `picots' 300 (également connus sous la dénomination edge voids selon la terminologie anglo-saxonne). Un picot 300 est un trou de diamètre typiquement compris entre 50 pm et 3 mm, dans la couche mince transférée 10.
Une cloque 400 correspond à une zone de film transféré qui se décolle du substrat receveur 2 sous la pression d'une bulle de gaz accumulé à l'interface de collage. Le film localement soulevé étant très fragile, une cloque 400 conduit inévitablement à un trou dans la structure finale, de diamètre typiquement compris entre 0.5 et 3 mm.
Tous les trous au centre ou en bord de plaque, de taille microscopique ou macroscopique, sont des défauts tueurs car, en l'absence de couche active servant à la formation de composants électroniques, aucun composant ne peut être fabriqué à cet endroit. Les ZNT 200, les picots 300 et les cloques 400 sont donc synonymes de baisse de la qualité et de perte de rendement. Afin de diminuer le nombre de défauts liés à l'étape de collage, de renforcer l'interface de collage, les substrats peuvent être soumis à une activation par plasma avant leur mise en contact, l' activation plasma d'une surface à coller étant définie comme l'exposition de cette surface a un plasma (ceci pouvant se faire notamment sous vide ou pression atmosphérique).
Plus précisément, dans les techniques connues d'activation la surface d'une tranche à activer est exposée à un plasma lors d'une étape d'exposition dans laquelle les paramètres d'exposition sont contrôlés pour être chacun fixé à une valeur respective donnée qui reste fixe durant l'activation plasma.
En premier ordre, les paramètres d'exposition sont ; - la densité de puissance. II s'agit de la densité de puissance alimentant le plasma, qui traduit une densité de puissance par unité de surface (Wlcm2) et qui pourra également être désignée sous le simple terme de puissance dans ce texte, - la pression (pression dans l'enceinte contenant le plasma), - la nature et le débit du gaz alimentant cette enceinte, - la durée de l'activation. Une telle activation permet notamment de réaliser des collages par adhésion moléculaire, en obtenant des énergies de collage importantes sans nécessiter le recours à un traitement thermique qui doive obligatoirement être mené à des hautes températures. L'activation plasma permet en effet d'obtenir, entre deux substrats dont un au moins a été activé avant collage, des fortes énergies de collage après des traitements thermiques menés sur des durées relativement courtes (par exemple de l'ordre de 2 heures) et à des températures relativement basses (par exemple de l'ordre de 600°C ou moins). Une telle activation est donc avantageuse pour stabiliser une structure comprenant deux substrats collés, dans le cas où on désire éviter de soumettre la structure à des températures trop importantes (notamment cas des héterostructures, qui sont définies comme des structures comportant des couches réalisées en des matériaux ayant des coefficients de dilatation thermique sensiblement différents). Une telle activation peut également être intéressante pour obtenir des forces de collage importantes à température donnée.
Une telle activation est ainsi intéressante par exemple pour réaliser des structures multicouches en faisant intervenir un collage de deux substrats. Les procédés de transfert (notamment les procédés de type Smart CutTM dont on peut trouver une description générale dans l'ouvrage SILICON-ON-INSULATOR TECHNOLOGY: Materials to VLSI, 2"d Edition (Jean-Pierre COLINGE), ou des procédés de type BESOI (Bond Etch Silicon On Insulator) dans lequel on colle deux substrats puis on élimine par gravure le surplus de matière d'un des substrats, ou des procédés de type ELTRANTM) constituent des exemples d'application pouvant bénéficier d'une activation plasma en support d'un collage. Pour profiter pleinement des effets du traitement plasma pour chaque collage, le procédé classique rencontré dans la littérature (notamment dans les documents Effects of plasma activation on hydrophilic bonding of Si and SiO2, T. Suni et I. J. Electroch. Soc. Vol. 149, n°6, p.348 (2002) et dans le brevet américain US 6 180496 de Farrens et al.) consiste à activer par plasma un seul ou les deux substrats à coller. Différents gaz sont aujourd'hui utilisés dans les traitements plasma pour activer les surfaces des plaques avant leur mise en contact, comme par exemple l'oxygène, l'azote et l'argon.
Cependant, les différentes techniques actuelles, bien que favorisant un forte énergie de collage aux interfaces, ne permettent pas de réaliser des structures semi-conductrices avec des couches isolantes fines voire ultra fines, de très bonne qualité.
EXPOSE DE L'INVENTION Le but de l'invention est de former une structure semi-conductrice de type SeOl, avec une couche isolante enterrée fine et de bonne qualité, avec un niveau de défectivité le plus bas possible grâce notamment à une interface de collage renforcée. Un autre but de l'invention est de mettre au point un procédé simplifié et moins onéreux pour la fabrication de structures de type SeOl avec une couche isolante enterrée fine. L'isolant destiné à être enterré est classiquement obtenu par oxydation thermique ou par dépôt, étape elle- même précédée par un nettoyage humide. L'invention permet de supprimer ces étapes en formant l'isolant à l'aide du traitement par plasma, ce qui simplifie le procédé, retire les coûts associés au nettoyage et à la formation de l'isolant, et réduit le budget thermique. La suppression d'une étape de nettoyage permet d'éviter l'augmentation de rugosité liée à cette étape et donc améliore la qualité du collage ultérieur. La forte réduction du budget thermique lié à la suppression de l'étape de dépôt d'isolant ou de traitement thermique (ex : oxydation thermique du silicium) formant l'isolant permet de limiter la génération de défauts générés à des températures supérieures à 600°C, tels que des dislocations ou autres défauts liés au traitement thermique comme les lignes de glissement connues également sous le nom de slips lines , ou encore des précipités d'oxyde pouvant apparaître au sein des substrats traités. Conformément à l'invention, ce but est atteint par : la mise en oeuvre d'un traitement de surface d'un premier substrat 1 et/ ou d'un deuxième substrat 2 destiné à préparer une surface 3' du premier substrat 1 et/ou une surface 4' du deuxième substrat 2 et à former au moins une couche isolante 3, 4 sur l'un et/ou l'autre desdits substrats 1 et 2, l'assemblage desdits premier et deuxième substrats 1 et 2, l'amincissement dudit premier substrat 1, afin d'obtenir ladite structure semi-conductrice, caractérisé en ce que le traitement de surface consiste en un traitement par plasma à base de gaz oxydant et/ou nitrurant.
Plus précisément, une application avantageuse de l'invention concerne la fabrication de substrats SeOI caractérisés par un isolant enterré fin, plus particulièrement des substrats SOI de type UTBOX (Ultra Thin Buried Oxyde), dont l'épaisseur est inférieure à 50 nanomètres, par exemple de l'ordre de la dizaine de nanomètres. Ce procédé de fabrication de structures SeOl peut être mis en oeuvre dans la perspective du transfert d'une couche mince par collage par adhésion moléculaire avec la mise en oeuvre d'un amincissement de substrat (par exemple par une méthode de transfert de type Smart CutTM ou autre). Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou en combinaison : - la préparation des surfaces consiste en une activation ; -le gaz oxydant et/ou nitrurant est choisi parmi l'oxygène, l'eau, le 15 protoxyde d'azote, l'azote, le dioxyde d'azote, le monoxyde d'azote, l'ammoniac, l'acide nitrique ; - les paramètres de traitement par plasma sont ajustés pour contrôler l'épaisseur de la couche isolante (3,4) formée par plasma sur l'un et/ou l'autre des substrats ; 20 - le traitement plasma est une combinaison de plasmas, avec. une proportion du ou des gaz du plasma constante ou variable ; - la couche isolante est une couche en oxyde de silicium (SiO2), en nitrure de silicium (Si3N4) ou en oxynitrure de silicium (SiXOyNZ) ; - la couche isolante formée à la surface du premier substrat ou deuxième 25 substrat a une épaisseur inférieure à 25 nm ; - la couche isolante de la structure semi- conductrice correspond à une alternance de couches d'oxyde et de nitrure ; - la couche isolante de la structure semi-conductrice formée par l'empilement des couches isolantes a une épaisseur de 2 à 25 nm ; 30 - au moins deux traitements plasmas sont appliqués successivement sur un ou sur les deux substrats ; -le premier substrat et/ou le deuxième substrat sont choisis parmi le silicium d'orientation cristalline (100), ou (110), ou (111), le silicium polycristallin, le carbure de silicium, le quartz, la silice fondue, le verre, le germanium et l'arséniure de gallium ; - un amincissement du premier substrat est effectué par meulage, polissage mécanico-chimique et/ou par gravure chimique ; - préalablement au collage des deux substrats, une zone fragilisée est formée à l'intérieur du premier substrat, cette zone délimitant une couche mince active d'une partie du substrat, le détachement de la partie étant effectué le long de ladite zone fragilisée, par l'application de forces mécaniques, par application d'un fluide, par apport d'énergie thermique et/ou par attaque chimique ; -préalablement au collage au moins un des deux substrats 1,2 comportant la couche isolante 3,4 est soumis à un traitement thermique destiné à améliorer les propriétés électriques et/ou physiques de la couche isolante 3,4 formée sur l'un ou l'autre des substrats 1,2 ; - la partie est utilisée en tant que premier substrat après détachement de la couche mince active, pour au moins deux transferts de couches.
BREVE DESCRIPTION DES FIGURES
D'autres caractéristiques et avantages de l'invention apparaîtront de la description qui va maintenant en être faite, en référence aux dessins annexés, qui en représentent, à titre indicatif mais non limitatif, 25 plusieurs modes de réalisation possibles.
Sur ces dessins : - la figure 1 est un schéma représentant les différents défauts pouvant être présent dans un substrat de type SeOl, 30 - les figures 2A à 2E sont des schémas représentant les étapes successives d'un premier mode de réalisation du procédé conforme à l'invention, - les figures 3A à 3F et 4A à 4F sont des schémas représentant les étapes successives respectivement d'un deuxième et d'un troisième mode de réalisation du procédé conforme à l'invention. - La figure 5 est une observation en coupe par microscopie électronique en transmission d'une substrat SOI de type UTBOX avec une couche isolante enterrée d'épaisseur 10 nm, obtenu par le second mode de réalisation du procédé conforme à l'invention. Des parties identiques, similaires ou équivalentes des différentes figures décrites ci-après portent les mêmes références 10 numériques de façon à faciliter le passage d'une figure à l'autre.
DESCRIPTION DES MODES PARTICULIERS DE REALISATION
Les différentes étapes successives d'un premier mode de 15 réalisation du procédé vont maintenant être décrites brièvement. La figure 2A représente un premier substrat semi-conducteur 1 comportant une face avant 3' tandis que la figure 2B représente un deuxième substrat 2 comportant une face avant référencée 4'. Chacune des faces avant des substrats 1 et 2 est soumise à un traitement plasma 20 conformément aux figures 2C et 2D. Intentionnellement, on ne forme pas de couche isolante à la surface des substrats 1 et 2, avant de les soumettre au traitement plasma de l'invention. Tout au plus, une couche d'oxyde natif issue de l'exposition des substrats à l'air ambiant peut être présente à la surface de ces substrats. 25 Ainsi, la face avant 3' du premier substrat 1 est soumise à un traitement à base de gaz oxydant comme de l'oxygène, de l'eau ou du protoxyde d'azote afin de former une couche isolante 3 en surface du substrat 1. Si le traitement plasma oxydant est réalisé sous oxygène, la gamme de pression est choisie de l'ordre de 5 à 200 mT, la gamme de 30 puissance de l'ordre de 10 à 4000 W, le débit de l'ordre de 10 à 1000 sccm, et ceci pendant une durée de 1 sec à 300 sec afin de créer la couche isolante 3 d'épaisseur variant de 2 nm à 15 nm.
A titre d'exemple, le premier substrat 1 est soumis à un plasma sous oxygène à une pression de 15 mT, une puissance de 1000 W, un débit de 100 sccm pendant une durée de 30 sec pour former une couche isolante 3 de SiO2 d'épaisseur 8 nm.
De façon optionnelle, la face avant 4' du deuxième substrat 2 peut être soumise à un traitement plasma nitrurant, le gaz nitrurant pouvant être choisi parmi l'azote, le dioxyde d'azote, l'ammoniac, le monoxyde d'azote, l'acide nitrique, les conditions générales du plasma nitrurant se situant dans une gamme de pression de 5 à 200 mT, de puissance de 10 à 4000 W , de débit de 10 à 1000 sccm pendant une durée de 1 sec à 300 sec afin de créer une couche isolante 4 d'épaisseur variant de 2 nm à 15 nm. Cependant ce deuxième traitement plasma étant optionnel, le deuxième substrat 2 peut être mis directement en contact avec le premier 15 substrat 1. Dans le cas présent, la face avant 4' du deuxième substrat 2 est soumise à un plasma sous azote à une pression de 50 mT, une puissance de 1000 W, un débit de 200 sccm pendant une durée de 45 sec pour former une couche nitrurée d'épaisseur 5 nm. 20 Qu'il soit réalisé sur l'un ou l'autre des substrats 1 ou 2, le traitement plasma réalisé permet non seulement de former une fine couche isolante mais aussi d'activer les surfaces des substrats traités afin d'obtenir un collage de bonne qualité, avec une énergie de l'ordre de 500 mJlcm2 ou plus. 25 II faut souligner que quelque soit le plasma oxydant ou nitrurant appliqué, la proportion du ou des gaz appliquée peut être constante ou variable pendant le traitement. Ainsi, on peut envisager que la proportion du gaz oxydant diminue alors que celle du gaz nitrurant augmente ou inversement, que la proportion du gaz nitrurant diminue alors 30 que celle du gaz oxydant augmente. D'une façon générale, les paramètres de traitement par plasma sont ajustés pour contrôler l'épaisseur de la couche isolante 3,4 formée par plasma sur l'un et/ou l'autre des substrats et donc l'épaisseur totale d'isolant enterré dans la structure finale. Dans tous les cas, les traitements plasma mènent à la formation d'une couche isolante monocouche ou multicouche, qui peut être en oxyde de silicium (SiO2), en nitrure de silicium (Si3N4) ou en oxynitrure de silicium (SiXOyNZ) ou tout autre nature selon les plasmas utilisés. Grâce à cette technique, une couche fine isolante est formée en surface des substrats, sans que la moindre matière ne soit apportée contrairement aux techniques de dépôts pouvant être également utilisées.
En effet, le traitement plasma de la présente invention consiste en une modification et/ou consommation de surface du substrat traité afin d'oxyder, nitrurer ou même oxynitrurer la surface de ce substrat. Une préparation des faces avant 3' et 4' des substrats, avant les traitements plasma peut être envisagée, comme par exemple des traitements de nettoyage, brossage, séchage. Ainsi, des traitements classiques de nettoyages peuvent être appliqués sur au moins une des deux surfaces comme par exemple un traitement de type RCA qui consiste à soumettre les substrats à une première solution comprenant un mélange d'hydroxyde d'ammonium (NH4OH), de peroxyde d'hydrogène (H202) et d'eau déionisée, puis d'une seconde solution comprenant un mélange d'acide chlorhydrique (HCI), de peroxyde d'hydrogène (H202) et d'eau déionisée. Les faces avant 3' et 4' des substrats 1 et 2 peuvent être non oxydées, non nitrurées, c'est-à-dire de façon plus générale dépourvues d'isolant (oxyde ou nitrure ou oxynitrure), ou alors elles peuvent comporter à leur surface une couche native issue de l'exposition des substrats à l'air ambiant, comme par exemple un oxyde natif de l'ordre de quelques nm, plus particulièrement d'épaisseur inférieure à 3 nm. Les deux substrats 1 et 2 avec leurs couches isolantes respectives 3 et 4 sont ensuite mis en contact intime pour être assemblés par collage moléculaire et obtenir la structure de type SeOl 6, comme cela est représenté sur la figure 2E. La structure 6 comprend successivement le substrat 2, les couches isolantes 4 et 3 et le substrat 1. Selon l'exemple décrit précédemment, la première couche isolante 3 en SiO2 de 8 nm est mise en contact avec la seconde couche isolante 4 nitrurée qui a une épaisseur de 5 nm, la structure finale 6 a donc une couche isolante d'épaisseur finale de 13 nm.
Deux autres modes de réalisation vont maintenant être décrits en relation avec les figures 3A à 3F et 4A à 4F.
Les mêmes éléments portent les mêmes références numériques et ne seront pas décrits de nouveau. Les figures 3A et 3F illustrent un mode de réalisation de l'invention mettant en oeuvre le procédé connu sous la dénomination SMART CUTI"". Pour une description plus détaillée de ce type de procédé d'implantation, on pourra se reporter à l'ouvrage "Silicon on insulator technology : materials to VLSI", deuxième édition, Jean-Pierre COLINGE. La figure 3A illustre un premier substrat 1 avec sa face avant 3' tandis que la figure 3B illustre ce même premier substrat 1 soumis à une étape d'implantation d'espèces atomiques et/ou ioniques.
Cette implantation a pour effet de former à l'intérieur du premier substrat 1, une zone fragilisée 5 qui délimite une couche mince 10 dite "active", d'une partie référencée 100, du premier substrat 1. On peut également réaliser une co-implantation d'espèces atomiques et/ou ioniques, avec par exemple implantation d'espèces d'hydrogène et d'hélium. Comme illustré sur la figure 3C, le premier substrat 1 est soumis à un traitement plasma nitrurant. Par exemple, un plasma sous ammoniac est réalisé à une pression de 50 mT, une puissance de 500 W, un débit de 200 sccm pendant une durée de 45 sec pour former une couche isolante 3 nitrurée d'épaisseur 4 nm. Quant au deuxième substrat 2, il est soumis à un traitement plasma oxydant selon les modalités décrites ultérieurement. Ainsi par exemple, un plasma sous oxygène est appliqué avec une pression de 50 mT, une puissance de 500 W, un débit de 200 sccm pendant une durée de 45 sec pour former une couche isolante 4, en SiO2 d'épaisseur de 6 nm. D'une façon générale, les traitements plasma sont réalisés à basse température, c'est-à-dire à une température inférieure à 200°C plus précisément inférieure à 100°C, voire même à température ambiante. De façon optionnelle, préalablement au collage, un traitement thermique peut être appliqué au niveau des couches isolantes 3,4 formées en surface des substrats 1 et/ou 2 suite au traitement conforme à l'invention. Ce traitement thermique consiste à soumettre les substrats à une température comprise entre 50°C à 350°C pendant 30 min à 5h, afin d'améliorer les propriétés électriques et/ou physiques de la couche isolante 3,4 formée sur l'un ou l'autre des substrats 1,2 . On procède ensuite au collage par adhésion moléculaire du deuxième substrat 2 et du premier substrat 1, en amenant la couche isolante 3 du premier substrat 1 en contact intime avec la couche isolante 4 du deuxième substrat 2. Cette étape est représentée sur la figure 3E. Avant les étapes de traitements plasma des substrats 1 et 2 représentée sur la figure 3C et 3D, il est possible, de façon facultative, d'effectuer une étape de nettoyage des surfaces des substrats à traiter comme cela a été décrit précédemment. Enfin, comme représenté sur la figure 3F, on procède à l'amincissement du premier substrat 1 par détachement d'une partie 100 du premier substrat 1, de façon à obtenir une structure composite du type SeOl, référencée 6', et qui comprend successivement le deuxième substrat 2, l'empilement des couches isolantes 4 et 3 et une couche mince active 10. Le détachement de la partie 100 est effectué le long de la zone fragilisée 5, par l'application de forces mécaniques, chimiques et/ou thermiques, comme par exemple par un traitement thermique entre 200°C et 500°C. La structure finale 6' comporte ainsi une alternance de couche d'oxyde et de nitrure non limitée à cet empilement précis. On peut en effet envisager toutes les alternances possibles en fonction de la nature et du nombre des couches isolantes présentes. Pour différentes applications, on peut en effet appliquer successivement au moins deux traitements plasmas sur l'un ou les deux substrats.
De façon générale, la couche isolante finale de la structure 6' formée par l'empilement des couches isolantes obtenues par les différents traitements plasma a une épaisseur de 2 à 25 nm. Selon l'exemple décrit précédemment, la première couche isolante 3 nitrurée de 4 nm est mise en contact avec la seconde couche isolante 4 de SiO2 qui a une épaisseur de 6 nm, la structure finale 6 a donc une couche isolante d'épaisseur finale de 10 nm. La figure 5 montre une observation en coupe par microscopie électronique en transmission d'une telle structure finale, en l'occurrence un substrat SOI de type UTBOX avec un isolant enterré d'épaisseur 10 nm, obtenue par le second mode de réalisation du procédé conforme à l'invention. De façon optionnelle, la structure 6' est soumise à un traitement de finition comprenant au moins une étape d'amincissement et/ ou de lissage choisie parmi les gravures sèche ou humide, l'oxydation/désoxydation, le polissage et le traitement thermique (de type RTA Rapid Thermal Anneal , ou de type recuit long, sous atmosphère neutre ou réductrice.
Dans le troisième mode de réalisation représenté sur les figures 4A à 4F, la zone fragilisée 5' est constituée d'une couche poreuse, 25 obtenue par exemple par le procédé connu de l'homme du métier sous la dénomination ELTRAN Tm. La figure 3B illustre ainsi le premier substrat 1 comportant cette couche poreuse 5' délimitant une couche mince 10 dite "active", d'une partie 100 du premier substrat 1. Comme illustré sur la figure 3C, le premier 30 substrat 1 est soumis à un traitement plasma sous atmosphère oxydante afin de former une couche isolante 3 au niveau de la face avant 3' du premier substrat 1.
Avant l'étape de traitement plasma du premier substrat 1, et avant l'assemblage de ce dernier avec le deuxième substrat 2 comme cela est représentée sur la figure 4E, il est possible, de façon facultative, d'effectuer une étape de nettoyage des surfaces 3' et 4'.
Le collage du premier substrat 1 et du deuxième substrat 2 est réalisé par la mise en contact intime de la couche isolante 3 avec la face avant 4' du substrat 2. Un traitement thermique' peut être appliqué pour renforcer l'interface de collage. On appliquera ainsi un budget thermique de 200°C à 10 1100°C pendant 30 min à 20 heures. L'élimination de la partie 100 du premier substrat 1 est alors effectuée par application de forces mécaniques, par polissage mécanicochimique, par apport d'énergie thermique et/ou par attaque chimique , par application d'un fluide comme un jet d'eau sous pression à hauteur de la 15 zone fragilisée 5', ou encore par meulage, par gravure, comme représenté sur la figure 4F. La structure finale obtenue à l'issue de ce troisième mode de réalisation porte la référence 6" et diffère du substrat 6' précité en ce que l'interface de collage comporte une seule couche isolante : la couche 20 isolante 3. Enfin, bien que cela ne soit pas représenté sur les figures, on notera que d'autres modes de réalisation du procédé de l'invention peuvent être mis en oeuvre, notamment en appliquant non pas un seul plasma oxydant et/ou nitrurant sur le premier substrat 1 mais un seul traitement 25 plasma oxydant et/ou nitrurant sur le deuxième substrat 2 avant le collage avec le premier substrat 1, ou alors en combinant différents traitements plasmas sur l'un ou les deux substrats à assembler. On peut ainsi envisager qu'au moins deux traitements plasmas soient appliqués successivement sur un ou sur les deux substrats.
30 Les substrats 1 et 2 sont des matériaux semiconducteurs et peuvent être choisis parmi le silicium d'orientation cristalline en surface (100), ou (110), ou (111), le silicium polycristallin, le carbure de silicium, le germanium et l'arséniure de gallium. Le deuxième substrat 2 peut également être en saphir, quartz, en silice fondue ou encore en verre. Grâce à ces traitements plasma appliqués sur le premier substrat 1 et/ou le deuxième substrat 2, une couche isolante et une surface activée sont formées en une seule étape aboutissant à un collage de bonne qualité, tout en prévenant la qualité des substrats traités et limitant les budgets thermiques appliqués. La forte réduction du budget thermique lié à la suppression de l'étape de dépôt d'isolant ou de traitement thermique (ex : oxydation thermique du silicium) formant l'isolant permet de limiter la génération de défauts générés à des températures supérieures à 600°C, tels que les lignes de glissement dislocations ou encore des précipités d'oxyde pouvant apparaître au sein des substrats traités. Ceci permet également le recyclage des substrats : il est en effet possible de réutiliser la partie 100 du premier substrat 1 pour au moins un deuxième transfert de couche active 10 sur un nouveau deuxième substrat 2.20
Claims (26)
1. Procédé de fabrication d'une structure semi-conductrice 6, 6', 6"' à fine couche isolante enterrée, comprenant les étapes suivantes : • mettre en oeuvre un traitement de surface d'un premier substrat 1 et/ ou d'un deuxième substrat 2 destiné à préparer une surface 3' du premier substrat 1 et/ou une surface 4' du deuxième substrat 2 et à former au moins une couche isolante 3, 4 sur l'un et/ou l'autre desdits substrats 1 et 2, • assembler lesdits premier et deuxième substrats 1 et 2, • amincir ledit premier substrat 1, afin d'obtenir ladite structure semi-conductrice, caractérisé en ce que le traitement de surface consiste en un traitement par plasma à base de gaz oxydant et/ou nitrurant.
2. Procédé selon la revendication 1, caractérisé en ce que la préparation des surfaces 3', 4' consiste en une activation.
3. Procédé selon l'une quelconque des revendications 1 à 2, caractérisé en ce que le gaz oxydant est choisi parmi l'oxygène, l'eau, le protoxyde d'azote.
4. Procédé selon l'une quelconque des revendications 1 à 3, caractérisé en ce que le gaz nitrurant est choisi parmi l'azote, le dioxyde d'azote, le monoxyde d'azote, l'ammoniac, l'acide nitrique.
5. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que les paramètres de traitement par plasma sont ajustés pour contrôler l'épaisseur de la couche isolante 3,4 formée par plasma sur l'un et/ou l'autre des substrats.
6. Procédé selon l'une quelconque des revendications 1 à 5, caractérisé en ce que le traitement plasma est une combinaison de plasmas.
7. Procédé selon l'une quelconque des revendications 1 à 6 , caractérisé en ce que la proportion du ou des gaz du plasma est constante pendant le traitement. 17
8. Procédé selon l'une quelconque des revendications 1 à 7, caractérisé en ce que la proportion du ou des gaz du plasma est variable pendant le traitement.
9. Procédé selon l'une quelconque des revendications 1 à 8 caractérisé en ce que la couche isolante 3, 4 est une couche en oxyde de silicium (SiO2), en nitrure de silicium (Si3N4) ou en oxynitrure de silicium (SiXOvNZ)•
10. Procédé selon quelconque des revendications 1 à 9, caractérisé en ce la couche isolante 3, 4 formée à la surface 3' ou 4' du premier substrat 1 ou deuxième substrat 2 a une épaisseur inférieure à 25 nm.
11. Procédé selon l'une quelconque des revendications 1 à 10, caractérisé en ce que la couche isolante 3, 4 de la structure semi-conductrice 6, 6', 6" correspond à une alternance de couches d'oxyde et de nitrure.
12. Procédé selon l'une quelconque des revendications 1 à 11, caractérisé en ce que la couche isolante enterrée de la structure semi-conductrice 6, 6',6" formée par la ou les couches isolantes 3, 4 a une épaisseur de 2 à 25 nm.
13. Procédé selon l'une quelconque des revendications 1 à 12, caractérisé en ce que la puissance du gaz oxydant et/ou nitrurant est comprise entre 10 W et 4000 W.
14. Procédé selon l'une quelconque des revendications 1 à 13, caractérisé en ce que la pression du gaz oxydant et/ou nitrurant est comprise entre 5 mT et 200 mT.
15. Procédé selon l'une quelconque des revendications 1 à 14, caractérisé en ce que le débit du gaz oxydant et/ou nitrurant est compris entre 10 sccm et 1000 sccm.
16. Procédé selon l'une quelconque des revendications 1 à 15, caractérisé en ce que le temps d'exposition au plasma est compris entre 1 seconde et 300 secondes.
17. Procédé selon l'une quelconque des revendications 1 à 16, caractérisé en ce qu'au moins deux traitements plasmas sont appliqués successivement sur un ou sur les deux substrats.
18. Procédé selon l'une quelconque des revendications 1 à 17, caractérisé en ce que le traitement plasma est appliqué les surfaces 3', 4' dépourvues d'isolant.
19. Procédé selon l'une quelconque des revendications 1 à 18, caractérisé 5 en ce que le traitement plasma est appliqué à des températures inférieures à 200°C.
20. Procédé selon l'une quelconque des revendications1 à 19 , caractérisé en ce que le traitement plasma est appliqué à température ambiante.
21. Procédé selon l'une quelconque des revendications 1 à 20, caractérisé 10 en ce que le traitement plasma est appliqué sur une couche d'oxyde natif issue de l'exposition des substrats à l'air ambiant.
22. Procédé selon l'une quelconque des revendications 1 à 21, caractérisé en ce le premier substrat 1 et/ou le deuxième substrat 2 sont choisis parmi le silicium d'orientation cristalline (100), ou (110), ou (111), le 15 silicium polycristallin, le carbure de silicium, le quartz, le saphir, la silice fondue, le verre, le germanium et l'arséniure de gallium.
23. Procédé selon l'une quelconque des revendications 1 à 22, caractérisé en ce que l'amincissement du premier substrat 1 est effectué par meulage, polissage mécanico-chimique et/ou par gravure chimique. 20
24. Procédé selon l'une quelconque des revendications 1 à 23, caractérisé en ce que préalablement au collage des deux substrats 1, 2, une zone fragilisée 5 est formée à l'intérieur du premier substrat 1, cette zone 5 délimitant une couche mince active 10 d'une partie (100) du substrat, le détachement de la partie 100 étant effectué le long de ladite zone 25 fragilisée 5, par l'application de forces mécaniques, par application d'un fluide, par apport d'énergie thermique et/ou par attaque chimique.
25. Procédé selon l'une quelconque des revendications 1 à 24, caractérisé en ce que préalablement au collage au moins un des deux substrats 1,2 comportant la couche isolante 3,4 est soumis à un traitement thermique 30 destiné à améliorer les propriétés électriques et/ou physiques de la couche isolante 3,4 formée sur l'un ou l'autre des substrats 1,2 .
26. Procédé selon l'une quelconque des revendications 1 à 25, caractérisé en ce que la partie 100 est utilisée en tant que premier substrat 1 après détachement de la couche mince active 10, pour au moins deux transferts de couches.5
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0707535A FR2923079B1 (fr) | 2007-10-26 | 2007-10-26 | Substrats soi avec couche fine isolante enterree |
| TW097135225A TW200919630A (en) | 2007-10-26 | 2008-09-12 | SOI substrates with a fine buried insulating layer |
| US12/237,000 US7892951B2 (en) | 2007-10-26 | 2008-09-24 | SOI substrates with a fine buried insulating layer |
| SG200807231-6A SG152141A1 (en) | 2007-10-26 | 2008-09-26 | Soi substrates with a fine buried insulating layer |
| KR1020080098313A KR101057140B1 (ko) | 2007-10-26 | 2008-10-07 | 미세 매립 절연층을 가지는 실리콘-온-절연물 기판들 |
| DE102008051494.2A DE102008051494B4 (de) | 2007-10-26 | 2008-10-13 | Verfahren zum Herstellen der SOI-Substrate mit einer feinen vergrabenen Isolationsschicht |
| JP2008272387A JP2009111381A (ja) | 2007-10-26 | 2008-10-22 | 微細な埋め込み絶縁層を有するｓｏｉ基板 |
| CN2008101667695A CN101419911B (zh) | 2007-10-26 | 2008-10-27 | 具有精细隐埋绝缘层的soi衬底 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0707535A FR2923079B1 (fr) | 2007-10-26 | 2007-10-26 | Substrats soi avec couche fine isolante enterree |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2923079A1 true FR2923079A1 (fr) | 2009-05-01 |
| FR2923079B1 FR2923079B1 (fr) | 2017-10-27 |
Family
ID=39628741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0707535A Active FR2923079B1 (fr) | 2007-10-26 | 2007-10-26 | Substrats soi avec couche fine isolante enterree |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7892951B2 (fr) |
| JP (1) | JP2009111381A (fr) |
| KR (1) | KR101057140B1 (fr) |
| CN (1) | CN101419911B (fr) |
| DE (1) | DE102008051494B4 (fr) |
| FR (1) | FR2923079B1 (fr) |
| SG (1) | SG152141A1 (fr) |
| TW (1) | TW200919630A (fr) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011077504A (ja) * | 2009-09-02 | 2011-04-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| TWI484622B (zh) * | 2009-09-08 | 2015-05-11 | Soitec Silicon On Insulator | 用以製造基材的方法 |
| FR2963982B1 (fr) | 2010-08-20 | 2012-09-28 | Soitec Silicon On Insulator | Procede de collage a basse temperature |
| EP3442006A3 (fr) | 2011-01-25 | 2019-02-20 | EV Group E. Thallner GmbH | Procédé d'assemblage permanent de wafers |
| EP2500933A1 (fr) * | 2011-03-11 | 2012-09-19 | S.O.I. TEC Silicon | Structure multicouche et procédé de fabrication de dispositifs semi-conducteurs |
| SG193407A1 (en) * | 2011-04-08 | 2013-10-30 | Ev Group E Thallner Gmbh | Method for permanent bonding of wafers |
| JP2014516470A (ja) | 2011-04-08 | 2014-07-10 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | ウェハを恒久的にボンディングするための方法 |
| FR2977069B1 (fr) | 2011-06-23 | 2014-02-07 | Soitec Silicon On Insulator | Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire |
| CN102431961A (zh) * | 2011-12-07 | 2012-05-02 | 华中科技大学 | 一种低温等离子体活化直接键合的三维硅模具制备方法 |
| FR2995447B1 (fr) | 2012-09-07 | 2014-09-05 | Soitec Silicon On Insulator | Procede de separation d'au moins deux substrats selon une interface choisie |
| FR2995445B1 (fr) | 2012-09-07 | 2016-01-08 | Soitec Silicon On Insulator | Procede de fabrication d'une structure en vue d'une separation ulterieure |
| CN103035654B (zh) * | 2012-12-21 | 2016-08-03 | 上海华虹宏力半导体制造有限公司 | 绝缘体上硅射频器件及其绝缘体上硅衬底 |
| CN103117235A (zh) * | 2013-01-31 | 2013-05-22 | 上海新傲科技股份有限公司 | 等离子体辅助键合方法 |
| CN104766788A (zh) * | 2014-01-06 | 2015-07-08 | 无锡华润上华半导体有限公司 | 绝缘体上硅及其制备方法 |
| CN104934292A (zh) * | 2014-03-17 | 2015-09-23 | 中芯国际集成电路制造(上海)有限公司 | 一种提高晶圆间键合强度的方法 |
| CN105097823A (zh) * | 2014-05-22 | 2015-11-25 | 上海北京大学微电子研究院 | 双垂直窗三埋层soi高压器件结构 |
| CN106206334B (zh) * | 2015-05-07 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 监测晶圆以及金属污染的监测方法 |
| JP6106239B2 (ja) * | 2015-09-30 | 2017-03-29 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | ウェハを恒久的にボンディングするための方法 |
| CN110491827B (zh) * | 2019-08-13 | 2021-02-12 | 北京工业大学 | 一种半导体薄膜层的转移方法及复合晶圆的制备方法 |
| CN112259678B (zh) * | 2020-10-19 | 2022-07-19 | 济南晶正电子科技有限公司 | 一种用于改善薄膜层炸裂的方法及薄膜材料 |
| CN113035695A (zh) * | 2021-02-25 | 2021-06-25 | 泉芯集成电路制造(济南)有限公司 | 一种掩膜结构的制备方法、半导体器件及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001061743A1 (fr) * | 2000-02-16 | 2001-08-23 | Ziptronix, Inc. | Procede de liaison basse temperature et structure liee |
| US20030134486A1 (en) * | 2002-01-16 | 2003-07-17 | Zhongze Wang | Semiconductor-on-insulator comprising integrated circuitry |
| US20050067377A1 (en) * | 2003-09-25 | 2005-03-31 | Ryan Lei | Germanium-on-insulator fabrication utilizing wafer bonding |
| EP1659623A1 (fr) * | 2004-11-19 | 2006-05-24 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Méthode de fabrication d'une plaquette germanium sur isolant (germanium on insulator (GeOI)) |
| EP1858071A1 (fr) * | 2006-05-18 | 2007-11-21 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | Procédé de fabrication d'une plaquette de type semi-conducteur sur isolant, et plaquette de type semi-conducteur sur isolant |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0391227A (ja) * | 1989-09-01 | 1991-04-16 | Nippon Soken Inc | 半導体基板の接着方法 |
| US5383993A (en) | 1989-09-01 | 1995-01-24 | Nippon Soken Inc. | Method of bonding semiconductor substrates |
| JP3618105B2 (ja) * | 1991-03-07 | 2005-02-09 | 株式会社日本自動車部品総合研究所 | 半導体基板の製造方法 |
| JPH05218364A (ja) * | 1992-01-31 | 1993-08-27 | Canon Inc | 半導体基体の形成方法 |
| JPH09252100A (ja) | 1996-03-18 | 1997-09-22 | Shin Etsu Handotai Co Ltd | 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ |
| WO1999010927A1 (fr) * | 1997-08-29 | 1999-03-04 | Farrens Sharon N | Procede de soudage de tranches in situ par plasma |
| US6870276B1 (en) * | 2001-12-26 | 2005-03-22 | Micron Technology, Inc. | Apparatus for supporting microelectronic substrates |
| US6995427B2 (en) * | 2003-01-29 | 2006-02-07 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same |
| JP2004259970A (ja) * | 2003-02-26 | 2004-09-16 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| JP2004335642A (ja) | 2003-05-06 | 2004-11-25 | Canon Inc | 基板およびその製造方法 |
| JP2005079389A (ja) * | 2003-09-01 | 2005-03-24 | Sumitomo Mitsubishi Silicon Corp | 貼り合わせウェーハの分離方法及びその分離用ボート |
| FR2867310B1 (fr) * | 2004-03-05 | 2006-05-26 | Soitec Silicon On Insulator | Technique d'amelioration de la qualite d'une couche mince prelevee |
| FR2867307B1 (fr) * | 2004-03-05 | 2006-05-26 | Soitec Silicon On Insulator | Traitement thermique apres detachement smart-cut |
| JP4594121B2 (ja) * | 2005-02-03 | 2010-12-08 | 信越化学工業株式会社 | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| JP4958797B2 (ja) | 2005-02-24 | 2012-06-20 | ソイテック | ＳｉＧｅ層の表面領域を酸化させる方法、ＳＧＯＩ構造体内の少なくとも１つの接合境界面を安定化させる方法、及びＳｉＧｅ層を半導体材料製の基板層と接合する方法 |
| FR2888663B1 (fr) * | 2005-07-13 | 2008-04-18 | Soitec Silicon On Insulator | Procede de diminution de la rugosite d'une couche epaisse d'isolant |
| FR2892230B1 (fr) * | 2005-10-19 | 2008-07-04 | Soitec Silicon On Insulator | Traitement d'une couche de germamium |
| US7531392B2 (en) * | 2006-02-27 | 2009-05-12 | International Business Machines Corporation | Multi-orientation semiconductor-on-insulator (SOI) substrate, and method of fabricating same |
| JP5109287B2 (ja) * | 2006-05-09 | 2012-12-26 | 株式会社Ｓｕｍｃｏ | 半導体基板の製造方法 |
| JP2008004900A (ja) * | 2006-06-26 | 2008-01-10 | Sumco Corp | 貼り合わせウェーハの製造方法 |
| US7575988B2 (en) * | 2006-07-11 | 2009-08-18 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating a hybrid substrate |
-
2007
- 2007-10-26 FR FR0707535A patent/FR2923079B1/fr active Active
-
2008
- 2008-09-12 TW TW097135225A patent/TW200919630A/zh unknown
- 2008-09-24 US US12/237,000 patent/US7892951B2/en active Active
- 2008-09-26 SG SG200807231-6A patent/SG152141A1/en unknown
- 2008-10-07 KR KR1020080098313A patent/KR101057140B1/ko active IP Right Grant
- 2008-10-13 DE DE102008051494.2A patent/DE102008051494B4/de active Active
- 2008-10-22 JP JP2008272387A patent/JP2009111381A/ja active Pending
- 2008-10-27 CN CN2008101667695A patent/CN101419911B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001061743A1 (fr) * | 2000-02-16 | 2001-08-23 | Ziptronix, Inc. | Procede de liaison basse temperature et structure liee |
| US20030134486A1 (en) * | 2002-01-16 | 2003-07-17 | Zhongze Wang | Semiconductor-on-insulator comprising integrated circuitry |
| US20050067377A1 (en) * | 2003-09-25 | 2005-03-31 | Ryan Lei | Germanium-on-insulator fabrication utilizing wafer bonding |
| EP1659623A1 (fr) * | 2004-11-19 | 2006-05-24 | S.O.I. Tec Silicon on Insulator Technologies S.A. | Méthode de fabrication d'une plaquette germanium sur isolant (germanium on insulator (GeOI)) |
| EP1858071A1 (fr) * | 2006-05-18 | 2007-11-21 | S.O.I.TEC. Silicon on Insulator Technologies S.A. | Procédé de fabrication d'une plaquette de type semi-conducteur sur isolant, et plaquette de type semi-conducteur sur isolant |
Non-Patent Citations (1)
| Title |
|---|
| GOSELE U ET AL: "Wafer bonding for microsystems technologies", SENSORS AND ACTUATORS A, ELSEVIER SEQUOIA S.A., LAUSANNE, CH, vol. 74, no. 1-3, 20 April 1999 (1999-04-20), pages 161 - 168, XP004188079, ISSN: 0924-4247 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101419911B (zh) | 2011-04-06 |
| US7892951B2 (en) | 2011-02-22 |
| US20090111243A1 (en) | 2009-04-30 |
| FR2923079B1 (fr) | 2017-10-27 |
| SG152141A1 (en) | 2009-05-29 |
| KR20090042712A (ko) | 2009-04-30 |
| KR101057140B1 (ko) | 2011-08-16 |
| DE102008051494A1 (de) | 2009-05-07 |
| TW200919630A (en) | 2009-05-01 |
| DE102008051494B4 (de) | 2019-06-19 |
| CN101419911A (zh) | 2009-04-29 |
| JP2009111381A (ja) | 2009-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2923079A1 (fr) | Substrats soi avec couche fine isolante enterree | |
| EP1879220A2 (fr) | Procédé de collage hydrophobe direct de deux substrats utilisés en électronique, optique ou opto-électronique. | |
| EP1423873B1 (fr) | Procede d'obtention d'une couche mince auto-portee d'un materiau semi-conducteur supportant au moins un composant et/ou circuit electronique | |
| EP1902463B1 (fr) | Procede de diminution de la rugosite d'une couche epaisse d'isolant | |
| EP2073260B1 (fr) | Procédé de transfer d'une couche mince | |
| FR2911430A1 (fr) | "procede de fabrication d'un substrat hybride" | |
| EP2764535B1 (fr) | Procédé de double report de couche | |
| FR2855908A1 (fr) | Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince | |
| FR2816445A1 (fr) | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible | |
| EP1811560A1 (fr) | Procédé de fabrication d'un substrat composite à propriétés électriques améliorées | |
| FR2855909A1 (fr) | Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat | |
| FR2910702A1 (fr) | Procede de fabrication d'un substrat mixte | |
| EP2538438B1 (fr) | Procédé de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire | |
| FR2938975A1 (fr) | Procede de realisation d'une heterostructure de type silicium sur saphir | |
| FR2938119A1 (fr) | Procede de detachement de couches semi-conductrices a basse temperature | |
| WO2008031980A1 (fr) | Procede de transfert d'une couche a haute temperature | |
| FR2907966A1 (fr) | Procede de fabrication d'un substrat. | |
| FR2913528A1 (fr) | Procede de fabrication d'un substrat comportant une couche d'oxyde enterree pour la realisation de composants electroniques ou analogues. | |
| FR2912258A1 (fr) | "procede de fabrication d'un substrat du type silicium sur isolant" | |
| EP1936667B1 (fr) | Traitement double plasma pour l'obtention d'une structure disposant d'un oxyde enterré ultra-fin | |
| FR2984007A1 (fr) | Procede de stabilisation d'une interface de collage situee au sein d'une structure comprenant une couche d'oxyde enterree et structure obtenue | |
| EP3185279A1 (fr) | Procede de collage direct entre deux structures | |
| FR2914110A1 (fr) | Procede de fabrication d'un substrat hybride | |
| FR2943459A1 (fr) | Procede de finition pour la fabrication de substrats dans le domaine de l'electronique | |
| FR2880186A1 (fr) | Procede de traitement d'une surface de plaquette |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 10 |
|
| PLFP | Fee payment |
Year of fee payment: 11 |
|
| PLFP | Fee payment |
Year of fee payment: 12 |
|
| PLFP | Fee payment |
Year of fee payment: 13 |
|
| PLFP | Fee payment |
Year of fee payment: 14 |
|
| PLFP | Fee payment |
Year of fee payment: 15 |
|
| PLFP | Fee payment |
Year of fee payment: 16 |
|
| PLFP | Fee payment |
Year of fee payment: 17 |