FR2912258A1 - "procede de fabrication d'un substrat du type silicium sur isolant" - Google Patents

"procede de fabrication d'un substrat du type silicium sur isolant" Download PDF

Info

Publication number
FR2912258A1
FR2912258A1 FR0700718A FR0700718A FR2912258A1 FR 2912258 A1 FR2912258 A1 FR 2912258A1 FR 0700718 A FR0700718 A FR 0700718A FR 0700718 A FR0700718 A FR 0700718A FR 2912258 A1 FR2912258 A1 FR 2912258A1
Authority
FR
France
Prior art keywords
layer
silicon
substrate
less
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0700718A
Other languages
English (en)
Other versions
FR2912258B1 (fr
Inventor
Eric Neyret
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR0700718A priority Critical patent/FR2912258B1/fr
Priority to US11/848,964 priority patent/US7666758B2/en
Priority to PCT/IB2008/000132 priority patent/WO2008093187A1/fr
Priority to DE112008000226.6T priority patent/DE112008000226B4/de
Publication of FR2912258A1 publication Critical patent/FR2912258A1/fr
Application granted granted Critical
Publication of FR2912258B1 publication Critical patent/FR2912258B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

L'invention concerne un procédé de fabrication d'un substrat (6) du type "silicium sur isolant" (SOI), qui comprend des étapes de collage et de transfert de couches permettant d'obtenir un substrat SOI semi-fini comprenant un substrat (3) en silicium, recouvert d'une couche de dioxyde de silicium (2) et d'une couche épaisse de silicium d'épaisseur supérieure à 150 nm.Ce procédé est remarquable en ce qu'il comprend les étapes de finition suivantes :a) l'amincissement de ladite couche épaisse de silicium, de façon à obtenir une couche de silicium mince (112), d'épaisseur moindre que celle de ladite couche épaisse mais supérieure à 150 nm,b) un recuit long sous une atmosphère gazeuse comprenant de l'hydrogène et/ou de l'argon,c) l'amincissement de ladite couche mince (112) de silicium,de façon à obtenir ledit substrat SOI (6) qui comprend ledit substrat (3) en silicium, recouvert de la couche de dioxyde de silicium (2) et d'une couche de silicium ultramince d'épaisseur inférieure ou égale à 150 nm.

Description

La présente invention se rapporte au domaine des procédés de fabrication
de substrats connus sous l'acronyme "SOI", d'après la terminologie anglaise de "Silicon On Insulator" qui signifie "silicium sur isolant". Un tel substrat SOI comprend une couche d'oxyde de silicium (SiO2), enterrée entre un substrat massif en silicium et une couche active de silicium. Ces substrats sont destinés à être utilisés dans les domaines de l'électronique, l'optique ou l'optoélectronique. L'invention concerne plus particulièrement les étapes de finition d'un procédé de fabrication de substrats SOI dont l'épaisseur de la couche active de 10 silicium est inférieure à 150 nanomètres (150 nm). On connaît déjà d'après le document US 2003/0181001, un exemple de procédé de fabrication d'un substrat SOI. Conformément à ce procédé, on procède à une implantation simple d'ions hydrogène ou d'ions d'un autre gaz rare, dans un substrat oxydé en surface, 15 afin d'y former un plan de fragilisation qui délimite une couche superficielle, du reste du substrat. On colle ensuite ce substrat sur un support, puis l'on procède à un recuit à des températures comprises entre 400 C et 600 C, pour détacher ladite couche active superficielle de ce substrat implanté et la reporter sur le support. Afin de diminuer la rugosité de cette couche active, on procède 20 ensuite à un recuit de finition dans une atmosphère contenant de l'hydrogène, un gaz inerte ou un mélange des deux gaz, à une température comprise entre 1100 C et 1350 C. Ce document précise que le traitement thermique précité peut être effectué par une technique dite "de recuit long", pendant une durée comprise entre 25 10 minutes et 8 heures ou par une technique connue de l'homme du métier sous l'appellation de "recuit thermique rapide RTA", d'après l'acronyme de l'expression anglaise "Rapid Thermal Annealing". Dans ce dernier cas, ce procédé est mis en oeuvre dans un appareil de recuit RTA, qui permet d'obtenir des montées en température supérieures à 10 C/s et des durées de recuit relativement courtes, de 30 l'ordre de 30 secondes à 1 minute. Enfin, cette étape de recuit est suivie d'une étape d'oxydation sacrificielle.
Le procédé décrit dans ce document présente toutefois plusieurs inconvénients exposés ci-après. L'application d'un recuit de plusieurs heures, dans les gammes de température proposées qui peuvent atteindre 1350 C, conduit à la dissolution au moins partielle de la couche d'oxyde de silicium (SiO2) enterrée, par effet de diffusion de l'oxygène formant le dioxyde de silicium et par évaporation de cet oxygène à la surface de la couche active de silicium. Pour des températures de recuit élevées, supérieures à 1200 C environ, le phénomène de dissolution est également lié à l'augmentation de la dissolubilité de l'oxygène dans le silicium et, en conséquence, sa dissolution dans le substrat massif et la couche active de silicium. Cet effet est encore plus notable pour des couches actives superficielles de silicium d'une épaisseur inférieure à 150 nanomètres. De plus, la diffusion de l'oxygène n'est pas homogène à travers la couche active. En conséquence, le substrat SOI obtenu comporte une couche d'oxyde enterrée dont l'épaisseur est mal contrôlée, c'est-à-dire à la fois inférieure à celle normalement attendue en l'absence du phénomène de diffusion précité et de plus non uniforme sur toute la surface du substrat. Des tests ont été effectués afin de mesurer ces défauts. Les résultats sont reportés sur la figure 1 jointe qui représente en ordonnées l'épaisseur Esio2 de la couche enterrée de dioxyde de silicium d'un substrat SOI après recuit thermique et en abscisses l'épaisseur moyenne Es; de la couche active de silicium avant recuit. Les épaisseurs sont exprimées en nanomètres. Les courbes a, b et c représentent respectivement les résultats obtenus après des recuits à des températures de 1100 C, 1150 C et 1200 C. D'autres résultats complémentaires sont reportés sur la figure 2 jointe qui représente en ordonnées la variation d'uniformité standard Dsio2 au cours du recuit de cette même couche enterrée de dioxyde de silicium et en abscisse l'épaisseur Es; de la couche active de silicium avant recuit, exprimée en nanomètres.
Les courbes d, e et f représentent respectivement les résultats obtenus après des recuits à des températures de 1100 C, 1150 C et 1200 C. Un recuit à 1200 C par exemple est un recuit au cours duquel la température monte progressivement pendant plusieurs heures, puis est maintenue pendant 5mn à 1200 C.
Comme on peut le voir sur la figure 1, plus la température de recuit est élevée et plus l'épaisseur du SiO2 diminue, pour une épaisseur de couche active de silicium donnée. Par ailleurs, plus l'épaisseur de la couche active de silicium est faible et plus cet effet se fait sentir, notamment pour un recuit au-delà de 1100 C. Ainsi, après un recuit à 1200 C (voir courbe c)) et pour des épaisseurs de couche active de silicium supérieures à 200 nanomètres, on observe une diminution de l'épaisseur du SiO2 de l'ordre de 6 nanomètres (par rapport à la courbe a)) et ce, sans dégradation importante de l'uniformité de l'épaisseur de cet oxyde (voir figure 2). Par "uniformité d'épaisseur", on désigne l'écart maximum d'épaisseur de la couche enterrée de SiO2, au sein de la plaque de SOI. Une telle uniformité acceptable et courante est de 1 à 1,5 nm pour une couche de SiO2 de 145 nm d'épaisseur moyenne. Par ailleurs, la "variation d'uniformité d'épaisseur" sur le produit final correspond à la variation entre les valeurs d'uniformité d'épaisseur, mesurées respectivement avant et après le recuit. La valeur de 0 % de la variation d'uniformité sur la figure 2 correspond au cas où il n'y a pas de changement de l'uniformité d'épaisseur. Celle-ci est restée identique à celle de la couche de SiO2 avant le recuit, c'est-à-dire de l'ordre de 1 à 1,5 nm pour une couche de SiO2 dont l'épaisseur avant recuit était de 145 nm. Par contre, pour une couche active de silicium dont l'épaisseur est inférieure à 100 nanomètres, la diminution de l'épaisseur de la couche de SiO2 dépasse 10 nanomètres (voir figure 1) et la variation de l'unifoiniité peut atteindre 500 % de la valeur de l'uniformité initiale de 1 à 1,5 nm considérée comme acceptable, comme on peut le constater avec la courbe f, c'est-à-dire atteindre 5 à 7,5 nm.
Sur la figure 2, on constate également que ce phénomène de perte d'uniformité de l'épaisseur de l'oxyde enterré est encore plus important pour des substrats SOI dont la couche active superficielle de silicium est inférieure à 60 nm. De plus, on comprend aisément que ce phénomène de dissolution de l'oxyde enterré est d'autant plus gênant que la couche de dioxyde de silicium (SiO2) est mince. Enfin, la demanderesse a pu constater qu'un tel recuit de lissage mené sur une surface directement après son décollement est beaucoup moins efficace qu'un recuit mené après une étape préalable d'amincissement. Ceci constitue un second inconvénient du procédé précité.
On connaît également, d'après le document US-6 372 609, un procédé de fabrication d'un substrat SOI, qui comprend des étapes de détachement et de report d'une couche de silicium, formée par implantation d'ions hydrogène. Conformément à ce procédé, les étapes de finition de ce substrat consistent à effectuer successivement une oxydation sacrificielle, une désoxydation de la couche superficielle de silicium, puis un traitement thermique sous une atmosphère réductrice. Toutefois, conformément à ce document, le traitement thermique sous atmosphère réductrice est un traitement du type "recuit thermique rapide RTA", mis en oeuvre dans une gamme de température de 1000 C à 1300 C, pendant une durée très courte de 1 à 60 secondes. Or, dans le cas d'un recuit rapide, le problème de la dissolution d'oxyde n'est pas notable, car la durée d'exposition du substrat à une haute température est trop courte.
De plus, conformément à ce qui est décrit dans ce document, le traitement de recuit rapide est appliqué à des substrats SOI dont la couche superficielle de silicium est d'une épaisseur d'au moins 230 nanomètres. Avec cette épaisseur relativement élevée, et notamment supérieure à 200 nanomètres, le problème de la dissolution de l'oxyde ne se pose pas.
L'invention a pour but de résoudre les inconvénients précités de l'état de la technique. Elle a notamment pour objet d'offrir un procédé de fabrication d'un substrat de type SOI, dont la couche superficielle de silicium est d'une épaisseur inférieure à 150 nanomètres et dont la couche d'oxyde enterrée est d'une épaisseur la plus uniforme possible et de préférence encore, dont la couche d'oxyde enterrée est mince. A cet effet, l'invention concerne un procédé de fabrication d'un substrat du type "silicium sur isolant" SOI, comprenant un substrat en silicium, recouvert d'une couche de dioxyde de silicium, elle-même recouverte d'une couche de silicium, dite "ultramince", et dont l'épaisseur est inférieure ou égale à 150 nm, ce procédé comprenant les étapes suivantes : - la formation d'une zone fragilisée à l'intérieur d'un substrat en silicium, dit "source", cette zone fragilisée y délimitant une couche, dite "épaisse", dont l'épaisseur est supérieure à 150 nm, du reste du substrat, - le collage de ce substrat source et d'un substrat dit "receveur", une couche d'oxyde de silicium étant intercalée entre les deux, - le détachement dudit reste du substrat source, le long de la zone fragilisée, de façon à obtenir un substrat SOI semi-fini comprenant ledit substrat receveur en silicium, recouvert de ladite couche de dioxyde de silicium, elle-même recouverte de ladite couche épaisse, - la réalisation d'étapes de finition. Conformément à l'invention, lesdites étapes de finition comprennent les étapes successives suivantes : a) l'amincissement de ladite couche épaisse de silicium, de façon à obtenir une couche de silicium, dite "mince", dont l'épaisseur est moindre que celle 10 de ladite couche épaisse mais qui reste supérieure à 150 nm, b) le recuit long sous une atmosphère gazeuse comprenant de l'hydrogène et/ou de l'argon, dudit substrat SOI semi-fini obtenu à l'issu de l'étape a), c) l'amincissement de ladite couche mince de silicium, de façon à 15 obtenir ladite couche de silicium ultramince dont l'épaisseur est inférieure ou égale à 150 nm et ledit substrat fini du type "silicium sur isolant". Selon d'autres caractéristiques avantageuses et non limitatives de l'invention, prises seules ou en combinaison : - le recuit long est effectué dans une gamme de températures 20 supérieures ou égales à 950 C et inférieures ou égales à 1350 C, de préférence supérieures ou égales à 1100 C et inférieures ou égales à 1250 C ; - le recuit long est effectué pendant une durée d'au moins 10 minutes ; - l'amincissement de ladite couche épaisse de silicium est réalisé par 25 une oxydation sacrificielle suivie d'une désoxydation ; -l'amincissement de ladite couche mince de silicium de l'étape c) est effectué par polissage mécano-chimique ; - l'amincissement de ladite couche mince de silicium de l'étape c) est effectué par une oxydation sacrificielle, suivie d'une désoxydation ; 30 - ladite oxydation sacrificielle est réalisée par voie sèche ou par voie humide, à une température comprise entre 700 C et 1100 C ; - la formation de ladite zone fragilisée est effectuée par implantation d'espèces atomiques ou ioniques dans ledit substrat source ; - le procédé consiste à former la couche d'oxyde de silicium par 35 oxydation thermique du substrat donneur et/ou du substrat receveur et à coller les deux substrats l'un avec l'autre, de façon que ladite couche d'oxyde de silicium se trouve à l'interface ; -ladite couche de silicium ultramince présente sur toute son étendue, une rugosité de surface inférieure à 3 angstrôms RMS, pour une surface de balayage 5 de30 mx30 m; - l'épaisseur de la couche d'oxyde de silicium SiO2 enterrée est inférieure ou égale à 50 nanomètres ; - l'uniformité de l'épaisseur de la couche d'oxyde de silicium SiO2 enterrée est inférieure ou égale à 1,8 nm ; 10 - la variation d'uniformité de l'épaisseur de la couche d'oxyde de silicium (SiO2) enterrée avant et après le recuit long de lissage est inférieure à 20%, de préférence inférieure à 10%. D'autres caractéristiques et avantages de l'invention apparaîtront de la description qui va maintenant en être faite, en référence aux dessins annexés, qui en 15 représentent, à titre indicatif mais non limitatif, un mode de réalisation possible. Sur ces dessins : - la figure 1 est un graphique représentant l'épaisseur Es;o2 après recuit de la couche de dioxyde de silicium d'un substrat de type SOI, en fonction de l'épaisseur Es; de la couche active de silicium avant recuit, et ce, pour des 20 traitements thermiques effectués à différentes températures et conformément à l'état de la technique, - la figure 2 est un graphique représentant la variation d'uniformité d'épaisseur As;o2 en cours du recuit de la couche de dioxyde de silicium d'un substrat de type SOI, en fonction de l'épaisseur Es; de la couche active de silicium 25 avant recuit, et ce, pour des traitements thermiques effectués à différentes températures et conformément à l'état de la technique, - les figures 3A à 3H sont des schémas représentant les différentes étapes du procédé conforme à l'invention, - la figure 4 est un graphique représentant les valeurs de la rugosité 30 de surface R de deux lots de substrats SOI, obtenus respectivement par un procédé de l'état de la technique (A) et par le procédé conforme à l'invention (B), - la figure 5 est un graphique représentant une mesure dite de "haze", selon la terminologie anglo-saxonne qui signifie "bruit de fond", à la surface de deux lots de substrats SOI, obtenus respectivement par un procédé de l'état de la 35 technique (A) et par le procédé conforme à l'invention (B), - la figure 6 est un graphique représentant la variation d'uniformité d'épaisseur ASÎO2 , pour deux lots de substrats SOI, obtenus respectivement par un procédé de l'état de la technique (A) et par le procédé conforme à l'invention (B). Ce procédé va maintenant être décrit plus en détails.
Il comprend une première série d'étapes de formation, de détachement et de transfert d'une couche mince, sur un substrat receveur, illustrée sur les figures 3A à 3D et une seconde série d'étapes de finition illustrée sur les figures 3E à 3H. La figure 3A représente un substrat donneur 1 en silicium (Si), de 10 préférence monocristallin, recouvert d'une couche 2 de dioxyde de silicium (SiO2), dont la surface libre porte la référence numérique 20. La couche d'oxyde 2 peut résulter d'une oxydation thermique du substrat source 1 ou avoir été formée par dépôt, classiquement par l'une des techniques de dépôt chimique en phase vapeur, connues de l'homme du métier, sous 15 les acronymes de "CVD" (d'après la terminologie anglaise de "Chemical Vapor Deposition") ou de "LPCVD" (d'après la terminologie anglaise de "Low Pressure Chemical Vapor Deposition"). La figure 3A représente également un substrat receveur 3, en silicium, mono ou polycristallin. 20 En se reportant à la figure 3B, on peut voir une variante de réalisation d'une zone de fragilisation 10 à l'intérieur du substrat donneur 1. Dans ce cas, le substrat donneur 1 est soumis à une implantation d'espèces atomiques ou ioniques au travers de la couche d'oxyde 2. Par implantation d'espèces atomiques ou ioniques, on entend tout 25 bombardement de ces espèces, susceptible de les introduire dans le substrat donneur, avec une concentration maximale à une profondeur prédéterminée du substrat par rapport à la surface 20 bombardée, en vue d'y créer ladite zone de fragilisation 10. Ce type d'implantation peut être effectué par exemple selon le procédé connu sous la dénomination Smart Cut . 30 On trouvera de plus amples détails concernant ce procédé dans le document "Silicon-on-insulator technology: materials to VLSl', seconde édition, de Jean-Pierre COLINGE chez "Kluwer Academic Publishers", page 50 et 51. La zone de fragilisation 10 délimite une couche 11, du reste 12 du substrat source 1.
L'implantation d'espèces atomiques ou ioniques peut être une implantation simple, c'est-à-dire une implantation d'une seule espèce atomique, telle que par exemple une implantation d'hydrogène, d'hélium ou de gaz rare. L'implantation peut également être une co-implantation d'espèces atomiques ou ioniques, c'est-à-dire une implantation successive d'au moins deux espèces différentes, telle que par exemple une co-implantation d'hydrogène et d'hélium. A titre d'exemple, on peut utiliser les conditions d'implantation suivantes : - implantation d'hydrogène uniquement : La dose d'implantation est de préférence comprise entre 4.10t6 H+/cm2 et 7.1016 H+/cm2 et l'énergie d'implantation entre 20 keV et 100 keV. -co-implantation d'hélium et d'hydrogène : De préférence, pour l'hélium, la dose d'implantation est comprise entre 0,5.1016 He+/cm2 et 2.1016 He+/cm2 et l'énergie d'implantation entre 20 keV et 100 keV et pour l'hydrogène, la dose d'implantation est comprise entre 0,5.1016 H+/cm2 et 2.1016 H+/cm2 et l'énergie d'implantation entre 20 keV et 100 keV. Dans le cas de la co-implantation d'hydrogène et d'hélium, on 20 implante de préférence l'hélium avant l'hydrogène. Cette implantation ou co-implantation est menée de façon que l'épaisseur de la couche 1l formée soit d'au moins 150 nm. Dans la suite de la description et des revendications et à des fins de simplification, on a choisi de dénommer cette couche 11, "couche épaisse", même si 25 elle est simplement d'une épaisseur supérieure à 150 nm, par opposition à son état après un amincissement ultérieur. Il serait également possible de réaliser la zone de fragilisation 10, sous forme d'une zone poreuse, obtenue par le procédé connu de l'homme du métier sous la terminologie ELTRAN. 30 La figure 3C représente l'étape au cours de laquelle on met le substrat receveur 3, en contact intime par l'une de ses faces référencée 30, avec la face 20 de la couche de SiO2 2 du substrat donneur 1. Le collage entre les deux substrats s'effectue de façon préférée mais non obligatoire par adhésion moléculaire et l'interface de collage porte la référence 35 numérique 4.
Bien que cela ne soit pas représenté sur les figures, on pourrait également envisager de former ou déposer la couche de SiO2 2 sur le substrat receveur 3, puis de coller l'ensemble sur un substrat donneur 1 qui aurait déjà subi l'implantation permettant la formation de la zone de fragilisation 10. Toutefois, dans ce cas, il serait alors préférable de former ou déposer une couche d'isolant protectrice sur le substrat donneur 1, avant d'effectuer l'implantation, cette couche protectrice pouvant éventuellement être enlevée avant le collage. En se reportant à la figure 3D, on peut voir que l'on procède ensuite au détachement du reste 12 du substrat donneur, au niveau de la zone de fragilisation 10, de façon à transférer la couche épaisse 11 sur le substrat support 3, plus précisément sur la couche d'oxyde 2. Le détachement peut s'effectuer par toute technique appropriée connue de l'homme du métier, par exemple par application de contraintes d'origine thermique, mécanique ou chimique.
On obtient ainsi un substrat de type "semi-conducteur sur isolant" SOI, référencé 5 et se trouvant à l'état semi-fini. Les étapes de finition vont maintenant être décrites. Conformément à l'invention, ces étapes comprennent, au moins : - l'amincissement de la couche épaisse 11 (par exemple par une 20 oxydation sacrificielle, suivie d'une désoxydation), puis, - un recuit long sous une atmosphère gazeuse comprenant de l'hydrogène et/ou de l'argon, - l'amincissement de la couche amincie recuite. L'opération d'oxydation sacrificielle est réalisée à la surface de la 25 couche épaisse 11. Elle se décompose en une étape d'oxydation représentée sur la figure 3E, un éventuel traitement thermique, puis une étape de désoxydation représentée sur la figure 3F. La première étape consistant en une oxydation est préférentiellement réalisée à une température comprise entre 700 C et 1100 C. 30 Elle peut être réalisée par voie sèche, par exemple par chauffage du substrat SOI sous une atmosphère gazeuse, ou par voie humide, par exemple par chauffage sous une atmosphère contenant de la vapeur d'eau. Que l'oxydation soit réalisée par voie sèche ou par voie humide, l'atmosphère d'oxydation peut également être chargée en acide chlorhydrique. 35 L'étape d'oxydation conduit à la formation d'une couche d'oxyde de silicium (SiO2) 111 à la surface de la couche épaisse de silicium 11. i0 La deuxième étape facultative de traitement thermique qui suit, peut être effectuée par une augmentation constante ou variable de la température, jusqu'à atteindre une température supérieure à environ 1000 C, et de préférence, comprise entre environ 1100 et 1200 C, sous une atmosphère gazeuse non oxydante.
L'atmosphère gazeuse contient par exemple de l'argon, de l'azote, ou d'autres gaz non oxydants ou un mélange de ces gaz. Le traitement thermique peut également être effectué sous vide. La durée de ce traitement thermique est typiquement de 2 heures environ.
On notera que ce traitement thermique peut être effectué jusqu'à une température de 1200 C, sans risque de dissolution de la couche de SiO2 enterrée 2, car la surface supérieure 110 de la couche 11 de silicium est oxydée (référence 111), ce qui empêche le phénomène de transport et d'évaporation à la surface. Enfin, l'étape de désoxydation totale représentée sur la figure 3F permet de retirer la couche d'oxyde 111 formée lors de l'étape d'oxydation. Elle est menée par exemple en plongeant le substrat SOI pendant quelques minutes dans une solution d'acide fluorhydrique (HF), dilué dans de l'eau à 10 ou 20% en volume, par exemple. Quelques minutes d'immersion du substrat dans cette solution sont suffisantes pour éliminer la couche d'oxyde de silicium 111 formée précédemment et dont l'épaisseur varie généralement d'une centaine à quelques centaines de nanomètres. On élimine ainsi l'épaisseur de silicium de la couche épaisse 11 qui s'est trouvée endommagée lors du détachement. On obtient ainsi le substrat semi-fini 5'. La couche de silicium 25 résiduelle porte la référence numérique 112. Elle est dénommée ci-après "couche mince". Elle est plus mince que la couche épaisse 11. D'autres techniques d'amincissement de la couche épaisse 11 sont également envisageables, telles que la gravure sèche ou humide par exemple. Conformément à l'invention, l'amincissement de la couche épaisse 1 l 30 est mené de façon que ladite couche mince 112 conserve une épaisseur supérieure à 150 nm, avant de mettre en oeuvre l'étape suivante de recuit thermique qui est représenté sur la figure 3G. Ce recuit thermique de lissage du substrat SOI, sous une atmosphère gazeuse comprenant de l'hydrogène et/ou de l'argon, en l'absence d'oxygène, à une 35 température supérieure ou égale à 950 C et inférieure ou égale à 1350 C, de préférence supérieure ou égale à 1000 C et inférieure ou égale à 1250 C.
Ce recuit est un recuit long, c'est-à-dire que le substrat SOI est maintenu dans la gamme de températures précitée, pendant au moins 10 minutes environ et pendant une durée maximale de quelques heures pouvant même atteindre 8 heures. En dessous de 10 minutes le traitement est inefficace et au-dessus de 8 heures, il n'est plus rentable en terme de coût de production. Ce recuit est effectué dans un four adapté. Le substrat fini SOI obtenu porte la référence 6. Enfin, comme représenté sur la figure 3H, on procède à un amincissement supplémentaire de la couche mince de silicium 112, qui une fois amincie est dénommée "couche ultramince" et porte la référence 113. L'amincissement est conduit de façon que l'épaisseur de ladite couche ultramince 113 soit inférieure à 150 nm. La demanderesse a effectué des mesures et a constaté que le fait de réaliser les étapes de finition conformément à l'invention permettait de façon surprenante de limiter la rugosité de la couche ultramince 113 obtenue et surtout de limiter considérablement la dissolution de la couche d'oxyde (SiO2) enterrée 2. Les résultats sont reportés sur la figure 4 qui représente en ordonnées les valeurs de la rugosité R de la couche ultra mince 113 de silicium de différents substrats SOI, exprimée en angstrôms (RMS), pour une surface de balayage de 30 mx30 m. La valeur précitée est exprimée par une valeur quadratique moyenne dite "RMS" (selon l'acronyme de l'expression anglaise "Root Mean Square"). Elle est mesurée par un microscope à force atomique AFM (selon l'expression anglaise "Atomic Force Microscope") dont la pointe balaye une surface exprimée en micromètres carrés. Les mesures ont été effectuées d'une part sur un premier lot A de substrats SOI, obtenus par un procédé selon lequel les étapes de finition comprenaient uniquement un recuit long, effectué immédiatement après l'étape de détachement et de transfert de la couche épaisse et d'autre part sur un second lot B de substrats SOI, obtenus par un procédé selon lequel les étapes de finition étaient conformes à l'invention, et incluaient une oxydation suivie d'une désoxydation sacrificielle après le détachement, puis un recuit long. En examinant les résultats, on constate que le procédé conforme à l'invention permet de réduire nettement la rugosité de la couche ultramince 113. De plus, les valeurs de rugosité obtenues sont faibles, inférieures à 5 voire même 4 Angstrôms (RMS) pour une surface de balayage de 30 m x 30 m, et sont reproductibles, comme l'indique la faible dispersion des valeurs obtenues en B. La figure 5 illustre la mesure de "haze" moyen H, selon la terminologie anglaise précitée, qui permet de caractériser l'uniformité de la rugosité sur toute une surface. Les mesures ont été effectuées avec des lots A et B préparés comme décrit ci-dessus. Cette valeur de "haze", mesurée en ppm est issue d'une méthode utilisant les propriétés des réflectivité optique de la surface à caractériser, et correspond à un "bruit de fond" optique diffusé par la surface, en raison de sa microrugosité. La valeur de "haze" est corrélée notamment à la rugosité et la défectivité d'une surface. Une valeur de "haze" H faible correspond à un bon état de surface.
La mesure de "haze" est effectuée de préférence à l'aide d'un instrument du type Surfscan SP2 (marque déposée), commercialisée par la société KLA TENCOR. On peut constater sur la figure 5 une diminution sensible de la valeur du "haze" moyen H, pour les substrats du lot B.
On a également effectué des mesures sur la variation de l'uniformité d'épaisseur de la couche de SiO2 enterrée avant et après le recuit long représenté sur la figure 3G. Les mesures ont été effectuées sur les lots de substrats A et B tels que définis précédemment et les résultats sont reportés sur la figure 6. La valeur de 0% de variation correspond à une uniformité d'épaisseur du SiO2 acceptable et courante, (équivalente à l'uniformité du substrat avant le recuit long), de l'ordre de 1 à 1,5 nm, pour une couche de SiO2 dont l'épaisseur initiale était voisine de 145 nm. Les résultats obtenus pour le lot B montrent que, contrairement au lot A, l'uniformité de l'épaisseur du SiO2 sur le produit après recuit est proche de la valeur de cette uniformité avant recuit. De plus, ces bons résultats sont reproductibles. On donnera ci-après un exemple de réalisation de l'invention et un contre-exemple. Exemple : Un substrat donneur en silicium, recouvert d'une couche de dioxyde de silicium de 50 nanomètres asubi une co-implantation successive d'hélium puis d'hydrogène selon les paramètres mentionnés ci-dessous. - hélium : dose = 1.1016 He+/cm2 ; énergie = 50 keV - hydrogène : dose = 1.1016 H+/cm2 ; énergie = 30 keV Après collage d'un substrat receveur en silicium sur ladite couche de SiO2, on a procédé au détachement et au transfert de la couche de SiO2 et d'une couche épaisse de silicium, d'une épaisseur d'environ 200 nanomètres. Cette étape de détachement a été réalisée par un recuit effectué à une 10 température d'environ 500 C. On a alors procédé à une oxydation sacrificielle de la couche épaisse de silicium, c'est à dire une oxydation suivie d'une désoxydation, de façon à obtenir au-dessus de la couche d'oxyde de silicium enterrée, une couche mince de silicium d'une épaisseur supérieure à 150 nanomètres. 15 Ensuite, on a procédé à un recuit thermique pendant une durée de 4 heures, à une température de 1200 C, sous une atmosphère gazeuse contenant exclusivement de l'hydrogène et de l'argon. La rugosité de la surface de la couche mince de silicium obtenue était d'une valeur de 2 à 3 angstrôms (À) RMS, pour un balayage par microscope AFM de 20 30 m x 30 m. Enfin on a réalisé une étape supplémentaire d'amincissement. L'épaisseur de la couche d'oxyde (SiO2) enterrée était voisine de 50 nm et elle est restée quasiment homogène sur toute sa surface. L'uniformité d'épaisseur du produit final mesurée était inférieure à 1,8 nm, pour une épaisseur 25 initiale de SiO2 de 50 nm, soit moins de 20% supérieure à l'uniformité d'épaisseur acceptable et courante évoquée dans l'introduction de la demande. Contre-exemple : Un substrat donneur en silicium, recouvert d'une couche de dioxyde de silicium de 50 nanomètres a subi une co-implantation successive d'hélium et 30 d'hydrogène selon les paramètres mentionnés ci-dessous. - hélium : dose = 1.1016 He+/cm2 ; énergie = 50 keV - hydrogène : dose = 1.1016 H+/cm2 ; énergie = 30 keV Après collage d'un substrat receveur en silicium sur ladite couche de SiO2, on a procédé au détachement et au transfert de la couche de SiO2 et d'une 35 couche épaisse de silicium, d'une épaisseur d'environ 200 nanomètres.
Cette étape de détachement a été réalisée par un recuit effectué à une température d'environ 500 C. Ensuite, on a procédé à une oxydation sacrificielle mais sur une épaisseur plus importante, de façon à obtenir une couche mince de silicium de 5 100 nm d'épaisseur. On a enfin effectué le même recuit thermique que dans l'exemple précédent. Cette fois on a pu observer que la couche d'oxyde de silicium (SiO2) enterrée n'était plus d'une épaisseur uniforme. Les variations d'épaisseur mesurées 10 (c'est-à-dire l'uniformité) atteignaient 2,2 nm, ce qui signifie qu'elles étaient de plus de 50% supérieures à l'uniformité d'épaisseur acceptable et courante précitée.

Claims (14)

REVENDICATIONS
1. Procédé de fabrication d'un substrat (6) du type "silicium sur isolant" (SOI), comprenant un substrat (3) en silicium, recouvert d'une couche de dioxyde de silicium (2), elle-même recouverte d'une couche de silicium (113), dite "ultramince" et dont l'épaisseur est inférieure ou égale à 150 nm, ce procédé comprenant les étapes suivantes : - la formation d'une zone fragilisée (10) à l'intérieur d'un substrat (1) en silicium, dit "source", cette zone fragilisée y délimitant une couche (11), dite "épaisse", dont l'épaisseur est supérieure à 150 nm, du reste (12) du substrat (1), - le collage de ce substrat source (1) • et d'un substrat (3) dit "receveur", une couche (2) d'oxyde de silicium (SiO2) étant intercalée entre les deux, - le détachement dudit reste (12) du substrat source (1), le long de la zone fragilisée (10), de façon à obtenir un substrat SOI semi-fini (5) comprenant ledit substrat receveur (3) en silicium, recouvert de ladite couche de dioxyde de silicium (2), elle-même recouverte de ladite couche épaisse (11), - la réalisation d'étapes de finition, et ce procédé étant caractérisé en ce que lesdites étapes de finition comprennent les étapes successives suivantes : a) l'amincissement de ladite couche épaisse de silicium (11), de façon à obtenir une couche de silicium (112), dite "mince", dont l'épaisseur est moindre que celle de ladite couche épaisse (1l) mais qui reste supérieure à 150 nm, b) le recuit long sous une atmosphère gazeuse comprenant de l'hydrogène et/ou de l'argon, dudit substrat SOI semi-fini (5') obtenu à l'issu de l'étape a), c) l'amincissement de ladite couche mince (112) de silicium, de façon à obtenir ladite couche de silicium ultramince (113) dont l'épaisseur est inférieure ou égale à 150 nm et ledit substrat fini (6) du type "silicium sur isolant" (SOI).
2. Procédé selon la revendication 1, caractérisé en ce que le recuit 30 long est effectué dans une gamme de températures supérieures ou égales à 950 C et inférieures ou égales à 1350 C.
3. Procédé selon la revendication 2, caractérisé en ce que le recuit long est effectué dans une gamme de températures supérieures ou égales à 1100 C et inférieures ou égales à 1250 C.
4. Procédé selon l'une des revendications précédentes, caractérisé en ce que le recuit long est effectué pendant une durée d'au moins 10 minutes.
5. Procédé selon l'une des revendications précédentes, caractérisé en ce que l'amincissement de ladite couche épaisse de silicium (11) est réalisée par une oxydation sacrificielle suivie d'une désoxydation.
6. Procédé selon l'une des revendications précédentes, caractérisé en 10 ce que l'amincissement de ladite couche mince de silicium (112) de l'étape c) est effectué par polissage mécano-chimique.
7. Procédé selon l'une des revendications précédentes, caractérisé en ce que l'amincissement de ladite couche mince de silicium (112) de l'étape c) est effectué par une oxydation sacrificielle, suivie d'une désoxydation. 15
8. Procédé selon la revendication 5 ou 7, caractérisé en ce que ladite oxydation sacrificielle est réalisée par voie sèche ou par voie humide, à une température comprise entre 700 C et 1100 C.
9. Procédé selon l'une des revendications précédentes, caractérisé en ce que la formation de ladite zone fragilisée (10) est effectuée par implantation 20 d'espèces atomiques ou ioniques dans ledit substrat source (1).
10. Procédé selon l'une des revendications précédentes, caractérisé en ce qu'il consiste à former la couche (2) d'oxyde de silicium (SiO2) par oxydation thermique du substrat donneur (1) et/ou du substrat receveur (3) et à coller les deux substrats l'un avec l'autre, de façon que ladite couche (2) d'oxyde de silicium (SiO2) 25 se trouve à l'interface.
11. Procédé selon l'une des revendications précédentes, caractérisé en ce que ladite couche de silicium ultramince (113) présente sur toute son étendue, une rugosité de surface inférieure à 3 angstrôms RMS, pour une surface de balayage de 30 um x 30 m. 30
12. Procédé selon l'une des revendications précédentes, caractérisé en ce que l'épaisseur de la couche d'oxyde de silicium SiO2 enterrée (2) est inférieure ou égale à 50 nanomètres.
13. Procédé selon l'une des revendications précédentes, caractérisé en ce que l'uniformité de l'épaisseur de la couche d'oxyde de silicium SiO2 enterrée (2) 35 est inférieure ou égale à 1,8 nm.
14. Procédé selon l'une des revendications précédentes, caractérisé en ce que la variation d'uniformité de l'épaisseur de la couche d'oxyde de silicium SiO2 enterrée (2) avant et après le recuit long de lissage est inférieure à 20%, de préférence inférieure à 10%.5
FR0700718A 2007-02-01 2007-02-01 "procede de fabrication d'un substrat du type silicium sur isolant" Active FR2912258B1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
FR0700718A FR2912258B1 (fr) 2007-02-01 2007-02-01 "procede de fabrication d'un substrat du type silicium sur isolant"
US11/848,964 US7666758B2 (en) 2007-02-01 2007-08-31 Process for fabricating a substrate of the silicon-on-insulator type with thin surface layer
PCT/IB2008/000132 WO2008093187A1 (fr) 2007-02-01 2008-01-16 Procédé de production d'un substrat du type silicium sur isolant
DE112008000226.6T DE112008000226B4 (de) 2007-02-01 2008-01-16 Verfahren zum Herstellen eines Substrats vom Typ Silizium auf Isolator (SOI)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0700718A FR2912258B1 (fr) 2007-02-01 2007-02-01 "procede de fabrication d'un substrat du type silicium sur isolant"

Publications (2)

Publication Number Publication Date
FR2912258A1 true FR2912258A1 (fr) 2008-08-08
FR2912258B1 FR2912258B1 (fr) 2009-05-08

Family

ID=38157863

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0700718A Active FR2912258B1 (fr) 2007-02-01 2007-02-01 "procede de fabrication d'un substrat du type silicium sur isolant"

Country Status (4)

Country Link
US (1) US7666758B2 (fr)
DE (1) DE112008000226B4 (fr)
FR (1) FR2912258B1 (fr)
WO (1) WO2008093187A1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3036200A1 (fr) * 2015-05-13 2016-11-18 Soitec Silicon On Insulator Methode de calibration pour equipements de traitement thermique
FR3103055A1 (fr) * 2019-11-08 2021-05-14 Soitec Procédé de finition d’une couche semi-conductrice monocristalline transférée sur un substrat receveur

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5490393B2 (ja) * 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5527956B2 (ja) * 2007-10-10 2014-06-25 株式会社半導体エネルギー研究所 半導体基板の製造方法
US7820527B2 (en) * 2008-02-20 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Cleave initiation using varying ion implant dose
FR2965396B1 (fr) * 2010-09-29 2013-02-22 S O I Tec Silicon On Insulator Tech Substrat démontable, procédés de fabrication et de démontage d'un tel substrat
JP6086031B2 (ja) * 2013-05-29 2017-03-01 信越半導体株式会社 貼り合わせウェーハの製造方法
US20210389183A1 (en) * 2018-11-09 2021-12-16 Yale University High-speed ultrathin silicon-on-insulator infrared bolometers and imagers

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0843344A1 (fr) * 1996-11-15 1998-05-20 Canon Kabushiki Kaisha Procédé de transfert d'une couche semiconductrice par l'utilisation de la technologie silicium sur isolant (SOI)
FR2797713A1 (fr) * 1999-08-20 2001-02-23 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
FR2827423A1 (fr) * 2001-07-16 2003-01-17 Soitec Silicon On Insulator Procede d'amelioration d'etat de surface
EP1662555A1 (fr) * 2003-09-05 2006-05-31 SUMCO Corporation Procede de production d'une plaquette soi
EP1688990A2 (fr) * 2005-02-04 2006-08-09 Sumco Corporation Méthode de production d'un substrat SOI
EP1688991A2 (fr) * 2005-02-04 2006-08-09 SUMCO Corporation Procédé de production d'une plaquette SOI

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
JP3943782B2 (ja) 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
US6884696B2 (en) * 2001-07-17 2005-04-26 Shin-Etsu Handotai Co., Ltd. Method for producing bonding wafer
US7052974B2 (en) * 2001-12-04 2006-05-30 Shin-Etsu Handotai Co., Ltd. Bonded wafer and method of producing bonded wafer
JP2004063730A (ja) 2002-07-29 2004-02-26 Shin Etsu Handotai Co Ltd Soiウェーハの製造方法
FR2858462B1 (fr) 2003-07-29 2005-12-09 Soitec Silicon On Insulator Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique
WO2005022610A1 (fr) * 2003-09-01 2005-03-10 Sumco Corporation Procede de fabrication de plaquette liee
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
CN101027768B (zh) * 2004-09-21 2010-11-03 S.O.I.Tec绝缘体上硅技术公司 根据避免气泡形成和限制粗糙度的条件来进行共注入步骤的薄层转移方法
FR2880988B1 (fr) * 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0843344A1 (fr) * 1996-11-15 1998-05-20 Canon Kabushiki Kaisha Procédé de transfert d'une couche semiconductrice par l'utilisation de la technologie silicium sur isolant (SOI)
FR2797713A1 (fr) * 1999-08-20 2001-02-23 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
FR2827423A1 (fr) * 2001-07-16 2003-01-17 Soitec Silicon On Insulator Procede d'amelioration d'etat de surface
EP1662555A1 (fr) * 2003-09-05 2006-05-31 SUMCO Corporation Procede de production d'une plaquette soi
EP1688990A2 (fr) * 2005-02-04 2006-08-09 Sumco Corporation Méthode de production d'un substrat SOI
EP1688991A2 (fr) * 2005-02-04 2006-08-09 SUMCO Corporation Procédé de production d'une plaquette SOI

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3036200A1 (fr) * 2015-05-13 2016-11-18 Soitec Silicon On Insulator Methode de calibration pour equipements de traitement thermique
FR3103055A1 (fr) * 2019-11-08 2021-05-14 Soitec Procédé de finition d’une couche semi-conductrice monocristalline transférée sur un substrat receveur

Also Published As

Publication number Publication date
DE112008000226B4 (de) 2024-02-01
DE112008000226T5 (de) 2010-01-21
WO2008093187A1 (fr) 2008-08-07
US20080188060A1 (en) 2008-08-07
FR2912258B1 (fr) 2009-05-08
US7666758B2 (en) 2010-02-23

Similar Documents

Publication Publication Date Title
EP1208593B1 (fr) Procede de traitement de substrats pour la micro-electronique
FR2911430A1 (fr) "procede de fabrication d'un substrat hybride"
FR2912258A1 (fr) "procede de fabrication d'un substrat du type silicium sur isolant"
FR2888663A1 (fr) Procede de diminution de la rugosite d'une couche epaisse d'isolant
FR2912259A1 (fr) Procede de fabrication d'un substrat du type "silicium sur isolant".
EP1879220A2 (fr) Procédé de collage hydrophobe direct de deux substrats utilisés en électronique, optique ou opto-électronique.
FR2899594A1 (fr) Procede d'assemblage de substrats avec traitements thermiques a basses temperatures
FR2816445A1 (fr) Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2923079A1 (fr) Substrats soi avec couche fine isolante enterree
WO2003005434A2 (fr) Procede de diminution de la rugosite de surface d'une tranche semicondutrice
FR2910702A1 (fr) Procede de fabrication d'un substrat mixte
FR2980916A1 (fr) Procede de fabrication d'une structure de type silicium sur isolant
FR2893446A1 (fr) TRAITEMENT DE COUCHE DE SiGe POUR GRAVURE SELECTIVE
FR2941324A1 (fr) Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
EP2822028B1 (fr) Procédé d'activation électrique d'espèces dopantes dans un film de GaN
EP2259302A1 (fr) Procédé d'obtention d'une couche mince de qualité accrue par co-implantation et recuit thermique.
WO2003009366A1 (fr) Procede d'amelioration de l'etat de surface d'une plaquette semiconductrice
FR3094573A1 (fr) Procede de preparation d’une couche mince de materiau ferroelectrique
EP2256798A1 (fr) Traitement thermique de stabilisation d'interface de collage
FR2931013A1 (fr) Procede de production de tranches collees.
WO2005013318A2 (fr) Procede d’obtention d’une couche mince de qualite accrue par co-implantation et recuit thermique
FR2991099A1 (fr) Procede de traitement d'une structure semi-conducteur sur isolant en vue d'uniformiser l'epaisseur de la couche semi-conductrice
FR2987935A1 (fr) Procede d'amincissement de la couche active de silicium d'un substrat du type "silicium sur isolant" (soi).
FR2987682A1 (fr) Procede de test d'une structure semi-conducteur sur isolant et application dudit test pour la fabrication d'une telle structure
FR3029352A1 (fr) Procede d'assemblage de deux substrats

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20120423

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

PLFP Fee payment

Year of fee payment: 16

PLFP Fee payment

Year of fee payment: 17

PLFP Fee payment

Year of fee payment: 18