FR2910702A1 - Procede de fabrication d'un substrat mixte - Google Patents
Procede de fabrication d'un substrat mixte Download PDFInfo
- Publication number
- FR2910702A1 FR2910702A1 FR0655950A FR0655950A FR2910702A1 FR 2910702 A1 FR2910702 A1 FR 2910702A1 FR 0655950 A FR0655950 A FR 0655950A FR 0655950 A FR0655950 A FR 0655950A FR 2910702 A1 FR2910702 A1 FR 2910702A1
- Authority
- FR
- France
- Prior art keywords
- layer
- substrate
- silicon
- thinned
- cavities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 141
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000012212 insulator Substances 0.000 claims abstract description 38
- 239000000463 material Substances 0.000 claims abstract description 34
- 238000005498 polishing Methods 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 238000010438 heat treatment Methods 0.000 claims abstract description 23
- 239000011810 insulating material Substances 0.000 claims abstract description 19
- 238000009413 insulation Methods 0.000 claims abstract description 16
- 230000008021 deposition Effects 0.000 claims abstract description 11
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 201
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 41
- 229910052710 silicon Inorganic materials 0.000 claims description 41
- 239000010703 silicon Substances 0.000 claims description 41
- 238000011282 treatment Methods 0.000 claims description 29
- 239000001301 oxygen Substances 0.000 claims description 27
- 229910052760 oxygen Inorganic materials 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 25
- 238000009792 diffusion process Methods 0.000 claims description 23
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- 239000000126 substance Substances 0.000 claims description 19
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 17
- 238000000137 annealing Methods 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 11
- 230000007423 decrease Effects 0.000 claims description 7
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 6
- 230000010070 molecular adhesion Effects 0.000 claims description 6
- 230000003313 weakening effect Effects 0.000 claims description 5
- 238000009499 grossing Methods 0.000 claims description 4
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- 238000001459 lithography Methods 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims description 2
- 238000010408 sweeping Methods 0.000 claims 1
- 238000007669 thermal treatment Methods 0.000 claims 1
- 239000010409 thin film Substances 0.000 claims 1
- 238000012546 transfer Methods 0.000 abstract description 4
- 238000004090 dissolution Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- -1 oxygen ions Chemical class 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910017214 AsGa Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007730 finishing process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- XUIMIQQOPSSXEZ-AKLPVKDBSA-N silicon-31 atom Chemical compound [31Si] XUIMIQQOPSSXEZ-AKLPVKDBSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
L'invention concerne un procédé de fabrication d'un substrat mixte qui comprend les étapes suivantes :- la formation ou le dépôt d'une couche d'isolant (2), sur un substrat support (1) en matériau semi-conducteur, dont la face avant (11) comporte des cavités débouchantes (13), de façon à remplir lesdites cavités, de matériau isolant (21), et à former au dessus une couche supérieure d'isolant,- le polissage d'au moins une partie de ladite couche supérieure d'isolant jusqu'à obtenir une couche d'isolant amincie (22') d'une épaisseur prédéterminée et parfaitement plane,- le report d'une couche active (31), issue d'un substrat source (3) en matériau semi-conducteur, sur ladite couche d'isolant (22') amincie,- un traitement thermique dans une atmosphère inerte et/ou réductrice.les épaisseurs de la couche active (31) et de la couche d'isolant amincie (22'), la température et la durée du traitement thermique étant choisies, de façon à inciter une partie des atomes constituant ladite couche d'isolant amincie à diffuser à travers la couche active (31) pour supprimer au moins une partie de ladite couche d'isolant amincie (22') et ne conserver du matériau isolant (21) que dans les cavités du substrat support (1).
Description
L'invention concerne un procédé de réalisation d'un substrat mixte,
c'est-à-dire un substrat qui comprend des portions de couches en matériaux isolants, enterrées au sein d'un substrat en matériau semi-conducteur. Un tel substrat peut être utilisé pour réaliser à la fois des composants 5 microélectroniques avec une couche d'isolant enterrée et des composants sans couche d'isolant enterrée. Les substrats mixtes présentent aujourd'hui un intérêt croissant. L'alternance de zones massives (ou "bulk" en anglais) et de zones isolantes, au sein d'un même substrat, permet la réalisation de différents 10 composants, sur une seule et même plaque de substrat, comme par exemple : - sur les zones massives : des composants présentant une connexion électrique entre les faces avant et arrière du substrat, par exemple des composants dits "verticaux", - et sur les zones de type "SeOI" (d'après la terminologie anglaise 15 de "Semi-conductor On Insulator" qui signifie "semi-conducteur sur isolant) ou encore de type "SOI" (d'après la terminologie anglaise de "Silicon On Insulator" qui signifie "silicium sur isolant"), des composants totalement isolés les uns des autres et isolés de leur substrat, par exemple des composants de type "MOS" ou des systèmes du type "MEMS" ou "MOEMS". 20 L'acronyme "MOS" correspond à la terminologie anglaise de "Meta/ Oxyde Semiconductor" qui signifie "métal-oxyde-semiconducteur". Les aconymes "MEMS" et "MOEMS" correspondent respectivement à la terminologie anglaise de "Micro Electro Mechanical Systems" qui signifie "Systèmes mécaniques microélectriques" et "Micro-Opto-Electro-Mechanical Systems" qui signifie 25 "Systèmes mécaniques micro-opto électriques". De nombreuses techniques de fabrication de composés mixtes existent déjà. On peut citer en particulier, la technique mettant en oeuvre le procédé connu sous le nom de SIMOX. Ce procédé consiste à réaliser une implantation 30 d'oxygène au-dessous de la surface d'un substrat en silicium, puis à recuire ce substrat à haute température, pour convertir la région implantée en oxygène, en dioxyde de silicium (SiO2). 2910702 2 Une application de ce procédé SIMOX à la réalisation de substrats mixtes est décrite par exemple dans le document US-6,846,727. Ce procédé consiste à utiliser un masque pour implanter les ions oxygène dans le substrat de façon localisée et y créer ensuite des couches d'oxyde de silicium (SiO2) isolées, par un traitement thermique approprié. Toutefois, l'état de surface du substrat mixte obtenu est médiocre et non uniforme, du fait de l'augmentation du volume du SiO2 au sein du substrat en silicium. De plus, on observe également une forte quantité de défauts dans les régions de transition entre les zones massives et les zones de type SOI.
On connaît également d'après le document FR-2 847 077, un procédé de fabrication d'un substrat mixte, qui utilise le collage moléculaire pour mettre en contact un premier substrat comprenant des zones isolantes, avec un second substrat dont sera issue la couche transférée. Pour que ce type de collage soit de très bonne qualité, il est nécessaire que les états de surface des substrats à coller soient parfaits, c'est-à-dire sans le moindre défaut. En effet, idéalement, l'interface de collage ne doit induire aucune perturbation dans les futurs composants qui utiliseront ses jonctions. Il faut donc préparer soigneusement les surfaces avant le collage, en utilisant, par exemple, des traitements chimiques, thermiques, par plasma et/ou par polissage mécano- chimique. Le polissage est une étape critique. Or, du fait de l'existence dans le substrat support, de zones mixtes, c'est-à-dire de zones massives en silicium et de zones isolantes en oxyde de silicium, les matériaux de natures différentes ne sont pas polis à la même vitesse. Il est donc difficile d'obtenir une bonne rugosité de surface de ces deux matériaux, sur un même substrat. En pratique, après le polissage, on observe à la surface du substrat support, une différence de niveau ou dénivellation entre les deux types de matériaux. Cette dénivellation, appelée également "dishing" en anglais, lorsqu'il s'agit d'une dénivellation négative, peut atteindre des dizaines de nanomètres, en fonction de la dimension des zones d'oxyde de silicium et/ou des zones de silicium. Cette dénivellation négative s'observe principalement au niveau de la zone de silicium, ce matériau se polissant plus rapidement que l'oxyde. Du fait de ces irrégularités de surface, le collage moléculaire est imparfait et ne permet pas l'obtention d'une interface de collage de bonne qualité qui serait nécessaire ultérieurement pour obtenir des composants de bonne qualité. Les rendements sont donc très mauvais.
2910702 3 Pour améliorer la planéité de la surface d'un substrat mixte, en vue de son collage, et s'affranchir des problèmes de dénivellation, le document US-5,691,231 propose le dépôt d'une couche de silicium polycristallin et son polissage sur le substrat, après la formation et le polissage de l'oxyde.
5 Toutefois, les propriétés électriques d'une interface de collage entre une couche de silicium polycristallin et une couche de silicium monocristallin ne sont pas suffisantes pour la fabrication de futurs composants. De plus, la présence d'une couche de silicium polycristallin au sein d'un substrat demande le développement ou au moins l'adaptation des technologies usuelles de fabrication de 10 composants. En effet, celles-ci ont été mises au point pour des substrats comprenant une couche de silicium monocristallin reportée sur une couche isolante. Or, une préparation particulière du silicium polycristallin est nécessaire en vue d'un collage direct, tant en ce qui concerne son dépôt que sa planarisation, et ce qui augmente le nombre d'étapes du procédé de fabrication et également son coût. Enfin, les 15 inhomogénéités des différents polissages effectués, à savoir le premier polissage des zones mixtes et le second polissage du silicium polycristallin se cumulent, ce qui aboutit à faire varier de façon importante l'épaisseur totale de silicium reportée (silicium mono cristallin et silicium polycristallin). On connaît enfin d'après le document WO-2004/059711, un procédé 20 qui consiste à coller par adhésion moléculaire deux substrats l'un contre l'autre, l'un de ces substrats présentant des zones de couches isolantes. Afin d'obtenir une interface de collage de bonne qualité, on crée des pièges à impuretés dans l'un de ces substrats. Ces pièges sont les zones isolantes elles-mêmes et ils sont disposés de telle sorte qu'une faible distance existe entre 25 deux zones isolantes successives. Ces zones isolantes vont piéger et absorber les impuretés qui apparaissent essentiellement lors du traitement thermique appliqué pour renforcer l'interface de collage. Ce type de substrat mixte présente toutefois l'inconvénient que l'écart entre deux zones de couches isolantes doit être extrêmement faible pour que ces 30 zones jouent leur rôle de piégeage des impuretés. Un tel procédé ne permet donc pas l'obtention de substrats mixtes avec des zones massives relativement importantes. D'une façon générale, il est connu que les couches d'oxyde présentes dans les substrats de type SOI permettent d'absorber les impuretés. Celles-ci sont 35 par exemple des précipités d'oxyde natif et/ou des molécules de gaz enfermées lors de la mise en contact des deux substrats, ou qui sont présentes au sein même de ces 2910702 4 substrats. Ces couches d'oxyde permettent ainsi indirectement d'avoir une bonne interface de collage, sans défauts de collage, particulièrement dans le cas d'un collage direct. Cependant, il n'existe pas aujourd'hui de procédé permettant de 5 réaliser des substrats mixtes, par collage moléculaire, avec des interfaces de bonne qualité malgré l'absence de couches isolantes sur certaines parties du substrat support. La présente invention se propose de résoudre ces difficultés et de combler les lacunes précitées.
10 A cet effet, l'invention concerne un procédé de fabrication d'un substrat mixte comprenant des portions de couches en matériau isolant, enterrées au sein d'un substrat en matériau semi-conducteur. Conformément à l'invention, ce procédé comprend les étapes suivantes : 15 a) la réalisation, au moins une fois, d'un cycle consistant à : - former ou déposer une couche d'isolant, sur un substrat support en matériau semi-conducteur, dont l'une des faces, dite "avant", comporte des cavités débouchantes, de façon à remplir lesdites cavités, de matériau isolant et à former au dessus une couche d'isolant, dite "couche supérieure" qui s'étend sur la totalité de la 20 face avant du substrat support, puis -polir par polissage mécano-chimique au moins une partie de ladite couche supérieure d'isolant, le polissage effectué lors du dernier cycle consistant à obtenir une couche supérieure d'isolant amincie d'une épaisseur prédéterminée, et parfaitement plane, 25 b) le collage par adhésion moléculaire d'un substrat source en matériau semi-conducteur, sur ladite couche d'isolant amincie, c) le retrait d'une partie, dite "reste" dudit substrat source, de façon à obtenir, sur ladite couche d'isolant amincie, une couche mince dite "active" d'une épaisseur prédéterminée, 30 d) le traitement thermique de l'empilement de couches obtenu précédemment, dans une atmosphère inerte et/ou réductrice, à une température et pendant une durée prédéterminées, les épaisseurs de la couche mince active et de la couche supérieure d'isolant amincie, ainsi que la température et la durée du traitement thermique étant choisies, de façon à inciter une partie des atomes 35 constituant ladite couche supérieure d'isolant amincie à diffuser à travers la couche mince active de matériau semi-conducteur, plutôt qu'à travers le substrat support, et 2910702 5 à diminuer ainsi l'épaisseur de la dite couche supérieure d'isolant amincie ou à la supprimer complètement, tout en conservant le matériau isolant dans les cavités du substrat support pour obtenir ainsi ledit substrat mixte. Selon d'autres caractéristiques avantageuses et non limitatives de 5 l'invention, prises seules ou en combinaison : - les cavités présentes sur la face avant du substrat support sont formées par lithographie ; - le substrat support est constitué ou est recouvert d'une couche de matériau dont la rugosité est supérieure ou égale à 0,5 nm RMS pour une largeur de 10 balayage de 2 m x 2 m, et en ce que les cavités présentes sur la face avant dudit substrat support sont dues à cette rugosité ; - ledit substrat support est constitué ou recouvert d'une couche superficielle en diamant ou en nitrure d'aluminium (A1N) ; - on effectue un premier cycle de formation ou de dépôt d'une 15 première couche d'isolant, on polit cette première couche d'isolant jusqu'à ne conserver du matériau isolant qu'à l'intérieur des cavités débouchantes, le substrat support présentant éventuellement des dénivellations négatives sur sa face avant autour des cavités, puis l'on effectue un second cycle de dépôt d'une seconde couche d'isolant sur ledit substrat support, de façon à remplir lesdites dénivellations 20 négatives avec ce dit second isolant et à former au dessus une couche supérieure d'isolant, et l'on polit cette seconde couche supérieure d'isolant, jusqu'à ne conserver que ladite épaisseur prédéterminée de ladite couche supérieure d'isolant ; - le premier et le second isolants sont de nature chimique identique ; - le premier et le second isolants sont de nature chimique différente ; 25 - on procède au retrait du reste du substrat source par amincissement mécanique et/ou chimique ; - avant l'étape de collage par adhésion moléculaire, on forme une zone de fragilisation à l'intérieur du substrat source, cette zone délimitant ledit reste et ladite couche mince active ; 30 - ladite zone de fragilisation est formée par implantation d'espèces atomiques ; - ladite zone de fragilisation est formée d'une couche poreuse ; - le détachement du reste est effectué par application de contraintes mécaniques, chimiques et/ou thermiques ; 2910702 6 - le procédé comprend une étape supplémentaire de finition, effectuée après le traitement thermique de diffusion et visant à diminuer la rugosité de la couche mince active ; le traitement de finition est choisi parmi au moins un des 5 traitements suivants : amincissement, polissage mécano-chimique, recuit de lissage, recuit par traitement thermique rapide de type RTA ; - le matériau semi-conducteur des substrats support et source est du silicium et l'isolant est de l'oxyde de silicium (SiO2) ; - le traitement de diffusion permet de faire diffuser l'oxygène de la 10 couche d'oxyde de silicium (SiO2) à travers la couche mince active de silicium et ce traitement est effectué à une température comprise entre 1100 C et 1250 C, de préférence voisine de 1200 C et pendant une durée inférieure à 5 heures ; -l'épaisseur de la couche mince active de silicium est comprise entre 5 nm et 500 nm, l'épaisseur de la couche supérieure d'isolant amincie est inférieure 15 à 50 nm, la température du traitement de diffusion est d'environ 1200 C, ce traitement étant appliqué pendant une durée comprise entre 5 minutes et 5 heures ; - le traitement de diffusion permet de faire diffuser l'oxygène de la couche d'oxyde de silicium (SiO2) à travers la couche mince active de silicium et en ce que l'épaisseur de la couche mince active de silicium ainsi que la durée et la 20 température du traitement de diffusion sont choisies de façon à avoir un taux moyen de diminution de l'épaisseur de la couche d'oxyde de silicium SiO2 d'au moins environ 0,05 nm par minute. D'autres caractéristiques et avantages de l'invention apparaîtront de la description qui va maintenant en être faite, en référence aux dessins annexés, qui en 25 représentent, à titre indicatif mais non limitatif, plusieurs modes de réalisation possibles. Sur ces dessins : - les figures lA à 1G sont des schémas représentant les étapes successives d'un premier mode de réalisation du procédé conforme à l'invention, 30 - les figures 2A à 2G sont des schémas représentant les étapes successives d'une variante de réalisation du procédé de la figure 1, et - les figures 3A à 3I sont des schémas représentant les étapes successives d'un second mode de réalisation du procédé conforme à l'invention. Le premier mode de réalisation va maintenant être décrit plus en 35 détails.
2910702 7 En se reportant à la figure lA, on peut voir un substrat support 1, en matériau semi-conducteur, dont l'une des faces 11, dite "avant", comporte des cavités débouchantes 13. La face opposée, dite "arrière", de ce substrat porte la référence numérique 12. Le substrat 1 peut être monocouche ou multicouche.
5 Les cavités 13 ont été formées, par exemple, par lithographie, c'est-à-dire une technique qui consiste à graver de manière sélective certaines parties du substrat source, à travers un masque. Lors de cette étape, une résine photosensible est étalée sur la face avant 11 du substrat 1. Cette résine est ensuite insolée à travers un masque. Le 10 rayonnement ultraviolet modifie localement les propriétés de la résine. En fonction des propriétés de la résine qui peut être positive ou négative, on peut dissoudre les zones insolées ou au contraire non insolées, par traitement de la résine à l'aide d'une solution chimique. Ensuite, il est possible d'effectuer une gravure chimique et/ou sèche 15 (gravure assistée par plasma) pour graver le silicium aux endroits où il n'est pas protégé par la résine résiduelle. Dans certaines conditions de gravure, en particulier pour graver des cavités 13 profondes, il est envisageable d'utiliser en plus, un masque réalisé dans un matériau tel que du nitrure de silicium, par exemple.
20 La gravure des cavités 13 peut être réalisée dans une solution chimique de TMAH (Tetra Methyl Ammonium Hydroxyde). La vitesse de gravure du matériau varie en fonction de son orientation cristalline. A titre d'exemple, une vitesse de gravure comprise entre 0,4 et 0,5 m/min peut être obtenue pour du silicium d'orientation cristalline <1,0,0>.
25 D'autres types de gravure, telle que la gravure sèche de type RIE (en anglais "Reactive Ion Etching" qui signifie "gravure ionique réactive") sont également envisageables. Après la gravure des cavités 13, le substrat 1 est nettoyé dans un solvant, afin d'éliminer tous les résidus de la résine. La profondeur des cavités sera 30 choisie en fonction des applications visées pour le substrat final et elle peut varier de quelques nanomètres à quelques micromètres. L'étape suivante, illustrée sur la figure 1B, consiste à former ou à déposer une couche d'isolant 2 sur ladite face avant 11, de manière à, d'une part, remplir les cavités 13 avec du matériau isolant, et d'autre part, former au-dessus de 35 ces cavités et de la face avant 1l, une couche de matériau isolant 22, dite "couche supérieure". Cette couche supérieure d'isolant 22 s'étend sur la totalité de la face 2910702 8 avant 11 du substrat support. La couche d'isolant se trouvant dans les cavités est référencée 21. Le matériau semi-conducteur constituant le substrat source 1 est de préférence du silicium. Dans ce cas, la couche d'isolant 2 est de préférence une 5 couche d'oxyde, par exemple d'oxyde de silicium (SiO2), mais peut également être une couche de nitrure, par exemple de nitrure de silicium (Si3N4). Dans le cas d'un oxyde de type SiO2, celui-ci peut être obtenu par un traitement thermique du substrat en silicium, à une température d'au moins 900 C. On parle alors d'oxyde "thermique". Il peut également être obtenu par des 10 techniques de dépôt LPCVD utilisant par exemple du TEOS (Tetra Ethyl Ortho Silicate) comme précurseur. Le matériau constituant le substrat source 1 peut également être choisi par exemple parmi : le germanium (Ge), le silicium germanium (SiGe), l'arséniure de gallium (AsGa), le phosphure d'indium (InP), l'antimoniure d'indium 15 (InSb) ou le nitrure de gallium (GaN). On notera toutefois que si l'un des matériaux de la liste précitée est choisi, la couche d'isolant 2 est alors obligatoirement déposée et constituée d'un oxyde. Lorsque la couche d'isolant 2 est formée par des techniques de dépôt, on peut utiliser par exemple le dépôt chimique en phase vapeur connu sous 20 l'acronyme CVD (en anglais "Chemical Vapor Deposition"), ou le dépôt chimique en phase vapeur sous faible pression connu sous l'acronyme LPCVD (en anglais "Low Pressure Chemical Vapor Deposition"). Ces dépôts se font habituellement dans une gamme de température comprise entre 300 et 900 C. Il est également envisageable suivant l'application 25 visée d'effectuer le dépôt à basse température, c'est-à-dire de 120 C à 300 C. L'isolant 2 peut être déposé sur toute la surface du substrat support 1, en une seule fois ou au contraire en deux étapes. Dans ce dernier cas, on dépose d'abord l'isolant localement, au fond des cavités 13, selon une technique connue de l'homme du métier sous l'acronyme "LOCOS", puis ensuite seulement on forme la 30 couche supérieure 22. La technique de dépôt connue sous l'acronyme "LOCOS", d'après la terminologie anglaise de Local Oxidation of Silicon signifie "oxydation locale du silicium". La figure 1C représente une étape de polissage mécano-chimique, connue sous l'appellation de polissage CMP (en anglais "Chemical-Mecanical 35 Polishing") appliquée à la couche supérieure d'isolant 22. Une fois cette couche polie, sa surface est parfaitement plane et peu rugueuse et elle présente une 2910702 9 épaisseur réduite. Elle porte alors la référence numérique 22'. Cette couche supérieure d'isolant amincie 22' s'étend sur la totalité de la face avant 11 du substrat source 1, y compris en regard des cavités 13 remplies de matériau isolant 21. L'épaisseur de la couche supérieure d'isolant amincie 22' est 5 déterminée en fonction de paramètres qui seront décrits ultérieurement. A titre d'exemple, pour la fabrication de composants de puissance, on créera par exemple des cavités 13 de 0,5 à 1 m de profondeur, remplies d'isolant et l'épaisseur de la couche d'isolant déposée 22 sera supérieure à au moins deux fois la profondeur de la cavité 13, soit une épaisseur d'au moins 1 m à 2 m.
10 Après le dépôt, la couche d'isolant n'est pas homogène et suit le relief des cavités 13, comme représenté sur la figure lB. Après polissage, elle est ramenée à une épaisseur d'environ 20 à 50 nanomètres (voir la référence 22' en figure 1C). L'étape suivante, illustrée sur la figure 1D, consiste à coller, par adhésion moléculaire, un substrat source 3 en matériau semi-conducteur, sur la 15 couche d'isolant amincie 22'. Une préparation d'au moins l'une des surfaces à coller peut être envisagée, par exemple par nettoyage, brossage ou traitement plasma, afin d'obtenir un bonne qualité de surface et une bonne énergie de collage. Ce substrat source 3 est par exemple en silicium, celui-ci pouvant être dopé de différentes façons et/ou présenter différentes orientations cristallines.
20 Le substrat source 3 peut également être en germanium (Ge), en silicium germanium (SiGe), en arséniure de gallium (AsGa), en phosphure d'indium (InP), en antimoniure d'indium (InSb) ou en nitrure de gallium (GaN), le choix du substrat source étant lié à l'application finale. Selon une première variante de réalisation illustrée sur la figure 1D, 25 le substrat source 3 subit une étape d'implantation d'espèces atomiques avant d'être collé sur la couche 22'. De préférence, avant d'effectuer cette implantation, une couche d'oxyde est formée thermiquement ou par dépôt en surface du substrat source 3. Elle a pour but de protéger la surface du matériau semi-conducteur lors de 30 l'implantation. L'épaisseur de cette couche peut varier de quelques nanomètres à quelques centaines de nanomètres. Le substrat source 3 est ensuite implanté. L'implantation a pour effet de former une zone de fragilisation 30, qui délimite une couche mince 31, dite "active", d'une épaisseur prédéterminée et le reste 32 du substrat.
2910702 Io Les conditions d'implantation varient en fonction de l'épaisseur de la couche active 31 que l'on souhaite transférer. On peut se reporter à ce sujet à la littérature concernant le procédé Smart Cut TM Les doses d'implantation varient de quelques 1016 à quelques 5 1017 ions H+/cm2 et l'énergie d'implantation varie de 30 keV à 200 keV, également en fonction de l'épaisseur de la couche à obtenir. Il est également envisageable d'effectuer une co-implantation avec par exemple des ions hydrogène et hélium. Après l'implantation, l'oxyde de protection est éliminé, par exemple avec une solution d'acide fluorhydrique (HF).
10 On notera qu'il serait également envisageable d'implanter les ions à travers une fine couche d'oxyde de protection, par exemple un oxyde thermique de quelques nanomètres d'épaisseur, que l'on conserverait même au moment du collage. Il est alors toutefois important que la somme des épaisseurs de cet oxyde de protection et de l'isolant aminci 22' ne dépasse pas 50 nanomètres, si l'on souhaite 15 pouvoir dissoudre la totalité de cette couche d'isolant, comme cela sera décrit ultérieurement. Comme représenté sur la figure 1 E, on effectue ensuite un traitement de détachement du reste 32. Ce détachement peut être effectué par l'application de contraintes mécaniques, thermiques et/ou chimiques, selon des techniques connues 20 de l'homme du métier. A titre d'exemple, pour du silicium, on peut réaliser un traitement thermique de détachement à une température de 500 C pendant deux heures. Néanmoins, en fonction de l'application envisagée pour le substrat final et de l'épaisseur souhaitée pour la couche active 31, il est possible de modifier la durée et 25 la température de ce traitement thermique. Il est également possible d'effectuer un traitement à plus basse température pendant plus longtemps. Ce traitement thermique a également pour effet de renforcer le collage au niveau de l'interface de collage 4 entre la couche active 31 et la couche d'isolant amincie 22'.
30 Le report de la couche 31 pourrait également être effectué d'autres façons. Bien que cela n'ait pas été représenté sur les figures, il serait également envisageable de former la zone de fragilisation 30 par un procédé de type ELTRAN, consistant à former une couche poreuse de plus faible résistance à 35 l'intérieur du substrat source 3.
2910702 11 Dans ce cas, le détachement du reste 32 est également effectué par des traitements thermiques, mécaniques et/ou chimiques. Enfin, il est également possible de retirer le reste 32 par un procédé d'amincissement, tel qu'un procédé de type "BESOI", d'après la terminologie 5 anglaise de "Bonded and Etched Back Silicon On Insulator". On effectue ensuite un traitement de dissolution par diffusion, qui vise à faire disparaître au moins une partie de la couche d'isolant amincie 22', voir figure 1F. Pour ce faire, on soumet l'empilement de couches obtenu 10 précédemment à la figure 1E, à un traitement thermique dans une atmosphère inerte et/ou réductrice, par exemple sous argon ou sous hydrogène ou sous un mélange de ces deux gaz. Ce traitement thermique est effectué dans une gamme de température et pendant une durée prédéterminées et choisies, tout comme l'épaisseur de la 15 couche active 31 et de la couche d'isolant amincie 22', de façon à inciter une partie des atomes constituant ladite couche supérieure d'isolant amincie 22', à diffuser à travers la couche mince active 31, plutôt qu'à travers le substrat support 1, jusqu'à supprimer au moins une partie de ladite couche 22', tout en conservant le matériau isolant 21 dans les cavités 13 du substrat support 1. On obtient ainsi le substrat 20 mixte référencé 5 (voir figure 1F). De préférence, le matériau constitutif du substrat support 1 et le matériau isolant de la couche 22' seront choisis de façon qu'après diffusion d'une partie des atomes constituant la couche 22', celle-ci se transforme en un matériau de même nature que celui du substrat 1.
25 A titre d'exemple, si le substrat support 1 est du silicium et la couche d'isolant 22', du SiO2, après diffusion de l'oxygène, la couche 22' de SiO2 disparaît en tant que telle et il reste à la place du silicium qui se confond avec le substrat support 1. Dans le cas où l'isolant 2 est une couche de nitrure de silicium, le 30 traitement thermique de dissolution a pour effet d'entraîner l'azote, au travers de la couche active de silicium 31. La durée et la température du traitement thermique de dissolution sont choisies en fonction de l'épaisseur des couches à dissoudre et à traverser. Il faut préciser que le recuit de dissolution, qui permet la diffusion 35 puis l'évaporation à travers la couche active, d'une partie des atomes de la couche d'isolant, est accéléré en fonction de : 2910702 12 - l'atmosphère existante près de la surface du substrat, celle-ci étant préférentiellement inerte et/ou réductrice, - de l'épaisseur de la couche active semi-conductrice 31, et -de l'épaisseur de la couche d'isolant amincie 22'.
5 De préférence, afin d'accélérer la dissolution, la couche 31 doit être suffisamment fine, de l'ordre de 5 à 500 nanomètres, et la couche d'isolant amincie 22' doit être inférieure à 50 nm pour pouvoir être dissoute en totalité. Des expériences permettant d'expliquer le phénomène de diffusion ont été menées dans le cas particulier où la couche mince active 31 était du silicium 10 et la couche d'isolant amincie 22' du dioxyde de silicium (SiO2). Elles sont décrites ci-après. Pour illustrer la diminution de l'épaisseur de l'oxyde 22' due à la diffusion de l'oxygène, on a représenté sur la figure lE, un axe x qui s'étend perpendiculairement au plan des couches du substrat, dont l'origine 0 est au centre 15 de la couche d'oxyde 22' et dont les valeurs positives sont dirigées vers lacouche active 31 et les valeurs négatives vers le substrat support 1. Le substrat de la figure 1E présente deux domaines de diffusion, à savoir au travers de la couche active 31 et au travers du substrat support 1, ces deux domaines étant séparés par la couche d'oxyde 22' dont l'épaisseur est d0 .
20 On prend comme hypothèse que la diffusion de l'oxygène s'effectue selon une dimension ; l'équation de diffusion est alors : aC(x, t) a 2 C(x, t) _ at D(T) axe 25 dans laquelle C(x,t) est la concentration en oxygène à un instant t et en point x, et D(T) est le coefficient de diffusion de l'oxygène dans le matériau semi-conducteur (unité : cm2/s). La vitesse de dissolution de l'oxyde correspond à la différence entre le flux d'oxygène passant à travers la couche active 31 et le flux d'oxygène passant à 30 travers le substrat support 1, au niveau des interfaces avec l'oxydes 22'. Si la couche active 31 est suffisamment mince, une partie de l'oxygène de la couche de SiO2 22' diffuse au travers et s'évapore dans l'atmosphère au niveau de sa surface. Cette diffusion est accélérée par le fait que l'atmosphère dans 35 laquelle a lieu la réaction est inerte, ou plus exactement non-oxydante.
2910702 13 En particulier, la réaction suivante survient à la surface de la couche active de silicium 31, si l'atmosphère inerte contient de l'hydrogène. SiO2 +H2-*H2O+SiOT Comme l'épaisseur du substrat support 1 est très importante, 5 l'oxygène présent dans la couche d'oxyde 22' ne peut pas atteindre sa surface libre, à savoir la face arrière 12. Cependant une certaine quantité d'oxygène peut être présente à l'intérieur du substrat donneur 1 et cet oxygène va diffuser en direction de la couche d'oxyde 22'. Il existe donc une compétition entre la diffusion au travers de la couche 10 active 31 et celle résultant du déplacement de l'oxygène du substrat donneur 1 en direction de la couche 22'. Toutefois, la demanderesse a constaté que si la couche active 31 est suffisamment mince et si l'atmosphère dans laquelle a lieu le traitement thermique est inerte et/ou réductrice, même si temporairement l'épaisseur de la couche d'oxyde 15 22' augmente légèrement du fait de l'apport d'oxygène provenant du substrat 1, typiquement après quelques secondes de traitement, la dissolution de l'oxygène présent dans la couche d'oxyde 22' commence, de sorte que l'épaisseur de cette couche diminue. Après un certain temps, et si l'épaisseur de la couche active 31 est 20 faible, on peut considérer que la diffusion de l'oxygène provenant du substrat support 1 est négligeable. Dans ces conditions le flux d'oxygène stabilisé F est tel que : F = D(T)*C0(T)/dse dse étant l'épaisseur de la couche active 31 et C0(T) la solubilité de 25 l'oxygène à l'équilibre, dans le silicium, à la température de recuit. La durée de dissolution de l'oxyde qui permet de faire décroître la couche d'oxyde 22' d'une épaisseur d0 , d'une valeur prédéterminée Ad0 est de : durée= dse Adox *N D(T) * C(T) formule dans laquelle N est la concentration en atome d'oxygène dans l'oxyde et C(T) est le coefficient de solubilité de l'oxygène dans le silicium en fonction de la température.
30 2910702 14 A titre d'exemple, la couche active 31 étant du silicium monocristallin, alors N = 4,22.1022 et si dse = 100 nanomètres et Ad X = 2 nanomètres, alors la durée est de 1,86.10-12 * exp(4,04eV/kT) ; k représentant la constante de Boltzmann et T la température en Kelvin.
5 La demanderesse a démontrée que le paramètre principal affectant la durée de dissolution est la température de recuit et l'épaisseur de la couche active 31 et que par ailleurs le résultat ne dépend pas de la concentration en oxygène dans le substrat support 1. D'une manière générale, la température et la durée du traitement 10 thermique, ainsi que l'épaisseur des couches d'oxyde 22' et active 31 seront choisies pour inciter l'oxygène présent dans le SiO2 à diffuser à travers la couche active 31 plutôt qu'à travers le substrat support 1 et ce traitement sera poursuivi jusqu'à disparition complète et/ou partielle de la couche de SiO2 amincie 22'. Il peut être intéressant dans certaines applications de ne dissoudre que partiellement la couche 15 de SiO2 22' afin d'obtenir un substrat comprenant une couche d'oxyde enterrée avec des épaisseurs différentes. A titre d'exemple illustratif, et sur la base d'une simulation numérique, les conditions minimales de recuit sous une atmosphère contenant de l'argon ou de l'hydrogène, qui permettent de dissoudre une couche 22' de SiO2 de 20 2 nanomètres d'épaisseur, avec une couche active 31 en silicium de 100 nanomètres, sont les suivantes : -1100 C pendant 2 heures, ou - 1200 C pendant 10 minutes, ou - 1250 C pendant 4 minutes.
25 De plus, l'épaisseur de la couche active 31 et la température du traitement thermique déterminent la vitesse moyenne de diminution d'épaisseur de la couche d'isolant 22'. Plus l'épaisseur de cette couche active 31 est importante et plus la vitesse de dissolution est faible. Plus la température du traitement est élevée, plus la dissolution est rapide.
30 A titre d'exemple illustratif, l'épaisseur de la couche active 31 et la température peuvent être prédéterminés de façon à atteindre une vitesse de diminution moyenne de la couche d'oxyde 22' d'au moins environ 0,05 nm par minute. A cet effet, pour une température d'environ 1200 C, on choisira une épaisseur de couche de silicium 31 inférieure à 250 nm.
2910702 15 Enfin, il faut souligner que le traitement thermique de dissolution joue également un rôle de recuit de stabilisation de la structure, voire même un effet de lissage de la couche semi-conductrice 31. Enfin comme représenté en figure 1G, de façon optionnelle mais 5 préférable, la surface de la couche active de silicium 31 subit un traitement de finition, visant à diminuer sa rugosité. La couche active polie porte la référence 31' et le substrat mixte alors obtenu, la référence 5'. A titre d'exemple, on peut utiliser comme procédé de finition : un amincissement, un recuit de finition, par exemple un recuit de lissage de type RTA 10 d'après l'expression anglaise "Rapid Thermal Annealing" qui signifie "recuit thermique rapide" ou un polissage mécano-chimique de type CMP. Ces traitements de finition permettent d'obtenir une faible rugosité exprimée par exemple par une valeur quadratique moyenne dite RMS (selon l'expression anglaise "Root mean Square'). Les mesures de rugosité peuvent en 15 particulier être effectuées par un microscope AFM (selon l'acronyme de l'appellation anglaise "Atomic Force Microscope"). A titre d'exemple, un polissage CMP permet d'obtenir une rugosité finale de l'ordre de 0,1 à 0,5 nanomètres RMS, pour une surface de balayage par la pointe du microscope AFM de 2 m x 2 m, ce qui correspond à une qualité adaptée à la fabrication de composants.
20 Une variante de ce premier mode de réalisation du procédé va maintenant être décrite en faisant référence aux figures 2A à 2G. Cette variante consiste à ne pas graver le substrat support 1 pour y former des cavités, mais à utiliser un substrat support ayant initialement une très forte rugosité, supérieure à environ 0,5 nanomètres RMS pour une largeur de 25 balayage de 2 m x 2 m par la pointe du microscope AFM. Il est également envisageable comme illustré sur la figure 2A d'utiliser un substrat support 1 comprenant un substrat de base 10 recouvert d'une couche 16 d'un matériau à très forte rugosité, par exemple du diamant ou du nitrure d'aluminium (A1N). Le substrat support 1 est alors multicouche. La couche rugueuse 16 comporte des cavités 30 débouchantes 160 dues aux irrégularités de sa surface. La face avant du substrat support est référencée 161. Divers procédés ont déjà été élaborés pour obtenir ce type de substrat à forte rugosité. On pourra se reporter à cet effet au document FR-2 851 079. Les étapes ultérieures du procédé sont identiques à ce qui a été décrit 35 pour le procédé de la figure 1. Les mêmes éléments portent les mêmes références numériques et ces étapes ne seront pas décrites en détails de nouveau.
2910702 16 Les substrats mixtes obtenus sont référencés respectivement 7 et 7', avant ou après le traitement de finition. Un second mode de réalisation du procédé conforme à l'invention va maintenant être décrit en faisant référence aux figures 3A à 3I.
5 Ce procédé diffère de celui illustré sur les figures lA à 1G, en ce que l'on effectue deux cycles de formation ou de dépôt d'une couche d'isolant et de polissage partiel de cette couche. Pour le reste, les mêmes éléments portent les mêmes références numériques. Les étapes illustrées sur les figures 3A à 3B sont identiques à ce qui a 10 été décrit en liaison avec les figures lA à lB. Ces étapes ne seront pas décrites de nouveau en détails. La troisième étape du procédé, illustrée sur la figure 3C, consiste à procéder à un polissage mécano-chimique de type CMP de la première couche d'isolant 2, formée ou déposée précédemment. Ce polissage est poursuivi jusqu'à 15 retirer complètement la couche supérieure 22 de la couche d'isolant 2 et à ne conserver que le matériau isolant 21 présent à l'intérieur des cavités 13. Ceci entraîne l'apparition d'une dénivellation négative (connue sous l'appellation anglaise de "dishing") au niveau des portions de la face avant 11 entourant les cavités 13. Ces dénivellations négatives dans la face avant 11 portent la 20 référence 11'. On procède ensuite à un deuxième cycle consistant à déposer une seconde couche d'isolant 6 sur la totalité de la face avant du substrat 1, afin de rattraper les irrégularités de surface et notamment les dénivellations négatives Il'. Cette étape est représentée sur la figure 3D.
25 La portion de matériau isolant 6 qui comble la dénivellation négative 1l' est référencée 61 et la couche qui s'étend sur toute la surface du substrat au-dessus de ces portions 61 et au dessus des cavités 13 remplies d'isolant 21, la référence 62. La couche d'isolant 6 est déposée. Elle ne peut pas être formée, par 30 exemple par oxydation thermique, car une telle oxydation consommerait une partie de la face avant 11, Il' du substrat support 1. Comme représenté sur la figure 3E, on procède ensuite au polissage mécano-chimique CMP de la seconde couche d'isolant 62, jusqu'à ne conserver qu'une couche d'isolant amincie référencée 62', d'une épaisseur prédéterminée.
2910702 17 L'étape illustrée sur la figure 3D permet de déposer une couche d'isolant 6 de même nature que la couche d'isolant 2, c'est-à-dire de même composition chimique ou au contraire de nature différente. De façon avantageuse, on peut déposer ou former une couche 2 de 5 nitrure du type Si3N4 au cours du premier cycle, puis déposer une couche d'isolant 6 du type oxyde de silicium SiO2 lors du deuxième cycle. L'épaisseur de la seconde couche d'isolant 6 déposée variera en fonction de l'épaisseur de la couche d'isolant 22 éliminée lors du premier cycle de polissage, mais surtout de la dénivellation négative créée lors de ce polissage au 10 niveau du substrat 1. En effet, plus la couche d'isolant 22 est épaisse et plus il faut la polir, donc plus la dénivellation négative créée est importante. En fonction des traitements subis par la couche isolante 22 et donc indirectement en fonction de son épaisseur, on déposera une couche isolante 6 plus ou moins fine. Ainsi, on choisira préférentiellement de déposer une couche d'isolant 6 au moins deux fois plus 15 épaisse que la valeur de la dénivellation négative 11', afin de rattraper cette dénivellation. A l'issue des étapes de report de la couche mince 31 (voir figures 3F et 3G) et de diffusion des portions d'isolant 61 et de la couche 62', on obtiendra, comme illustré en figure 3H, des cavités 13 remplies d'isolant 21 et isolées au sein 20 du substrat 1, les dénivellations négatives 11' étant remplies de matériau semi-conducteur (par exemple du silicium) suite à la dissolution de l'isolant (par exemple de l'oxyde de silicium) à ce niveau là. Les substrats mixtes obtenus sont référencés respectivement 8 et 8', avant et après le traitement de finition (polissage, recuit ...).
25 D'une manière générale, le procédé précité, quelques soient les variantes de réalisation mises en oeuvre, permet d'avoir une couche active 31 ou 31' en matériau semi-conducteur qui peut présenter une orientation cristalline et/ou un dopage différent de ceux du substrat support 1. L'interface de collage 4 est proche de la surface. Il est donc possible 30 d'intégrer une couche 31 dopée n+ directement sur un substrat support 1 en silicium n-. Dans cette configuration, certains composants peuvent être réalisés sans modification du dopage lors de la fabrication, ce qui est utile lors de la réalisation de diodes. On notera que la couche de matériau semi-conducteur 31, 31' est de 35 préférence de qualité monocristalline, de sorte que les composants peuvent être réalisés directement sur cette partie.
2910702 18 De plus, la couche d'isolant 31 peut avoir une orientation cristalline différente de celle des pavés d'isolant 21, de façon à obtenir des substrats à orientation hybride. Cette technologie est connue sous l'acronyme "HOT" (en anglais "Hybrid Orientation Technology"). Cette technologie permet de fabriquer 5 des composants électroniques différents (par exemple, des transistors à effet de champ de type nFET et pFET) sur un même substrat, dit substrat hybride celui-ci ayant des couches ou zones avec des orientations cristallines différentes : silicium (100) et silicium (110) par exemple. Le procédé qui vient d'être décrit s'applique à la formation de tout 10 substrat mixte comprenant des portions d'un matériau isolant, enterrées au sein d'un substrat semi-conducteur, et de préférence des portions d'oxyde de silicium (SiO2) au sein d'un substrat en silicium.
Claims (18)
1. Procédé de fabrication d'un substrat mixte (5, 5' ; 7, 7' ; 8, 8') comprenant des portions de couches en matériau isolant, enterrées au sein d'un substrat en matériau semi-conducteur, caractérisé en ce qu'il comprend les étapes suivantes : a) la réalisation, au moins une fois, d'un cycle consistant à : - former ou déposer une couche d'isolant (2, 6), sur un substrat support (1, 16, 10) en matériau semi-conducteur, dont l'une des faces (11, 161), dite "avant", comporte des cavités débouchantes (13, 160), de façon à remplir lesdites cavités, de matériau isolant (21) et à former au dessus une couche d'isolant (22, 62), dite "couche supérieure" qui s'étend sur la totalité de la face avant (1l, 161) du substrat support (16, 10), puis - polir par polissage mécano-chimique au moins une partie de ladite couche supérieure d'isolant (22, 62), le polissage effectué lors du dernier cycle consistant à obtenir une couche supérieure d'isolant amincie (22', 62'), d'une épaisseur prédéterminée et parfaitement plane, b) le collage par adhésion moléculaire d'un substrat source (3) en matériau semi-conducteur, sur ladite couche d'isolant amincie (22', 62'), c) le retrait d'une partie (32), dite "reste" dudit substrat source (3), de façon à obtenir, sur ladite couche d'isolant (22', 62') amincie, une couche mince (31), dite "active" d'une épaisseur prédéterminée, d) le traitement thermique de l'empilement de couches obtenu précédemment, dans une atmosphère inerte et/ou réductrice, à une température et pendant une durée prédéterminées, les épaisseurs de la couche mince active (31) et de la couche supérieure d'isolant amincie (22', 62'), ainsi que la température et la durée du traitement thermique étant choisies, de façon à inciter une partie des atomes constituant ladite couche supérieure d'isolant amincie (22', 62') à diffuser à travers la couche mince active (31) de matériau semi-conducteur, plutôt qu'à travers le substrat support (16), et à diminuer ainsi l'épaisseur de la dite couche supérieure d'isolant amincie (22', 62') ou à la supprimer complètement, tout en conservant le matériau isolant (21) dans les cavités (13) du substrat support (1, 16), pour obtenir ainsi ledit substrat mixte (5,5';7,7';8,8'). 2910702 20
2. Procédé selon la revendication 1, caractérisé en ce que les cavités (13) présentes sur la face avant (11) du substrat support (1) sont formées par lithographie.
3. Procédé selon la revendication 1, caractérisé en ce que le substrat support (1) est constitué ou est recouvert d'une couche de matériau (16) dont la rugosité est 5 supérieure ou égale à 0,5 nm RMS pour une largeur de balayage de 2 m x 2 m, et en ce que les cavités (160) présentes sur la face avant (161) dudit substrat support (16, 1) sont dues à cette rugosité.
4. Procédé selon la revendication 3, caractérisé en ce que ledit substrat support (1) est constitué ou recouvert d'une couche superficielle (16) en diamant ou en 10 nitrure d'aluminium (A1N).
5. Procédé selon l'une des revendications précédentes, caractérisé en ce que l'on effectue un premier cycle de formation ou de dépôt d'une première couche d'isolant (2), en ce que l'on polit cette première couche d'isolant jusqu'à ne conserver du matériau isolant (21) qu'à l'intérieur des cavités débouchantes (13), 15 le substrat support (1) présentant éventuellement des dénivellations négatives (1l') sur sa face avant autour des cavités (13), puis en ce que l'on effectue un second cycle de dépôt d'une seconde couche d'isolant (6, 61, 62) sur ledit substrat support (1), de façon à remplir lesdites dénivellations négatives (11') avec ce dit second isolant (61) et à former au dessus une couche supérieure 20 d'isolant (62), et en ce que l'on polit cette seconde couche supérieure d'isolant (62), jusqu'à ne conserver que ladite épaisseur prédéterminée (62') de ladite couche supérieure d'isolant.
6. Procédé selon la revendication 5, caractérisé en ce que le premier (2) et le second (6) isolants sont de nature chimique identique. 25
7. Procédé selon la revendication 5, caractérisé en ce que premier (2) et second (6) isolants sont de nature chimique différente.
8. Procédé selon l'une des revendications précédentes, caractérisé en ce que l'on procède au retrait du reste (32) du substrat source (3) par amincissement mécanique et/ou chimique. 30
9. Procédé selon l'une des revendications 1 à 7, caractérisé en ce qu'avant l'étape de collage par adhésion moléculaire, on forme une zone de fragilisation (30) à l'intérieur du substrat source (3), cette zone (30) délimitant ledit reste (32) et ladite couche mince active (31).
10. Procédé selon la revendication 9, caractérisé en ce que ladite zone de fragilisation (30) est formée par implantation d'espèces atomiques. 2910702 21
11. Procédé selon la revendication 9, caractérisé en ce que ladite zone de fragilisation (30) est formée d'une couche poreuse.
12. Procédé selon la revendication 10 ou 1l, caractérisé en ce que le détachement du reste (32) est effectué par application de contraintes mécaniques, chimiques 5 et/ou thermiques.
13. Procédé selon l'une des revendications précédentes, caractérisé en ce qu'il comprend une étape supplémentaire de finition, effectuée après le traitement thermique de diffusion et visant à diminuer la rugosité de la couche mince active (31). 10
14. Procédé selon la revendication 13, caractérisé en ce que le traitement de finition est choisi parmi au moins un des traitements suivants : amincissement, polissage mécano-chimique, recuit de lissage, recuit par traitement thermique rapide de type RTA.
15. Procédé selon l'une des revendications précédentes, caractérisé en ce que le 15 matériau semi-conducteur des substrats support (1) et source (3) est du silicium et en ce que l'isolant (2, 6) est de l'oxyde de silicium (SiO2).
16. Procédé selon la revendication 15, caractérisé en ce que traitement de diffusion permet de faire diffuser l'oxygène de la couche d'oxyde de silicium (SiO2) à travers la couche mince active (31) de silicium et en ce que ce traitement est 20 effectué à une température comprise entre 1100 C et 1250 C, de préférence voisine de 1200 C et pendant une durée inférieure à 5 heures.
17. Procédé selon la revendication 15, caractérisé en ce que l'épaisseur de la couche mince active de silicium (31) est comprise entre 5 nm et 500 nm, en ce que l'épaisseur de la couche supérieure d'isolant amincie (22', 62') est inférieure à 50 25 nm, en ce que la température du traitement de diffusion est d'environ 1200 C, ce traitement étant appliqué pendant une durée comprise entre 5 minutes et 5 heures.
18. Procédé selon la revendication 15, caractérisé en ce que le traitement de diffusion permet de faire diffuser l'oxygène de la couche d'oxyde de silicium 30 (SiO2) à travers la couche mince active (31) de silicium et en ce que l'épaisseur de la couche mince active (31) de silicium ainsi que la durée et la température du traitement de diffusion sont choisies de façon à avoir un taux moyen de diminution de l'épaisseur de la couche d'oxyde de silicium SiO2 (22', 62') d'au moins environ 0,05 nm par minute.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0655950A FR2910702B1 (fr) | 2006-12-26 | 2006-12-26 | Procede de fabrication d'un substrat mixte |
| US11/766,463 US7422958B2 (en) | 2006-12-26 | 2007-06-21 | Method of fabricating a mixed substrate |
| JP2009543435A JP2010515248A (ja) | 2006-12-26 | 2007-12-12 | 混合基材の製造方法 |
| PCT/EP2007/063829 WO2008077796A1 (fr) | 2006-12-26 | 2007-12-12 | Procédé de fabrication d'un substrat mélangé |
| EP07857491A EP2102903A1 (fr) | 2006-12-26 | 2007-12-12 | Procede de fabrication d'un substrat melange |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0655950A FR2910702B1 (fr) | 2006-12-26 | 2006-12-26 | Procede de fabrication d'un substrat mixte |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2910702A1 true FR2910702A1 (fr) | 2008-06-27 |
| FR2910702B1 FR2910702B1 (fr) | 2009-04-03 |
Family
ID=38134174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0655950A Expired - Fee Related FR2910702B1 (fr) | 2006-12-26 | 2006-12-26 | Procede de fabrication d'un substrat mixte |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7422958B2 (fr) |
| EP (1) | EP2102903A1 (fr) |
| JP (1) | JP2010515248A (fr) |
| FR (1) | FR2910702B1 (fr) |
| WO (1) | WO2008077796A1 (fr) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2933235A1 (fr) * | 2008-06-30 | 2010-01-01 | Soitec Silicon On Insulator | Substrat bon marche et procede de fabrication associe |
| FR2936356A1 (fr) * | 2008-09-23 | 2010-03-26 | Soitec Silicon On Insulator | Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant |
| FR2937794A1 (fr) * | 2008-10-28 | 2010-04-30 | Soitec Silicon On Insulator | Procede de traitement d'une structure de type semi-conducteur sur isolant par dissolution selective de sa couche d'oxyde |
| US7977705B2 (en) | 2008-06-30 | 2011-07-12 | S.O.I.Tec Silicon On Insulator Technologies | Low-cost substrates having high-resistivity properties and methods for their manufacture |
| US8035163B2 (en) | 2008-06-30 | 2011-10-11 | S.O.I.Tec Silicon On Insulator Technologies | Low-cost double-structure substrates and methods for their manufacture |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7919006B2 (en) * | 2007-10-31 | 2011-04-05 | Freescale Semiconductor, Inc. | Method of anti-stiction dimple formation under MEMS |
| KR101105918B1 (ko) * | 2009-11-30 | 2012-01-17 | 주식회사 엘지실트론 | 질화물 반도체 소자의 제조방법 |
| US8330245B2 (en) * | 2010-02-25 | 2012-12-11 | Memc Electronic Materials, Inc. | Semiconductor wafers with reduced roll-off and bonded and unbonded SOI structures produced from same |
| US20130119519A1 (en) * | 2010-07-30 | 2013-05-16 | Kyocera Corporation | Composite substrate, electronic component, and method for manufacturing composite substrate, and method for manufacturing electronic component |
| US20120107992A1 (en) * | 2010-10-28 | 2012-05-03 | Freescale Semiconductor, Inc. | Method of producing layered wafer structure having anti-stiction bumps |
| JP5454485B2 (ja) * | 2011-02-09 | 2014-03-26 | 信越半導体株式会社 | 貼り合わせ基板の製造方法 |
| FR2977069B1 (fr) | 2011-06-23 | 2014-02-07 | Soitec Silicon On Insulator | Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire |
| KR102007258B1 (ko) * | 2012-11-21 | 2019-08-05 | 삼성전자주식회사 | 광전 집적회로 기판의 제조방법 |
| US9290380B2 (en) | 2012-12-18 | 2016-03-22 | Freescale Semiconductor, Inc. | Reducing MEMS stiction by deposition of nanoclusters |
| CN107408532A (zh) * | 2015-03-17 | 2017-11-28 | 太阳能爱迪生半导体有限公司 | 用于绝缘体上半导体结构的制造的热稳定电荷捕获层 |
| EP3304586B1 (fr) | 2015-06-01 | 2020-10-07 | GlobalWafers Co., Ltd. | Procédé de fabrication de silicium-germanium sur isolant |
| JP6592534B2 (ja) | 2015-06-01 | 2019-10-16 | サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ | 多層構造体及びその製造方法 |
| TW202406024A (zh) | 2016-06-24 | 2024-02-01 | 美商克若密斯股份有限公司 | 工程基板結構 |
| SG10201913373WA (en) | 2016-10-26 | 2020-03-30 | Globalwafers Co Ltd | High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency |
| FR3068508B1 (fr) * | 2017-06-30 | 2019-07-26 | Soitec | Procede de transfert d'une couche mince sur un substrat support presentant des coefficients de dilatation thermique differents |
| FR3079659B1 (fr) * | 2018-03-29 | 2020-03-13 | Soitec | Procede de fabrication d'un substrat donneur pour la realisation d'une structure integree en trois dimensions et procede de fabrication d'une telle structure integree |
| US11705395B2 (en) * | 2018-06-25 | 2023-07-18 | Intel Corporation | Core fill to reduce dishing and metal pillar fill to increase metal density of interconnects |
| FR3086096B1 (fr) * | 2018-09-14 | 2021-08-27 | Soitec Silicon On Insulator | Procede de realisation d'un substrat avance pour une integration hybride |
| CN111244273A (zh) * | 2020-03-10 | 2020-06-05 | 上海华力微电子有限公司 | 改善rram阻变结构下电极凹陷的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5238865A (en) * | 1990-09-21 | 1993-08-24 | Nippon Steel Corporation | Process for producing laminated semiconductor substrate |
| US20040157404A1 (en) * | 2003-01-09 | 2004-08-12 | Geon-Ook Park | Method of forming a trench in a semiconductor device |
| US20040166651A1 (en) * | 1996-05-15 | 2004-08-26 | Commissariat A L'energie Atomique | A method of producing a thin layer of semiconductor material |
| FR2876220A1 (fr) * | 2004-10-06 | 2006-04-07 | Commissariat Energie Atomique | Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees. |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0701286B1 (fr) * | 1994-06-16 | 1999-11-24 | Nec Corporation | Substrat à silicium sur isolateur et procédé de sa fabrication |
| US6613643B1 (en) * | 2000-01-28 | 2003-09-02 | Advanced Micro Devices, Inc. | Structure, and a method of realizing, for efficient heat removal on SOI |
| JP2002198525A (ja) * | 2000-12-27 | 2002-07-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6846727B2 (en) * | 2001-05-21 | 2005-01-25 | International Business Machines Corporation | Patterned SOI by oxygen implantation and annealing |
| FR2847077B1 (fr) * | 2002-11-12 | 2006-02-17 | Soitec Silicon On Insulator | Composants semi-conducteurs, et notamment de type soi mixtes, et procede de realisation |
| FR2850487B1 (fr) | 2002-12-24 | 2005-12-09 | Commissariat Energie Atomique | Procede de realisation de substrats mixtes et structure ainsi obtenue |
| JP4407127B2 (ja) * | 2003-01-10 | 2010-02-03 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法 |
| FR2851079B1 (fr) * | 2003-02-12 | 2005-08-26 | Soitec Silicon On Insulator | Structure semi-conductrice sur substrat a forte rugosite |
| US6989314B2 (en) * | 2003-02-12 | 2006-01-24 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Semiconductor structure and method of making same |
| JP4631347B2 (ja) * | 2004-08-06 | 2011-02-16 | 株式会社Ｓｕｍｃｏ | 部分ｓｏｉ基板およびその製造方法 |
-
2006
- 2006-12-26 FR FR0655950A patent/FR2910702B1/fr not_active Expired - Fee Related
-
2007
- 2007-06-21 US US11/766,463 patent/US7422958B2/en not_active Expired - Fee Related
- 2007-12-12 EP EP07857491A patent/EP2102903A1/fr not_active Withdrawn
- 2007-12-12 JP JP2009543435A patent/JP2010515248A/ja active Pending
- 2007-12-12 WO PCT/EP2007/063829 patent/WO2008077796A1/fr active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5238865A (en) * | 1990-09-21 | 1993-08-24 | Nippon Steel Corporation | Process for producing laminated semiconductor substrate |
| US20040166651A1 (en) * | 1996-05-15 | 2004-08-26 | Commissariat A L'energie Atomique | A method of producing a thin layer of semiconductor material |
| US20040157404A1 (en) * | 2003-01-09 | 2004-08-12 | Geon-Ook Park | Method of forming a trench in a semiconductor device |
| FR2876220A1 (fr) * | 2004-10-06 | 2006-04-07 | Commissariat Energie Atomique | Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees. |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2933235A1 (fr) * | 2008-06-30 | 2010-01-01 | Soitec Silicon On Insulator | Substrat bon marche et procede de fabrication associe |
| US7977705B2 (en) | 2008-06-30 | 2011-07-12 | S.O.I.Tec Silicon On Insulator Technologies | Low-cost substrates having high-resistivity properties and methods for their manufacture |
| US8013417B2 (en) | 2008-06-30 | 2011-09-06 | S.O.I.T.ec Silicon on Insulator Technologies | Low cost substrates and method of forming such substrates |
| US8035163B2 (en) | 2008-06-30 | 2011-10-11 | S.O.I.Tec Silicon On Insulator Technologies | Low-cost double-structure substrates and methods for their manufacture |
| FR2936356A1 (fr) * | 2008-09-23 | 2010-03-26 | Soitec Silicon On Insulator | Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant |
| WO2010034696A1 (fr) * | 2008-09-23 | 2010-04-01 | S.O.I.Tec Silicon On Insulator Technologies | Processus de dissolution locale de la couche d’oxyde dans une structure de type semi-conducteur-sur-isolant |
| US8324072B2 (en) | 2008-09-23 | 2012-12-04 | Soitec | Process for locally dissolving the oxide layer in a semiconductor-on-insulator type structure |
| FR2937794A1 (fr) * | 2008-10-28 | 2010-04-30 | Soitec Silicon On Insulator | Procede de traitement d'une structure de type semi-conducteur sur isolant par dissolution selective de sa couche d'oxyde |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2008077796A1 (fr) | 2008-07-03 |
| JP2010515248A (ja) | 2010-05-06 |
| EP2102903A1 (fr) | 2009-09-23 |
| FR2910702B1 (fr) | 2009-04-03 |
| US7422958B2 (en) | 2008-09-09 |
| US20080153251A1 (en) | 2008-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2910702A1 (fr) | Procede de fabrication d'un substrat mixte | |
| EP1344249B1 (fr) | Procédé de fabrication d'une structure empilée comprenant une couche mince adhérant à un substrat cible | |
| EP1923912B1 (fr) | Procédé de fabrication d'une structure microtechnologique mixte | |
| EP1902463B1 (fr) | Procede de diminution de la rugosite d'une couche epaisse d'isolant | |
| EP2175478B1 (fr) | Procédé pour le transfert d'un film mince comportant une étape de création d'inclusions | |
| FR2911430A1 (fr) | "procede de fabrication d'un substrat hybride" | |
| EP1879220A2 (fr) | Procédé de collage hydrophobe direct de deux substrats utilisés en électronique, optique ou opto-électronique. | |
| EP2195835A1 (fr) | Procédé de fabrication d'une structure micro-électronique impliquant un collage moléculaire | |
| FR2809867A1 (fr) | Substrat fragilise et procede de fabrication d'un tel substrat | |
| EP2342745B1 (fr) | Procede d'elaboration d'un substrat hybride ayant une couche continue electriquement isolante enterree | |
| FR2855909A1 (fr) | Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat | |
| EP1811561A1 (fr) | Procédé de fabrication d'un substrat composite | |
| EP1811560A1 (fr) | Procédé de fabrication d'un substrat composite à propriétés électriques améliorées | |
| FR2864336A1 (fr) | Procede de scellement de deux plaques avec formation d'un contact ohmique entre celles-ci | |
| FR2923079A1 (fr) | Substrats soi avec couche fine isolante enterree | |
| FR2905801A1 (fr) | Procede de transfert d'une couche a haute temperature | |
| FR2888400A1 (fr) | Procede de prelevement de couche | |
| WO2010049657A1 (fr) | Procede de formation d'une couche monocristalline dans le domaine micro-electronique | |
| FR2938119A1 (fr) | Procede de detachement de couches semi-conductrices a basse temperature | |
| FR2941324A1 (fr) | Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant. | |
| EP2302671A1 (fr) | Procédé de collage et de transfert d'une couche | |
| FR2907966A1 (fr) | Procede de fabrication d'un substrat. | |
| FR2860340A1 (fr) | Collage indirect avec disparition de la couche de collage | |
| EP4030467B1 (fr) | Procédé de collage direct hydrophile de substrats | |
| FR2851847A1 (fr) | Relaxation d'une couche mince apres transfert |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| CD | Change of name or company name |
Owner name: COMMISSARIAT A L ENERGIE ATOMIQUE, FR Effective date: 20120423 Owner name: SOITEC, FR Effective date: 20120423 |
|
| ST | Notification of lapse |
Effective date: 20140829 |