CN111244273A - 改善rram阻变结构下电极凹陷的方法 - Google Patents
改善rram阻变结构下电极凹陷的方法 Download PDFInfo
- Publication number
- CN111244273A CN111244273A CN202010164405.4A CN202010164405A CN111244273A CN 111244273 A CN111244273 A CN 111244273A CN 202010164405 A CN202010164405 A CN 202010164405A CN 111244273 A CN111244273 A CN 111244273A
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- recess
- improving
- etching barrier
- resistive switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000005530 etching Methods 0.000 claims abstract description 62
- 230000004888 barrier function Effects 0.000 claims abstract description 49
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052802 copper Inorganic materials 0.000 claims abstract description 34
- 239000010949 copper Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims description 18
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 10
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000000903 blocking effect Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000005498 polishing Methods 0.000 description 3
- 239000002002 slurry Substances 0.000 description 2
- 229910003070 TaOx Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种改善RRAM阻变结构下电极凹陷的方法中，包括：提供衬底，在所述衬底上形成第一通孔；在所述第一通孔内填充铜，并研磨铜表面使得表面平整；在所述衬底和铜表面形成刻蚀阻挡层，研磨所述刻蚀阻挡层使得所述刻蚀阻挡层的表面平整；在所述刻蚀阻挡层内形成第二通孔，填充所述第二通孔形成RRAM阻变结构的下电极。在本发明提供的一种改善RRAM阻变结构下电极凹陷的方法中，可以减少甚至消除刻蚀阻挡层的凹陷，进一步减少甚至消除下电极的凹陷，最终提高RRAM器件性能。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种改善RRAM阻变结构下电极凹陷的方法。
背景技术
阻变存储器(RRAM，Resistive Random-Access Memory)根据施加在金属氧化物上的不同电压，使得不同材料的电阻在高阻态和低阻态之间发生相应变化，从而开启或者阻断电流的通道，并利用这一性质进行储存，是一种记忆电阻，其可以在关掉电源之后，仍然记忆电荷，但同时传输数据又很快，被认为是电路的第四种元件。RRAM的关键结构即阻变材料结构，使用TiN/TaO/Ta/TiN结构，此结构在正电压和负电压下，器件通过形成和断裂导电通道，实现高阻态和低阻态之间的可逆转变，从而用来存储数据。而在形成RRAM的前段工艺的关键结构中，下电极在铜和超低介电常数材料上的刻蚀阻挡层(含碳氮化硅层)上通过TiN填充通孔(Via)后再经进行化学机械研磨(CMP)而形成。
发明内容
本发明的目的在于提供一种改善RRAM阻变结构下电极凹陷的方法，可以减少甚至消除刻蚀阻挡层的凹陷，进一步减少甚至消除下电极的凹陷，提高RRAM器件性能。
为了达到上述目的，本发明提供了一种改善RRAM阻变结构下电极凹陷的方法，包括：
提供衬底，在所述衬底上形成第一通孔；
在所述第一通孔内填充铜，并研磨铜表面使得表面平整；
在所述衬底和铜表面形成刻蚀阻挡层，研磨所述刻蚀阻挡层使得所述刻蚀阻挡层的表面平整；
在所述刻蚀阻挡层内形成第二通孔，填充所述第二通孔形成RRAM阻变结构的下电极。
可选的，在所述的改善RRAM阻变结构下电极凹陷的方法中，在所述衬底和铜表面形成刻蚀阻挡层，研磨所述刻蚀阻挡层使得所述刻蚀阻挡层平整的一种方法包括：将所述刻蚀阻挡层分多为多步沉积，每次沉积之后对含碳氮化硅的表面进行研磨。
可选的，在所述的改善RRAM阻变结构下电极凹陷的方法中，在所述衬底和铜表面形成刻蚀阻挡层，研磨所述刻蚀阻挡层使得所述刻蚀阻挡层平整的另一种方法包括：一次性沉积完刻蚀阻挡层并且研磨使得表面平整。
可选的，在所述的改善RRAM阻变结构下电极凹陷的方法中，所述刻蚀阻挡层的材料包括含碳氮化硅或氮化硅。
可选的，在所述的改善RRAM阻变结构下电极凹陷的方法中，所述衬底为氧化物层。
可选的，在所述的改善RRAM阻变结构下电极凹陷的方法中，所述氧化物为超低介电常数材料。
可选的，在所述的改善RRAM阻变结构下电极凹陷的方法中，填充所述第二通孔的方法包括：向所述第二通孔填充TaN或者TiN。
可选的，在所述的改善RRAM阻变结构下电极凹陷的方法中，研磨铜表面导致所述衬底表面形成有凹陷。
可选的，在所述的改善RRAM阻变结构下电极凹陷的方法中，形成RRAM阻变结构的下电极之后，所述改善RRAM阻变结构下电极凹陷的方法还包括：在所述第二通孔和所述刻蚀阻挡层上依次形成钽氧化物层、钽层和上电极。
可选的，在所述的改善RRAM阻变结构下电极凹陷的方法中，所述上电极的材料包括TiN。
在本发明提供的改善RRAM阻变结构下电极凹陷的方法中，提供衬底，在所述衬底上形成第一通孔；在所述第一通孔内填充铜，并研磨铜表面使得表面平整；在所述衬底和铜表面形成刻蚀阻挡层，研磨所述刻蚀阻挡层使得所述刻蚀阻挡层的表面平整；在所述刻蚀阻挡层内形成第二通孔，填充所述第二通孔形成RRAM阻变结构的下电极，本发明可以减少甚至消除刻蚀阻挡层的凹陷，进一步减少甚至消除下电极的凹陷，最终提高RRAM器件性能。
附图说明
图1是本发明实施例的改善RRAM阻变结构下电极凹陷的方法的流程图；
图2-图3是本发明实施例的改善RRAM阻变结构下电极凹陷的方法的剖面图；
图中：110-衬底、120-第一通孔、130-刻蚀阻挡层、140-第二通孔、150-钽氧化物层、160-钽层、170-上电极。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
发明人发现RRAM下电极通过在超低介电常数材料的通孔内沉积铜之后，再沉积刻蚀阻挡层，最后通过刻蚀通孔，向通孔内沉积T I N或者TAN等材料制备。然而，研磨液对超低介电常数材料与铜的选择比不同，超低介电常数材料中会存在大约120埃的凹陷。直接进行后面的填充工艺，会导致T i N(TaN)研磨后出现少量T i N(TaN)残留，从而影响器件性能。
请参照图1，一种改善RRAM阻变结构下电极凹陷的方法，包括：
S11：提供衬底，在所述衬底上形成第一通孔；
S12：在所述第一通孔内填充铜，并研磨铜表面使得表面平整；
S13：在所述衬底和铜表面形成刻蚀阻挡层，研磨所述刻蚀阻挡层使得所述刻蚀阻挡层的表面平整；
S14：在所述刻蚀阻挡层内形成第二通孔，填充所述第二通孔形成RRAM阻变结构的下电极。
请参照图2，提供一衬底110，衬底110可以由沉积氧化物形成，氧化物可以是超低介电常数材料(ULK)，也可以是其他氧化物。刻蚀衬底110形成第一通孔120，向所述第一通孔120内沉积金属铜，研磨铜使得其表面平整。但是，由于研磨液对铜与超低介电常数材料的选择比不同，所以衬底110表面会形成凹陷。每个凹陷的深度可能不一致，凹陷的深度大约为0～150埃。在所述铜和所述衬底110表面形成刻蚀阻挡层130，由于衬底110表面形成有凹陷，导致刻蚀阻挡层130也形成凹陷，凹陷会影响后续再刻蚀阻挡层130上形成的钽氧化物层、钽层和上电极，甚至影响整个RRAM阻变结构的功能。
在本发明提供的实施例一中，沉积300埃的第一刻蚀阻挡层，第一刻蚀阻挡层受衬底110的凹陷的影响致使第一刻蚀阻挡层表面形成凹陷，研磨第一刻蚀阻挡层消除凹陷，继续沉积300埃的第二刻蚀阻挡层，继续研磨第二刻蚀阻挡层消除凹陷。最终形成的第二刻蚀阻挡层的表面没有凹陷。当然，可以不止是分成两个步骤，根据工艺的最佳选择，分为几步，根据最终需要的刻蚀阻挡层130的厚度和几个步骤决定每一次沉积的厚度。
在本发明的另一实施例中，直接沉积所需厚度的刻蚀阻挡层130，再研磨刻蚀阻挡层130表面使得凹陷消除，相比实施例一，实施例一消除凹陷的效果会大一点。如果在其他实施例中凹陷的深度大于150埃，使用本发明实施例的方法也能消除凹陷。
优选的，刻蚀阻挡层的材料为含碳氮化硅(NDC)或氮化硅，当然还可以是其他能防止铜扩散，并且能作为后续刻蚀工艺的阻挡层的材料。
请参照图3，刻蚀刻蚀阻挡层130形成第二通孔140，第二通孔140露出铜表面，向第二通孔140内填充TaN或TiN，研磨填充TaN或TiN表面使得其与刻蚀阻挡层130表面齐平并平整。
请参照图3，形成RRAM阻变结构的下电极之后，在所述第二通孔140和所述刻蚀阻挡层130上依次形成钽氧化物层150、钽层160和上电极170，形成方法都可以采用沉积方法，钽氧化物层150可以是多层，具体的数量，可以根据实际需求确定，每层的钽氧化物不一样，例如，第一层可以是：TaOx，第二层可以是Ta2O5。而上电极的材料可以为TiN。
综上，在本发明实施例提供的改善RRAM阻变结构下电极凹陷的方法中，提供衬底，在所述衬底上形成第一通孔；在所述第一通孔内填充铜，并研磨铜表面使得表面平整；在所述衬底和铜表面形成刻蚀阻挡层，研磨所述刻蚀阻挡层使得所述刻蚀阻挡层的表面平整；在所述刻蚀阻挡层内形成第二通孔，填充所述第二通孔形成RRAM阻变结构的下电极，可以减少甚至消除刻蚀阻挡层的凹陷，进一步减少甚至消除下电极的凹陷，最终提高RRAM器件性能。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种改善RRAM阻变结构下电极凹陷的方法，其特征在于，包括：
提供衬底，在所述衬底上形成第一通孔；
在所述第一通孔内填充铜，并研磨铜表面使得表面平整；
在所述衬底和铜表面形成刻蚀阻挡层，研磨所述刻蚀阻挡层使得所述刻蚀阻挡层的表面平整；
在所述刻蚀阻挡层内形成第二通孔，填充所述第二通孔形成RRAM阻变结构的下电极。
2.如权利要求1所述的改善RRAM阻变结构下电极凹陷的方法，其特征在于，在所述衬底和铜表面形成刻蚀阻挡层，研磨所述刻蚀阻挡层使得所述刻蚀阻挡层平整的一种方法包括：将所述刻蚀阻挡层分多为多步沉积，每次沉积之后对含碳氮化硅的表面进行研磨。
3.如权利要求2所述的改善RRAM阻变结构下电极凹陷的方法，其特征在于，在所述衬底和铜表面形成刻蚀阻挡层，研磨所述刻蚀阻挡层使得所述刻蚀阻挡层平整的另一种方法包括：一次性沉积完刻蚀阻挡层并且研磨使得表面平整。
4.如权利要求3所述的改善RRAM阻变结构下电极凹陷的方法，其特征在于，所述刻蚀阻挡层的材料包括含碳氮化硅或氮化硅。
5.如权利要求1所述的改善RRAM阻变结构下电极凹陷的方法，其特征在于，所述衬底为氧化物层。
6.如权利要求5所述的改善RRAM阻变结构下电极凹陷的方法，其特征在于，所述氧化物为超低介电常数材料。
7.如权利要求1所述的改善RRAM阻变结构下电极凹陷的方法，其特征在于，填充所述第二通孔的方法包括：向所述第二通孔填充TaN或者TiN。
8.如权利要求1所述的改善RRAM阻变结构下电极凹陷的方法，其特征在于，研磨铜表面导致所述衬底表面形成有凹陷。
9.如权利要求1所述的改善RRAM阻变结构下电极凹陷的方法，其特征在于，形成RRAM阻变结构的下电极之后，所述改善RRAM阻变结构下电极凹陷的方法还包括：在所述第二通孔和所述刻蚀阻挡层上依次形成钽氧化物层、钽层和上电极。
10.如权利要求9所述的改善RRAM阻变结构下电极凹陷的方法，其特征在于，所述上电极的材料包括TiN或TaN。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010164405.4A CN111244273A (zh) | 2020-03-10 | 2020-03-10 | 改善rram阻变结构下电极凹陷的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010164405.4A CN111244273A (zh) | 2020-03-10 | 2020-03-10 | 改善rram阻变结构下电极凹陷的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111244273A true CN111244273A (zh) | 2020-06-05 |
Family
ID=70865827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010164405.4A Pending CN111244273A (zh) | 2020-03-10 | 2020-03-10 | 改善rram阻变结构下电极凹陷的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111244273A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112635517A (zh) * | 2020-12-18 | 2021-04-09 | 华虹半导体(无锡)有限公司 | 在mosfet铜介质上沉积rram底电极的工艺方法 |
| WO2022143886A1 (zh) * | 2020-12-31 | 2022-07-07 | 上海集成电路装备材料产业创新中心有限公司 | 一种阻变存储器及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040029296A1 (en) * | 2002-08-07 | 2004-02-12 | Tuttle Mark E. | Magnetoresistive memory and method of manufacturing the same |
| US20080153251A1 (en) * | 2006-12-26 | 2008-06-26 | Marek Kostrzewa | Method of fabricating a mixed substrate |
| CN110707210A (zh) * | 2019-09-26 | 2020-01-17 | 上海华力微电子有限公司 | Rram阻变结构下电极的工艺方法 |
-
2020
- 2020-03-10 CN CN202010164405.4A patent/CN111244273A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040029296A1 (en) * | 2002-08-07 | 2004-02-12 | Tuttle Mark E. | Magnetoresistive memory and method of manufacturing the same |
| US20080153251A1 (en) * | 2006-12-26 | 2008-06-26 | Marek Kostrzewa | Method of fabricating a mixed substrate |
| CN110707210A (zh) * | 2019-09-26 | 2020-01-17 | 上海华力微电子有限公司 | Rram阻变结构下电极的工艺方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112635517A (zh) * | 2020-12-18 | 2021-04-09 | 华虹半导体(无锡)有限公司 | 在mosfet铜介质上沉积rram底电极的工艺方法 |
| WO2022143886A1 (zh) * | 2020-12-31 | 2022-07-07 | 上海集成电路装备材料产业创新中心有限公司 | 一种阻变存储器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10158073B2 (en) | Manufacturing method of semiconductor structure | |
| US10158072B1 (en) | Step height reduction of memory element | |
| US8896096B2 (en) | Process-compatible decoupling capacitor and method for making the same | |
| US20130214234A1 (en) | Resistive Switching Devices and Methods of Formation Thereof | |
| US11011224B2 (en) | Memory device and method for forming the same | |
| EP2429007A2 (en) | Reproducible resistance variable insulating memory devices and methods for forming same | |
| KR102316925B1 (ko) | 신규한 저항성 랜덤 액세스 메모리 디바이스 | |
| CN113178520B (zh) | 非易失性存储器和制造方法 | |
| CN111244273A (zh) | 改善rram阻变结构下电极凹陷的方法 | |
| US10651380B1 (en) | Memory devices and methods of forming the same | |
| US11387412B2 (en) | Resistive memory device and manufacturing method thereof | |
| US9859336B1 (en) | Semiconductor device including a memory cell structure | |
| US11145811B2 (en) | Resistive memory with core and shell oxides and interface dipoles | |
| US20220085288A1 (en) | Rram bottom electrode | |
| US11302867B2 (en) | Method of making resistive structure of RRAM | |
| CN114122254A (zh) | 具有多个输入端子的电阻式存储器元件 | |
| US20220416159A1 (en) | Resistive memory device | |
| US20220209112A1 (en) | Resistive random access memory (rram) structure and forming method thereof | |
| US11785867B2 (en) | Memory device and manufacturing method thereof | |
| US20230413582A1 (en) | Semiconductor device and method for fabricating the same | |
| KR101097989B1 (ko) | 엠아이엠 캐패시터 및 그 제조 방법 | |
| CN116456725A (zh) | 可变电阻式存储器及其制造方法 | |
| CN113497183A (zh) | 半导体结构及其形成方法 | |
| CN114122053A (zh) | 具有嵌埋于开关层内的导电岛的电阻式存储器元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200605 |