CN116456725A - 可变电阻式存储器及其制造方法 - Google Patents

可变电阻式存储器及其制造方法 Download PDF

Info

Publication number
CN116456725A
CN116456725A CN202210008310.2A CN202210008310A CN116456725A CN 116456725 A CN116456725 A CN 116456725A CN 202210008310 A CN202210008310 A CN 202210008310A CN 116456725 A CN116456725 A CN 116456725A
Authority
CN
China
Prior art keywords
layer
memory
forming
conductive
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210008310.2A
Other languages
English (en)
Inventor
刘奇青
黄智超
蔡世宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN202210008310.2A priority Critical patent/CN116456725A/zh
Publication of CN116456725A publication Critical patent/CN116456725A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5283Cross-sectional geometry

Abstract

本发明实施例提供一种可变电阻式存储器及其制造方法,其中该可变电阻式存储器包括:导线结构,分别设置于可变电阻式存储器的阵列区及周边电路区;以及存储器单元,设置于位于阵列区的导线结构上,且存储器单元包括:下电极,设置于导线结构上;电阻转态层,设置于下电极上;以及上电极,设置于电阻转态层上,其中导线结构的上表面与存储器单元的下电极直接接触。导线结构不通过导孔而直接与存储器单元接触,借此可以降低可变电阻式存储器内的串联电阻。如此一来,由于可以对所形成的可变电阻式存储器进行良好的成形操作,可以确保所形成的可变电阻式存储器具有改善的良率及效能。

Description

可变电阻式存储器及其制造方法
技术领域
本发明实施例是关于半导体制造技术,特别是有关于可变电阻式存储器及其制造方法。
背景技术
可变电阻式存储器(resistive random access memories,RRAM)具有运算速度快、低功率消耗等优点,是下一代非挥发性存储器的理想选择。可变电阻式存储器于两金属电极间设置有过渡金属氧化物(transition metal oxide,TMO)层,借由改变过渡金属氧化物层中导电丝(conductive filament)的状态以在高电阻状态(high resistance state,HRS)以及低电阻状态(low resistance state,LRS)之间进行电性切换。
然而,可变电阻式存储器的成形(forming)操作取决于装置中的串联电阻,且外部电阻的大小会影响到存储器单元能在对整个可变电阻式存储器施加偏压时被分配到多少电位差。已知的可变电阻式存储器的导线结构与存储器单元并未直接接触,且两者之间具有在整个可变电阻式存储器中提供较高的接触电阻的其他导电结构(例如导孔)。这样的配置使得可变电阻式存储器无法良好地进行成形操作(例如成形时的高电阻状态与低电阻状态之间的电流差异太小),可能导致可变电阻式存储器无法适当地切换。
发明内容
本发明实施例提供一种可变电阻式存储器,包括:导线结构,分别设置于可变电阻式存储器的阵列区及周边电路区;以及存储器单元,设置于位于阵列区的导线结构上,且存储器单元包括:下电极,设置于导线结构上;电阻转态层,设置于下电极上;以及上电极,设置于电阻转态层上,其中导线结构的上表面与存储器单元的下电极直接接触。
本发明实施例提供一种可变电阻式存储器的制造方法,包括:分别在阵列区及周边电路区形成导线结构;以及在位于阵列区的导线结构上形成存储器单元,且存储器单元的形成包括:在导线结构上形成下电极;在下电极上形成电阻转态层;以及在电阻转态层上形成上电极,其中存储器单元的下电极直接形成在导线结构的上表面。
导线结构不通过导孔而直接与存储器单元接触,借此可以降低可变电阻式存储器内的串联电阻。如此一来,由于可以对所形成的可变电阻式存储器进行良好的成形操作,可以确保所形成的可变电阻式存储器具有改善的良率及效能。
附图说明
图1A、图1B、图1C、图1D、图1E、图1F、图1G、1H是根据本发明的一些实施例,绘示出可变电阻式存储器的工艺剖面图。
图2A、图2B是根据本发明的第一实施型态,绘示出可变电阻式存储器接续图1H的工艺剖面图。
图3A、图3B是根据本发明的第二实施型态,绘示出可变电阻式存储器接续图1H的工艺剖面图。
附图标号
100:半导体结构
100A,200A,300A:阵列区
100B,200B,300B:周边电路区
101:分隔符号
102,102’,103:介电层
104:接触插塞
106:下导电材料层
108:粘着材料层
110:遮罩材料层
112:图案化遮罩
114:下导电层
116:粘着层
118:沟槽
120:上导电材料层
122:上导电层
124:下电极层
126:金属氧化层
128:上电极层
200,300:可变电阻式存储器
210,310:导线结构
220,320:存储器单元
224:下电极
226,326:电阻转态层
228,328:上电极
具体实施方式
本发明提供了一种可变电阻式存储器及其制造方法,其中导线结构不通过导孔而直接与存储器单元接触,借此可以降低可变电阻式存储器内的串联电阻。如此一来,由于可以对所形成的可变电阻式存储器进行良好的成形操作,可以确保所形成的可变电阻式存储器具有改善的良率及效能。此外,由于在导线结构与存储器单元之间省略了其他导电结构(例如导孔)的形成,在减少可变电阻式存储器内的接触电阻的同时也能够简化制造过程并降低成本。应可理解的是,在本说明书中所称的“导线结构”是指水平延伸的一或多层导电线路,但不包含垂直延伸的导孔或插塞。
如图1A所示,半导体结构100包括以分隔符号101分隔的阵列区100A及周边电路区100B,且在阵列区100A及周边电路区100B皆形成有介电层102。
在一些实施例中,介电层102的材料包括氧化物、氮化物、介电常数小于约3.9的低介电常数(low-k)介电材料或介电常数小于约2的极低介电常数(Extreme low-k,ELK)介电材料、或前述的组合。具体而言,介电层102的材料例如是氧化硅、氮氧化硅、磷硅酸盐玻璃(phosphosilicate glass,PSG)、硼硅酸盐玻璃(borosilicate glass,BSG)、硼磷硅酸盐玻璃(borophosphosilicate glass,BPSG)、未掺杂的硅酸盐玻璃(undoped silicate glass,USG)、氟硅酸盐玻璃(fluorinated silicate glass,FSG)、其他适合的材料、或前述的组合。
接着,可以在位于阵列区100A及/或周边电路区100B内的介电层102中形成接触插塞104,其中阵列区100A内的接触插塞104可以将后续形成的可变电阻式存储器(例如可变电阻式存储器200、300)电连接至下方用于施加偏压的控制元件(未显示)。举例而言,上述控制元件可以是电晶体,且阵列区100A内的接触插塞104可以电连接至上述电晶体的漏极。接触插塞104可以包括例如铜、钨、钛、氮化钛、铝、钌、钼、钴、其他适合的导电材料、或前述的组合。
在一些实施例中,在介电层102上设置遮罩层(未绘示),并以其作为刻蚀遮罩进行刻蚀工艺,以在介电层102刻蚀出接触开口(contact opening)。接着,在开口中填入接触插塞104的材料,并进行一平坦化工艺,以形成接触插塞104。举例而言,遮罩层可以包括光阻,例如正型光阻或负型光阻。在一些实施例中,遮罩层可以包括硬遮罩,且可由氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅、类似的材料或前述的组合形成。遮罩层可以是单层或多层结构。形成遮罩层的方法可以包括沉积工艺、光刻工艺等。上述刻蚀工艺可以包括干式刻蚀工艺、湿式刻蚀工艺或前述的组合。在开口中填入接触插塞104材料的方法例如可以包括物理气相沉积(physical vapor deposition,PVD)工艺、化学气相沉积(chemical vapordeposition,CVD)工艺、原子层沉积(atomic layer deposition,ALD)工艺、蒸发或任何适合的沉积工艺。在一些实施例中,接触插塞104的材料可以包括铜、铝、钨或任何适合的导电材料。
接着,可以在介电层102上依序形成下导电材料层106与粘着材料层108。借由在下导电材料层106上形成粘着材料层108,可以调整下导电材料层106与上方的导电材料之间的接着性或功函数性质。下导电材料层106的材料可以包括例如铝或其他适合的导电材料,且粘着材料层108的材料可以包括钛、氮化钛、其他适合的材料、或前述的组合。下导电材料层106与粘着材料层108的形成方法可以包括物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)、电子束蒸发、电镀、或其他适合的方法、或前述的组合。
在一些实施例中,粘着材料层108为多层结构。举例而言,粘着材料层108的形成可以包括:在下导电材料层106上形成钛层;以及在钛层上形成氮化钛层。应注意的是,尽管并未绘示,也可以在接触插塞104与下导电材料层106之间形成粘着材料层,借此调整接触插塞104与下导电材料层106之间的粘着性或功函数性质。
接着,可以在下导电材料层106与粘着材料层108上形成遮罩材料层110。遮罩材料层110可以包括与上述遮罩层类似的材料,例如氧化硅、氮化硅、氮氧化硅、碳化硅、氮碳化硅、其他适合的材料、或前述的组合。形成遮罩材料层110的方法可以包括化学气相沉积工艺、原子层沉积工艺、或任何适合的沉积工艺。在一些实施例中,可以使用包括氮化硅、氮氧化硅、氮碳化硅、或前述的组合的氮化物以形成遮罩材料层110。如此一来,可以在后续工艺中借由湿式刻蚀移除上述氮化物所形成的遮罩(例如图1C的图案化遮罩112)。
请参见图1B,在形成遮罩材料层110后,可以使用刻蚀工艺移除部分的遮罩材料层110以形成图案化遮罩112,其中刻蚀工艺可以包括干式刻蚀工艺、湿式刻蚀工艺或前述的组合。在一些实施例中,所形成的图案化遮罩112对应下方的接触插塞104的位置。
接着请参见图1C,使用图案化遮罩112作为刻蚀遮罩,依序刻蚀下方的粘着材料层108与下导电材料层106,借此分别形成粘着层116与下导电层114。上述刻蚀工艺可以包括干式刻蚀工艺、湿式刻蚀工艺或前述的组合。取决于刻蚀工艺的条件,在一些实施例中,所形成的下导电层114与粘着层116具有倾斜的侧壁,且下导电层114具有比粘着层116宽的平均宽度。如图1C所示,下导电层114与粘着层116具有朝上方渐缩的剖面轮廓。在本发明的一些实施例中,下导电层114与粘着层116为后续形成的可变电阻式存储器的导线结构的一部分。
接着请参见图1D,在形成下导电层114与粘着层116之后,可以在半导体结构100上沉积另一介电层102’,其与下方的介电层102共同构成介电层103,其中介电层103包括先前形成的介电层102的材料以及沉积在介电层102上的介电层102’的材料。由于介电层102’的材料及形成方法可以与介电层102类似,在此为了简洁起见而省略其详细描述。如图1D所示,介电层103可以填充于下导电层114之间的空间且覆盖下导电层114、粘着层116、及图案化遮罩112。在一些实施例中,如果所欲形成的导线结构具有较短的节距(pitch),可以使用高密度电浆化学气相沉积(high density plasma chemical vapor deposition,HDP-CVD)以填充介电层103,借此避免孔洞产生于下导电层114之间的空间。
请参见图1E,在形成覆盖图案化遮罩112的介电层103之后,为了移除过量的介电层103并露出图案化遮罩112的顶表面,可以进行例如化学机械磨片(chemical mechanicalpolishing,CMP)工艺的平坦化工艺,使得图案化遮罩112与介电层103的顶表面实质上等高。在其他实施例中,也可以利用回蚀(etch back)工艺使图案化遮罩112与介电层103的顶表面实质上等高。
请参照图1F,在一些实施例中,移除图案化遮罩112以形成沟槽118,且沟槽118露出粘着层116。在一些实施例中,上述移除是利用湿刻蚀工艺来进行,所使用的刻蚀剂包括氢氟酸(HF)、硝酸(HNO3)、硫酸(H2SO4)、磷酸(H3PO4)、盐酸(HCl)、氨(NH3)、其他适合的刻蚀剂、或前述的组合。在图案化遮罩112的材料包括氮化物的实施例中,可以利用使用例如热磷酸的湿刻蚀工艺以移除图案化遮罩112。
请参见图1G,在一些实施例中,在沟槽118中以及介电层103上形成上导电材料层120。上导电材料层120可以包括例如铜、钨、钛、氮化钛、铝、钌、钼、钴、其他适合的导电材料、或前述的组合。上导电材料层120的形成方法可以包括物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)、电子束蒸发、电镀、或其他适合的方法、或前述的组合。
接着请参见图1H,在形成上导电材料层120之后,可以利用适当的回蚀工艺或平坦化工艺以移除过量的上导电材料层120,借此形成上导电层122。如图1H所示,所形成的上导电层122可以具有大抵对应下方的下导电层114与粘着层116的宽度,且粘着层116设置于上导电层122与下导电层114之间。应注意的是,在后续形成的可变电阻式存储器的第一实施型态(例如可变电阻式存储器200)中,上导电层122用作导线结构的最顶层;在第二实施型态(例如可变电阻式存储器300)中,上导电层用作存储器单元的下电极。
图2A、图2B是根据本揭露的第一实施型态,绘示出可变电阻式存储器接续图1H的工艺剖面图。
参照图2A,在形成上导电层122之后,可以在上导电层122与介电层103上依序形成下电极层124、金属氧化层126、及上电极层128,且下电极层124直接形成在上导电层122的上表面。下电极层124与上电极层128的材料可以包括铂、氮化钛、金、钛、钽、氮化钽、钨、氮化钨、铜、其他适合的材料、或前述的组合,且下电极层124与上电极层128可以分别包括单层结构或多层结构。金属氧化层126的材料可以包括过渡金属氧化物,例如氧化镍、氧化钛、氧化铪、氧化锆、氧化锌、氧化钨、氧化铝、氧化钽、氧化钼、氧化铜、其他适合的材料、或前述的组合。
参照图2B,在依序形成下电极层124、金属氧化层126、及上电极层128之后,进行图案化工艺以移除位于周边电路区200B的下电极层124、金属氧化层126、及上电极层128,借此分别形成位于阵列区200A的下电极224、电阻转态层226、及上电极228。
如图2B所示,所形成的可变电阻式存储器200包括导线结构210与存储器单元220,其中导线结构210的上表面与存储器单元220的下电极224直接接触。在一些实施例中,在导线结构210与存储器单元220之间不形成导孔。应理解的是,在这个实施型态中,导线结构210包括下导电层114、粘着层116、及上导电层122,且存储器单元220包括位于阵列区200A的下电极224、电阻转态层226、及上电极228。
在这个实施型态中,由于可以在单一的图案化工艺中形成存储器单元220,因此下电极224、电阻转态层226、及上电极228可以具有实质上共平面的侧壁。此外,由于在导线结构210与存储器单元220之间省略了其他导电结构(例如导孔)的形成,在减少可变电阻式存储器200内的接触电阻的同时也能够简化制造过程并降低成本。。
图3A、图3B是根据本揭露的第二实施型态,绘示出可变电阻式存储器接续图1H的工艺剖面图。
参照图3A,在形成上导电层122之后,可以在上导电层122与介电层103上依序形成金属氧化层126及上电极层128,且金属氧化层126直接形成在上导电层122的上表面。上电极层128的材料可以包括铂、氮化钛、金、钛、钽、氮化钽、钨、氮化钨、铜、其他适合的材料、或前述的组合,且上电极层128可以包括单层结构或多层结构。金属氧化层126的材料可以包括过渡金属氧化物,例如氧化镍、氧化钛、氧化铪、氧化锆、氧化锌、氧化钨、氧化铝、氧化钽、氧化钼、氧化铜、其他适合的材料、或前述的组合。在一些实施例中,可以在形成金属氧化层126及上电极层128之前先对上导电层122进行氮化或氧化处理,使上导电层122成为适合的电极材料。借此,可以减少对金属氧化层126(及后续形成的电阻转态层326)的氧化还原反应以避免元件无法转态。
参照图3B,在依序形成金属氧化层126及上电极层128之后,进行图案化工艺以移除位于周边电路区300B的金属氧化层126及上电极层128,借此分别形成位于阵列区300A的电阻转态层326及上电极328。此外,在一些实施例中,上电极328及电阻转态层326的侧壁实质上共平面,且上电极328与电阻转态层326的宽度大于上导电层122的宽度。
如图3B所示,所形成的可变电阻式存储器300包括导线结构310与存储器单元320,其中导线结构310的上表面与存储器单元320的作为下电极的上导电层122直接接触。在一些实施例中,在导线结构310与存储器单元320之间不形成导孔。应理解的是,在这个实施型态中,阵列区300A的导线结构310包括下导电层114及粘着层116而不包括上导电层122,而周边电路区300B的导线结构310包括下导电层114、粘着层116、及上导电层122。此外,存储器单元320包括位于阵列区300A的上导电层122、电阻转态层326、及上电极328,其中上导电层122用作存储器单元320的下电极。如图3A、图3B所示,在一些实施例中,作为下电极的上导电层122的侧壁对准导线结构310的侧壁。
在这个实施型态中,上导电层122埋设于介电层103中的对应导线结构310的沟槽,且可以将作为下电极的上导电层122直接形成在粘着层116的上表面,使得粘着层116的上表面直接接触上导电层122。由于是以上导电层122直接用作存储器单元320的下电极,且在上导电层122与电阻转态层326之间省略其他膜层的形成,在进一步降低可变电阻式存储器300内的串联电阻的同时也能够简化制造过程并降低成本。
特别说明的是,当对可变电阻式存储器200、300施加正向电压时,电阻转态层226、326中的氧离子迁移至其上方的电极,并在电阻转态层226、326中形成氧空缺导电丝,使电阻转态层226、326转换为低电阻状态。反之,对可变电阻式存储器200、300施加反向电压时,氧离子回到电阻转态层226、326中并与电阻转态层226、326中的氧空缺结合,导致氧空缺导电丝消失,使电阻转态层226、326转换为高电阻状态。可变电阻式存储器200、300借由上述方式转换电阻值以进行数据的储存或读取,达到记忆功能。
综上所述,本发明提供了一种可变电阻式存储器及其制造方法,其中导线结构与存储器单元直接接触,借此可以降低可变电阻式存储器内的串联电阻。如此一来,由于可以对所形成的可变电阻式存储器进行良好的成形操作,可以确保所形成的可变电阻式存储器具有改善的良率及效能。此外,由于在导线结构与存储器单元之间省略了其他导电结构(例如导孔)的形成,在减少可变电阻式存储器内的接触电阻的同时也能够简化制造过程并降低成本。应可理解的是,在本说明书中所称的“导线结构”是指水平延伸的一或多层导电线路,但不包含垂直延伸的导孔或插塞。
以上概述数个实施例的特征,以使本领域技术人员可更易理解本发明实施例的观点。本领域技术人员应理解,可轻易地以本发明实施例为基础,设计或修改其他工艺和结构,以达到与在此介绍的实施例相同的目的及/或优势。在本领域技术人员也应理解到,此类等效的工艺和结构并无悖离本发明的精神与范围,且可在不违背本发明的精神和范围之下,做各式各样的改变、取代和替换。

Claims (13)

1.一种可变电阻式存储器,其特征在于,包括:
一导线结构,分别设置于该可变电阻式存储器的一阵列区及一周边电路区;以及
一存储器单元,设置于位于该阵列区的该导线结构上,且该存储器单元包括:
一下电极,设置于该导线结构上;
一电阻转态层,设置于该下电极上;以及
一上电极,设置于该电阻转态层上,
其中该导线结构的上表面与该存储器单元的该下电极直接接触。
2.如权利要求1所述的可变电阻式存储器,其特征在于,在该导线结构与该存储器单元之间不具有导孔。
3.如权利要求1所述的可变电阻式存储器,其特征在于,更包括:
一介电层,其中设置有一沟槽,且该导线结构包括:
一上导电层,设置于该沟槽中,且该上导电层与该下电极的下表面直接接触;以及
一下导电层,设置于该上导电层下方;
其中该导线结构更包括:
一粘着层,设置于该上导电层与该下导电层之间。
4.如权利要求1所述的可变电阻式存储器,其特征在于,更包括:
一介电层,其中设置有对应于该导线结构的一沟槽,且该下电极埋设于该沟槽中。
5.如权利要求4所述的可变电阻式存储器,其特征在于,该导线结构更包括:
一粘着层,该粘着层的上表面直接接触该下电极。
6.一种可变电阻式存储器的制造方法,其特征在于,包括:
分别在一阵列区及一周边电路区形成一导线结构;以及
在位于该阵列区的该导线结构上形成一存储器单元,且该存储器单元的形成包括:
在该导线结构上形成一下电极;
在该下电极上形成一电阻转态层;以及
在该电阻转态层上形成一上电极,
其中该存储器单元的该下电极直接形成在该导线结构的上表面。
7.如权利要求6所述的可变电阻式存储器的制造方法,其特征在于,在该导线结构与该存储器单元之间不形成导孔。
8.如权利要求6所述的可变电阻式存储器的制造方法,其特征在于,该导线结构的形成包括:
形成一下导电层;以及
形成该下导电层上的一粘着层。
9.如权利要求8所述的可变电阻式存储器的制造方法,其特征在于,更包括:
依序形成一下导电材料层与一粘着材料层;
在该下导电材料层与该粘着材料层上形成一图案化遮罩;
以该图案化遮罩刻蚀该粘着材料层与该下导电材料层,以分别形成该粘着层与该下导电层;
沉积一介电层以覆盖该图案化遮罩;
平坦化该介电层以露出该图案化遮罩;以及
移除该图案化遮罩以形成一沟槽,且该沟槽露出该粘着层。
10.如权利要求9所述的可变电阻式存储器的制造方法,其特征在于,该导线结构的形成更包括在该沟槽中形成位于该粘着层上的一上导电层,且该下电极直接形成在该上导电层的上表面。
11.如权利要求10所述的可变电阻式存储器的制造方法,其特征在于,更包括:
在该导线结构上依序形成一下电极层、一金属氧化层、及一上电极层;以及
进行图案化工艺以移除位于该周边电路区的该下电极层、该金属氧化层、及该上电极层,借此分别形成该下电极、该电阻转态层、及该上电极。
12.如权利要求9所述的可变电阻式存储器的制造方法,其特征在于,更包括在该沟槽中形成该下电极,且该下电极直接形成在该粘着层的上表面。
13.如权利要求12所述的可变电阻式存储器的制造方法,其特征在于,更包括:
在该下电极上依序形成一金属氧化层及一上电极层;以及
进行图案化工艺以移除位于该周边电路区的该金属氧化层及该上电极层,借此分别形成该电阻转态层及该上电极。
CN202210008310.2A 2022-01-05 2022-01-05 可变电阻式存储器及其制造方法 Pending CN116456725A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210008310.2A CN116456725A (zh) 2022-01-05 2022-01-05 可变电阻式存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210008310.2A CN116456725A (zh) 2022-01-05 2022-01-05 可变电阻式存储器及其制造方法

Publications (1)

Publication Number Publication Date
CN116456725A true CN116456725A (zh) 2023-07-18

Family

ID=87130705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210008310.2A Pending CN116456725A (zh) 2022-01-05 2022-01-05 可变电阻式存储器及其制造方法

Country Status (1)

Country Link
CN (1) CN116456725A (zh)

Similar Documents

Publication Publication Date Title
US11094744B2 (en) Interconnect landing method for RRAM technology
US10629811B2 (en) Resistance variable memory structure and method of forming the same
US10014469B2 (en) Resistive random access memory and manufacturing method thereof
CN107046096B (zh) 半导体结构及其制造方法
US11018299B2 (en) Memory cell having resistance variable film and method of making the same
US9299927B2 (en) Memory cell having resistance variable film and method of making the same
US20190334084A1 (en) Resistive random access memory structure and manufacturing method thereof
CN113380947A (zh) 一种半导体集成电路器件及其制造方法
CN112420919A (zh) 可变电阻式存储器的结构及其制作方法
TWI785921B (zh) 可變電阻式記憶體及其製造方法
CN116456725A (zh) 可变电阻式存储器及其制造方法
US20230225228A1 (en) Resistive random access memory and method for manufacturing the same
CN110473961B (zh) 电阻式随机存取存储器结构及其制造方法
US11329226B2 (en) Memory devices including step shape electrode and methods for forming the same
CN112864185B (zh) 电桥式随机存取存储器及其制造方法
US20230413582A1 (en) Semiconductor device and method for fabricating the same
CN118042846A (zh) 电阻式随机存取存储器及其制作方法
CN113889569A (zh) 电阻式随机存取存储器及其制造方法
CN112259682A (zh) 存储器装置及其制造方法
CN116848968A (zh) 电阻随机存取存储器(rram)单元和构造方法
CN115472737A (zh) 存储装置以及其制作方法
CN112951986A (zh) 半导体元件及其制造方法
KR20040074769A (ko) 금속-절연체-금속 커패시터의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination