TWI785921B - 可變電阻式記憶體及其製造方法 - Google Patents

Abstract

本發明實施例提供一種可變電阻式記憶體，包括：導線結構，分別設置於可變電阻式記憶體的陣列區及周邊電路區；以及記憶體單元，設置於位於陣列區的導線結構上，且記憶體單元包括：下電極，設置於導線結構上；電阻轉態層，設置於下電極上；以及上電極，設置於電阻轉態層上，其中導線結構的上表面與記憶體單元的下電極直接接觸。

Description

可變電阻式記憶體及其製造方法

本發明實施例是關於半導體製造技術，特別是有關於可變電阻式記憶體及其製造方法。

可變電阻式記憶體（resistive random access memories，RRAM）具有運算速度快、低功率消耗等優點，是下一代非揮發性記憶體的理想選擇。可變電阻式記憶體於兩金屬電極間設置有過渡金屬氧化物（transition metal oxide，TMO）層，藉由改變過渡金屬氧化物層中導電絲（conductive filament）的狀態以在高電阻狀態（high resistance state，HRS）以及低電阻狀態（low resistance state，LRS）之間進行電性切換。

然而，可變電阻式記憶體的成形（forming）操作取決於裝置中的串聯電阻，且外部電阻的大小會影響到記憶體單元能在對整個可變電阻式記憶體施加偏壓時被分配到多少電位差。習知的可變電阻式記憶體的導線結構與記憶體單元並未直接接觸，且兩者之間具有在整個可變電阻式記憶體中提供較高的接觸電阻的其他導電結構（例如導孔）。這樣的配置使得可變電阻式記憶體無法良好地進行成形操作（例如成形時的高電阻狀態與低電阻狀態之間的電流差異太小），可能導致可變電阻式記憶體無法適當地切換。

本發明實施例提供一種可變電阻式記憶體，包括：導線結構，分別設置於可變電阻式記憶體的陣列區及周邊電路區；以及記憶體單元，設置於位於陣列區的導線結構上，且記憶體單元包括：下電極，設置於導線結構上；電阻轉態層，設置於下電極上；以及上電極，設置於電阻轉態層上，其中導線結構的上表面與記憶體單元的下電極直接接觸。

本發明實施例提供一種可變電阻式記憶體的製造方法，包括：分別在陣列區及周邊電路區形成導線結構；以及在位於陣列區的導線結構上形成記憶體單元，且記憶體單元的形成包括：在導線結構上形成下電極；在下電極上形成電阻轉態層；以及在電阻轉態層上形成上電極，其中記憶體單元的下電極係直接形成在導線結構的上表面。

本揭露提供了一種可變電阻式記憶體及其製造方法，其中導線結構不透過導孔而直接與記憶體單元接觸，藉此可以降低可變電阻式記憶體內的串聯電阻。如此一來，由於可以對所形成的可變電阻式記憶體進行良好的成形操作，可以確保所形成的可變電阻式記憶體具有改善的良率及效能。此外，由於在導線結構與記憶體單元之間省略了其他導電結構（例如導孔）的形成，在減少可變電阻式記憶體內的接觸電阻的同時也能夠簡化製造過程並降低成本。應可理解的是，在本說明書中所稱之「導線結構」是指水平延伸的一或多層導電線路，但不包含垂直延伸的導孔或插塞。

如第1A圖所示，半導體結構100包括以分隔符號101分隔的陣列區100A及周邊電路區100B，且在陣列區100A及周邊電路區100B皆形成有介電層102。

在一些實施例中，介電層102的材料包括氧化物、氮化物、介電常數小於約3.9的低介電常數（low-k）介電材料或介電常數小於約2的極低介電常數（Extreme low-k，ELK）介電材料、或前述之組合。具體而言，介電層102的材料例如是氧化矽、氮氧化矽、磷矽酸鹽玻璃（phosphosilicate glass，PSG）、硼矽酸鹽玻璃（borosilicate glass，BSG）、硼磷矽酸鹽玻璃（borophosphosilicate glass，BPSG）、未摻雜的矽酸鹽玻璃（undoped silicate glass，USG）、氟矽酸鹽玻璃（fluorinated silicate glass，FSG）、其他適合的材料、或前述之組合。

接著，可以在位於陣列區100A及/或周邊電路區100B內的介電層102中形成接觸插塞104，其中陣列區100A內的接觸插塞104可以將後續形成的可變電阻式記憶體（例如可變電阻式記憶體200、300）電性連接至下方用於施加偏壓的控制元件（未顯示）。舉例而言，上述控制元件可以是電晶體，且陣列區100A內的接觸插塞104可以電性連接至上述電晶體的汲極。接觸插塞104可以包括例如銅、鎢、鈦、氮化鈦、鋁、釕、鉬、鈷、其他適合的導電材料、或前述之組合。

在一些實施例中，在介電層102上設置遮罩層（未繪示），並以其作為蝕刻遮罩進行蝕刻製程，以在介電層102蝕刻出接觸開口（contact opening）。接著，在開口中填入接觸插塞104的材料，並進行一平坦化製程，以形成接觸插塞104。舉例而言，遮罩層可以包括光阻，例如正型光阻或負型光阻。在一些實施例中，遮罩層可以包括硬遮罩，且可由氧化矽、氮化矽、氮氧化矽、碳化矽、氮碳化矽、類似的材料或前述之組合形成。遮罩層可以是單層或多層結構。形成遮罩層的方法可以包括沉積製程、微影製程等。上述蝕刻製程可以包括乾式蝕刻製程、濕式蝕刻製程或前述之組合。在開口中填入接觸插塞104材料的方法例如可以包括物理氣相沉積（physical vapor deposition，PVD）製程、化學氣相沉積（chemical vapor deposition，CVD）製程、原子層沉積（atomic layer deposition，ALD）製程、蒸鍍或任何適合的沉積製程。在一些實施例中，接觸插塞104的材料可以包括銅、鋁、鎢或任何適合的導電材料。

接著，可以在介電層102上依序形成下導電材料層106與黏著材料層108。藉由在下導電材料層106上形成黏著材料層108，可以調整下導電材料層106與上方的導電材料之間的接著性或功函數性質。下導電材料層106的材料可以包括例如鋁或其他適合的導電材料，且黏著材料層108的材料可以包括鈦、氮化鈦、其他適合的材料、或前述之組合。下導電材料層106與黏著材料層108的形成方法可以包括物理氣相沉積（PVD）、化學氣相沉積（CVD）、原子層沉積（ALD）、電子束蒸鍍、電鍍、或其他適合的方法、或前述之組合。

在一些實施例中，黏著材料層108為多層結構。舉例而言，黏著材料層108的形成可以包括：在下導電材料層106上形成鈦層；以及在鈦層上形成氮化鈦層。應注意的是，儘管並未繪示，也可以在接觸插塞104與下導電材料層106之間形成黏著材料層，藉此調整接觸插塞104與下導電材料層106之間的黏著性或功函數性質。

接著，可以在下導電材料層106與黏著材料層108上形成遮罩材料層110。遮罩材料層110可以包括與上述遮罩層類似的材料，例如氧化矽、氮化矽、氮氧化矽、碳化矽、氮碳化矽、其他適合的材料、或前述之組合。形成遮罩材料層110的方法可以包括化學氣相沉積製程、原子層沉積製程、或任何適合的沉積製程。在一些實施例中，可以使用包括氮化矽、氮氧化矽、氮碳化矽、或前述之組合的氮化物以形成遮罩材料層110。如此一來，可以在後續製程中藉由濕式蝕刻移除上述氮化物所形成的遮罩（例如第1C圖的圖案化遮罩112）。

請參見第1B圖，在形成遮罩材料層110後，可以使用蝕刻製程移除部分的遮罩材料層110以形成圖案化遮罩112，其中蝕刻製程可以包括乾式蝕刻製程、濕式蝕刻製程或前述之組合。在一些實施例中，所形成的圖案化遮罩112係對應下方的接觸插塞104的位置。

接著請參見第1C圖，使用圖案化遮罩112作為蝕刻遮罩，依序蝕刻下方的黏著材料層108與下導電材料層106，藉此分別形成黏著層116與下導電層114。上述蝕刻製程可以包括乾式蝕刻製程、濕式蝕刻製程或前述之組合。取決於蝕刻製程的條件，在一些實施例中，所形成的下導電層114與黏著層116具有傾斜的側壁，且下導電層114具有比黏著層116寬的平均寬度。如第1C圖所示，下導電層114與黏著層116具有朝上方漸縮的剖面輪廓。在本揭露的一些實施例中，下導電層114與黏著層116為後續形成的可變電阻式記憶體的導線結構的一部分。

接著請參見第1D圖，在形成下導電層114與黏著層116之後，可以在半導體結構100上沉積另一介電層102’，其與下方的介電層102共同構成介電層103，其中介電層103包括先前形成的介電層102的材料以及沉積在介電層102上的介電層102’的材料。由於介電層102’的材料及形成方法可以與介電層102類似，在此為了簡潔起見而省略其詳細描述。如第1D圖所示，介電層103可以填充於下導電層114之間的空間且覆蓋下導電層114、黏著層116、及圖案化遮罩112。在一些實施例中，如果所欲形成的導線結構具有較短的節距（pitch），可以使用高密度電漿化學氣相沉積（high density plasma chemical vapor deposition，HDP-CVD）以填充介電層103，藉此避免孔洞產生於下導電層114之間的空間。

請參見第1E圖，在形成覆蓋圖案化遮罩112的介電層103之後，為了移除過量的介電層103並露出圖案化遮罩112的頂表面，可以進行例如化學機械研磨（chemical mechanical polishing，CMP）製程的平坦化製程，使得圖案化遮罩112與介電層103的頂表面實質上等高。在其他實施例中，也可以利用回蝕（etch back）製程使圖案化遮罩112與介電層103的頂表面實質上等高。

請參照第1F圖，在一些實施例中，移除圖案化遮罩112以形成溝槽118，且溝槽118露出黏著層116。在一些實施例中，上述移除是利用濕蝕刻製程來進行，所使用的蝕刻劑包括氫氟酸（HF）、硝酸（HNO ₃）、硫酸（H ₂SO ₄）、磷酸（H ₃PO ₄）、鹽酸（HCl）、氨（NH ₃）、其他適合的蝕刻劑、或前述之組合。在圖案化遮罩112的材料包括氮化物的實施例中，可以利用使用例如熱磷酸的濕蝕刻製程以移除圖案化遮罩112。

請參見第1G圖，在一些實施例中，在溝槽118中以及介電層103上形成上導電材料層120。上導電材料層120可以包括例如銅、鎢、鈦、氮化鈦、鋁、釕、鉬、鈷、其他適合的導電材料、或前述之組合。上導電材料層120的形成方法可以包括物理氣相沉積（PVD）、化學氣相沉積（CVD）、原子層沉積（ALD）、電子束蒸鍍、電鍍、或其他適合的方法、或前述之組合。

接著請參見第1H圖，在形成上導電材料層120之後，可以利用適當的回蝕製程或平坦化製程以移除過量的上導電材料層120，藉此形成上導電層122。如第1H圖所示，所形成的上導電層122可以具有大抵對應下方的下導電層114與黏著層116的寬度，且黏著層116係設置於上導電層122與下導電層114之間。應注意的是，在後續形成的可變電阻式記憶體的第一實施型態（例如可變電阻式記憶體200）中，上導電層122係用作導線結構的最頂層；在第二實施型態（例如可變電阻式記憶體300）中，上導電層係用作記憶體單元的下電極。

第2A、2B圖是根據本揭露的第一實施型態，繪示出可變電阻式記憶體接續第1H圖的製程剖面圖。

參照第2A圖，在形成上導電層122之後，可以在上導電層122與介電層103上依序形成下電極層124、金屬氧化層126、及上電極層128，且下電極層124係直接形成在上導電層122的上表面。下電極層124與上電極層128的材料可以包括鉑、氮化鈦、金、鈦、鉭、氮化鉭、鎢、氮化鎢、銅、其他適合的材料、或前述之組合，且下電極層124與上電極層128可以分別包括單層結構或多層結構。金屬氧化層126的材料可以包括過渡金屬氧化物，例如氧化鎳、氧化鈦、氧化鉿、氧化鋯、氧化鋅、氧化鎢、氧化鋁、氧化鉭、氧化鉬、氧化銅、其他適合的材料、或前述之組合。

參照第2B圖，在依序形成下電極層124、金屬氧化層126、及上電極層128之後，進行圖案化製程以移除位於周邊電路區200B的下電極層124、金屬氧化層126、及上電極層128，藉此分別形成位於陣列區200A的下電極224、電阻轉態層226、及上電極228。

如第2B圖所示，所形成的可變電阻式記憶體200包括導線結構210與記憶體單元220，其中導線結構210的上表面與記憶體單元220的下電極224直接接觸。在一些實施例中，在導線結構210與記憶體單元220之間不形成導孔。應理解的是，在這個實施型態中，導線結構210包括下導電層114、黏著層116、及上導電層122，且記憶體單元220包括位於陣列區200A的下電極224、電阻轉態層226、及上電極228。

在這個實施型態中，由於可以在單一的圖案化製程中形成記憶體單元220，因此下電極224、電阻轉態層226、及上電極228可以具有實質上共平面的側壁。此外，由於在導線結構210與記憶體單元220之間省略了其他導電結構（例如導孔）的形成，在減少可變電阻式記憶體200內的接觸電阻的同時也能夠簡化製造過程並降低成本。。

第3A、3B圖是根據本揭露的第二實施型態，繪示出可變電阻式記憶體接續第1H圖的製程剖面圖。

參照第3A圖，在形成上導電層122之後，可以在上導電層122與介電層103上依序形成金屬氧化層126及上電極層128，且金屬氧化層126係直接形成在上導電層122的上表面。上電極層128的材料可以包括鉑、氮化鈦、金、鈦、鉭、氮化鉭、鎢、氮化鎢、銅、其他適合的材料、或前述之組合，且上電極層128可以包括單層結構或多層結構。金屬氧化層126的材料可以包括過渡金屬氧化物，例如氧化鎳、氧化鈦、氧化鉿、氧化鋯、氧化鋅、氧化鎢、氧化鋁、氧化鉭、氧化鉬、氧化銅、其他適合的材料、或前述之組合。在一些實施例中，可以在形成金屬氧化層126及上電極層128之前先對上導電層122進行氮化或氧化處理，使上導電層122成為適合的電極材料。藉此，可以減少對金屬氧化層126（及後續形成的電阻轉態層326）的氧化還原反應以避免元件無法轉態。

參照第3B圖，在依序形成金屬氧化層126及上電極層128之後，進行圖案化製程以移除位於周邊電路區300B的金屬氧化層126及上電極層128，藉此分別形成位於陣列區300A的電阻轉態層326及上電極328。此外，在一些實施例中，上電極328及電阻轉態層326的側壁實質上共平面，且上電極328與電阻轉態層326的寬度大於上導電層122的寬度。

如第3B圖所示，所形成的可變電阻式記憶體300包括導線結構310與記憶體單元320，其中導線結構310的上表面與記憶體單元320之作為下電極的上導電層122直接接觸。在一些實施例中，在導線結構310與記憶體單元320之間不形成導孔。應理解的是，在這個實施型態中，陣列區300A的導線結構310包括下導電層114及黏著層116而不包括上導電層122，而周邊電路區300B的導線結構310包括下導電層114、黏著層116、及上導電層122。此外，記憶體單元320包括位於陣列區300A的上導電層122、電阻轉態層326、及上電極328，其中上導電層122係用作記憶體單元320的下電極。如第3A、3B圖所示，在一些實施例中，作為下電極的上導電層122的側壁對準導線結構310的側壁。

在這個實施型態中，上導電層122埋設於介電層103中的對應導線結構310的溝槽，且可以將作為下電極的上導電層122直接形成在黏著層116的上表面，使得黏著層116的上表面直接接觸上導電層122。由於是以上導電層122直接用作記憶體單元320的下電極，且在上導電層122與電阻轉態層326之間省略其他膜層的形成，在進一步降低可變電阻式記憶體300內的串聯電阻的同時也能夠簡化製造過程並降低成本。

特別說明的是，當對可變電阻式記憶體200、300施加正向電壓時，電阻轉態層226、326中的氧離子遷移至其上方的電極，並在電阻轉態層226、326中形成氧空缺導電絲，使電阻轉態層226、326轉換為低電阻狀態。反之，對可變電阻式記憶體200、300施加反向電壓時，氧離子回到電阻轉態層226、326中並與電阻轉態層226、326中的氧空缺結合，導致氧空缺導電絲消失，使電阻轉態層226、326轉換為高電阻狀態。可變電阻式記憶體200、300藉由上述方式轉換電阻值以進行資料的儲存或讀取，達到記憶功能。

綜上所述，本揭露提供了一種可變電阻式記憶體及其製造方法，其中導線結構與記憶體單元直接接觸，藉此可以降低可變電阻式記憶體內的串聯電阻。如此一來，由於可以對所形成的可變電阻式記憶體進行良好的成形操作，可以確保所形成的可變電阻式記憶體具有改善的良率及效能。此外，由於在導線結構與記憶體單元之間省略了其他導電結構（例如導孔）的形成，在減少可變電阻式記憶體內的接觸電阻的同時也能夠簡化製造過程並降低成本。應可理解的是，在本說明書中所稱之「導線結構」是指水平延伸的一或多層導電線路，但不包含垂直延伸的導孔或插塞。

以上概述數個實施例之特徵，以使本發明所屬技術領域中具有通常知識者可更易理解本發明實施例的觀點。本發明所屬技術領域中具有通常知識者應理解，可輕易地以本發明實施例為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及/或優勢。在本發明所屬技術領域中具有通常知識者也應理解到，此類等效的製程和結構並無悖離本發明的精神與範圍，且可在不違背本發明之精神和範圍之下，做各式各樣的改變、取代和替換。

100:半導體結構

100A,200A,300A:陣列區

100B,200B,300B:周邊電路區

101:分隔符號

102,102’,103:介電層

104:接觸插塞

106:下導電材料層

108:黏著材料層

110:遮罩材料層

112:圖案化遮罩

114:下導電層

116:黏著層

118:溝槽

120:上導電材料層

122:上導電層

124:下電極層

126:金屬氧化層

128:上電極層

200,300:可變電阻式記憶體

210,310:導線結構

220,320:記憶體單元

224:下電極

226,326:電阻轉態層

228,328:上電極

第1A~1H圖是根據本揭露的一些實施例，繪示出可變電阻式記憶體的製程剖面圖。 第2A、2B圖是根據本揭露的第一實施型態，繪示出可變電阻式記憶體接續第1H圖的製程剖面圖。 第3A、3B圖是根據本揭露的第二實施型態，繪示出可變電阻式記憶體接續第1H圖的製程剖面圖。

101:分隔符號

103:介電層

104:接觸插塞

114:下導電層

116:黏著層

122:上導電層

200:可變電阻式記憶體

200A:陣列區

200B:周邊電路區

210:導線結構

220:記憶體單元

224:下電極

226:電阻轉態層

228:上電極

Claims (13)

1. 一種可變電阻式記憶體，包括：一導線結構，分別設置於該可變電阻式記憶體的一陣列區及一周邊電路區，其中該導線結構為水平延伸的一或多層導電線路且不包含垂直延伸的導孔或插塞；以及一記憶體單元，設置於位於該陣列區的該導線結構上，且該記憶體單元包括：一下電極，設置於該導線結構上；一電阻轉態層，設置於該下電極上；以及一上電極，設置於該電阻轉態層上，其中該導線結構的上表面與該記憶體單元的該下電極直接接觸。
2. 如請求項1之可變電阻式記憶體，其中在該導線結構與該記憶體單元之間不具有導孔。
3. 如請求項1之可變電阻式記憶體，更包括：一介電層，其中設置有一溝槽，且該導線結構包括：一上導電層，設置於該溝槽中，且該上導電層與該下電極的下表面直接接觸；以及一下導電層，設置於該上導電層下方；其中該導線結構更包括：一黏著層，設置於該上導電層與該下導電層之間。
4. 如請求項1之可變電阻式記憶體，更包括： 一介電層，其中設置有對應於該導線結構的一溝槽，且該下電極埋設於該溝槽中。
5. 如請求項4之可變電阻式記憶體，其中該導線結構更包括：一黏著層，該黏著層的上表面直接接觸該下電極。
6. 一種可變電阻式記憶體的製造方法，包括：分別在一陣列區及一周邊電路區形成一導線結構，其中該導線結構為水平延伸的一或多層導電線路且不包含垂直延伸的導孔或插塞；以及在位於該陣列區的該導線結構上形成一記憶體單元，且該記憶體單元的形成包括：在該導線結構上形成一下電極；在該下電極上形成一電阻轉態層；以及在該電阻轉態層上形成一上電極，其中該記憶體單元的該下電極係直接形成在該導線結構的上表面。
7. 如請求項6之可變電阻式記憶體的製造方法，其中在該導線結構與該記憶體單元之間不形成導孔。
8. 如請求項6之可變電阻式記憶體的製造方法，其中該導線結構的形成包括：形成一下導電層；以及 形成該下導電層上的一黏著層。
9. 如請求項8之可變電阻式記憶體的製造方法，更包括：依序形成一下導電材料層與一黏著材料層；在該下導電材料層與該黏著材料層上形成一圖案化遮罩；以該圖案化遮罩蝕刻該黏著材料層與該下導電材料層，以分別形成該黏著層與該下導電層；沉積一介電層以覆蓋該圖案化遮罩；平坦化該介電層以露出該圖案化遮罩；以及移除該圖案化遮罩以形成一溝槽，且該溝槽露出該黏著層。
10. 如請求項9之可變電阻式記憶體的製造方法，其中該導線結構的形成更包括在該溝槽中形成位於該黏著層上的一上導電層，且該下電極係直接形成在該上導電層的上表面。
11. 如請求項10項之可變電阻式記憶體的製造方法，更包括：在該導線結構上依序形成一下電極層、一金屬氧化層、及一上電極層；以及進行圖案化製程以移除位於該周邊電路區的該下電極層、該金屬氧化層、及該上電極層，藉此分別形成該下電極、該電阻轉態層、及該上電極。
12. 如請求項9之可變電阻式記憶體的製造方法，更 包括在該些溝槽中形成該下電極，且該下電極係直接形成在該黏著層的上表面。
13. 如請求項12之可變電阻式記憶體的製造方法，更包括：在該下電極上依序形成一金屬氧化層及一上電極層；以及進行圖案化製程以移除位於該周邊電路區的該金屬氧化層及該上電極層，藉此分別形成該電阻轉態層及該上電極。

Images