CN114122254A - 具有多个输入端子的电阻式存储器元件 - Google Patents

具有多个输入端子的电阻式存储器元件 Download PDF

Info

Publication number
CN114122254A
CN114122254A CN202111008771.1A CN202111008771A CN114122254A CN 114122254 A CN114122254 A CN 114122254A CN 202111008771 A CN202111008771 A CN 202111008771A CN 114122254 A CN114122254 A CN 114122254A
Authority
CN
China
Prior art keywords
electrode
switching layer
layer
memory element
resistive memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111008771.1A
Other languages
English (en)
Inventor
王蓝翔
陈学深
卓荣发
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Globalfoundries Semiconductor Pte Ltd
Original Assignee
Globalfoundries Semiconductor Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Semiconductor Pte Ltd filed Critical Globalfoundries Semiconductor Pte Ltd
Publication of CN114122254A publication Critical patent/CN114122254A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及具有多个输入端子的电阻式存储器元件，揭示了电阻式存储器元件的结构以及形成电阻式存储器元件的结构的方法。该电阻式存储器元件具有第一电极、第二电极、第三电极、以及开关层。该第一电极与该开关层耦接，该第二电极与该开关层的侧表面耦接，且该第三电极与该开关层耦接。

Description

具有多个输入端子的电阻式存储器元件
技术领域
本发明涉及集成电路及半导体装置制造，尤其涉及电阻式存储器元件的结构以及形成电阻式存储器元件的结构的方法。
背景技术
电阻式随机访问存储器(ReRAM或RRAM)装置提供一种嵌入式非易失性存储器技术。由于它的电阻式存储器元件是非易失性的，因此，当该些存储器元件不通电时，该电阻式随机访问存储器装置保留所储存的数据位。电阻式随机访问存储器装置的该非易失性与易失性存储器技术例如静态随机存访问存储器(SRAM)装置(其中，在断电时所储存的内容最终丢失)以及动态随机访问存储器(DRAM)装置(其中，若不定期刷新，所储存的内容丢失)相反。
通过改变开关层(switching layer)上的电阻来提供表示所储存的数据位的不同信息储存状态(高电阻状态及低电阻状态)，从而在电阻式存储器元件中储存数据。为改变该开关层，可施加偏置电压，其足以创建一个或多个细丝(filament)作为跨越该开关层的厚度的导电路径，从而写入低电阻状态。还通过施加偏置电压来破坏该些细丝，以写入高电阻状态。
需要改进的电阻式存储器元件的结构以及形成电阻式存储器元件的结构的方法。
发明内容
依据本发明的一个实施例，一种结构包括电阻式存储器元件，其具有第一电极、第二电极、第三电极、以及开关层。该第一电极与该开关层耦接，该第二电极与该开关层的侧表面耦接，且该第三电极与该开关层耦接。
依据本发明的另一个实施例，一种方法包括形成电阻式存储器元件的第一电极，形成与该第一电极耦接的该电阻式存储器元件的开关层，形成与该开关层的侧表面耦接的该电阻式存储器元件的第二电极，以及形成与该开关层耦接的该电阻式存储器元件的第三电极。
附图说明
包含于并构成本说明书的一部分的附图示例说明本发明的各种实施例，并与上面所作的有关本发明的概括说明以及下面所作的有关该些实施例的详细说明一起用以解释本发明的该些实施例。在该些附图中，类似的附图标记表示不同视图中类似的特征。
图1-2显示依据本发明的实施例处于处理方法的连续制造阶段的包括电阻式存储器元件的结构的示意剖视图。
图3显示依据本发明的替代实施例包括电阻式存储器元件的结构的示意剖视图。
具体实施方式
请参照图1并依据本发明的实施例，结构10包括电阻式存储器元件25，其可设于互连结构30的金属化层级中。互连结构30可通过在衬底20上方的中间工艺(middle-of-line)及后端工艺(back-end-of-line)处理来制造。电阻式存储器元件25可位于互连结构30的其中一个金属化层级(例如M2金属化层级)的金属特征32上方。互连结构30包括可由介电材料例如二氧化硅组成的层间介电层34、36，且金属特征32可由金属例如铜或铝组成。
电阻式存储器元件25包括位于金属特征32上的层间介电层36中的底部电极44，位于底部电极44上方的开关层46，以及位于开关层46上方的绝缘体层48。底部电极44可由金属组成，例如铜、铂、铝、钛、氮化钛、钽、氮化钽、或钌，其可基于例如抗氧化性以及相对于后续形成的顶部电极的功函数差等因素来选择。开关层46可由金属氧化物例如PCMO(Pr0.7Ca0.3MnO3)、氧化镁、氧化钽、氧化铪、氧化钛、或氧化铝组成，或者可由过渡金属氮化物组成。绝缘体层48可为由介电材料例如二氧化硅或氮化硅组成的介电层。
底部电极44可通过沉积其构成材料层并利用光刻及蚀刻制程图案化该沉积层来形成。接着，沉积并平坦化层间介电层36，以移除形貌。为形成开关层46及绝缘体层48，可沉积其构成材料层于层间介电层36及底部电极44上方，并利用光刻及蚀刻制程图案化该些沉积层。
开关层46可具有顶部表面41、与顶部表面41相对的底部表面43、侧表面45，以及与侧表面47相对的侧表面47。绝缘体层48可具有分别与开关层46的侧表面45、47对齐的侧表面49，直接位于开关层46的顶部表面41上方的底部表面，以及与该底部表面相对的顶部表面51。开关层46的顶部表面41与绝缘体层48接触，且在一个实施例中，开关层46的顶部表面41可与绝缘体层48的该底部表面直接物理接触。在一个实施例中，绝缘体层48可从开关层46的侧表面45延伸至开关层46的侧表面47。在一个实施例中，绝缘体层48可完全覆盖开关层46的顶部表面41，以使顶部表面41的整个表面面积免受例如后续形成顶部电极的制程影响。
底部电极44横向位于开关层46的侧表面45与侧表面47之间。底部电极44位于开关层46的底部表面43下方。开关层46的底部表面43与底部电极44耦接，且在一个实施例中，开关层46的底部表面43可与底部电极44直接物理及电性接触。底部电极44的宽度可窄于开关层46，因此，底部电极44可仅与开关层46的底部表面43的部分接触。在此方面，底部电极44可具有宽度W1，且开关层46及绝缘体层48可具有大于底部电极44的宽度W1的宽度W2。
请参照图2，其中，类似的附图标记表示图1中类似的特征，且在该处理方法的下一制造阶段，在部分完成的电阻式存储器元件25上方形成互连结构30的层间介电层38。层间介电层38可由与层间介电层34、36的介电材料类似或相同的介电材料例如二氧化硅组成。
在层间介电层38中形成电阻式存储器元件25的顶部电极50及顶部电极52。为形成顶部电极50、52，可利用光刻及蚀刻制程图案化层间介电层38以定义开口54、56，在开口54、56中沉积金属，以及利用化学机械抛光平坦化。顶部电极50、52可由例如通过物理气相沉积沉积的金属组成，例如铂、钛、氮化钛、钽、氮化钽、或钌。在一个实施例中，顶部电极50可由与顶部电极52相同的金属组成，且顶部电极50、52可同时形成。在一个实施例中，顶部电极50、52可由不同的金属组成，且顶部电极50、52可例如通过以下制程序列分别形成：图案化开口54，通过沉积及平坦化形成顶部电极50，图案化开口56，以及通过沉积及平坦化形成顶部电极52。顶部电极50、52以自对准方式形成，因为顶部电极50、52不是通过使用光刻及蚀刻制程沉积并图案化导体层来形成。层间介电层38的介电材料的部分位于顶部电极50与顶部电极52之间的空间中的绝缘体层48上方，并提供电性隔离。
顶部电极50与开关层46的侧表面45接触，且在一个实施例中，顶部电极50可与开关层46的侧表面45直接物理及电性接触。顶部电极52与开关层46的侧表面47接触，且在一个实施例中，顶部电极52可与开关层46的侧表面47直接物理及电性接触。因此，底部电极44及顶部电极50、52与开关层46的不同部分接触。顶部电极50还可与绝缘体层48的顶部表面51重叠，顶部电极52还可与绝缘体层48的顶部表面51重叠，且顶部电极50、52可接触绝缘体层48的侧表面47。层间介电层36的部分位于底部电极44与顶部电极50、52之间，因为底部电极44窄于开关层46。层间介电层36的这些部分有助于电性隔离底部电极44与顶部电极50、52。
电阻式存储器元件25包括采用底部电极44、顶部电极50及顶部电极52形式的多个端子，这些端子可在操作期间以不同的偏置电压分别且单独偏置。例如，可将顶部电极50及顶部电极52用作输入端子，它们可以不同的偏置电压分别且单独偏置，以在操作期间提供低电阻及高电阻状态。在将开关层46从低电阻状态切换至高电阻状态的设置操作中，可使用从电压源26施加至顶部电极50的偏置电压，而底部电极44及顶部电极52接地。在将开关层46从高电阻状态切换至低电阻状态的重置操作中，可使用从电压源28施加至顶部电极52的偏置电压，而底部电极44及顶部电极50接地。为读取电阻式存储器元件25的状态，可使用从另一电压源(未显示)施加至底部电极44的偏置电压，而顶部电极50及顶部电极52浮置(floating)。
结构10可用以实施逻辑门，在此方面，结构10可用以提供存储器内计算能力。例如，结构10可用以实施IMPLY门，其中，顶部电极50及顶部电极52为电阻式存储器元件25提供多个输入端子，可在操作期间以不同的偏置电压分别且单独偏置该些输入端子。在此方面，可用双极开关方案将偏置电压施加于顶部电极50及顶部电极52，以生成IMPLY门的真值表。例如，初始可将电阻式存储器元件25置于高电阻状态，接着，各顶部电极50、52可接收等于设定电压的逻辑“1”，或接地以提供逻辑“0”，且底部电极44的输出可为逻辑“1”，除非顶部电极50接地且顶部电极52以设定电压偏置以输出逻辑“0”。
请参照图3，其中，类似的附图标记表示图2中类似的特征，且依据替代实施例，存储器元件60包括位于底部电极44上并与其接触的开关层62，与开关层62耦接的电极64、66，以及与开关层62耦接的顶部电极68。开关层62(在功能及组成上类似于开关层46)包括垂直段62a、62b，其通过水平段62c连接，以定义U形的非平面配置。开关层62的水平段62c可与底部电极44直接物理及电性接触。电极64可与开关层62的垂直段62a的侧表面63直接物理及电性接触。电极66可与开关层62的垂直段62b的侧表面65直接物理及电性接触。顶部电极68可与开关层62的两个垂直段62a、62b直接物理及电性接触。由开关层62及顶部电极68围绕的空间可由层间介电层38的介电材料填充。
存储器元件60可通过在形成底部电极44之后沉积部分厚度的层间介电层38来形成。电极64、66可通过沉积及图案化含有金属(例如铜、铂、铝、钛、氮化钛、钽、氮化钽或钌)的层来形成。接着，利用光刻和蚀刻制程沉积并图案化层间介电层38的剩余厚度，以定义横向位于电极64、66之间的开口。沉积开关层62，作为该开口内的共形涂层，接着沉积额外的介电材料并用化学机械抛光来抛光，以移除表面形貌。通过沉积及图案化金属层来形成顶部电极68。
上述方法用于集成电路芯片的制造。制造者可以原始晶圆形式(例如，作为具有多个未封装芯片的单个晶圆)、作为裸芯片，或者以封装形式分配所得的集成电路芯片。可将该芯片与其它芯片、分立电路元件和/或其它信号处理装置集成，作为中间产品或最终产品的部分。该最终产品可为包括集成电路芯片的任意产品，例如具有中央处理器的计算机产品或智能手机。
本文中引用的由近似语言例如“大约”、“大致”及“基本上”所修饰的术语不限于所指定的精确值。该近似语言可对应于用以测量该值的仪器的精度，且除非另外依赖于该仪器的精度，否则可表示所述值的+/-10％。
本文中引用术语例如“垂直”、“水平”等作为示例来建立参考框架，并非限制。本文中所使用的术语“水平”被定义为与半导体衬底的传统平面平行的平面，而不论其实际的三维空间取向。术语“垂直”及“正交”是指垂直于如刚刚所定义的水平面的方向。术语“横向”是指在该水平平面内的方向。
与另一个特征“连接”或“耦接”的特征可与另外一个特征直接连接或耦接，或者可存在一个或多个中间特征。如果不存在中间特征，则特征可与另一个特征“直接连接”或“直接耦接”。如存在至少一个中间特征，则特征可与另一个特征“非直接连接”或“非直接耦接”。在另一个特征“上”或与其“接触”的特征可直接在另外一个特征上或与其直接接触，或者可存在一个或多个中间特征。如果不存在中间特征，则特征可直接在另一个特征“上”或与其“直接接触”。如存在至少一个中间特征，则特征可“不直接”在另一个特征“上”或与其“不直接接触”。
对本发明的各种实施例所作的说明是出于示例说明的目的，而非意图详尽无遗或限于所揭示的实施例。许多修改及变更对于本领域的普通技术人员将显而易见，而不背离所述实施例的范围及精神。本文中所使用的术语经选择以最佳解释实施例的原理、实际应用或在市场已知技术上的技术改进，或者使本领域的普通技术人员能够理解本文中所揭示的实施例。

Claims (20)

1.一种结构，包括：
电阻式存储器元件，包括第一电极、第二电极、第三电极，以及具有第一侧表面的开关层，该第一电极与该开关层耦接，该第二电极与该开关层的该第一侧表面耦接，且该第三电极与该开关层耦接。
2.如权利要求1所述的结构，其中，该开关层包括与该第一侧表面相对的第二侧表面，且该第三电极与该开关层的该第二侧表面耦接。
3.如权利要求2所述的结构，其中，该开关层包括底部表面以及与该底部表面相对的顶部表面，且还包括：
绝缘体层，位于该开关层的该顶部表面上。
4.如权利要求3所述的结构，其中，该绝缘体层从该开关层的该第一侧表面延伸至该开关层的该第二侧表面。
5.如权利要求3所述的结构，其中，该第一电极设置于横向位于该开关层的该第一侧表面与该第二侧表面之间的该开关层的该底部表面下方。
6.如权利要求3所述的结构，其中，该第二电极在该开关层的该第一侧表面之上与该绝缘体层重叠，且该第三电极在该开关层的该第二侧表面之上与该绝缘体层重叠。
7.如权利要求3所述的结构，其中，该绝缘体层完全覆盖该开关层的该顶部表面。
8.如权利要求2所述的结构，其中，该开关层具有从该第一侧表面延伸至该第二侧表面的底部表面，且该第一电极设置于横向位于该第一侧表面与该第二侧表面之间的该底部表面下方。
9.如权利要求1所述的结构，其中，该第二电极由第一金属组成，且该第三电极由在组成上不同于该第一金属的第二金属组成。
10.如权利要求1所述的结构，其中，该电阻式存储器元件包括与该开关层耦接的第四电极。
11.如权利要求10所述的结构，其中，该开关层包括位于该第一电极上的第一段，从该第一段延伸至该第四电极的第二段，以及从该第一段延伸至该第四电极的第三段。
12.如权利要求11所述的结构，其中，该开关层的该第一段、该第二段及该第三段以及该第四电极围绕由介电材料填充的空间。
13.如权利要求11所述的结构，其中，该开关层的该第二段包括该第一侧表面，该开关层的该第三段包括第二侧表面，且该第三电极与该开关层的该第三段的该第二侧表面耦接。
14.如权利要求10所述的结构，其中，该结构还包括：
衬底；以及
互连结构，位于该衬底上方，
其中，该电阻式存储器元件位于该互连结构中，该第一电极位于该第二电极及该第三电极之下的该互连结构中，且该第四电极位于该第二电极及该第三电极之上的该互连结构中。
15.如权利要求1所述的结构，还包括：
IMPLY门，包括该电阻式存储器元件。
16.一种方法，包括：
形成电阻式存储器元件的第一电极；
形成与该第一电极耦接的该电阻式存储器元件的开关层；
形成与该开关层的第一侧表面耦接的该电阻式存储器元件的第二电极；以及
形成与该开关层耦接的该电阻式存储器元件的第三电极。
17.如权利要求16所述的方法，还包括：
在该开关层及该第一电极上方形成层间介电层；以及
在该层间介电层中图案化第一开口及第二开口，
其中，该第二电极形成于在该层间介电层中图案化的该第一开口中，且该第二电极形成于在该层间介电层中图案化的该第二开口中。
18.如权利要求16所述的方法，其中，该开关层包括与该第一侧表面相对的第二侧表面，且该第三电极与该开关层的该第二侧表面耦接。
19.如权利要求18所述的方法，其中，该开关层包括底部表面以及与该底部表面相对的顶部表面，该第一电极位于该开关层的该底部表面下方，且还包括：
在该开关层的该顶部表面上形成绝缘体层，
其中，该绝缘体层从该开关层的该第一侧表面延伸至该开关层的该第二侧表面。
20.如权利要求16所述的方法，其中，该第二电极由第一金属组成，且该第三电极由在组成上不同于该第一金属的第二金属组成。
CN202111008771.1A 2020-08-31 2021-08-31 具有多个输入端子的电阻式存储器元件 Pending CN114122254A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/007,759 2020-08-31
US17/007,759 US11744166B2 (en) 2020-08-31 2020-08-31 Resistive memory elements with multiple input terminals

Publications (1)

Publication Number Publication Date
CN114122254A true CN114122254A (zh) 2022-03-01

Family

ID=80357135

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111008771.1A Pending CN114122254A (zh) 2020-08-31 2021-08-31 具有多个输入端子的电阻式存储器元件

Country Status (2)

Country Link
US (1) US11744166B2 (zh)
CN (1) CN114122254A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220173313A1 (en) * 2020-12-02 2022-06-02 International Business Machines Corporation Horizontal rram device and architecture fore variability reduction

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431604B2 (en) 2012-12-14 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random access memory (RRAM) and method of making
GB2515568B (en) * 2013-06-28 2016-05-18 Ibm Resistive random-access memory cells
US11877458B2 (en) * 2020-03-09 2024-01-16 International Business Machines Corporation RRAM structures in the BEOL

Also Published As

Publication number Publication date
US20220069213A1 (en) 2022-03-03
US11744166B2 (en) 2023-08-29

Similar Documents

Publication Publication Date Title
US11889705B2 (en) Interconnect landing method for RRAM technology
TWI678823B (zh) 記憶體電路及形成記憶體電路的方法
US7863595B2 (en) Reproducible resistance variable insulating memory devices having a shaped bottom electrode
CN104900804B (zh) 具有导电蚀刻停止层的rram单元结构
US10847720B1 (en) Non-volatile memory elements with filament confinement
JP2005523575A (ja) Ｍｒａｍ加工におけるトンネル接合部キャップ層、トンネル接合部ハードマスク、およびトンネル接合部スタック種膜の材質の組み合わせ
JP4716867B2 (ja) Ｆｅｔベースの磁気ランダム・アクセス・メモリ・デバイス用の自己整列型導電線およびこれを形成する方法
CN113178520B (zh) 非易失性存储器和制造方法
TW200908313A (en) Phase change memory with dual word lines and source lines and method of operating same
US9425238B2 (en) Semiconductor device and method for fabricating the same
US11211555B2 (en) Memory device and a method for forming the memory device
US10651380B1 (en) Memory devices and methods of forming the same
CN111584711A (zh) 一种rram器件及形成rram器件的方法
CN116830199A (zh) 两位磁阻随机存取存储器器件架构
CN114122254A (zh) 具有多个输入端子的电阻式存储器元件
US11121315B2 (en) Structure improving reliability of top electrode contact for resistance switching RAM having cells of varying height
US11217747B2 (en) Memory devices and methods of forming memory devices
US11398525B2 (en) Resistive memory elements having conductive islands embedded within the switching layer
US10886333B2 (en) Memory structure including gate controlled three-terminal metal oxide components
US11476303B2 (en) Multi-level cell configurations for non-volatile memory elements in a bitcell
US20230140134A1 (en) Resistive random access memory device
CN116685151A (zh) 存储器器件以及形成存储器结构的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination