CN116830199A

CN116830199A - 两位磁阻随机存取存储器器件架构

Info

Publication number: CN116830199A
Application number: CN202280011282.8A
Authority: CN
Inventors: A·杜塔; E·R·埃瓦茨
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 2021-02-05
Filing date: 2022-01-18
Publication date: 2023-09-29
Also published as: US11437083B2; JP2024509667A; WO2022167215A1; EP4288962A1; US20220254396A1

Abstract

一种磁阻随机存取存储器(MRAM)器件，包括选择性地连接到第一位线的第一单元和选择性地连接到第二位线的第二单元。该MRAM器件进一步包括连接到第一单元且连接到第二单元的共享晶体管。该MRAM器件进一步包括第一选择器器件和第二选择器器件。第一选择器器件被配置为当施加至第一选择器器件的电压大于阈值激活电压时允许电流流过第一单元至共享晶体管。第二选择器器件被配置为当施加至第二选择器器件的电压大于阈值激活电压时允许电流流过第二单元至共享晶体管。该MRAM单元进一步包括连接到共享晶体管的栅极的字线。

Description

两位磁阻随机存取存储器器件架构

背景技术

本发明涉及电气、电子和计算机领域。具体地，本发明涉及具有三个晶体管的两位磁阻随机存取存储器(MRAM)单元及其制造方法。

MRAM是在计算机和其他电子器件中用于存储数据的非易失性存储器的类型。不同于将数据存储为电荷或电流(例如，使用电容器)的常规读取存取存储器(例如，动态读取存取存储器(DRAM))，MRAM使用磁性存储元件将数据存储在磁域中。磁性存储元件由通过绝缘层分离的两个铁磁板形成，每个铁磁板可保持磁化。两个板中的一个是设置为特定极性的永磁体；另一个板的磁化可以改变以匹配外部场的磁化以存储存储器。此配置已知为磁性隧道结且为MRAM单元的一个示例结构。存储器器件由这种“单元”的阵列构建。

发明内容

本发明的实施例包括磁阻随机存取存储器(MRAM)器件。所述MRAM器件包含选择性地连接到第一位线的第一单元和选择性地连接到第二位线的第二单元。所述MRAM器件进一步包含连接到所述第一单元且连接到所述第二单元的共享晶体管。该MRAM器件进一步包括第一选择器器件和第二选择器器件。第一选择器器件对应于第一单元并且被配置为当施加至第一选择器器件的电压大于阈值激活电压时允许电流流过第一单元至共享晶体管。第二选择器器件对应于第二单元并且被配置为当施加至第二选择器器件的电压大于阈值激活电压时允许电流流过第二单元至共享晶体管。所述MRAM器件进一步包含连接到所述共享晶体管的栅极的字线。

本发明的另外的实施例包括形成两位MRAM器件的方法。该方法包括在公共着陆垫(landing pad)上形成第一底部电极和第二底部电极。该方法还包括形成连接至第一底部电极的第一单元，其中，形成第一单元包括形成第一顶部电极和第一选择器器件，使得第一选择器器件布置在第一顶部电极与公共着陆垫之间。该方法还包括形成连接至第二底部电极的第二单元，其中，形成第二单元包括形成第二顶部电极和第二选择器器件，使得第二选择器器件布置在第二顶部电极与公共着陆垫之间。

本发明的另外的实施例包括一种编程两位MRAM器件的方法。所述方法包含接收写入命令以编程两位MRAM器件中的第一位。所述两位MRAM器件包括：第一单元，其包含第一磁性隧道结(MTJ)和第一电极；第二单元，其包含第二MTJ和第二电极；第一晶体管，连接至所述第一单元并连接至第一位线；第二晶体管，连接至所述第二单元并连接至第二位线；共享晶体管，将所述第一单元和所述第二单元连接至源极线；第一选择器器件，布置在所述共享晶体管与所述第一电极之间；以及第二选择器器件，布置在所述共享晶体管与所述第二电极之间。所述方法进一步包含确定第一位将被存储在特定MTJ中，其中所述特定MTJ是所述第一MTJ和所述第二MTJ中的一者。所述方法进一步包含选择性地激活所述共享晶体管以及所述第一晶体管和所述第二晶体管中的一者以使电流流过所述特定MTJ，其中选择性地激活所述共享晶体管以及所述第一晶体管和所述第二晶体管中的所述一者使得电流在所述特定MTJ为所述第一MTJ时流过所述第一选择器器件且在所述特定MTJ为所述第二MTJ时流过所述第二选择器器件。

本发明的另外的实施例包括一种确定存储在两位MRAM器件中的值的方法。所述方法包含接收用以确定存储在两位MRAM器件中的第一位中的值的读取命令。所述两位MRAM器件包含：第一单元，其包含第一MTJ和第一电极；第二单元，其包含第二MTJ和第二电极；第一晶体管，其连接到所述第一单元且连接到第一位线；第二晶体管，其连接到所述第二单元且连接到第二位线；共享晶体管，其将所述第一单元和所述第二单元连接到源极线；第一选择器器件，其布置在所述共享晶体管与所述第一电极之间；以及第二选择器器件，其布置在所述共享晶体管与所述第二电极之间。该方法还包括确定要为其确定存储值的第一位是在特定MTJ中，其中该特定MTJ是第一MTJ和第二MTJ之一。所述方法进一步包含选择性地激活所述共享晶体管以及所述第一晶体管和所述第二晶体管中的一者以使电流流过所述特定MTJ，其中选择性地激活所述共享晶体管以及所述第一晶体管和所述第二晶体管中的所述一者使得电流在所述特定MTJ为所述第一MTJ时流过所述第一选择器器件且在所述特定MTJ为所述第二MTJ时流过所述第二选择器器件。

本发明的另外的实施例包括形成两位MRAM器件的方法。所述方法包含将第一单位(single-bit)MRAM单元连接到第一位线和连接到源极线，其中所述第一位线由第一晶体管选择性地操作，其中所述第一单位MRAM单元通过第二晶体管连接到所述源极线，并且其中所述第一单位MRAM单元通过第一选择器开关器件连接到所述第二晶体管。所述方法进一步包含将第二单位MRAM单元连接到第二位线并且连接到所述源极线，其中所述第二位线由第三晶体管选择性地操作，其中所述第二单位MRAM单元通过所述第二晶体管连接到所述源极线，并且其中所述第二单位MRAM单元通过第二选择器开关器件连接到所述第二晶体管。所述第一单位MRAM单元和所述第二单位MRAM单元中的每一者可通过使具有至少与写入阈值电压一样大的电压的电流穿过其中而编程。所述第一选择器开关器件和所述第二选择器开关器件中的每一者被配置以在由至少与激活阈值电压一样大的电压激活时将对应MRAM单元连接到所述共享晶体管。写入阈值电压大于激活阈值电压，且写入阈值电压小于激活阈值电压的三倍。

以上发明内容并不旨在描述本发明的每个所示实施例或每个实现方式。

附图说明

包括在本公开中的附图被结合到说明书中并且形成说明书的一部分。它们展示了本发明的实施例，并且与说明书一起用于解释本发明的原理。附图仅是对典型实施例的说明，并不限制本发明。

图1是描绘根据本发明的实施例的两位磁阻随机存取存储器(MRAM)单元的示例配置的示意图。

图2是描绘根据本发明的实施例的诸如图1中所示的两位MRAM单元的一部分的横截面视图的示意图。

图3是描绘根据本发明的实施例的指示单元的主要路径的图1所示的两位MRAM单元的示例配置的示意图。

图4是描绘根据本发明的实施例的指示单元的次要路径的图1所示的两位MRAM单元的示例配置的示意图。

图5描绘了根据本发明的实施例的编程两位MRAM单元的第一位的示例方法的流程图。

图6是描绘根据本发明的实施例的两位MRAM单元的另一示例配置的示意图。

图7是描绘根据本发明的实施例的指示单元的主要路径的图6所示的两位MRAM单元的示例配置的示意图。

图8是描绘根据本发明的实施例的指示单元的次要路径的图1所示的两位MRAM单元的示例配置的示意图。

图9是描绘根据本发明的实施例的两位MRAM单元的顶部平面图的示意图。

图10描绘了根据本发明的实施例的形成两位MRAM单元的示例方法的流程图。

图11A描绘了根据本发明的实施例的在执行图10所示的方法的一部分之后的两位MRAM单元的示意性侧剖视图。

图11B描绘了根据本发明的实施例的图11A中所示的两位MRAM单元的示意性顶部平面图。

图12A描绘了根据本发明的实施例的在执行方法的一部分之后的图11A中所示的两位MRAM单元的示意性侧剖视图。

图12B描绘了根据本发明的实施例的在执行方法的一部分之后的图12A中所示的两位MRAM单元的示意性侧剖视图。

图12C描绘了根据本发明的实施例的在执行方法的一部分之后的图12B中所示的两位MRAM单元的示意性侧剖视图。

图12D描绘了根据本发明的实施例的在执行方法的一部分之后的图12C中所示的两位MRAM单元的示意性侧剖视图。

图12E描绘了根据本发明的实施例的在执行方法的一部分之后的图12D中所示的两位MRAM单元的示意性侧剖视图。

图12F描绘了根据本发明的实施例的在执行方法的一部分之后的图12E中所示的两位MRAM单元的示意性侧剖视图。

图12G描绘了根据本发明的实施例的在执行方法的一部分之后的图12F中所示的两位MRAM单元的示意性侧剖视图。

图12H描绘了根据本发明的实施例的在执行方法的一部分之后的图12G中所示的两位MRAM单元的示意性侧剖视图。

图12I描绘了根据本发明的实施例的在执行方法的一部分之后的图12H中所示的两位MRAM单元的示意性侧剖视图。

图12J描绘了根据本发明的实施例的在执行方法的一部分之后的图12I中所示的两位MRAM单元的示意性侧剖视图。

图13示出了根据本发明的实施例的可用于实现本文中所描述的方法、工具和模块和任何相关功能中的一个或多个的示例性计算机系统的高级框图。

具体实施方式

本发明的各方面一般涉及电气、电子和计算机领域，尤其涉及具有三个晶体管的两位磁阻随机存取存储器(MRAM)单元及其制造方法。虽然本发明不必限于这些应用，但是可以通过使用上下文的各个示例的讨论来理解本发明的各个方面。

本文参考相关附图描述本发明的各种实施例。在不背离本发明的范围的情况下，可设计可替换的实施方式。要注意的是，在以下描述和附图中，在元件之间阐述了各种连接和位置关系(例如，上方、下方、相邻等)。除非另有规定，否则这些连接和/或位置关系可以是直接或间接的，并且本发明在此方面并非意图是限制性的。因此，实体的连接可以指直接的或间接的连接，并且实体之间的位置关系可以是直接的或间接的位置关系。作为间接位置关系的示例，在本说明书中提及在层“B”上形成层“A”包括其中一个或多个中间层(例如，层“C”)在层“A”和层“B”之间的情况，只要中间层基本上不改变层“A”和层“B”的相关特征和功能。

以下定义和缩写将用于解释权利要求书和说明书。如在此使用的，术语“包括”、“包含”、“具有”、“含有”或其任何其他变体旨在涵盖非排他性的包括。例如，包含一系列要素的组合物、混合物、工艺、方法、物品或装置不必仅限于那些要素，而是可以包括未明确列出的或这种组合物、混合物、工艺、方法、物品或装置固有的其他要素。

出于下文描述的目的，术语“上”、“下”、“右”、“左”、“竖直”、“水平”、“顶部”、“底部”及其派生词将涉及如图中定向的所描述的结构和方法。术语“覆盖”、“顶部”、“在顶部”、“定位在…上”或“定位在…顶部”是指第一元件(如第一结构)存在于第二元件(如第二结构)上，其中插入元件(如接口结构)可以存在于第一元件与第二元件之间。术语“直接接触”是指诸如第一结构的第一元件和诸如第二结构的第二元件在两个元件的接口处没有任何中间导电、绝缘或半导体层的情况下连接。应注意，术语“选择性(selective to)”，诸如，“第一元件选择性用于第二元件”是指第一元件可以被蚀刻，并且第二元件可以充当蚀刻止挡件。

为了简洁起见，在此可能或可能不详细描述与半导体器件和集成电路(IC)制造相关的常规技术。此外，本文描述的各种任务和过程步骤可以并入具有本文未详细描述的附加步骤或功能的更全面的程序或过程中。特别地，半导体器件和基于半导体的IC的制造中的各步骤是公知的，因此，为了简洁起见，许多常规步骤将仅在本文中简要提及，或将完全省略，而不提供公知的工艺细节。

一般而言，用于形成将被封装成IC的微芯片的各种工艺落入四个一般类别，即，膜沉积、去除/蚀刻、半导体掺杂和图案化/光刻。

沉积是将材料生长、涂覆或以其他方式转移到晶圆上的任何工艺。可用的技术包括物理气相沉积(PVD)、化学气相沉积(CVD)、电化学沉积(ECD)、分子束外延(MBE)以及最近的原子层沉积(ALD)等。另一沉积技术为等离子体增强化学气相沉积(PECVD)，其为使用等离子体内的能量以在晶圆表面处引发反应的工艺，否则反应将需要与常规CVD相关联的较高温度。在PECVD沉积期间的能量离子轰击还可改善膜的电性能和机械性能。

去除/蚀刻是从晶圆去除材料的任何工艺。示例包括蚀刻工艺(湿法或干法)、化学机械平坦化(CMP)等。去除工艺的一个示例是离子束蚀刻(IBE)。通常，IBE(或铣削)指的是干法等离子体蚀刻方法，该方法利用远程宽束离子/等离子体源通过物理惰性气体和/或化学反应气体器件来去除衬底材料。与其他干式等离子体蚀刻技术类似，IBE具有诸如蚀刻速率、各向异性、选择性、均匀性、深宽比、和衬底损伤的最小化之类的益处。干式移除工艺的另一示例为反应离子蚀刻(RIE)。通常，RIE使用化学反应等离子体来去除沉积在晶圆上的材料。利用RIE，在低压(真空)下通过电磁场产生等离子体。来自RIE等离子体的高能离子攻击晶圆表面并与其反应以去除材料。

半导体掺杂是通过掺杂例如晶体管源极和漏极(通常通过扩散和/或通过离子注入)来改变电性质。这些掺杂工艺之后是炉退火或快速热退火(“RTA”)。退火用于活化注入的掺杂剂。导体(例如，多晶硅、铝、铜等)和绝缘体(例如，各种形式的二氧化硅、氮化硅等)的膜用于连接和隔离晶体管及其部件。半导体衬底的各个区域的选择性掺杂允许衬底的导电性随着电压的施加而改变。通过创建这些不同部件的结构，数百万个晶体管可以被构建并且被布线在一起以形成现代微电子器件的复杂电路。

半导体光刻是在半导体衬底上形成三维浮雕图像或图案以用于随后将图案转移到衬底。在半导体光刻中，图案由被称为光致抗蚀剂的光敏聚合物形成。为了构建构成晶体管的复杂结构和连接电路的数百万晶体管的许多导线，重复多次光刻和蚀刻图案转移步骤。将印刷在晶片上的每个图案与先前形成的图案对准，并且逐渐建立导体、绝缘体和选择性掺杂区以形成最终器件。

现在转向与本发明的各方面更具体地相关的技术的概览，一般而言，单位MRAM单元指代能够使用磁性存储元件存储值(例如，信息位)的任何材料或材料组合。MRAM单元值(其可以是二进制的(‘1’或‘0’)或模拟的(例如，0.65))作为单元的电阻的函数被存储在存储器单元中，类似于值如何被存储在电阻性随机存取存储器(ReRAM或RRAM)单元和/或忆阻器中。换句话说，MRAM单元内的板的磁化的相对定向影响MRAM单元的电阻。可通过使电流通过MRAM单元来测量此电阻，且可将所测量的电阻转换为值。

当前单位MRAM器件架构的实质性缺点是针对每一MRAM单元使用一个晶体管来执行写入操作。晶体管与MRAM单元的这种一对一的比率对于防止与同预期MRAM单元共享共同晶体管的非预期MRAM单元的干扰是重要的。这种一对一的比率的缺点是所需的晶体管数量限制了MRAM器件的位密度。此外，晶体管必须较大以支持写入操作所需的驱动电流，进一步限制了位密度，且因此限制了缩放。

增加MRAM器件的低位密度的一些尝试已集中于通过使用垂直堆叠的多位单元来产生多位MRAM单元。然而，此类解决方案未能解决对用于读取和写入操作的一对一晶体管与MRAM单元比的需要。

本发明的实施例可通过使用两位MRAM单元架构来克服当前解决方案的这些和其他缺点，所述两位MRAM单元架构将一个共享晶体管用于两个单位MRAM单元以执行写入操作。换句话说，本文中所揭示的两位MRAM单元架构是用于将两个单位MRAM单元链接在一起的架构。因而，还可将本文中所揭示的两位MRAM单元称为两位MRAM器件，其中所述两位MRAM器件包含共享共同晶体管的两个单独单位MRAM单元。此架构可通过并入选择器器件(例如，选择器开关或选择器二极管)而成为可能，所述选择器器件防止在读取或写入操作期间对连接到共享晶体管的另一MRAM单元的非预期存取。下文更详细描述的此架构减少了每一对MRAM单元的读取和写入操作所需的晶体管的数目的一半。因为处理硅晶圆的成本相对固定，所以使用较小的单元且因此在一个晶圆上封装更多位降低了存储器的每位的成本。因而，将晶体管的数目减半减小了晶体管的密度，这可使得能够包含较大数目的MRAM单元和/或允许开发提供较高驱动电流的较大晶体管。

根据本发明的至少一些实施例，每个两位MRAM单元包括一对单位MRAM单元。每个单位MRAM单元包含顶部电极、底部电极和磁性隧道结(MTJ)。根据本发明的至少一些实施例，每个MTJ包括与顶部电极接触的自由层、与底部电极接触的参考层以及布置在自由层和参考层之间并与自由层和参考层接触的隧道势垒。换言之，在每个MTJ堆叠中，参考层通过隧道势垒与自由层分离。

每个单位MRAM单元的自由层可以通过使‘写入’电流通过而被独立地编程。因而，通过选择性地激活与两位MRAM单元相关联的晶体管和选择器器件，可允许电流仅流过单位MRAM单元中的一者，从而独立地设定自由层中的每一者的磁定向。这允许每一位被单独地写入到两位MRAM单元。

通过使‘读取’电流通过单位MRAM单元的MTJ堆叠并测量相应MTJ堆叠的相关联电阻状态，确定每个单位MRAM单元的状态。通过选择性地激活与两位MRAM单元相关联的晶体管和选择器器件，可允许电流流过单位MRAM单元中的仅一者的MTJ堆叠，借此独立地读取单位MRAM单元中的每一者的磁定向。这允许单独地读取两位MRAM单元的每一位的值。

将选择器器件并入到两位MRAM单元架构中允许两个单位MRAM单元共享共同晶体管且允许独立地写入和读取每一位，同时防止与另一位的非预期干扰。这导致两位MRAM单元的显著空间节省。因为两个单位MRAM单元可共享共同晶体管且所述选择性器件的选择性操作允许对每一单位MRAM单元独立地执行读取和写入操作，所以将每个两位MRAM单元的读取和写入操作所需的晶体管的数目减半。

本发明的额外实施例包含一种形成此两位MRAM单元的方法。在至少一些实施例中，这样的方法包括针对一对单位MRAM单元中的每个单位MRAM单元形成底部电极触点，所述底部电极触点在公共着陆垫上彼此间隔开。这样的底部电极触点可以例如通过执行减法工艺或镶嵌工艺来形成。

在至少一些实施例中，这样的方法还包括使用例如离子束蚀刻(IBE)或反应离子蚀刻(RIE)工艺将选择器器件(诸如选择器开关或选择器二极管)的材料与MRAM器件一起图案化。这种选择器器件的材料可以是例如SiOx、TiOx、AlOx、WOx、TiNOx、HfOx、TaOx、NbOx或具有类似特性的材料。具体地，除非施加高于特定阈值电压的电压，否则这种选择器器件的材料充当绝缘体，在施加高于特定阈值电压的电压的情况下，该材料充当导体。此外，这种选择器器件的材料使得所述转换过程可逆地发生。具体地，一旦移除所施加的电压，该材料再次充当绝缘体。

在至少一些实施例中，此方法进一步包含形成连接一对单位MRAM单元中的每个单位MRAM单元的顶部电极触点的金属线。在这样的实施例中，可以通过执行例如镶嵌工艺来形成金属线。

应当理解，上述优点是示例优点，并且不应被解释为限制性的。本发明的实施例可包含所有、一些或不包含上述优点，同时保持在本发明的范围内。

现在转向附图，图1描绘了根据本发明的实施例的两位MRAM单元100的示例配置的框图。MRAM单元100包含第一单位MRAM单元104和第二单位MRAM单元108。第一单位MRAM单元104和第二单位MRAM单元108中的每一者提供单个存储位。这些单个位一起构成两位MRAM单元100的位对。

两位MRAM单元100可用作MRAM单元的较大阵列的部分。例如，图1描绘l在结构和功能上与MRAM单元100大体上相同且连接到MRAM单元100的第二两位MRAM单元102。因而，第二两位MRAM单元102包含第三单位MRAM单元106和第四单位MRAM单元110，其经布置且经配置以分别与第一单位MRAM单元104和第二单位MRAM单元108大体上相同的方式起作用。

阵列的MRAM单元通过字线(例如，第一字线112和第二字线116)和位线(例如，第一位线120和第二位线124)连接，以实现对存储在MRAM单元中的信息位的编程和读取。图1中所示的省略号指示阵列可继续由除出于说明性目的而展示的MRAM单元之外的其他字线和位线连接的其他MRAM单元。如所展示，第一MRAM单元100和第二MRAM单元102通过第一位线120和第二位线124连接。

MRAM单元100进一步包含：第一晶体管128，其经由第一位线120连接到且与第一单位MRAM单元104相关联；第二晶体管132，其经由第二位线124连接到且与第二单位MRAM单元108相关联；以及第三晶体管136，其经由第一和第二位线120、124以及第一字线112连接到且与两个单位MRAM单元104、108相关联。

在所示的实施例中，第一晶体管128和第二晶体管132被包括在多路复用器134中，该多路复用器在多个输入信号之间进行选择并且通过操作相应的晶体管将所选择的输入转发到单个输出线路。在替代实施例中，第一和第二晶体管可以不是多路复用器的一部分，但仍然以下面描述的基本上相同的方式起作用。类似地，在所示实施例中，第一字线112和第二字线116由行地址解码器118选择性地操作。在替代实施例中，第一和第二字线可以不由行地址解码器选择性地操作，而是仍以下面描述的基本上相同的方式起作用。图1中所示的省略号指示多路复用器134和行地址解码器118可以分别具有到除了为了说明性目的而示出的位线和字线之外的其他位线和字线的连接。

第二MRAM单元102被视为包含同一第一晶体管128以及同一第二晶体管132，其中第一晶体管128经由第一位线120连接到第三单位MRAM单元106且与第三单位MRAM单元106相关联，第二晶体管132经由第二位线124连接到第四单位MRAM单元110且与第四单位MRAM单元110相关联。然而，代替第三晶体管136，第二MRAM单元102包含第四晶体管138，第四晶体管138经由第一和第二位线120、124以及第二字线116连接到两个单位MRAM单元106、110且与两个单位MRAM单元106、110相关联。

分别连接到位线120、124并且由阵列中的多个两位MRAM单元共享的第一晶体管128和第二晶体管132可以被称为位于存储器存储器件的“逻辑区域”中和/或操作在存储器存储器件的“逻辑区域”中。位于逻辑区域中和/或操作在逻辑区域中的晶体管用于接通和断开阵列的各个位线和字线，以允许读取和写入电流行进到阵列内的特定位置。相比之下，阵列的其他两位MRAM单元中的第三晶体管136、第四晶体管138和类似晶体管可被称为位于和/或操作在存储器存储器件的“存储器区域”中。位于存储器区域中和/或操作在存储器区域中的晶体管用于接通和断开特定的、单独的MRAM单元以允许读取和写入电流行进通过阵列内的特定的、单独的对应MRAM单元以对对应的MRAM单元执行读取和写入操作。

MRAM单元100进一步包含第一选择器器件140和第二选择器器件144，所述第一选择器器件140连接到第一单位MRAM单元104且与所述第一单位MRAM单元104相关联，所述第二选择器器件144连接到第二单位MRAM单元108并与所述第二单位MRAM单元108相关联。更具体来说，第一单位MRAM单元104通过第一选择器器件140连接到第三晶体管136。类似地，第二单位MRAM单元108通过第二选择器器件144连接到第三晶体管136。

应注意，在本发明的替代实施例中，有可能将第一选择器器件140布置于第一单位MRAM单元104的相对侧上，使得第一单位MRAM单元104不必通过第一选择器器件140连接到第三晶体管136，而是第一选择器器件140和第一单位MRAM单元104两者串联连接在第一位线120与第三晶体管136之间。类似地，在本发明的替代实施例中，有可能将第二选择器器件144布置于第二单位MRAM单元108的相对侧上，使得第二单位MRAM单元108不必通过第二选择器器件144连接到第三晶体管136，而是第二选择器器件144和第二单位MRAM单元108两者串联连接在第二位线124与第三晶体管136之间。

同样地，第二MRAM单元102包含第三选择器器件142和第四选择器器件146，其经布置以使得第三单位MRAM单元106通过第三选择器器件142连接到第四晶体管138，且第四单位MRAM单元110通过第四选择器器件146连接到第四晶体管138。

在图1所示的实施方式中，选择器器件140、142、144、和146中的每一个是选择器开关。每个选择器开关被配置为通过跨该开关施加电压而被闭合。具体地，为了激活选择器开关(也称为“闭合”或“接通”选择器开关)，开关两端的电压必须至少与特定开关阈值Vs一样大。根据本发明的至少一些实施例，所有选择器开关具有相同的开关阈值Vs。然而，如以下进一步详细讨论的，在替代实施方式中，可以将选择器开关配置为具有彼此不同的开关阈值。

晶体管128、132、134和136中的每一个是用作电控制开关的半导体器件。因此，晶体管128、132、134、136中的每一个晶体管用于接通和断开通过其的电流的流动。每个晶体管仅当电压施加到其栅极时才传导电流。换言之，当没有电压施加到晶体管的栅极时，开关关断并且没有电流传导通过晶体管。相反，当电压被施加到晶体管时，开关接通并且电流通过晶体管被导通。在替代实施例中，晶体管有可能以本领域普通技术人员已知的不同方式操作或者使用不同类型的晶体管。

如下文进一步详细解释，选择器器件140、142、144、146的包含、开关阈值电压和特定布置使得第一和第二单位MRAM单元104、108能够共享共同第三晶体管136，同时保持关于第一单位MRAM单元104的操作与关于第二单位MRAM单元108的操作分离。

现在转到图2，在侧面正视图中的第一MRAM单元100的示意图更详细地描绘每个单位MRAM单元的架构。特定来说，每一单位MRAM单元104、108包含布置成最靠近相应位线120、124的顶部电极204和布置成最靠近第三晶体管136的底部电极208。每个单位MRAM单元104、108进一步包含布置于顶部电极204与底部电极208之间的MTJ 212。每个MTJ 212包括被布置成最靠近顶部电极204的自由层216、被布置成最靠近底部电极208的参考层220、以及被布置在自由层216与参考层220之间的隧道势垒层224。

如上所述，为了对单位MRAM单元进行编程，使写入电流穿过其中，从而改变其中的自由层。因而，在两位MRAM单元100的上下文中，为了对所述两位中的第一位进行编程，通过接通第一晶体管128来选择第一单位MRAM单元104，其中所述第一晶体管128激活第一单位MRAM单元104所连接到的第一位线120。另外，通过将电压施加到第一字线112，第三晶体管136接通，从而允许电流流经第一单位MRAM单元104到达源极线148，如图3中所示。在图1所示的实施例中，源极线148被示出为接地。然而，在替代实施例中，源极线148可以是接地、中性线或完成电路的另一共用线。根据本发明的至少一些实施例，源极线148将信号馈送至感测放大器电路以确定位值。

重要的是，在第一单位MRAM单元104正被编程时，第二晶体管132关断。这防止电流沿着第二位线124传递且经过第二单位MRAM单元108，这将在第一单位MRAM单元104正被编程时更改第二单位MRAM单元108的自由层216。另外，如下文进一步详细解释，选择器器件144结合选择器器件142、146防止电流流入第二单位MRAM单元108的自由层216中，这可甚至在第二晶体管132关断的情况下发生(例如，归因于电路、例如第二晶体管中的例如泄漏和寄生电容等效应)，以及归因于穿过阵列的交替路径，如下文关于图4所描述。

因而，在执行写入操作以编程两位MRAM单元100的第一位时，当将要编程第一单位MRAM单元104的位时，第一晶体管128接通，第二晶体管132断开，且第三晶体管136接通。相比之下，如下文进一步详细解释，当将要编程第二单位MRAM单元108的位时，第一晶体管128断开，第二晶体管132接通，且第三晶体管136接通。

继续编程第一单位MRAM单元104的位的示例，为了改变第一单位MRAM单元104中的自由层216，写入电压必须高于特定写入阈值Vw。因此，沿着第一位线120且通过第一单位MRAM单元104的写入电流具有至少与写入阈值Vw一样大的电压。在本文中所公开的实施方式中，写入阈值Vw大于第一选择器开关140的开关阈值Vs。

如图3中所示，在对第一单位MRAM单元104进行编程的操作期间，写入电流沿着由箭头304出于说明性目的而指示的路径行进。写入电流由至少与写入阈值Vw一样大的电压驱动，所述电压足以改变第一单位MRAM单元104的自由层216。如上所述，因为写入阈值Vw大于第一选择器开关140的开关阈值Vs，所以写入电流也足以闭合(接通)第一选择器开关140。因而，因为第一晶体管128、第一选择器开关140及第三晶体管136全部接通，所以写入电流沿着路径304行进到源极线148，且在穿过第一单位MRAM单元104时编程第一单位MRAM单元104。

因为第二晶体管132断开，所以路径304是用于穿过两位MRAM单元100到源极线148的写入电流的优选路径(也称为“主要路径”)。相比之下，图4描绘用于穿过两位MRAM单元100到源极线148的写入电流的替代路径(也称为“次要路径”)，其由箭头404出于说明性目的而指示。

如图4中所示，用于穿过两位MRAM单元100到源极线148的写入电流的次要路径404包含第一位线120、第三单位MRAM单元106、第三选择器开关142、第四选择器开关146、第四单位MRAM单元110、第二位线124、第二单位MRAM单元108、第二选择器开关144和第三晶体管136。因而，次要路径404说明预期编程第一单位MRAM单元104的写入电流有可能无意地影响第二单位MRAM单元108。沿着此次要路径404行进且无意地影响两位MRAM单元中的非预期单位MRAM单元的电流可称为“潜行电流”(sneak current)或“泄漏电流”。

为了防止潜行电流在意欲编程第一单位MRAM单元104的写入操作期间穿过第二单位MRAM单元108，必须中断次要路径404。为了中断次要路径404，选择器开关140、142、144、146中的每个被配置为使得开关阈值Vs小于写入阈值Vw，并且使得三个开关阈值Vs之和大于写入阈值Vw。换言之，选择器开关140、142、144、146被配置为使得Vs＜Vw＜3Vs。

因为第三、第四和第二选择器开关142、146、144沿次要路径404串联连接，所以它们的开关阈值是累积的。因此，为了完成电路使得写入电流沿次要路径404可能通过，写入电流的电压必须大于第三、第四和第二选择器开关142、146、144的开关阈值加在一起。通过配置选择器开关140、142、144、146使得Vw＜3Vs，写入电流不足以激活第三、第四和第二选择器开关142、146、144，且因此次要路径404被中断且防止潜行电流无意地穿过第二单位MRAM单元108。

因而，选择器开关的包含和布置使得可以通过配置两位MRAM单元100以使得写入电流具有足以改变第一单位MRAM单元104的自由层216、足以闭合第一选择器开关140且不足以闭合串联的第三、第四和第二选择器开关142、146、144中的所有三个的电压来防止潜行电流穿过第二单位MRAM单元108。

作为一个示例，如果写入阈值Vw是500毫伏，则这可以通过将所有选择器开关140、142、144、146配置为具有大约200毫伏的开关阈值Vs来实现。因为200＜500＜600，所以该示例满足Vs＜Vw＜3Vs的条件。在此示例中，近似500毫伏的写入电流足以改变第一单位MRAM单元104的自由层216且足以闭合第一选择器开关140，但不足以闭合第三、第四和第二选择器开关142、146、144中的所有三个。

在前述说明性论述中，第一单位MRAM单元104是待编程的MRAM单元100的两个位中的第一位。当然，第二单位MRAM单元108可改为待编程的MRAM单元的两个位中的第一位。类似地有可能通过断开第一晶体管128、接通第二晶体管132和接通第三晶体管136而以相同方式对MRAM单元100的第二单位MRAM单元108进行编程。当第一晶体管128断开且第二晶体管132和第三晶体管136接通时，用于写入电流的主要路径沿着第二位线124行进通过第二单位MRAM单元108、通过第二选择器开关144、通过第三晶体管136且到达源极线148。用于写入电流的次要路径沿着第二位线124行进通过第四单位MRAM单元110、通过第四选择器开关146、通过第三选择器开关142、通过第三单位MRAM单元106、通过第一位线120、通过第一单位MRAM单元104、通过第一选择器开关140且通过第三晶体管136到达源极线148。

因而，以与上文所描述大体上相同的方式，有可能通过配置MRAM单元100以使得开关阈值相对于写入阈值满足条件Vs＜Vw＜3Vs来防止预期编程第二单位MRAM单元108的写入电流沿着次要路径潜入且无意地改变第一单位MRAM单元104。

如上所述，为了确定两位MRAM单元的状态，使读取电流通过每一单位MRAM单元的MTJ堆叠。因而，在两位MRAM单元100的上下文中，以大体上类似于上文所描述的写入过程的方式个别地读取每一位的值。

为了在不干扰位的值的情况下读取位的值，读取电流具有小于写入电流的电压的电压。因而，读取电流可以穿过MTJ以确定自由层的值而不改变自由层。更具体地，为了读取由MTJ存储的值，读取电压必须高于特定读取阈值Vr，并且为了防止干扰位的值，读取电压必须小于写入阈值Vw。因此，读取阈值Vr小于写入阈值Vw。换言之，Vr＜Vw。

此外，类似于上述写入操作，读取电流必须具有至少与读取阈值Vr一样大并且小于开关阈值Vs的三倍的电压。换言之，Vs＜Vr＜3Vs。因此：Vs＜Vr＜Vw＜3Vs。继续上面提供的示例电压，如果写入阈值Vw为大约500毫伏，并且开关阈值Vs为大约200毫伏，则读取阈值Vr可以是例如大约300毫伏。因为200＜300＜500＜600，所以该示例满足Vs＜Vr＜Vw＜3Vs的条件。

在读取两个位中的第一位的操作期间，第一晶体管128接通，第二晶体管132断开，并且第三晶体管136接通。因此，具有例如约300毫伏的电压的读取电流沿着主路径304(图3中所展示)行进以读取第一单位MRAM单元104的值。另外，第三、第四和第二选择器开关142、146、144(其每一者具有例如200毫伏的单独开关阈值，使得组合开关阈值例如为约600毫伏)防止电流泄漏沿着次要路径404(图4中展示)行进且穿过第二单位MRAM单元108。

应理解，类似地有可能通过断开第一晶体管128、接通第二晶体管132和接通第三晶体管136而以相同方式读取由MRAM单元100的第二单个位MRAM单元108存储的值。当第一晶体管128关断且第二晶体管132和第三晶体管136接通时，读取电流的主要路径沿着第二位线124行进通过第二单位MRAM单元108、通过第二选择器开关144、通过第三晶体管136且到达源极线148。读取电流的次要路径沿着第二位线124行进通过第四单位MRAM单元110、通过第四选择器开关146、通过第三选择器开关142、通过第三单位MRAM单元106、通过第一位线120、通过第一单位MRAM单元104、通过第一选择器开关140且通过第三晶体管136到达源极线148。

因而，以与上文所描述大体上相同的方式，有可能通过配置相对于读取阈值的开关阈值使得Vs＜Vr＜3Vs来防止预期确定由第二单位MRAM单元108存储的值的读取电流沿着次要路径潜入且无意地读取第一单位MRAM单元104。如上文关于单独地对单位MRAM单元104、108进行编程所指出，有可能按任一次序读取由单位MRAM单元104、108存储的值。

为了使选择器开关以上述方式引导读取和写入电流，第一和第二选择器开关140、144中的每一者必须被布置在主要路径和次要路径彼此重新结合的结点与对应的单位MRAM单元的顶部电极204之间。

例如，在图2中所描绘的实施例中，第一选择器开关140直接连接到第一单位MRAM单元104的底部电极208，使得第一选择器开关140布置在底部电极208与共享底部触点228之间，其中主要路径和次要路径在此处彼此重新接合。根据本发明的备选实施例，可以将第一选择器开关140布置在相应位线120与共享底部触点228之间的另一位置处，在该位置处，主要路径和次要路径彼此重新接合。例如，根据本发明的替换实施例，第一选择器开关140可以被布置在顶部电极204和MTJ 212之间。根据本发明的另一个实施例，第一选择器开关140可以布置在底部电极208或顶部电极204的两层之间。

图5描绘操作两位MRAM单元100的方法500的流程图。两位MRAM单元由存储器系统(本文中也称为存储器存储器件)操作或作为其部分，存储器系统包含两位MRAM单元(例如，图1中所示的两位MRAM单元100、102)的阵列。方法500可由在处理器上执行的硬件、固件、软件或其任何组合来执行。例如，方法500可由存储器控制器(例如，在处理器中)执行。

在操作504，系统接收用于编程第一位的写入命令或用于确定存储在第一位中的值的读取命令。在操作508，系统确定第一位将被存储或被存储在特定MTJ中。作为说明性示例，系统确定第一位被存储或将存储在两位MRAM单元100的第一单位MRAM单元104的MTJ212(图2中所展示)中。

在操作512，系统选择性地激活晶体管以使得电流流过特定MTJ。作为说明性示例，系统选择性地激活第一晶体管128和第三晶体管136(图1中所展示)以致使写入电流或读取电流流过两位MRAM单元100的第一单位MRAM单元104的MTJ 212。

归因于两位MRAM单元中的晶体管和选择器开关的布置以及单位MRAM单元和选择器开关的相对电压及阈值电压，致使电流流动穿过特定MTJ还致使电流流动穿过对应于特定MTJ的选择器器件。根据该说明性示例，致使电流流经第一单位MRAM单元104的MTJ 212致使电流流经第一选择器开关140。如上文所描述，此流动发生是因为第一单位MRAM单元104的读取和写入电压大于第一选择器开关140的阈值电压。因此，使电流流过特定MTJ包括使电流流过对应的选择器器件。

上文所阐述的说明性示例描述在所述方法用以编程或读取第一单位MRAM单元104时的方法500。换言之，相同的方法500用于执行读取操作或写入操作。此外，应理解，当在操作508处确定特定MTJ为两位MRAM单元100的第二单位MRAM单元108的MTJ 212时，使用相同方法500来编程或读取第一单位MRAM单元104或第二单位MRAM单元108。这通过简单地改变第一和第二晶体管中的哪一个被激活来完成。

如上所述，在图1、3和4中所示的MRAM单元100、102的实施例中，选择器器件140、142、144、146是选择器开关。然而，在替代实施例中，选择器器件140、142、144、146可以是选择器二极管。在进一步可替换的实施例中，一些选择器器件可以是选择器开关而一些可以是选择器二极管。

图6示出了本发明的一个实施例，其中，选择器器件140、142、144、146是选择器二极管。每个选择器二极管被配置为主要在一个方向上传导电流，通常被称为“正向”方向。因而，包含选择器开关的MRAM单元100、102的实施例可被称作具有“对称”选择器器件，而包含选择器二极管的MRAM单元100、102的实施例可被称作具有“不对称”选择器器件。

更具体地，二极管在正向方向上具有低电阻并且在相反方向(通常被称为“反向”方向)上具有高电阻。MRAM单元100、102中的选择器二极管中的每一者可配置成使得可针对相对于二极管在正向方向上行进的电流以及针对相对于二极管在反向方向上行进的电流独立地选择电压阈值。由此，使用选择器二极管代替选择器开关使得两位MRAM单元100、102能够通过更具体选择选择器二极管中的每一者的电压阈值而在控制电流流动方面更精细地调谐。

根据本发明的一些实施例，每个选择器二极管可以具有与其他选择器二极管的阈值电压相同的正向阈值电压和反向阈值电压。根据本发明的一些实施例，选择器二极管可以具有与其他选择器二极管的阈值电压不同的正向阈值电压和反向阈值电压。根据本发明的一些实施例，选择器二极管可以具有与其反向阈值电压相同的正向阈值电压。根据本发明的一些实施例，选择器二极管可以具有与其反向阈值电压不同的正向阈值电压。

如图6中所示，两位MRAM单元600、602的布置与上文所展示和描述的两位MRAM单元100、102的布置相同，只是选择器开关140、142、144、146由选择器二极管640、642、644、646替代。在图6中所示的实施例中，选择器二极管640、642、644、646中的每一个被布置为使得二极管的正向方向指向相应的共享晶体管136、138。在一些替代实施例中，可能布置选择器二极管中的至少一些，使得正向方向指向远离相应共享晶体管，只要保留了使两位MRAM单元的两个单位MRAM单元能够共享共同晶体管的选择器二极管的功能性即可。

如图7中所示，在操作中，预期对第一单位MRAM单元104执行读取或写入操作的读取或写入电流的主要路径704沿着位线120行进，穿过第一单位MRAM单元104，在正向方向上穿过第一选择器二极管640，且穿过第三晶体管136到达源极线148。

如图8中所示，在操作中，预期对第一单位MRAM单元104执行读取或写入操作的读取或写入电流的次要路径804沿着位线120行进，通过第三单位MRAM单元106、在正向上通过第三选择器二极管642、在反向上通过第四选择器二极管646、通过第四单位MRAM单元110，沿着第二位线124，穿过第二单位MRAM单元108，在正向方向上穿过第二选择器二极管644，且穿过第三晶体管136到源极线148。

因而，为了允许读取或写入电流沿预期主要路径704行进同时防止读取或写入电流沿非预期次要路径804行进，可用以下方式选择相对阈值电压。每个选择器二极管的正向阈值电压Vdf小于读取电流(Vr)的电压和写入电流(Vw)的电压，使得读取电流和写入电流能够通过主要路径704中的第一选择器二极管640。第三选择器二极管642的正向阈值电压Vdf、第四选择器二极管646的反向阈值电压Vdr、以及第四选择器二极管644的正向阈值电压Vdf的和大于读和写电流中的每一个。换言之，Vdf＜Vr＜Vw＜(2Vdf+Vdr)。

在一个示例性实例中，在正向方向上激活每个选择器二极管的正向阈值电压Vdf可以大约为200毫伏，在反向方向上激活每个选择器二极管的反向阈值电压Vdr可以大约为400毫伏，读取电流Vr的电压可以大约为300毫伏，并且写入电流Vw的电压可以大约为500毫伏。因为200＜300＜500＜800，该例子满足条件Vdf＜Vr＜Vw＜(2Vdf+Vdr)。在替代实施例中，只要保持满足条件Vdf＜Vr＜Vw＜(2Vdf+Vdr)，这些部件就可以具有不同的电压。在至少一个替代性实施例中，反向阈值电压Vdr有可能显著大于正向阈值电压Vdf，从而使得读取或写入电压将不能穿过取向在反向方向上的单个二极管。

图9描绘阵列中的两位MRAM单元100、102(其可改为600、602)以及两个另外两位MRAM单元900、902的顶部平面图。以上述方式，第一单位MRAM单元104和第二单位MRAM单元108共享共同底部触点228。第一单位MRAM单元104和第二单位MRAM单元108进一步共享第三晶体管，其在图9中不可见，因为其被底部触点228遮蔽。另外，第一单位MRAM单元104和第三单位MRAM单元106两者都连接到第一位线120，且第二单位MRAM单元108和第四单位MRAM单元110两者都连接到第二位线124。另外两位MRAM单元900、902经布置及连接且以大体上相同的方式起作用。例如，两位MRAM单元900、902中的每一者的第一和第二单位MRAM单元共享底部触点，且第一和第三单位MRAM单元连接到第一位线920，且第二和第四单位MRAM单元连接到第二位线924。该布置可通过例如图10所示的方法1000形成。

图10示出了用于形成上述配置的示例性方法1000，其可用于存储器存储器件中。方法1000开始于操作1004，其中形成共享底部触点，该共享底部触点也被称为共享着陆垫。在图2中所示的MRAM单元100的上下文中，共享着陆垫类似于共享底部触点228。具体地，共享着陆垫由导电材料(例如，诸如钌之类的金属)形成。

图11A描绘了在执行操作1004之后的存储器存储器件1100的部分侧横截面视图的示意图。如图所示，在本发明的至少一些实施例中，共享着陆垫1128可以与存储器存储器件1100的逻辑区域1108中的金属线1104同时、作为相同工艺的一部分和/或由相同的材料形成。此外，在本发明的至少一些实施例中，存储器区域1112的共享着陆垫1128和逻辑区域1108的金属线1104在氧化物层1132上形成。此外，共享着陆垫1128被形成为与形成在氧化物层1132中并且以其他方式由氧化物层1132隔离的触点1124直接接触。在图2中所示的MRAM单元100的上下文中，此触点1124类似于连接共享底部触点228与第三晶体管136的触点。

另外，图11A说明层间电介质(ILD)1136，其可用以使共享着陆垫1128与金属线1104分离并且与阵列中的其他MRAM单元的共享着陆垫分离。在本发明的至少一些实施例中，ILD可以由例如超低介电常数(ULK)材料形成。

此外，图11A示出了选择性地形成在金属线1104和共享着陆垫1128的部分的顶部上的掩模1140。如下文进一步详细描述，掩模1140促进制造工艺中的后续操作。

图11B示出了图11A中所示的存储器存储器件1100的存储器区域1112的部分俯视图的示意图。出于说明性目的，存储器区域1112包括以图11A所示的方式并且通过方法1000的操作1004形成的四个两位MRAM单元1144。

图12A、图12B和图12C示出在执行形成共享底部触点1128的进一步制造过程之后的存储器存储器件1100。换言之，进一步的制造工艺(其结果在图12A、图12B和图12C中示出)可以被认为在方法1000的操作1004的执行中执行。图12A-12C中示出的制造操作可以使用本领域普通技术人员已知的制造工艺(例如，ILD填充、CMP)来执行。具体地，图12A示出了通过使用掩模1140蚀刻金属线1104和共享着陆垫1128并且然后执行ILD填充工艺和后续CMP工艺来形成顶部过孔的结果。可以使用与先前存在的ILD1136相同的材料或不同的材料来执行ILD填充工艺。图12B示出形成ILD凹陷1148和与共享着陆垫1128自对准的微钉(microstud)1152的结果。图12C示出了执行盖介电填充工艺和后续CMP工艺的结果。可使用可流动介电材料1156(例如，SiCN(H))执行盖介电填充工艺。

返回到图10，方法1000进行操作1008，其中第一和第二单位MRAM单元形成在共享底部触点1128上。MRAM单元可使用本领域中已知的制造工艺(例如，沉积工艺)来形成。在本发明的至少一些实施例中，操作1008可以包括通过执行光刻图案化和/或掩模工艺来沉积MRAM单元的层。更具体来说，如图12D所示，执行操作1008可包含依次形成材料层，所述材料层形成MRAM单元的选择器器件、底部电极、MTJ和顶部电极。换句话说，在本发明的至少一些实施例中，在操作1008处形成MRAM单元包含形成对应于那些MRAM单元的选择器器件。在这样的实施例中，形成选择器器件可以包括例如通过执行蚀刻工艺对选择器器件材料进行图案化。此外，在该实施方式中，选择器器件材料可包括例如SiOx、TiOx、AlOx、WOx、TiNOx、HfOx、TaOx和NbOx中的至少一种。

在图12D中所示的实施例中，形成选择器器件的材料的层用参考标号1158指示，形成底部电极的材料的层用参考标号1160指示，形成MTJ的材料的层用参考标号1162指示，形成顶部电极的材料的层用参考标号1164指示。

图12D进一步示出操作1008的执行可包括在顶部电极的顶部上形成氧化物层1166、OPL层1168和SiARC层1170。在本发明的至少一些实施例中，顶部电极和底部电极中的每一个可以由例如W、WN、Ta、TaN、Ti、TiN、Ru、Mo、Cr、V、Pd、Pt或Al形成。

在图12D中所示的实施例中，形成选择器器件的材料层1158形成在共享底部触点1128与形成MRAM单元的底部电极的材料层1160之间。这种布置展示了本发明的一个示范性实施例。可替代地，在其中选择器器件被布置在共享底部触点1128与形成底部电极的材料1160的层之间之外的位置中的本发明的实施例中，形成选择器器件的材料1158的层以与图12D所示的顺序不同的顺序形成和布置。

返回图10，在操作1012处，形成金属线，所述金属线连接存储器存储器件的存储器区域中的阵列中的MRAM单元并且将存储器区域连接到存储器存储器件的逻辑区域。金属线可包括例如将第一顶部电极与第一晶体管连接的第一金属线和将第二顶部电极与第二晶体管连接的第二金属线。更具体来说，第一金属线可为连接第一MRAM单元(例如，第一单位MRAM单元104)与位于存储器存储器件1100的逻辑区域1108中的第一晶体管(例如，第一晶体管128)的第一位线(例如，第一位线120)。类似地，第二金属线可为连接第二MRAM单元(例如，第二单位MRAM单元108)与位于存储器存储器件1100的逻辑区域1108中的第二晶体管(例如，第二晶体管132)的第二位线(例如，第二位线124)。

用于形成连接MRAM单元的金属线的制造工艺在本领域中是已知的。在本发明的至少一些实施例中，操作1012可以包括使用RIE或IBE执行顶部电极或硬掩模蚀刻工序(其结果在图12E中示出)、执行IBE工序(其结果在图12F中示出)、执行电介质封装工序(结果在图12G中示出)、执行封装回蚀工序(结果在图12H中示出)，执行ILD沉积工序(其结果在图12I中示出)，并且形成顶部电极触点1176(其结果在图12J中示出)。

在本发明的至少一个实施例中，可以使用电介质材料1172(例如，SiN、SiCN(H)或另一种类似材料)来执行电介质封装工序。此材料基于其提供良好气密密封的能力来选择，所述良好气密密封保护MRAM单元免于暴露于来自后续工艺步骤的环境氧、湿气和其他化学品。在本发明的至少一个实施例中，可以使用与ILD1136相同的材料1174来执行ILD沉积工序。在替代实施例中，可以使用不同的材料。在本发明的至少一个实施例中，可以通过执行双镶嵌工序来形成顶部电极触点1176。

以上列出的工序提供可用于在操作1012中形成金属线的制造工艺的示例。在本发明的可替代的实施方式中，在图12A-12J中示出的上面列出的工序的结果可以通过执行其他已知的工序来实现。

现在参见图13，所示出的是根据本发明的实施例的示例计算机系统1301的高级框图，该计算机系统1301可用于实现本文所描述的方法、工具和模块中的一个或多个以及任何相关功能(例如，使用计算机的一个或多个处理器电路或计算机处理器)。在一些实施例中，计算机系统1301的主要组件可以包括一个或多个CPU 1302、存储器子系统1304、终端接口1312、存储接口1316、I/O(输入/输出)设备接口1314、以及网络接口1318，所有这些可以直接或间接地通信地耦合，以便经由存储器总线1303、I/O总线1308、以及I/O总线接口单元1310进行组件间通信。

计算机系统1301可包含一个或多个通用可编程中央处理单元(CPU)1302A、1302B、1302C和1302D，这里统称为CPU 1302。在一些实施例中，计算机系统1301可以包含相对大的系统典型的多个处理器；然而，在其他实施例中，计算机系统1301可以替代地是单个CPU系统。每个CPU 1302可以执行存储在存储器子系统1304中的指令，并且可以包括一个或多个级别的板上高速缓存。

系统存储器1304可包含呈易失性存储器形式的计算机系统可读介质，例如随机存取存储器(RAM)1322或高速缓存1324。计算机系统1301可以进一步包括其他可移动/不可移动、易失性/非易失性计算机系统存储介质。仅作为示例，存储系统1326可被提供用于从不可移动、非易失性磁介质(诸如，“硬盘驱动器”)读取和写入其中。尽管未示出，可以提供用于从可移动非易失性磁盘(例如，“软盘”)读取或向其写入的磁盘驱动器，或用于从可移动非易失性光盘(如CD-ROM、DVD-ROM或其他光学介质)读取或向其写入的光盘驱动器。另外，存储器1304可包含快闪存储器，例如快闪记忆棒驱动器或快闪驱动器。存储器器件可以通过一个或多个数据介质接口连接到存储器总线1303。存储器1304可以包括具有被配置为执行不同实施例的功能的一组(例如，至少一个)程序模块的至少一个程序产品。

各自具有至少一组程序模块1330的一个或多个程序/实用工具1328可被存储在存储器1304中。程序/实用工具1328可以包括管理程序(也称为虚拟机监视器)、一个或多个操作系统、一个或多个应用程序、其他程序模块和程序数据。操作系统、一个或多个应用程序、其他程序模块和程序数据中的每一个或它们的一些组合可以包括网络环境的实现方式。程序模块1330一般执行不同实施例的功能或方法。

尽管存储器总线1303在图13中被示出为提供CPU 1302、存储器子系统1304和I/O总线接口1310之间的直接通信路径的单个总线结构，但是在一些实施例中，存储器总线1303可以包括多个不同的总线或通信路径，其可以以各种形式中的任一种布置，诸如分级、星形或网络配置中的点对点链路、多个分级总线、并行和冗余路径或任何其他适当类型的配置。此外，虽然I/O总线接口1310和I/O总线1308被示出为单个相应的单元，但是在一些实施例中，计算机系统1301可以包含多个I/O总线接口单元1310、多个I/O总线1308或者两者。进一步，虽然示出了将I/O总线1308与运行到不同I/O器件的不同通信路径分开的多个I/O接口单元，但是在其他实施例中，一些或所有I/O器件可以直接连接到一个或多个系统I/O总线。

在一些实施例中，计算机系统1301可以是多用户大型计算机系统、单用户系统、或者服务器计算机或具有很少或没有直接用户接口但从其他计算机系统(客户端)接收请求的类似器件。进一步，在一些实施例中，计算机系统1301可以被实现为台式计算机、便携式计算机、膝上型或笔记本计算机、平板计算机、袖珍计算机、电话、智能电话、网络交换机或路由器、或任何其他适当类型的电子器件。

要注意的是，图13旨在描述示例性计算机系统1301的代表性主要部件。然而，在一些实施例中，各个组件可以具有比图13中表示的更大或更小的复杂度，可以存在不同于图13中示出的那些组件或除图13中示出的那些组件之外的组件，并且此类组件的数量、类型和配置可以变化。此外，模块根据实施例被说明性地列出和描述，并且不意味着指示特定模块的必要性或其他潜在模块(或应用于特定模块的功能/目的)的排他性。

本发明可以是任何可能的技术细节集成度的系统、方法和/或计算机程序产品。计算机程序产品可包括其上具有用于使处理器执行本发明的各方面的计算机可读程序指令的计算机可读存储介质(或多个介质)。

计算机可读存储介质可为可保留和存储供指令执行器件使用的指令的有形器件。计算机可读存储介质可以是，例如但不限于，电子存储器件、磁存储器件、光存储器件、电磁存储器件、半导体存储器件、或者上述的任意合适的组合。计算机可读存储介质的更具体示例的非穷尽列表包括以下各项：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式紧凑盘只读存储器(CD-ROM)、数字通用盘(DVD)、记忆棒、软盘、诸如穿孔卡之类的机械编码器件或具有记录在其上的指令的槽中的凸出结构、以及上述各项的任何合适的组合。如本文所使用的计算机可读存储介质不应被解释为暂时性信号本身，例如无线电波或其他自由传播的电磁波、通过波导或其他传输介质传播的电磁波(例如，穿过光纤电缆的光脉冲)或通过电线发射的电信号。

本文中所描述的计算机可读程序指令可以经由网络(例如，互联网、局域网、广域网和/或无线网络)从计算机可读存储介质下载到相应的计算/处理器件，或者下载到外部计算机或外部存储器件。网络可以包括铜传输电缆、光传输纤维、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理器件中的网络适配器卡或网络接口接收来自网络的计算机可读程序指令，并转发计算机可读程序指令以存储在相应计算/处理器件内的计算机可读存储介质中。

用于执行本发明的操作的计算机可读程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、集成电路的配置数据、或以一种或多种程序设计语言的任何组合编写的源代码或目标代码，这些程序设计语言包括面向对象的程序设计语言(诸如Smalltalk、C++等)和过程程序设计语言(诸如“C”程序设计语言或类似程序设计语言)。计算机可读程序指令可以完全地在用户计算机上执行、部分在用户计算机上执行、作为独立软件包执行、部分在用户计算机上部分在远程计算机上执行或者完全在远程计算机或服务器上执行。在后一种情况下，远程计算机可通过任何类型的网络(包括局域网(LAN)或广域网(WAN))连接至用户计算机，或者可连接至外部计算机(例如，使用互联网服务提供商通过互联网)。在一些实施例中，包括例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)的电子电路可以通过利用计算机可读程序指令的状态信息来使电子电路个性化来执行计算机可读程序指令，以便执行本发明的各方面。

下面将参照根据本发明实施例的方法、器件(系统)和计算机程序产品的流程图和/或框图描述本发明。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机可读程序指令实现。

这些计算机可读程序指令可被提供给计算机或其他可编程数据处理器件的处理器以产生机器，使得经由计算机或其他可编程数据处理器件的处理器执行的指令创建用于实现在流程图和/或框图的或多个框中指定的功能/动作的器件。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，这些指令使得计算机、可编程数据处理器件、和/或其他器件以特定方式工作，从而，其中存储有指令的计算机可读存储介质包括包含实现流程图和/或框图中的或多个方框中规定的功能/动作的方面的指令的制造品。

也可以把计算机可读程序指令加载到计算机、其他可编程数据处理器件、或其他器件上，使得在计算机、其他可编程器件或其他器件上执行一系列操作步骤，以产生计算机实现的处理，使得在计算机、其他可编程器件或其他器件上执行的指令实现流程图和/或框图中的或多个方框中规定的功能/动作。

附图中的流程图和框图示出了根据本发明的不同实施例的系统、方法和计算机程序产品的可能实现方式的架构、功能和操作。对此，流程图或框图中的每个框可表示指令的模块、段或部分，其包括用于实现指定的逻辑功能的一个或多个可执行指令。在一些备选实现中，框中标注的功能可以不按照图中标注的顺序发生。例如，连续示出的两个方框实际上可以作为一个步骤完成，同时、基本上同时、以部分或完全时间上重叠的方式执行，或者方框有时可以以相反的顺序执行，这取决于所涉及的功能。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作或执行专用硬件与计算机指令的组合的专用的基于硬件的系统来实现。

本文中使用的术语仅用于描述具体实施方式的目的，而并非旨在限制各种实施方式。如本文所使用的，除非上下文另有明确指示，否则单数形式“一个”、“一种”和“该”旨在也包括复数形式。还应当理解，当在本说明书中使用术语“包括”和/或“包含”时，其指定所述特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组合的存在或添加。在各个实施例的举例实施例的先前详细描述中，参考了附图(其中相同的数字表示相同的元件)，附图形成描述的一部分，并且其中通过示例的方式示出了其中可以实践不同实施例的具体示例实施例。这些实施例被足够详细地描述以使得本领域技术人员能够实践这些实施例，但是在不脱离不同实施例的范围的情况下，可以使用其他实施例并且可以进行逻辑、机械、电气和其他改变。在先前的描述中，阐述了许多具体细节以提供对不同实施例的透彻理解。但是，不同实施例可以在没有这些具体细节的情况下实践。在其他实例中，为了不使实施例模糊，未详细示出众所周知的电路、结构和技术。

如本文所使用的，当参考项目使用“多个”时，是指一个或多个项目。例如，“多个不同类型的网络”是一个或多个不同类型的网络。

当不同的参考数字包括后面跟着不同的字母的共同数字(例如，100a、100b、100c)或者后面跟着不同的数字的标点(例如，100-1、100-2、或100.1、100.2)时，仅使用没有字母或后面的数字(例如，100)的参考字符可以指代作为整体的元件组、该组的任何子集、或该组的示例样本。

此外，当与一系列项目一起使用时，短语“至少一个”表示可以使用一个或多个所列项目的不同组合，并且可以仅需要列表中每个项目中的一个。换言之，“至少一个”意味着可以使用列表中的项目和多个项目的任何组合，但是不需要列表中的所有项目。项目可以是特定对象、事物或类别。

例如，但不限于，“项目A、项目B或项目C中的至少一个”可包括项目A、项目A和项目B、或项目B。该示例还可以包括项目A、项目B和项目C或者项目B和项目C。当然，可以存在这些项目的任何组合。在一些说明性示例中，“至少一个”可以是，例如但不限于，两个项目A；一个项目B；和十个项目C；四个项目B和七个项目C；或其他合适的组合。

在上文中，参考各种实施例。然而，应当理解，本发明不限于具体描述的实施例。相反，无论所述特征和元件是否与不同实施例相关，所述特征和元件的任何组合都被设想来实施和实践本发明。在不脱离所描述实施例的范围的情况下，许多修改、更改和变化对本领域普通技术人员可为显而易见的。此外，虽然本发明的实施例可实现优于其他可能的解决方案或优于现有技术的优点，但是特定优点是否由给定实施例实现并不限制本发明。因此，所描述的方面、特征、实施例和优点仅仅是说明性的，并且不被认为是所附权利要求的元素或限制，除非在权利要求中明确陈述。此外，以下权利要求旨在被解释为覆盖落入本发明的范围内的所有这样的改变和修改。

在本发明的实施例中，提供了一种编程两位MRAM器件的方法，该方法包括：接收用于对两位MRAM器件中的第一位进行编程的写入命令，该两位MRAM器件包括：第一单元，其包括第一MTJ和第一电极；第二单元，其包括第二MTJ和第二电极；第一晶体管，其连接到所述第一单元且连接到第一位线；第二晶体管，其连接到所述第二单元且连接到第二位线；共享晶体管，其将所述第一单元和所述第二单元连接至源极线；第一选择器器件，其设置在所述共享晶体管与所述第一电极之间；以及

第二选择器器件，其设置在所述共享晶体管与所述第二电极之间；确定所述第一位将被存储在特定MTJ中，其中所述特定MTJ是所述第一MTJ和所述第二MTJ中的一者；以及选择性地激活所述共享晶体管以及所述第一晶体管和所述第二晶体管中的一者以使得电流流过所述特定MTJ，其中，选择性地激活所述共享晶体管以及所述第一晶体管和所述第二晶体管中的所述一者致使电流在所述特定MTJ为所述第一MTJ时流经所述第一选择器器件并且在所述特定MTJ为所述第二MTJ时流经所述第二选择器器件。所述特定MTJ可为所述第一MTJ；且所述方法可包括，选择性地激活所述共享晶体管和所述第一晶体管和所述第二晶体管中的一者包含激活所述共享晶体管和所述第一晶体管以使得电流流过所述第一MTJ；以及所述第二晶体管未被激活。电流可以不流过第二选择器器件。特定MTJ可以是第二MTJ；并且方法可包括，选择性地激活共享晶体管以及第一晶体管和第二晶体管中的一者包括激活共享晶体管和第二晶体管以使电流流过第二MTJ；以及所述第一晶体管未被激活。

在本发明的优选实施例中，提供一种确定存储在两位MRAM器件中的值的方法，所述方法包括：接收用以确定存储在两位MRAM器件中的第一位中的值的读取命令，所述两位MRAM器件包括：第一单元，其包含第一MTJ和第一电极；第二单元，其包含第二MTJ和第二电极；第一晶体管，其连接到所述第一单元且连接到第一位线；第二晶体管，其连接到所述第二单元且连接到第二位线；共享晶体管，其将所述第一单元和所述第二单元连接至源极线；第一选择器件，其设置在所述共享晶体管与所述第一电极之间；以及第二选择器件，其设置在所述共享晶体管与所述第二电极之间；确定将确定其所存储的值的所述第一位处于特定MTJ中，其中所述特定MTJ是所述第一MTJ和所述第二MTJ中的一者；以及选择性地激活所述共享晶体管以及所述第一晶体管和所述第二晶体管中的一者以使得电流流过所述特定MTJ，其中选择性地激活所述共享晶体管以及所述第一晶体管和所述第二晶体管中的所述一者使得电流在所述特定MTJ为所述第一MTJ时流过所述第一选择器器件并且在所述特定MTJ为所述第二MTJ时流过所述第二选择器器件。

在本发明的优选实施例中，提供一种形成两位MRAM器件的方法，所述方法包括：将第一单位MRAM单元连接到第一位线和源极线，其中所述第一位线由第一晶体管选择性地操作，其中所述第一单位MRAM单元通过第二晶体管连接到所述源极线，并且其中所述第一单位MRAM单元通过第一选择器开关器件连接到所述第二晶体管；将第二单位MRAM单元连接到第二位线并连接到所述源极线，其中所述第二位线由第三晶体管选择性地操作，其中所述第二单位MRAM单元通过所述第二晶体管连接到所述源极线，并且其中所述第二单位MRAM单元通过第二选择器开关器件连接到所述第二晶体管，其中：所述第一单位MRAM单元和所述第二单位MRAM单元中的每一者可通过使具有至少与写入阈值电压一样大的电压的电流穿过其中而被编程，所述第一选择器开关器件和所述第二选择器开关器件中的每一者经配置以在由至少与激活阈值电压一样大的电压激活时将对应MRAM单元连接到所述第二晶体管，所述写入阈值电压大于所述激活阈值电压，并且所述写入阈值电压小于所述激活阈值电压的三倍。

Claims

1.一种磁阻随机存取存储器(MRAM)器件，所述MRAM器件包括：

第一单元，连接至第一位线；

第二单元，连接至第二位线；

共享晶体管，连接至所述第一单元并且连接至所述第二单元；

第一选择器器件，对应于所述第一单元，所述第一选择器器件被配置为当施加到所述第一选择器器件的电压大于阈值激活电压时允许电流流过所述第一单元到达所述共享晶体管；

第二选择器器件，对应于所述第二单元，所述第二选择器器件被配置为当施加到所述第二选择器器件的电压大于所述阈值激活电压时允许电流流过所述第二单元到达所述共享晶体管；以及

字线，连接至所述共享晶体管的栅极。

2.根据权利要求1所述的MRAM器件，其中：

所述共享晶体管连接至源极线。

3.根据权利要求2所述的MRAM器件，其中：

所述第一单元通过所述共享晶体管连接至所述源极线；并且

所述第二单元通过所述共享晶体管连接至所述源极线。

4.根据权利要求1所述的MRAM器件，其中：

所述第一单元和所述第二单元中的每一个包括布置于对应顶部电极与对应底部电极之间的对应磁性隧道结(MTJ)；

每个MTJ包括参考层、隧道势垒层和自由层；以及

所述第一选择器器件和所述第二选择器器件中的至少一个被布置在所述参考层与所述对应单元的所述底部电极之间。

5.根据权利要求1所述的MRAM器件，其中：

所述第一单元和所述第二单元中的每一个包括布置于对应顶部电极与对应底部电极之间的对应MTJ；

每个MTJ包括参考层、隧道势垒层和自由层；以及

所述第一选择器器件和所述第二选择器器件中的至少一个被布置在所述自由层与所述对应单元的所述顶部电极之间。

6.根据权利要求1所述的MRAM器件，其中：

两个底部电极连接至共享着陆垫；以及

所述第一选择器器件和所述第二选择器器件中的至少一个被布置在所述对应底部电极与所述共享着陆垫之间。

7.根据权利要求1所述的MRAM器件，其中：

所述阈值激活电压小于用于确定由所述第一单元和所述第二单元中的一个存储的值的读取电流的读取电压。

8.根据权利要求7所述的MRAM器件，其中，所述读取电压小于所述阈值激活电压的三倍。

9.根据权利要求1所述的MRAM器件，其中：

所述阈值激活电压小于用于在所述第一单元和所述第二单元中的一个中存储值的写入电流的写入电压。

10.根据权利要求9所述的MRAM器件，其中，所述写入电压小于所述阈值激活电压的三倍。

11.根据权利要求1所述的MRAM器件，其中：

所述第一选择器器件和所述第二选择器器件中的至少一个是选择器二极管；

所述选择器二极管在正向方向上被至少与正向激活阈值电压一样大的电压激活；

所述选择器二极管在反向方向上被至少与反向激活阈值电压一样大的电压激活；

所述反向激活阈值电压大于所述正向激活阈值电压；并且

所述正向激活阈值电压小于用于确定由所述第一单元和所述第二单元中的一个存储的值的读取电流的读取电压。

12.根据权利要求11所述的MRAM器件，其中，所述读取电压小于所述反向激活阈值电压与所述正向激活阈值电压的两倍之和。

13.根据权利要求1所述的MRAM器件，其中：

所述反向激活阈值电压大于所述正向激活阈值电压；并且

所述正向激活阈值电压小于用于在所述第一单元和所述第二单元中的一个中存储值的写入电流的写入电压。

14.根据权利要求13所述的MRAM器件，其中，所述写入电压小于所述反向激活阈值电压与所述正向激活阈值电压的两倍之和。

15.一种形成两位MRAM器件的方法，所述方法包括：

在公共着陆垫上形成第一底部电极和第二底部电极；

形成连接至所述第一底部电极的第一单元，其中，形成所述第一单元包括形成第一顶部电极和第一选择器器件，使得所述第一选择器器件布置在所述第一顶部电极与所述公共着陆垫之间；以及

形成连接至所述第二底部电极的第二单元，其中，形成所述第二单元包括形成第二顶部电极和第二选择器器件，使得所述第二选择器器件布置在所述第二顶部电极与所述公共着陆垫之间。

16.根据权利要求15所述的方法，其中：

形成所述第一选择器器件和所述第二选择器器件包括使用蚀刻工序对选择器器件材料进行图案化。

17.根据权利要求16所述的方法，其中：

所述选择器器件材料包括从由SiOx、TiOx、AlOx、WOx、TiNOx、HfOx、TaOx和NbOx组成的组中选择的至少一种。

18.根据权利要求15所述的方法，所述方法进一步包括：

形成连接所述第一顶部电极与第一晶体管的第一金属线；以及

形成连接所述第二顶部电极与第二晶体管的第二金属线，其中所述第一金属线与所述第二金属线分离。

19.根据权利要求18所述的方法，其中，形成所述第一金属线和形成所述第二金属线包括执行镶嵌工序。