TWI415124B - 磁性隨機存取記憶體 - Google Patents

磁性隨機存取記憶體 Download PDF

Info

Publication number
TWI415124B
TWI415124B TW096129378A TW96129378A TWI415124B TW I415124 B TWI415124 B TW I415124B TW 096129378 A TW096129378 A TW 096129378A TW 96129378 A TW96129378 A TW 96129378A TW I415124 B TWI415124 B TW I415124B
Authority
TW
Taiwan
Prior art keywords
magnetic
random access
memory cells
access memory
write
Prior art date
Application number
TW096129378A
Other languages
English (en)
Other versions
TW200907961A (en
Inventor
Ding Yeong Wang
Yuan Jen Lee
Chien Chung Hung
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW096129378A priority Critical patent/TWI415124B/zh
Priority to US12/108,498 priority patent/US7872904B2/en
Publication of TW200907961A publication Critical patent/TW200907961A/zh
Application granted granted Critical
Publication of TWI415124B publication Critical patent/TWI415124B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

磁性隨機存取記憶體
本發明是有關於一種記憶體，且特別是有關於一種磁性隨機存取記憶體。
磁性記憶體，例如磁性隨機存取記憶體(Magnetic Random Access Memory，MRAM)也是一種非揮發性記憶體，有非揮發性、高密集度、高讀寫速度、抗輻射線等優點。是利用相鄰於穿隧能障層之磁性物質的磁矩，由於平行或反平行的排列所產生磁阻的大小來記錄邏輯“0”或邏輯“1”的資料。寫入資料時，一般所使用的方法為兩條電流線，例如寫入位元線(Write Bit Line,WBL)及寫入字元線(Write Word Line,WWL)感應磁場所交集選擇到的磁性記憶細胞，藉由改變自由層磁化向量(Magnetization)的方向，來更改其磁電阻(Magnetoresistance)值。而在讀取記憶資料時，讓選擇到的磁性記憶細胞元流入電流，從讀取的電阻值可以判定記憶資料之數位值。
圖1繪示一磁性記憶胞的基本結構。參閱圖1，要存取寫入一磁性記憶胞，也是需要交叉且通入適當電流的電流線100、102，其依照操作的方式，又例如稱為位元線與字元線。當二導線通入電流後會產生二個方向的磁場，以得到所要的磁場大小與方向，以施加在磁性記憶胞104上。磁性記憶胞104是疊層結構，包括一磁性固定層(magnetic pinned layer)在一預定方向具有固定的磁化向量(magnetization)，或是總磁矩(total magnetic moment)。利用磁性自由層與磁性固定層彼此間磁化向量的角度差異，產生不同的磁電阻大小，來讀取資料。又，如果要寫入資料，也可以施加一寫入磁場，決定磁性自由層在無磁場下的磁化向量方向。藉由輸出電極106、108，可以讀出此記憶胞所存的資料。關於磁性記憶體的操作細節，是一般熟此技藝者可以了解，不繼續描述。
圖2繪示磁性記憶體的記憶機制。於圖2，磁性固定層104a有固定的磁矩方向107。磁性自由層104c，位於磁性固定層104a上方，其中間由一穿隧能障層104b所隔離。磁性自由層104c有一磁矩方向108a或是108b。由於磁矩方向107與磁矩方向108a平行，其產生的磁阻例如代表“0”的資料，反之磁矩方向107與磁矩方向108b反平行，其產生的磁阻例如代表“1”的資料。
上述圖2的磁性自由層104c是單層結構，在操作上容易產生資料錯誤。美國專利第6,545,906號文件提出為了降低鄰近細胞元在寫入資料時的干擾情形，其自由層以鐵磁/非磁性金屬/鐵磁三層結構取代單層鐵磁材料。圖3繪示一磁性記憶胞結構，包括一固定疊層(pinned stack layer)120、一穿隧層(Tunneling layer)128、以及一磁性自由疊層(Magnetic free stack layer)130。固定疊層120由下固定層(bottom pinned layer)122、耦合層124以及上固定層(top pinned layer)126所組成。磁性自由疊層130由一下自由層132、一耦合層134以及一上自由層136所組成，其中，下自由層132及上自由層136的材料例如是鐵磁材料，耦合層134的材料例如是非磁性金屬材料。圖中箭頭表示磁化向量的方向。下固定層122與上固定層126的磁化向量構成一磁場回路，不受操作磁場改變。下自由層132與上自由層136的磁化向量是反平行設置，可以被外加的操作磁場改變，以改變儲存的資料。資料取決於上固定層126與下自由層132之間磁化向量造成的磁阻變化。此種記憶胞結構的下自由層132的磁性易軸方向與上固定層126的磁化向量是平行或是反平的排列，以150的圖案表示，其中磁性異向性軸(又簡稱為磁性易軸)方向是以雙箭頭表示，而上固定層126的磁化向量以單箭頭表示。
為了降低鄰近細胞元在寫入資料時的干擾情形，自由層以鐵磁/非磁性金屬/鐵磁三層結構取代單層鐵磁材料，非磁性金屬上下兩層的鐵磁層以反平行排列。另外配合栓扣操作模式(Toggle mode)，並把寫入位元線及寫入字元線和自由層的磁性易軸夾45度，提供的電流以一定的順序寫入，此方法可以有效的解決干擾的問題，然而此方法的缺點會造成寫入資料時所需的電流變大。
磁性記憶體在朝著高密度設計的同時，所面對的問題，除了在栓扣操作模式下，其翻轉所需的磁場須降低之外，還需要面對當尺寸微縮，鄰近的細胞元容易受到寫入線外露的磁場干擾增多的情形。雖然目前有自由層為鐵磁/非磁性金屬/鐵磁三層(SAF free layer)材料的拴扣型MRAM的結構為較好抗干擾的方法，但因為先天上其結構操作的工作象限皆為相同，在磁性穿隧介面(magnetic tunneling junction，MTJ)的元件設計點上，如果交換場強度(Exchange Coupling J)太小時，或是利用不對稱的人造固定層產生的偏壓磁場(bias field)太大時，均會使得MTJ元件抗干擾的能力下降。這些情形會使得磁性記憶體無法正常的操作。
如何改善上述的干擾問題，讓磁性記憶體能夠順利操作的技術需要計需研發。
本發明提供一種磁性隨機存取記憶體，藉由取鄰近記憶胞做為參考記憶胞，可以有效的解決干擾的問題，讓磁性記憶體能夠順利操作。
本發明提出一種磁性隨機存取記憶體，包括多個記憶胞，構成一陣列。每一個記憶胞有一磁性自由疊層與一固定疊層，固定疊層的一磁化向量皆朝一預定方向設置。磁性自由疊層有一磁性易軸。其中相鄰的二個記憶胞的二個磁性易軸實質上相互垂直。
本發明提出一種磁性隨機存取記憶單元，接受二條寫入字元線和二條寫入位元線的控制。磁性隨機存取記憶單元包括四個記憶胞構成2x2的一陣列單元，其中每一個記憶胞有一磁性自由疊層與一固定疊層，固定疊層的一磁化向量皆朝一預定方向設置。磁性自由疊層有一磁性易軸。其中相鄰的二個記憶胞的二個磁性易軸實質上相互垂直。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下。
本發明提出的磁性隨機存取記憶體，至少可以解決記憶胞在操作時相互干擾的問題。以下舉一些實施例做為說明，但是本發明不是僅受限於所舉實施例。
根據圖3的磁性記憶胞結構，本發明提出再與另一種磁性記憶胞結構組合成2維的記憶胞陣列。圖4繪示依據本發明一實施例，另一種磁性記憶胞結構示意圖。參閱圖4，另一種磁性記憶胞結構，其磁性自由疊層130與圖3的結構相同，但是固定疊層138的磁化向量的方向與磁性自由疊層130的磁性易軸方向實質上垂直。也就是說，固定疊層138仍是例如是三層的結構，由下固定層140、耦合層142以及上固定層144所組成，其中耦合層142的材料例如是非磁性金屬材料。上固定層144的磁化向量的方向與下自由層132的磁化向量實質上是垂直關係，以152的圖示表示。此種磁性記憶胞，在沒有外加操作磁場下，由下自由層132與上固定層144所構成的磁阻值，自然是中間值，是在平行磁阻值與反平行磁阻值之間。此中間磁阻值做為參考值。
磁性自由疊層130的讀取操作，是取決於磁化向量的方向是朝左邊或是朝右邊。在讀取資料時施加適當的輔助磁場，例如將磁性自由疊層130的二自由層132、136的磁化向量水平旋轉90度。以上視圖示來看(未顯示)，例如以順時針方向旋轉90度，則下自由層132的磁化向量會與上固定層144的磁化向量平行。但是，如果下自由層132磁化向量原先是朝左方向，於順時針方向旋轉90度後，會與上固定層144的磁化向量反平行。與中間態的磁阻比較後，就可以判定磁性自由疊層130所存的資料。
以下簡單描述傳如何旋轉在磁性自由疊層130的上自由層136與下自由層132的磁化向量的方向。一般是採用拴扣模式(toggle mode)的旋轉方式。圖5繪示本發明所採用的拴扣模式的旋轉機制。參閱圖5，下面的磁場波形是藉由對應的字元電流線與位元電流線所產生的。基本上可以分為五個時間區段t0~t4。字元電流線所產生的磁場Hword(HW )，根據圖式的方式，例如箭頭所示是朝上。另外定義易軸方向為零度，則HW 的方向是在＋45度方向。位元電流線所產生的磁場HBL (HB )是在－45度方向，例如箭頭所示是朝右。在區間t0，沒有施加外部磁場。因此，磁性自由疊層130的二個磁化向量會在易軸上，例如以粗箭頭代表下自由層的磁化向量，其方向是0度，而細箭頭代表上自由層的磁化向量，其方向是180度。
在區間t1，施加HWORD 的磁場。此時由於磁性自由疊層130的二個磁化向量與HWORD 要達到平衡，二個磁化向量會有一張角，且與外加磁場方向大致上為90度角。在區間t2，接著施加磁場HB ，其與磁場HW 相加產生合向量約0度的一磁場。於是，二個磁化向量再被順時針旋轉。在區間t3，磁場HWORD 被關閉，而只剩下磁場HBL 。此時外加的磁場方向在－45度，即是朝右的方向。此時，二個磁化向量再度被旋轉。
要注意的是，在此區間t3，細箭頭的磁化向量較接近易軸0度，反之粗箭頭的磁化向量較接近易軸180度。於區間t4，接著關閉磁場HBL ，此時即是自然狀態。由於沒有外加磁場，二個磁化向量會回到最接近的易軸上，因此細箭頭的磁化向量在0度，而粗箭頭的磁化向量在180度。與區間t0的狀態來比較，區間t4的狀態已被旋轉180度，即是反轉。圖5的方式，就是依據拴扣模式的操作方式。固定疊層120與138的磁化向量是在固定方向，不受外加操作磁場改變。圖5是要將自由疊層的磁化向量翻轉的磁場波形。在區間t2，是要將自由疊層的磁化向量旋轉約90度。如果無需翻轉磁化向量，則可依區間t1與區間t0的順續，先停止HBL ，再停止HWORD 則自由疊層的磁化向量回到原狀態。
接著描述本發明的記憶胞的陣列單元結構。圖6繪示依據本發明實施例陣列單元結構示意圖。參閱圖6，例如以四個記憶胞164、166、168、170做為一結構單元，接受二條寫入字元線160與寫入位元線161所驅動。寫入字元線160分別通入相反方向的電流IWWL1 與IWWL2 ，寫入位元線161也分別通入相反方向的電流IWBL1 與IWBL2 。四個記憶胞是四個磁阻，又以R1、R2、R3、R4標示，構成2x2的一陣列單元。每一個記憶胞有一磁性自由疊層與一固定疊層。固定疊層的磁化向量皆朝一預定方向設置，例如與寫入字元線或是寫入位元線相夾45度。磁性自由疊層有一磁性易軸。其中相鄰的二個記憶胞的二個磁性易軸，如橢圓的長軸所標示是相互垂直。
於此陣列單元，例如，記憶胞R1與R3是如圖3的結構，而記憶胞R2與R4是如圖4的結構。例如、寫入字元線160例如是在記憶胞的下方，寫入位元線161是在記憶胞的上方，且相互垂直。結構層162代表記憶胞的連接結構，例如記憶胞R1與R2共用相同的開關電晶體172，做為讀取控制的一部分元件。另外，記憶胞R3與R4也共用相同的開關電晶體174。此如何利用將陣列單元構成記憶體的電路以及操作方式會描述於後。
另外依照圖6的基本架構，其開關電晶體可以有不同的設計變化。圖7繪示依據本發明另一實施例的陣列單元結構示意圖。參閱圖7，個別的記憶胞分別由開關電晶體176、178、180、182連接，其不影響本發明的基本設計。另外，相鄰二寫入字元線160的電流IWWL1 與IWWL2 的方向相反即可，且相鄰二寫入位元線161的電流IWBL1 與IWBL2 的方向相反即可，圖6、圖7的電流方向僅是一實施例。又，相鄰二記憶胞的磁性易軸方向相反即可，圖6、圖7的安排也僅是一實施例。
由於在寫入操作時，當電流施加給選擇的寫入字元線與寫入位元線時，除了在交叉點被選擇到的記憶胞會感應到實際的寫入磁場外，屬於寫入字元線及寫入位元線的其他記憶胞也會感應到部份的磁場，然而由於本實施例的記憶胞陣列的安排可以減低干擾的效應。圖8繪示本發明一實施例，相鄰二記憶胞的R－H迴路的主要特徵曲線示意圖。橫軸是磁場變化，縱軸是磁阻率(magnetoresistance ratio,MR)。左邊的曲線是被選擇寫入的記憶胞之R－H迴路(例如R1)，而右邊曲線是在相同的磁場操作波形下，對於相鄰記憶胞產生的R－H迴路(例如R2)。基本上，相鄰記憶胞被干擾的程度低。這原因是由於相鄰的二記憶胞的磁性易軸實質上相互垂直的關係。
以下更詳細研究操作的機制，可歸納出其原因是由於四個記憶胞R1、R2、R3、R4是分別操作在不同象限。圖9繪示依據本發明實施例，寫入操作機制示意圖。參閱圖9配合圖6或圖7，例如第一寫入位元線的電流IWBL1 ，依紙上繪示的圖示而言是朝下的方向，且第二寫入位元線的電流IWBL2 是朝上。第一寫入字元線的電流IWWL1 ，是朝左的方向，且第二寫入字元線的電流IWWL2 是朝右。因此，第一寫入位元線的電流IWBL1 對記憶胞R1產生正Hx的磁場，而第一寫入字元線的電流IWWL1 對記憶胞R1產生正Hy的磁場，其操作區域是在第I象限。相同的機制，記憶胞R2的操作區域是在第II象限。記憶胞R3的操作區域是在第III象限。記憶胞R4的操作區域是在第IV象限。如此，相鄰的記憶胞被干擾程度降低，且可當作參考記憶胞。
因此在實際磁性記憶體的記憶胞陣列是根據上述的方式構成。圖10繪示依據本發明一實施例，磁性記憶體的陣列電路結構示意圖。參閱圖10，就一般特徵而言，磁性隨機存取記憶體，適用於栓扣操作模式。磁性隨機存取記憶體包括多個記憶胞，構成2維的一陣列。每一個記憶胞有一磁性自由疊層與一固定疊層。固定疊層的一磁化向量朝向相同的一預定方向設置，例如是與寫入字元線或是寫入位元線實質上(substantially)相夾45度，其容許有一些偏差。寫入字元線與寫入位元線實質上是相互垂直。記憶胞的磁性自由疊層有一磁性易軸，且相鄰的二個記憶胞的二個磁性易軸實質上相互垂直。
於實施例，例如以2n x 2n的陣列為例，奇數行的記憶胞由奇數寫入位元線驅動，偶數行的記憶胞由偶數寫入位元線驅動。奇數列的記憶胞由奇數寫入字元線驅動，偶數列的記憶胞由偶數寫入字元線驅動。偶數寫入位元線與奇數寫入位元線的電流方向相反，偶數寫入字元線與奇數寫入字元線的電流方向相反。基本上，記憶胞陣列例如是由圖6的陣列單元所組成。
多條寫入字元線WWL1、WWL2、WWL3、WWL4....，用以依照栓扣操作的磁場模式，分別對應施加磁場給陣列的多個列的多個記憶胞。多條寫入位元線WBL1、WBL2、WBL3、WBL4....與寫入字元線實質上垂直，用以依照該栓扣操作磁場模式，分別對應施加磁場給陣列的多個行的多個記憶胞。其中記憶胞的固定疊層的該磁化向量的預定方向與那些寫入字元線實質上相夾45度。且、寫入字元線與寫入位元線，在栓扣操作模式下依一時序所產生的一相加磁場，會旋轉該磁性自由疊層的磁化向量的方向。
另外，磁性隨機存取記憶體，更包括多條讀取字元線RWL1、RWL2、RWL3、RWL4....，用以分別與陣列的多個列的記憶胞耦接。又、多條讀取位元線RBL1、RBL2、RBL3、RBL4....，用以分別與陣列的多個行的記憶胞耦接。藉由該些讀取字元線與該些讀取位元線，用以讀取被選擇的該記憶胞的一資料磁電阻以及相鄰的該記憶胞的一參考磁電阻。其中，該參考磁電阻是介於一穩定高磁電阻與一穩定低磁電阻之間。
於本實施例，相鄰二個記憶胞可互為參考記憶胞，於其一例如R1，被選擇以讀取一磁電阻時，另其一例如R2做為參考記憶胞以提供一參考磁電阻。由於被選擇讀取的該記憶胞的該磁電阻是比該參考磁電阻大或小，此二種狀態可以用來決定所儲存的一個二進位資料。
另外，如果依照圖7的設計，例如每一個記憶胞分別藉由一開關電晶體耦接到一地電壓。開關電晶體例如受寫入字元線控制，以連接到地電壓。藉由寫入位元線輸入讀取電壓，以感應出磁電阻。
上述是每一個記憶胞都與一開關電晶體耦接，但是不是唯一的設計。圖11繪示依據本發明另一實施例，磁性記憶體的陣列電路結構示意圖。參閱圖11，其與圖10的架構相類似，但是開關電晶體是由相鄰二個記憶胞共用。換句話說，開關電晶體的設計可以依實際需要變化設計，以適當選取所要讀取的記憶胞即可。
接著描述在栓扣操作模式下的磁場波形。圖12－15繪示依據本發明一實施例，存取記憶胞的操作機制示意圖。參閱圖12，例如取記憶胞R1、R2為一組，其屬於相同的寫入字元線的驅動，但是分別由奇數寫入位元線WBL1與偶數寫入位元線WBL2驅動。在T1時間點，先觸發(Trigger，TRG)讀取記憶胞R1及R2的磁阻值，並以R2為參考值來判別R1的磁阻狀態。如果其資料與要寫入的資料相同則不必翻轉，如果其資料與要寫入的資料不相同則需要翻轉。要翻轉與不翻轉的決定會確定後續的磁場波形。
接著根據圖5的栓扣操作機制，在T2時間點觸發讀取記憶胞R2及R1的磁阻值，此時則以R1為參考值來判別R2的磁阻狀態。T2觸發時間，對應圖5的區間t2，其記憶胞R2的自由層的磁化向量被旋轉約90度，與固定疊層的磁化向量實質上平行或是反平行，代表其儲存的資料，也需要做出要翻轉與不翻轉的決定。如果R1與R2都需要翻轉，則先關閉WWL的磁場後，才關閉WBL1與WBL2的磁場，如此二個記憶胞R1、R2都被翻轉，即是改變儲存的資料。如果要繼續寫入其他記憶胞，在時間點T3繼續操作。於上述，由於相鄰二記憶胞處於不同的狀態，其中都會有一中間態，因此可以互為參考記憶胞，以做為資料判讀的參考。
接著參閱圖13，此操作波形是二個記憶胞都不翻轉的波形，其主要的機制是由於先關閉WBL 1與WBL 2的磁場，依序回到原狀態。
接著參閱圖14，此操作波形是記憶胞R1被翻轉，而記憶胞R2不被翻轉。是否被翻轉是取決於寫入字元線的磁場的先後關閉順序。又參閱圖15，此操作波形是記憶胞R1不被翻轉，而記憶胞R2被翻轉。
上述的操作波形僅是一些實施例，操作波形也可以依據降低寫入電流的考量有所變化，但是都在本發明的合理變化。又、上述的記憶胞實施例雖然沒有具體描述含有偏壓磁場的設計，但是仍在本發明的適用範疇內。
以下描述讀出的方式。由於奇數記憶胞與偶數記憶胞是同時操作，其讀出的方式依實際的應用可以有幾種讀出方式。以下舉一些實施例來描述。圖16繪示依據本發明一實施例，資料讀出的機制示意圖。參閱圖16，於(a)的方式，由相鄰二記憶胞是互為可做為另一個記憶胞的參考記憶胞，在時間點T1藉由感應放大器(SA)讀取資料D0，在時間點T2時，以奇數記憶胞做為參考，藉由另一感應放大器以讀取資料D1。另外，於(b)的方式，可以藉由多工器(MUX)的切換操作，僅利用一個感應放大器依不同時序輸出資料。
一般而言，本發明可以歸納出較詳細的特徵如下。
例如在前述磁性隨機存取記憶體的實施例，其包括多條寫入字元線，用以依照一栓扣操作磁場模式，分別對應施加磁場給陣列的多個列的多個記憶胞。多條寫入位元線，與多個寫入字元線垂直，用以依照栓扣操作磁場模式，分別對應施加磁場給陣列的多個行的多個記憶胞。其中固定疊層的磁化向量的預定方向與多個寫入字元線實質上相夾45度，且多個寫入字元線與多個寫入位元線依一時序所產生的一相加磁場，會旋轉磁性自由疊層的磁化向量的方向。
例如在前述磁性隨機存取記憶體的實施例，奇數的寫入字元線與偶數的寫入字元線的二電流方向是相反，且奇數的寫入位元線與偶數的寫入位元線的二電流方向是相反。
例如在前述磁性隨機存取記憶體的實施例，其中奇數的寫入位元線產生在一正X方向磁場，奇數的寫入字元線產生在一正Y方向磁場。又或是，偶數的寫入位元線產生在一負X方向磁場，偶數的寫入字元線產生在一負Y方向磁場。
例如在前述磁性隨機存取記憶體的實施例，還包括多條讀取字元線，用於分別與陣列的多個列的多個記憶胞耦接。多條讀取位元線，用於分別與陣列的多個行的多個記憶胞耦接。其中藉由多個讀取字元線與多個讀取位元線，用以讀取被選擇的記憶胞的一資料磁電阻以及相鄰的記憶胞的一參考磁電阻。
例如在前述磁性隨機存取記憶體的實施例，其中參考磁電阻是介於一穩定高磁電阻與一穩定低磁電阻之間。又例如其中相鄰二個記憶胞之其一被選擇以讀取一磁電阻時，另其一做為參考記憶胞以提供一參考磁電阻。
本發明提出的鄰近參考細胞單元所適用的磁性元件，是由人造反鐵磁自由層所構成的拴扣型MTJ元件，藉由兩層自由層彼此間較弱的反平行耦合，當磁場來臨的時候，彼此會發生180度的翻轉現象。本發明利用相鄰近的二個MTJ元件的固定層的磁化向量方向與磁性易軸方向相夾角約90度，使得鄰近的MTJ的操作區間，在先天上就相差一個象限。在配合適當的操作波形，例如圖12~15所示，使得在鄰近的MTJ彼此皆可為參考的單元，故可以同時達到抗干擾及阻抗匹配較佳的特點，且可以藉由電路設計的方式來達到資料同時或是序列輸出的模式，例如圖16所示。此外，因為為鄰近參考的特點，所以製程變動對鄰近參考位元的影響會相對比較小。以上述之特點’使得本發明可以用在抗寫入干擾的磁性記憶體。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、102．．．電流線
104．．．磁性記憶胞
104a．．．磁性固定層
104b．．．穿隧能障層
104c．．．磁性自由層
107、108a、108b．．．磁矩方向
106、108．．．電極
120、138．．．固定疊層
122、140．．．下固定層
124、142．．．耦合層
126、144．．．上固定層
128．．．穿隧層
130．．．磁性自由疊層
132．．．下自由層
134．．．耦合層
136．．．上自由層
150、152．．．記憶胞圖案
160．．．寫入字元線
161．．．寫入位元線
162．．．結構層
164、166、168、170．．．磁性記憶胞
172、174、176、178、180、182．．．開關電晶體
圖1繪示一磁性記憶胞的基本結構。
圖2繪示磁性記憶體的記憶機制。
圖3繪示傳統的一磁性記憶胞結構，包括一固定疊層、一穿隧層、以及一磁性自由疊層。
圖4繪示本發明使用的另一磁性記憶胞結構，包括一固定疊層、一穿隧層、以及一磁性自由疊層。
圖5繪示本發明一實施例所採用的拴扣模式的旋轉機制。
圖6繪示依據本發明一實施例陣列單元結構示意圖。
圖7繪示依據本發明另一實施例的陣列單元結構示意圖。
圖8繪示本發明一實施例之相鄰二記憶胞的R－H迴路的主要特徵曲線示意圖。
圖9繪示依據本發明一實施例，寫入操作機制示意圖。
圖10繪示依據本發明一實施例，磁性記憶體的陣列電路結構示意圖。
圖11繪示依據本發明另一實施例，磁性記憶體的陣列電路結構示意圖。
圖12－15繪示依據本發明一實施例，存取記憶胞的操作機制示意圖。
圖16繪示依據本發明一實施例，資料讀出的機制示意圖。
160．．．寫入字元線
161．．．寫入位元線
162．．．結構層
164、166、168、170．．．磁性記憶胞
172、174．．．開關電晶體

Claims (18)

  1. 一種磁性隨機存取記憶體，包括：多個記憶胞，在水平分佈上構成一陣列，每一該些記憶胞有一磁性自由疊層與一固定疊層，該固定疊層的一磁化向量皆朝一預定方向設置，該磁性自由疊層有一磁性易軸，其中在相同該陣列中水平且實質上等高度的相鄰二個該記憶胞的二個該磁性易軸實質上相互垂直。
  2. 如申請專利範圍第1項所述之磁性隨機存取記憶體，還包括：多條寫入字元線，用以依照一栓扣操作磁場模式，分別對應施加磁場給該陣列的多個列的該些記憶胞；多條寫入位元線，與該些寫入字元線實質上垂直，用以依照該栓扣操作磁場模式，分別對應施加磁場給該陣列的多個行的該些記憶胞，其中該固定疊層的該磁化向量的該預定方向與該些寫入字元線實質上相夾45度，且該些寫入字元線與該些寫入位元線依一時序所產生的一相加磁場，會旋轉該磁性自由疊層的磁化向量的方向。
  3. 如申請專利範圍第1項所述之磁性隨機存取記憶體，其中奇數的寫入字元線與偶數的寫入字元線的二電流方向是相反，且奇數的寫入位元線與偶數的寫入位元線的二電流方向是相反。
  4. 如申請專利範圍第3項所述之磁性隨機存取記憶體，其中奇數的寫入位元線產生在一正X方向磁場，奇數 的寫入字元線產生在一正Y方向磁場。
  5. 如申請專利範圍第3項所述之磁性隨機存取記憶體，其中偶數的寫入位元線產生在一負X方向磁場，偶數的寫入字元線產生在一負Y方向磁場。
  6. 如申請專利範圍第1項所述之磁性隨機存取記憶體，更包括：多條讀取字元線，用於分別與該陣列的多個列的該些記憶胞耦接；多條讀取位元線，用於分別與該陣列的多個行的該些記憶胞耦接，其中藉由該些讀取字元線與該些讀取位元線，用以讀取被選擇的該記憶胞的一資料磁電阻以及相鄰的該記憶胞的一參考磁電阻。
  7. 如申請專利範圍第6項所述之磁性隨機存取記憶體，其中該參考磁電阻是介於一穩定高磁電阻與一穩定低磁電阻之間。
  8. 如申請專利範圍第1項所述之磁性隨機存取記憶體，其中相鄰二個該些記憶胞之其一被選擇以讀取一磁電阻時，另其一做為參考記憶胞以提供一參考磁電阻。
  9. 如申請專利範圍第8項所述之磁性隨機存取記憶體，其中被選擇讀取的該記憶胞的該磁電阻是比該參考磁電阻大或小，以決定所儲存的一個二進位資料。
  10. 如申請專利範圍第1項所述之磁性隨機存取記憶體，其中每一該些記憶胞分別藉由一開關電晶體耦接到一 地電壓。
  11. 如申請專利範圍第1項所述之磁性隨機存取記憶體，其中對於該陣列的相同一列的該些記憶胞，每相鄰二個該些記憶胞，共同藉由一開關電晶體耦接到一地電壓。
  12. 一種磁性隨機存取記憶單元，接受二條寫入字元線和二條寫入位元線的控制，包括：四個記憶胞構成2x2的一陣列單元，其中每一該些記憶胞有一磁性自由疊層與一固定疊層，該固定疊層的一磁化向量皆朝一預定方向設置，該磁性自由疊層有一磁性易軸，其中相鄰的二個該記憶胞的二個該磁性易軸實質上相互垂直。
  13. 如申請專利範圍第12項所述之磁性隨機存取記憶單元，其中該些寫入字元線和該些寫入位元線相互垂直，該固定疊層的該磁化向量的該預定方向與該些寫入字元線實質上相夾45度，且該些寫入字元線與該些寫入位元線依一時序所產生的一相加磁場，會旋轉該磁性自由疊層的磁化向量的方向。
  14. 如申請專利範圍第12項所述之磁性隨機存取記憶單元，其中相鄰二個該些記憶胞之其一被選擇以讀取一磁電阻時，另其一做為參考記憶胞以提供一參考磁電阻。
  15. 如申請專利範圍第14項所述之磁性隨機存取記憶單元，其中被選擇讀取的該記憶胞的該磁電阻，依照一栓扣操作模式，是處在比該參考磁電阻大或小的一狀態， 以決定所儲存的一個二進位資料。
  16. 如申請專利範圍第14項所述之磁性隨機存取記憶單元，其中每一該些記憶胞分別藉由一開關電晶體耦接到一地電壓。
  17. 如申請專利範圍第14項所述之磁性隨機存取記憶單元，其中對於相同一列的二個該記憶胞，共同藉由一開關電晶體耦接到一地電壓。
  18. 如申請專利範圍第14項所述之磁性隨機存取記憶單元，其中該二條寫入字元線的二電流方向相反，該二條寫入位元線的二電流方向相反。
TW096129378A 2007-08-09 2007-08-09 磁性隨機存取記憶體 TWI415124B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW096129378A TWI415124B (zh) 2007-08-09 2007-08-09 磁性隨機存取記憶體
US12/108,498 US7872904B2 (en) 2007-08-09 2008-04-23 Magnetic random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096129378A TWI415124B (zh) 2007-08-09 2007-08-09 磁性隨機存取記憶體

Publications (2)

Publication Number Publication Date
TW200907961A TW200907961A (en) 2009-02-16
TWI415124B true TWI415124B (zh) 2013-11-11

Family

ID=41431123

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096129378A TWI415124B (zh) 2007-08-09 2007-08-09 磁性隨機存取記憶體

Country Status (2)

Country Link
US (1) US7872904B2 (zh)
TW (1) TWI415124B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165631B2 (en) 2012-09-13 2015-10-20 Qualcomm Incorporated OTP scheme with multiple magnetic tunnel junction devices in a cell
SG11201705789RA (en) * 2015-01-15 2017-08-30 Agency Science Tech & Res Memory device and method for operating thereof
US11437083B2 (en) 2021-02-05 2022-09-06 International Business Machines Corporation Two-bit magnetoresistive random-access memory device architecture

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6937497B1 (en) * 2004-11-18 2005-08-30 Maglabs, Inc. Magnetic random access memory with stacked toggle memory cells

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338487A (ja) 2000-03-24 2001-12-07 Sharp Corp 磁気メモリ、磁気メモリの製造方法
US6538921B2 (en) * 2000-08-17 2003-03-25 Nve Corporation Circuit selection of magnetic memory cells and related cell structures
US6545906B1 (en) * 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US6633498B1 (en) * 2002-06-18 2003-10-14 Motorola, Inc. Magnetoresistive random access memory with reduced switching field
US7145795B2 (en) * 2004-04-13 2006-12-05 Micron Technology, Inc. Multi-cell resistive memory array architecture with select transistor
US7154798B2 (en) * 2004-04-27 2006-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM arrays and methods for writing and reading magnetic memory devices
TWI261912B (en) * 2004-12-01 2006-09-11 Ind Tech Res Inst Magnetic random access memory with reference magnetic resistance and reading method thereof
US7630234B2 (en) * 2005-09-14 2009-12-08 Nec Corporation Magnetic random access memory
US7791844B2 (en) * 2005-12-14 2010-09-07 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having a magnetically stable free layer with a positive magnetostriction
TWI320929B (en) * 2006-04-18 2010-02-21 Ind Tech Res Inst Structure and access method for magnetic memory cell structure and circuit of magnetic memory

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6937497B1 (en) * 2004-11-18 2005-08-30 Maglabs, Inc. Magnetic random access memory with stacked toggle memory cells

Also Published As

Publication number Publication date
TW200907961A (en) 2009-02-16
US20090316472A1 (en) 2009-12-24
US7872904B2 (en) 2011-01-18

Similar Documents

Publication Publication Date Title
US7859881B2 (en) Magnetic memory device and write/read method of the same
US7502248B2 (en) Multi-bit magnetic random access memory device
US7567453B2 (en) Advanced multi-bit magnetic random access memory device
US20090039450A1 (en) Structure of magnetic memory cell and magnetic memory device
US7313043B2 (en) Magnetic Memory Array
US7336528B2 (en) Advanced multi-bit magnetic random access memory device
JP2001217398A (ja) 強磁性トンネル接合素子を用いた記憶装置
JP5477419B2 (ja) 磁気ランダムアクセスメモリ及びその動作方法
US20070200188A1 (en) Magnetic random access memory with reference magnetic resistance and reading method thereof
US7646635B2 (en) Data reading circuit of toggle magnetic memory
US7800937B2 (en) Method for switching magnetic moment in magnetoresistive random access memory with low current
US7280388B2 (en) MRAM with a write driver and method therefor
US6594175B2 (en) High density giant magnetoresistive memory cell
TWI415124B (zh) 磁性隨機存取記憶體
US7751231B2 (en) Method and integrated circuit for determining the state of a resistivity changing memory cell
US7554836B2 (en) Data write in control circuit for toggle magnetic random access memory
US20090040663A1 (en) Magnetic memory
JP2006134363A (ja) 磁気ランダムアクセスメモリ
US20070195593A1 (en) Structure of magnetic memory cell and magnetic memory device
KR100915975B1 (ko) 저전류로 자기저항 랜덤 액세스 메모리의 자기 모멘트를전환하는 방법
US7372724B2 (en) Method for accessing data on magnetic memory
CN101354908B (zh) 栓扣式磁性存储器的数据写入控制电路及数据写入方法
Ju A Novel dual-bit MRAM cell
JPWO2006062150A1 (ja) 磁気ランダムアクセスメモリ