CN106104829A - 用于mram制造的自对准顶部触点 - Google Patents

用于mram制造的自对准顶部触点 Download PDF

Info

Publication number
CN106104829A
CN106104829A CN201580011763.9A CN201580011763A CN106104829A CN 106104829 A CN106104829 A CN 106104829A CN 201580011763 A CN201580011763 A CN 201580011763A CN 106104829 A CN106104829 A CN 106104829A
Authority
CN
China
Prior art keywords
layer
mtj
low
kappa
chemical substance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580011763.9A
Other languages
English (en)
Inventor
Y·陆
X·李
S·H·康
S·顾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106104829A publication Critical patent/CN106104829A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

用于形成磁阻随机存取存储器(MRAM)设备的精确且自对准的顶部金属触点的系统和方法包括在具有逻辑元件的共用层间金属介电(IMD)层中形成磁性隧道结(MTJ)。低介电常数(K)蚀刻停止层被选择性地保留在MTJ的暴露顶部表面上。基于防止蚀穿低K蚀刻停止层的第一化学物质来选择性地执行蚀穿形成在低K蚀刻停止层和共用IMD层上的顶部IMD层。通过将化学物质切换成精确地蚀穿低K蚀刻停止层的第二化学物质，创建用于形成至MTJ的暴露顶部表面的自对准顶部触点的开口。

Description

用于MRAM制造的自对准顶部触点
公开领域
所公开的实施例涉及磁阻随机存取存储器(MRAM)集成。更具体而言，示例性实施例涉及用于形成MRAM设备中的磁性隧道结(MTJ)存储元件的自对准顶部触点的工艺，其中这些工艺兼容于逻辑元件与MTJ元件的集成。
背景技术
磁阻随机存取存储器(MRAM)是使用磁性元件的非易失性存储器技术。MRAM作为下一代存储器技术正在得到普及，该技术用于要求低成本和高速度的众多半导体设备应用。若干类型的MRAM在本领域中是公知的，并且MRAM操作可使用惯用的各种各样的MRAM的示例——自旋转移矩MRAM(STT-MRAM)——来简要说明。STT-MRAM使用当穿过薄膜(自旋过滤器)时变为自旋极化的电子。
图1解说了常规的STT-MRAM位单元100。STT-MRAM位单元100包括磁性隧道结(MTJ)存储元件105(也称为“MTJ栈”或简称为“MTJ”)、晶体管101、位线102和字线103。MTJ 105例如由被绝缘隧穿阻挡层122分隔开的钉扎层124和自由层120形成，钉扎层124和自由层120中的每一者可保持磁矩或极化。在MTJ 105中可存在反铁磁(AFM)层和盖层(未示出)。AFM层被用于钉扎该钉扎层的磁矩。盖层被用作MTJ与金属互连之间的缓冲层。自由层的极化可通过在特定方向施加电流以使钉扎层和自由层的极性基本对准或相反来反转。通过MTJ的电路径的电阻取决于钉扎层和自由层的极化的对准而变化。如所知的，这种电阻变化可被用于编程和读取STT-MRAM位单元100。STT-MRAM位单元100还包括电路元件、源线104、感测放大器108、读/写电路系统106和位线参考107。本领域技术人员将领会，STT-MRAM位单元100的操作和构造是本领域已知的。
如从以上示例所见的，常规STT-MRAM位单元的制造涉及在电路板或半导体封装上集成各种上述组件。更具体地，存储器或存储元件(例如，MTJ 105)必须与各种其他电路元件(本文一般称为“逻辑元件”)集成，诸如无源组件、金属导线、晶体管、逻辑门等。一般地，此种集成要求存储器元件与逻辑元件之间的工艺兼容性。此领域中出现若干挑战，尤其是随着设备技术继续向越来越小的设备大小进步。
例如，在MRAM设备(诸如STT-MRAM位单元100)的制造期间，重要的是要确保各种组件的电容C以及各种组件和连接的电阻R被维持在低值。这对于减小交叉耦合和RC延迟值是重要的。具体而言，重要的是要确保至MTJ 105的低电阻触点例如以制造至位线102和晶体管101的连接。确保制造此类触点的工艺不会负面地影响驻留在形成MTJ 105的共用介电层(例如，共用层间金属介电(IMD)层)中的其它电路组件的电容也是重要的。
确保低电阻触点(尤其是至MTJ 105的顶部部分的低电阻触点)例如以将自由层120耦合至位线102往往具有挑战性，尤其是随着设备技术进步且MTJ 105的高度缩小至100nm以下。例如在需要将MTJ 105安放在两个毗邻金属级(例如，在MTJ 105之下的一个金属级层和在MTJ 105之上的一个金属级层)之间以制造至外部组件(诸如晶体管101和位线102)的连接的嵌入式应用中可看到对MTJ大小的此类极端限制。在用于形成至MTJ的此类触点的现有技术中可看到若干缺点。以下将讨论用于形成至MTJ的顶部触点的一些已知办法，其中MTJ被形成在还包括其它兼容逻辑元件(例如，垂直互连通路，通常被称为“通孔”)的共用IMD层中。可在此共用IMD层之上和之下的层中建立金属线触点。
在用于制造至MTJ的顶部触点的第一已知办法中，可用顶部IMD层填充在共用IMD层之上的顶层(可在其中形成顶部金属线)高达顶部金属线的预期高度。例如，该高度可基于标准后端制程(BEOL)工艺(BEOL是集成电路制造的公认部分，其定义了与用于连接可在片上形成的各种电路元件(诸如晶体管、电容器、电阻器等)的互连有关的规范)。沟槽蚀刻工艺随后可被用于在顶部IMD层中创建沟槽以暴露共用IMD层中的MTJ的顶部，之后可在该沟槽中沉积顶部金属线以形成与该MTJ的触点。
在第二已知办法中，化学机械抛光(CMP)或其它平坦化技术可被用来暴露形成在共用IMD层中的MTJ的顶部。顶部电极(TE)随后可例如通过金属层的沉积和图案化来被形成为在MTJ顶部的分开结构。顶部IMD层可被填充在共用IMD层的顶部，并且标准双镶嵌(DD)工艺可被用于以TE作为蚀刻停止层来蚀刻顶部IMD层以创建在MTJ顶部的TE上终止的沟槽。
在第三已知办法中，可在MTJ的顶部创建以非导电硬掩模(HM)层的形式的牺牲心轴。牺牲HM层可用于在蚀刻期间保护MTJ以及提供用于形成至MTJ的电连接的装置。同样，顶部IMD层可被填充至顶部金属线的高度，并且可执行沟槽蚀刻以暴露牺牲心轴HM。可选择性地移除牺牲心轴HM以形成腔。可在用于形成顶部金属线的标准BEOL工艺期间填充该腔。
在第四已知办法中，顶部IMD层可被填充至与标准BEOL工艺相同的水平，例如如在以上第一已知办法中那样。在此之后，可在MTJ上图案化小通孔，以使得该小通孔被包含在MTJ的横向边界内(或换言之，被限定于MTJ的水平表面区域的宽度)。顶部触点可通过这个小通孔来建立。
以上四种已知办法中的每种办法均要求用于形成MTJ触点的关键掩模层级或工艺步骤(例如，精确沟槽蚀刻，其将MTJ顶部、TE、HM等用作蚀刻停止层)。这些关键掩模和精确蚀刻工艺是昂贵的且增加了工艺复杂度。此外，这些已知办法的伸缩性不好，并且由此与针对将来技术的标准BEOL或MTJ的计划物理尺寸缩放不兼容。
在又一种已知办法中，由高介电常数(K)(诸如，氮化硅(SiN))形成的层被形成在MTJ和共用IMD层中的逻辑元件的顶部。此高K SiN层被用作蚀刻停止层，以使得顶部IMD层被填充在此蚀刻停止层上，并且随后执行沟槽蚀刻直至MTJ侧上的蚀刻停止层并经过该蚀刻停止层，其中受控蚀刻穿过共用IMD层以形成至逻辑侧上的共用IMD层之下的层的连接。然而，由于逻辑元件和MTJ附近存在不期望的高K SiN蚀刻停止层，这样的方法往往会增大逻辑侧的寄生电容(并且由此增大RC延迟)和交叉耦合。
因此，本领域中需要避免用于例如关于形成MTJ的顶部触点的MRAM制造的已知办法的前述缺点。
概述
示例性实施例涉及用于形成MRAM设备中的MTJ元件的自对准顶部触点的系统和方法。
例如，一示例性实施例涉及用于形成磁阻随机存取存储器(MRAM)设备的精确且自对准的顶部金属触点的方法，包括在具有逻辑元件的共用层间金属介电(IMD)层中形成磁性隧道结(MTJ)。低介电常数(K)蚀刻停止层被选择性地保留在MTJ的暴露顶部表面上。基于防止蚀穿低K蚀刻停止层的第一化学物质来选择性地执行蚀穿形成在低K蚀刻停止层和共用IMD层上的顶部IMD层。通过将化学物质切换成精确地蚀穿低K蚀刻停止层的第二化学物质，创建用于形成至MTJ的暴露顶部表面的自对准顶部触点的开口。
另一示例性实施例涉及一种磁阻随机存取存储器(MRAM)设备，包括：磁性隧道结(MTJ)，其形成在具有逻辑元件的共用层间金属介电(IMD)层中；以及低介电常数(K)蚀刻停止层，其选择性地形成在该MTJ上但不形成在该逻辑元件上，其中该低K蚀刻停止层被配置成由第二化学物质来蚀刻但不受被用来蚀刻该共用IMD层的第一化学物质影响，并且其中该MTJ的自对准顶部金属线触点形成在使用第二化学物质在该低K蚀刻停止层中蚀刻的开口中。
又一示例性实施例涉及一种磁阻随机存取存储器(MRAM)设备，包括：磁性隧道结(MTJ)，其形成在具有逻辑元件的共用层间金属介电(IMD)层中；以及用于选择性地防止基于用来蚀刻该共用IMD层的第一化学物质在该MTJ上蚀刻的装置，其中该装置响应于基于第二化学物质的蚀刻，并且其中该MTJ的自对准顶部金属线触点形成在使用第二化学物质在该装置中蚀刻的开口中。
附图简述
给出附图以帮助各种实施例的描述，并且提供这些附图仅仅是为了解说实施例而非对其进行限制。
图1是具有MTJ存储元件的常规MRAM电路的解说。
图2A-H分别解说了用于形成示例性MRAM设备200的示例性工艺步骤S200A-H及相关组件的横截面视图。
图3解说了详述形成图2A-H的存储器设备200的示例性过程的流程图。
详细描述
在以下针对具体实施例的描述和相关附图中公开了各种实施例的各方面。可以设计替换实施例而不会脱离本发明的范围。另外，各种实施例的众所周知的元素将不被详细描述或将被省去以免湮没各种实施例的相关细节。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实施例不必被解释为优于或胜过其他实施例。同样，术语“实施例”并不要求所有实施例都包括所讨论的特征、优点、或工作模式。
本文所使用的术语仅出于描述特定实施例的目的，而并不旨在限定各实施例。如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另有明确指示。还将理解，术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指明所陈述的特征、整数、步骤、操作、元素、和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、元素、组件和/或其群组的存在或添加。
示例性实施例涉及MRAM的设计和制造，并且在一些方面，尤其涉及MRAM或MTJ元件与如示例性地应用于高级设备技术的逻辑元件的改进集成。换言之，各实施例包括MTJ元件的设计和布局，该设计和布局与具有极小和日益缩小尺寸(例如，20nm、16nm、10nm等等)的将来设备技术兼容。然而，将理解，示例性实施例不被解释为限定于当前或将来的任何特定设备技术，但另一方面，各实施例表示针对包括MRAM集成的集成电路或半导体设备中的空间和面积的改进利用的高效解决方案。
示例性实施例克服了MRAM制造中的已知办法的缺点，以提供用于形成至MTJ元件的顶部触点的简单且可伸缩的解决方案，同时避免电容、交叉耦合、RC延迟等的不合需增加。就此而言，一些实施例包括在包括MTJ和逻辑元件的共用IMD层的顶部形成示例性低K蚀刻停止层。该示例性低K蚀刻停止层不受用于蚀刻IMD层(诸如共用IMD层或形成在该低K蚀刻停止层的顶部上的停止IMD层)的常规蚀刻化学物质影响。由此，在MTJ元件的顶部形成低K蚀刻停止层允许使用第一化学物质来执行蚀刻例如以蚀刻掉共用IMD层以及逻辑侧上的元件；然而，低K蚀刻停止层保持不受第一化学物质影响。该蚀刻化学物质随后可被切换成允许精确地蚀穿低K蚀刻停止层的第二化学物质，由此创建精准地落在MTJ的顶部表面上的开口。通过此开口可由此形成MTJ的自对准顶部触点。
IMD层(诸如共用IMD层和顶部IMD层)通常例如由二氧化硅、多孔碳掺杂二氧化硅或其他多孔低K材料形成，这些材料受常规蚀刻化学物质(在本文中被称为第一化学物质，诸如基于C4F6或C4F8的化学物质，其还可包括混合在其中的氮(N2)和氩(Ar))影响。示例性低K蚀刻停止层可由绝缘材料(诸如碳氮化硅(SiCN)或氮掺杂碳化硅(通常被称为nBlok))形成，其不会被常规蚀刻化学物质或第一化学物质影响，而只能使用特殊化学物质(在本文中被称为第二化学物质，诸如基于Ch3F或CF4的化学物质，其还可包括混合在其中的N2和Ar)来选择性地蚀刻。向氟碳化合物添加氢(H2)来改变氟碳聚合物生成和移除的平衡是已知的，其可被用于调谐硅、氧化物、氮化物、和碳化物材料之间的蚀刻选择性。此类低K蚀刻停止层具有6.0左右的K值，该K值往往会低于典型氮化硅的K值(高于7.0)，并且防止电容、交叉耦合等的增加。在一些方面，低K蚀刻停止层可在顶部IMD层形成之前选择性地形成在MTJ侧上，或者换言之，选择性地从包括共用IMD层中的逻辑元件的逻辑侧被移除。在替换方面，低K蚀刻停止层可包括本领域中已知的具有在2.5到3.5范围内的介电常数且在典型二氧化硅蚀刻化学物质中具有相对较低的蚀刻速率的其他已知介电材料或材料组合，诸如碳掺杂二氧化硅。以此方式，由低K蚀刻停止层向逻辑侧贡献的电容被进一步减少。
现在参照图2A-H，其分别解说了用于形成示例性MRAM设备200的示例性工艺步骤S200A-H及相关组件的横截面视图。更具体而言，在步骤S200H中形成的图2H表示根据一示例性实施例的MRAM设备200的完整视图，并且将针对达成图2H中描绘的实施例的逐步过程来提供以下解释。
相应地，参考图2A，出于此解释目的，解说了在步骤200A中形成的MRAM设备200的初始视图。一般而言，MRAM设备200的组件在左侧的“逻辑”侧和右侧的“MRAM”侧下被分开示出。逻辑侧涉及电路元件和组件(代表性地由通孔和/或金属线形成)加上未在该图中示出的半导体器件，并且可被统称为“逻辑元件”。另一方面，MRAM侧包括MTJ 202和用于形成至MTJ的触点的相关组件，并且可被统称为“MRAM元件”。示例性方面包括与逻辑元件形成相兼容的MRAM元件集成。
更详细而言，MTJ 202可包括共用IMD层208c中的硬掩模(HM)204和保护性侧盖206，但将理解，HM 204和侧盖206是在一些示例性实施例中不需要存在的可任选特征。一个或多个盖层210将共用IMD层208c与底部IMD层208b分开。底部IMD层包括逻辑侧的底部金属线216bl和MRAM侧的底部金属线216bm。底部金属线示例性地由铜(Cu)制成。MTJ 202耦合至被示为形成在盖层210中的一个盖层内的底部电极(BE)212，并且通过形成在盖层210中的另一个盖层内的BE触点214耦合至底部金属线216bm。
简言之，用于达到图2A中的MRAM设备200的初始视图的步骤200A涉及形成底部IMD层208b，蚀刻并金属化以形成底部金属线216bl和216bm，沉积一个或多个盖层210，蚀刻这一个或多个盖层以形成BE触点214和BE 212，以及沉积MTJ 202的层(例如，钉扎层、阻挡层和自由层)，以及形成HM 204。MTJ 202随后被图案化，并且在钝化和氧化之后添加侧盖206。填充同样是低K介电材料的共用IMD层208c。在示例性方面，平坦化工艺被用来暴露MTJ 202的顶表面——或确切而言，暴露HM 204的顶表面。
移至图2B，解说了步骤S200B，其中包括nBlok或低K介电材料的介电盖层作为低K蚀刻停止层218被沉积在共用IMD层208c上。低K蚀刻停止层218可示例性地由绝缘材料或低K材料(诸如SiCN或nBlok)形成，其仅可用例如上述第二化学物质来选择性地蚀刻但不被例如能蚀刻共用IMD层208c的第一化学物质来蚀刻。如先前所提及的，SiCN具有在很大程度上避免不期望的电容的有益性质，同时还提供绝缘层以充当蚀刻停止层。如先前讨论的，现有办法未能提供这样的低K蚀刻停止层。
在图2C的S200C中，低K蚀刻停止层218可从逻辑侧上被选择性地移除以创建没有蚀刻停止材料或SiCN的空隙219。创建空隙219提供了进一步减小逻辑元件上的电容或交叉耦合的有益方面。如先前所提及的，已知的现有办法未能包括用于进一步减小逻辑侧的电容的步骤，诸如步骤S200C。
然而，将注意到，步骤S200C是可任选的，并且一些实施例也可保留逻辑侧上的低K蚀刻停止层218而不创建空隙219，因为这可减少工艺步骤，同时与先前已知办法相比仍保留SiCN低K蚀刻停止层的总体低电容性质。
前进至图2D，步骤S200D包括在低K蚀刻停止层218上填充顶部IMD层208t，以及蚀刻空隙220以形成逻辑侧的通孔。在示例性方面，可使用可如上所述地被用于蚀刻共用IMD层208c的第一化学物质来蚀刻顶部IMD层208t。在一些可任选方面(未示出)，在蚀穿顶部IMD层208t之前可执行平坦化以在MTJ 202周围填充平面电介质。例如，可使用基于第一化学物质的定时通孔蚀刻工艺来蚀刻空隙220。
参考图2E，示出了步骤S200E，其中硬掩模或金属层222被沉积以创建沟槽图案，即逻辑侧的沟槽224l和MRAM侧的沟槽224m。
在图2F中，使用步骤S200E中创建的沟槽图案，步骤200F涉及例如基于第一化学物质来蚀穿这些沟槽图案。在MRAM侧，基于第一化学物质来蚀穿由224m创建的图案在低K蚀刻停止层218处停止，因为低K蚀刻停止层218不受第一化学物质影响。由此，通过使用不受常规蚀刻化学物质影响的蚀刻停止层避免了对于先前已知方法的高精度、低可伸缩性蚀刻工艺的需求。在此过程中形成空隙226。在逻辑侧上，由于低K蚀刻停止层218缺失，因此该蚀刻前进穿过沟槽224l并随后穿过(在图2D中形成的)空隙220，并且在盖层210中的一个盖层处停止。在一些方面，盖层210中较低的一个盖层可由与低K蚀刻停止层218相同或类似的材料形成。
图2G的步骤s200G涉及将化学物质切换成第二化学物质以及蚀穿低K蚀刻停止层218(其已被暴露，因为顶部IMD层208t先前基于第一化学物质蚀刻被移除)和MRAM侧的空隙226以提供开口228m。开口228m有利地暴露了MTJ 202的HM 204。将注意到，基于使用第二化学物质蚀刻来精确地移除了低K蚀刻停止层218，开口228m与HM 204的暴露表面完全对准。如本文所讨论的，开口228m与HM 204的这种对准被称为“自对准”，或换言之，由此创建了用于金属化和至MTJ 202的触点形成的自对准开口。在逻辑侧，切换化学物质和蚀刻导致盖层2110中的较低者被移除，由此导致用于在暴露的底部金属线216bl上形成金属线触点的开口228l。
最后，在图2H中，解说了步骤s200H，其中例如通过被用作用于形成金属线的示例性材料的针对铜(Cu)的标准双镶嵌(DD)工艺或铜双镶嵌工艺来执行金属化。这导致在逻辑侧的顶部金属线230tl(或“顶部金属线触点”)上形成通孔232和触点。而在MRAM侧，金属化创建了方便地接触HM 204的顶部金属线200tm的形成，由此在不进行现有方法中已知的昂贵高精度控制工艺的情况下为MTJ 202形成了期望的自对准的顶部金属线触点。
因此，示例性实施例可完成与逻辑工艺完全兼容的MRAM设备的精确自对准顶部触点，同时避免如先前办法中所已知的不期望的昂贵高精度控制工艺、低可伸缩性和高电容。
将领会，各实施例包括用于执行本文中所公开的过程、功能和/或算法的各种方法。例如，如图3所解说的，一实施例可包括一种形成MRAM设备(例如，MRAM设备200)的顶部触点的方法，该方法包括：在共用IMD层中形成MTJ(例如，MTJ 202)(例如，按照步骤S200A)—框302；在MTJ的暴露顶部表面上形成低介电常数(K)蚀刻停止层(例如，低K蚀刻停止层218)(例如，按照步骤S200B-C)—框304；基于防止蚀刻低K蚀刻停止层的第一化学物质来选择性地蚀穿形成在低K蚀刻停止层和共用IMD层上的顶部IMD层(例如，顶部IMD层208t)(例如，步骤s200D-F)—框306；以及将化学物质切换成精确地蚀穿低K蚀刻停止层的第二化学物质以创建用于形成至MTJ的暴露顶部表面的自对准顶部触点的开口(例如，开口228m)(例如，步骤s200G)—框308。
本领域技术人员将领会，信息和信号可使用各种不同技术和技艺中的任何一种来表示。例如，贯穿上面描述始终可能被述及的数据、指令、命令、信息、信号、位(比特)、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。
此外，本领域技术人员将领会，结合本文中所公开的实施例描述的各种解说性逻辑块、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、以及步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员对于每种特定应用可用不同的方式来实现所描述的功能性，但这样的实现决策不应被解读成导致脱离了本发明的范围。
结合本文中所公开的实施例描述的方法、序列和/或算法可直接在硬件中、在由处理器执行的软件模块中、或者在这两者的组合中体现。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM或者本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读写信息。在替换方案中，存储介质可以被整合到处理器。
相应地，本发明的一实施例可包括实施用于形成MRAM设备的自对准顶部触点的方法的计算机可读介质。相应地，本发明并不限于所解说的示例且任何用于执行文本所描述的功能性的手段均被包括在本发明的实施例中。
尽管上述公开示出了本发明的解说性实施例，但是应当注意到，在其中可作出各种更换和改动而不会脱离如所附权利要求定义的本发明的范围。根据本文中所描述的本发明实施例的方法权利要求的功能、步骤和/或动作不必按任何特定次序来执行。此外，尽管本发明的要素可能是以单数来描述或主张权利的，但是复数也是已料想了的，除非显式地声明了限定于单数。

Claims (19)

1.一种形成磁阻随机存取存储器(MRAM)设备的顶部触点的方法，所述方法包括：
在共用层间金属介电(IMD)层中形成磁性隧道结(MTJ)；
在所述MTJ的暴露顶部表面上形成低介电常数(K)蚀刻停止层；
基于防止蚀刻所述低K蚀刻停止层的第一化学物质来选择性地蚀穿形成在所述低K蚀刻停止层和所述共用IMD层上的顶部IMD层；以及
将化学物质切换成精确地蚀穿所述低K蚀刻停止层的第二化学物质以创建用于形成至所述MTJ的暴露顶部表面的自对准顶部触点的开口。
2.如权利要求1所述的方法，其特征在于，进一步包括在所述共用IMD层的逻辑侧中形成逻辑元件。
3.如权利要求2所述的方法，其特征在于，在所述低K蚀刻停止层上形成所述顶部IMD层之前从所述逻辑侧选择性地移除所述低K蚀刻停止层。
4.如权利要求2所述的方法，其特征在于，进一步包括使用所述第一化学物质来蚀穿所述逻辑侧的形成在所述共用IMD层之下的盖层以暴露所述逻辑侧的底部金属线。
5.如权利要求4所述的方法，其特征在于，进一步包括执行金属化以：
在用于形成至所述MTJ的暴露顶部表面的自对准顶部触点的所述开口中形成顶部金属线触点；以及
在所述逻辑侧形成至所暴露的底部金属线的通孔和顶部金属线触点。
6.如权利要求5所述的方法，其特征在于，所述金属化是通过铜双镶嵌工艺来执行的。
7.如权利要求1所述的方法，其特征在于，所述MTJ包括硬掩模层，以使得所述自对准顶部触点形成在所述硬掩模层的暴露顶部表面上。
8.如权利要求1所述的方法，其特征在于，所述低K蚀刻停止层由SiCN形成。
9.如权利要求1所述的方法，其特征在于，所述低K蚀刻停止层由绝缘材料形成。
10.如权利要求1所述的方法，其特征在于，所述低K蚀刻停止层由氮掺杂碳化硅(nBlok)形成。
11.如权利要求1所述的方法，其特征在于，所述第一化学物质包括混合有N2和Ar的基于C4F6或C4F8的化学物质。
12.如权利要求1所述的方法，其特征在于，所述第二化学物质包括混合有N2和Ar的基于Ch3F或CF4的化学物质。
13.如权利要求1所述的方法，其特征在于，进一步包括在蚀穿所述顶部IMD层之前执行平坦化以在所述MTJ周围填充平面电介质。
14.一种磁阻随机存取存储器(MRAM)设备，包括：
磁性隧道结(MTJ)，其形成在具有逻辑元件的共用层间金属介电(IMD)层中；以及
低介电常数(K)蚀刻停止层，其选择性地形成在所述MTJ上但不形成在所述逻辑元件上，其中所述低K蚀刻停止层被配置成由第二化学物质来蚀刻但不受被用来蚀刻所述共用IMD层的第一化学物质影响，并且其中所述MTJ的自对准顶部金属线触点形成在使用所述第二化学物质在所述低K蚀刻停止层中蚀刻的开口中。
15.如权利要求14所述的MRAM设备，其特征在于，所述MTJ包括硬掩模层，并且所述自对准顶部金属线触点形成在所述硬掩模层的暴露顶部表面上。
16.如权利要求14所述的MRAM设备，其特征在于，所述低K蚀刻停止层由SiCN形成。
17.如权利要求14所述的MRAM设备，其特征在于，所述低K蚀刻停止层由绝缘材料形成。
18.如权利要求14所述的MRAM设备，其特征在于，所述低K蚀刻停止层由氮掺杂碳化硅(nBlok)形成。
19.一种磁阻随机存取存储器(MRAM)设备，包括：
磁性隧道结(MTJ)，其形成在具有逻辑元件的共用层间金属介电(IMD)层中；以及
用于选择性地防止基于用来蚀刻所述共用IMD层的第一化学物质在所述MTJ上蚀刻的装置，其中所述装置响应于基于第二化学物质的蚀刻，并且其中所述MTJ的自对准顶部金属线触点形成在使用所述第二化学物质在所述装置中蚀刻的开口中。
CN201580011763.9A 2014-03-03 2015-02-20 用于mram制造的自对准顶部触点 Pending CN106104829A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/195,566 2014-03-03
US14/195,566 US9318696B2 (en) 2014-03-03 2014-03-03 Self-aligned top contact for MRAM fabrication
PCT/US2015/016773 WO2015134206A1 (en) 2014-03-03 2015-02-20 Self-aligned top contact for mram fabrication

Publications (1)

Publication Number Publication Date
CN106104829A true CN106104829A (zh) 2016-11-09

Family

ID=52598836

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580011763.9A Pending CN106104829A (zh) 2014-03-03 2015-02-20 用于mram制造的自对准顶部触点

Country Status (5)

Country Link
US (1) US9318696B2 (zh)
EP (1) EP3095144A1 (zh)
JP (1) JP2017512381A (zh)
CN (1) CN106104829A (zh)
WO (1) WO2015134206A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109585645A (zh) * 2017-09-28 2019-04-05 中电海康集团有限公司 Mtj器件、其制作方法与mram
CN109994601A (zh) * 2018-01-03 2019-07-09 上海磁宇信息科技有限公司 一种制作磁性随机存储器电路连接的方法
CN109994602A (zh) * 2018-01-03 2019-07-09 上海磁宇信息科技有限公司 一种制备磁性随机存储器存储单元与逻辑单元的方法
CN110648960A (zh) * 2018-06-27 2020-01-03 中电海康集团有限公司 Mram器件与其制作方法
CN111900126A (zh) * 2020-06-22 2020-11-06 中国科学院微电子研究所 一种半导体制造方法和半导体

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9865798B2 (en) * 2015-02-24 2018-01-09 Qualcomm Incorporated Electrode structure for resistive memory device
US10707411B1 (en) 2015-06-19 2020-07-07 Marvell International Ltd. MRAM structure for efficient manufacturability
KR102369523B1 (ko) * 2015-09-08 2022-03-03 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
CN105405859A (zh) * 2015-10-15 2016-03-16 上海磁宇信息科技有限公司 交叉矩阵列式磁性随机存储器及其读写方法
CN105405860A (zh) * 2015-10-15 2016-03-16 上海磁宇信息科技有限公司 交叉矩阵列式磁性随机存储器及其读写方法
CN105470275B (zh) * 2015-10-30 2019-11-08 上海磁宇信息科技有限公司 交叉矩阵列式磁性随机存储器制造工艺
CN105529344A (zh) * 2015-10-30 2016-04-27 上海磁宇信息科技有限公司 交叉矩阵列式磁性随机存储器制造工艺
US20190013353A1 (en) * 2016-03-07 2019-01-10 Intel Corporation Approaches for integrating stt-mram memory arrays into a logic processor and the resulting structures
US9780301B1 (en) * 2016-04-15 2017-10-03 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing mixed-dimension and void-free MRAM structure
US9917137B1 (en) 2017-01-11 2018-03-13 International Business Machines Corporation Integrated magnetic tunnel junction (MTJ) in back end of line (BEOL) interconnects
US10347825B2 (en) 2017-02-17 2019-07-09 International Business Machines Corporation Selective deposition and nitridization of bottom electrode metal for MRAM applications
US10510802B2 (en) * 2017-04-13 2019-12-17 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
KR102665246B1 (ko) 2018-07-03 2024-05-09 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN111146332B (zh) 2018-11-05 2023-06-16 联华电子股份有限公司 半导体装置以及其制作方法
US10593728B1 (en) * 2018-12-10 2020-03-17 Globalfoundries Singapore Pte. Ltd. Integrated circuits and methods for fabricating integrated circuits with magnetic tunnel junction (MTJ) structures
US10741609B2 (en) 2019-01-08 2020-08-11 International Business Machines Corporation Pre-patterned etch stop for interconnect trench formation overlying embedded MRAM structures
US11165017B2 (en) * 2019-03-15 2021-11-02 International Business Machines Corporation Replacement bottom electrode structure process to form misalignment tolerate MRAM with high yield
US11195993B2 (en) 2019-09-16 2021-12-07 International Business Machines Corporation Encapsulation topography-assisted self-aligned MRAM top contact
US11121173B2 (en) * 2019-10-24 2021-09-14 International Business Machines Corporation Preserving underlying dielectric layer during MRAM device formation
US11985906B2 (en) * 2020-05-29 2024-05-14 Taiwan Semiconductor Manufacturing Company Limited Low-resistance contact to top electrodes for memory cells and methods for forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080164617A1 (en) * 2007-01-04 2008-07-10 Solomon Assefa Method of Forming Vertical Contacts in Integrated Circuits
US20100289098A1 (en) * 2009-05-14 2010-11-18 Qualcomm Incorporated Magnetic Tunnel Junction Device and Fabrication
CN102456749A (zh) * 2010-10-20 2012-05-16 中芯国际集成电路制造(上海)有限公司 Mim电容结构及其制作方法
CN102450749A (zh) * 2010-10-28 2012-05-16 唐淑娟 一种雨衣下摆

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270586A (ja) 2001-03-08 2002-09-20 Tokyo Electron Ltd 有機系絶縁膜のエッチング方法およびデュアルダマシンプロセス
WO2003021652A1 (en) 2001-08-31 2003-03-13 Tokyo Electron Limited Method for etching object to be processed
US6783995B2 (en) * 2002-04-30 2004-08-31 Micron Technology, Inc. Protective layers for MRAM devices
US6985384B2 (en) 2002-10-01 2006-01-10 International Business Machines Corporation Spacer integration scheme in MRAM technology
JP2004273969A (ja) * 2003-03-12 2004-09-30 Sony Corp 磁気記憶装置の製造方法
US7022610B2 (en) * 2003-12-22 2006-04-04 Taiwan Semiconductor Manufacturing Company Wet cleaning method to eliminate copper corrosion
KR100561859B1 (ko) 2004-01-16 2006-03-16 삼성전자주식회사 컨택홀이 없는 나노 크기의 자기터널접합 셀 형성 방법
JP2005260082A (ja) * 2004-03-12 2005-09-22 Toshiba Corp 磁気ランダムアクセスメモリ
US7399646B2 (en) 2005-08-23 2008-07-15 International Business Machines Corporation Magnetic devices and techniques for formation thereof
US7381574B2 (en) 2005-11-30 2008-06-03 Infineon Technologies Ag Method of forming dual interconnects in manufacturing MRAM cells
US8110881B2 (en) 2007-09-27 2012-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM cell structure with a blocking layer for avoiding short circuits
US7884433B2 (en) 2008-10-31 2011-02-08 Magic Technologies, Inc. High density spin-transfer torque MRAM process
US7833806B2 (en) 2009-01-30 2010-11-16 Everspin Technologies, Inc. Structure and method for fabricating cladded conductive lines in magnetic memories
US8138562B2 (en) 2009-10-20 2012-03-20 Magic Technologies, Inc. Bit line preparation method in MRAM fabrication
US20110159202A1 (en) * 2009-12-29 2011-06-30 Asm Japan K.K. Method for Sealing Pores at Surface of Dielectric Layer by UV Light-Assisted CVD
US8444868B2 (en) * 2010-01-28 2013-05-21 International Business Machines Corporation Method for removing copper oxide layer
JP2011233618A (ja) * 2010-04-26 2011-11-17 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP5695453B2 (ja) * 2011-03-07 2015-04-08 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8796795B2 (en) 2011-08-01 2014-08-05 Avalanche Technology Inc. MRAM with sidewall protection and method of fabrication
JP6039996B2 (ja) * 2011-12-09 2016-12-07 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
GB2526456B (en) * 2013-03-15 2020-07-15 Intel Corp Logic chip including embedded magnetic tunnel junctions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080164617A1 (en) * 2007-01-04 2008-07-10 Solomon Assefa Method of Forming Vertical Contacts in Integrated Circuits
US20100289098A1 (en) * 2009-05-14 2010-11-18 Qualcomm Incorporated Magnetic Tunnel Junction Device and Fabrication
CN102456749A (zh) * 2010-10-20 2012-05-16 中芯国际集成电路制造(上海)有限公司 Mim电容结构及其制作方法
CN102450749A (zh) * 2010-10-28 2012-05-16 唐淑娟 一种雨衣下摆

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109585645A (zh) * 2017-09-28 2019-04-05 中电海康集团有限公司 Mtj器件、其制作方法与mram
CN109994601A (zh) * 2018-01-03 2019-07-09 上海磁宇信息科技有限公司 一种制作磁性随机存储器电路连接的方法
CN109994602A (zh) * 2018-01-03 2019-07-09 上海磁宇信息科技有限公司 一种制备磁性随机存储器存储单元与逻辑单元的方法
CN109994602B (zh) * 2018-01-03 2023-04-25 上海磁宇信息科技有限公司 一种制备磁性随机存储器存储单元与逻辑单元的方法
CN109994601B (zh) * 2018-01-03 2023-04-28 上海磁宇信息科技有限公司 一种制作磁性随机存储器电路连接的方法
CN110648960A (zh) * 2018-06-27 2020-01-03 中电海康集团有限公司 Mram器件与其制作方法
CN110648960B (zh) * 2018-06-27 2021-12-28 中电海康集团有限公司 Mram器件与其制作方法
CN111900126A (zh) * 2020-06-22 2020-11-06 中国科学院微电子研究所 一种半导体制造方法和半导体

Also Published As

Publication number Publication date
JP2017512381A (ja) 2017-05-18
EP3095144A1 (en) 2016-11-23
US20150249209A1 (en) 2015-09-03
WO2015134206A1 (en) 2015-09-11
US9318696B2 (en) 2016-04-19

Similar Documents

Publication Publication Date Title
CN106104829A (zh) 用于mram制造的自对准顶部触点
CN107706204B (zh) 包含存储器区域及逻辑区域的集成电路ic
CN106298831B (zh) 用于mram mtj顶部电极连接的技术
KR102194053B1 (ko) 상이한 크기들의 메모리 셀들을 노출하기 위한 구조물 및 방법
US11289651B2 (en) Memory device having via landing protection
KR102363097B1 (ko) Mram mtj 상단 전극 접속을 위한 방법
CN105977376B (zh) 用于改进型磁阻式随机存取存储器工艺的垂直磁性隧道结
US9589616B2 (en) Energy efficient three-terminal voltage controlled memory cell
CN101911326B (zh) 存储器单元和形成存储器单元的磁性隧道结(mtj)的方法
US9728583B2 (en) Top electrode coupling in a magnetoresistive device using an etch stop layer
US11031543B2 (en) Via landing enhancement for memory device
CN106058041A (zh) 用于工艺损伤最小化的mram结构
US9722174B1 (en) Low dielectric constant interlayer dielectrics in spin torque magnetoresistive devices
CN110707122B (zh) 半导体元件及其制作方法
US11616193B2 (en) Semiconductor device and method for fabricating the same
US20220199897A1 (en) Magnetoresistive random access memory and method of manufacturing the same
CN111564468A (zh) 半导体元件及其制作方法
US20230403941A1 (en) Semiconductor device and method for fabricating the same
CN117413627A (zh) 具有低电阻率自旋霍尔效应（she）写入线的自旋轨道扭矩（sot）磁阻随机存取存储器（mram）
US10879455B2 (en) Methods of fabricating magneto-resistive random-access memory (MRAM) devices to avoid damaging magnetic tunnel junction (MTJ) structure
KR102354657B1 (ko) 유전체 계면 층을 갖는 sot mram 및 그 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161109

WD01 Invention patent application deemed withdrawn after publication