CN105405860A - 交叉矩阵列式磁性随机存储器及其读写方法 - Google Patents

交叉矩阵列式磁性随机存储器及其读写方法 Download PDF

Info

Publication number
CN105405860A
CN105405860A CN201510667024.7A CN201510667024A CN105405860A CN 105405860 A CN105405860 A CN 105405860A CN 201510667024 A CN201510667024 A CN 201510667024A CN 105405860 A CN105405860 A CN 105405860A
Authority
CN
China
Prior art keywords
conductive layer
magnetic
layer
magnetoresistive element
decker
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510667024.7A
Other languages
English (en)
Inventor
肖荣福
郭一民
陈峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ciyu Information Technologies Co Ltd
Original Assignee
Shanghai Ciyu Information Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ciyu Information Technologies Co Ltd filed Critical Shanghai Ciyu Information Technologies Co Ltd
Priority to CN201510667024.7A priority Critical patent/CN105405860A/zh
Publication of CN105405860A publication Critical patent/CN105405860A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Abstract

本发明提供了一种交叉矩阵列式磁性随机存储器，包括若干第一向导线、与所述若干第一向导线间隔且交叉设置的若干第二向导线，以及由所述若干第一向导线和所述若干第二向导线相互交叉所限定的若干交叉节点；每个所述交叉节点均设置有磁记忆单元，所述磁记忆单元分别与其所处交叉节点处的第一向导线和第二向导线电连接；所述磁记忆单元包括磁电阻元件，以及与所述磁电阻元件电连接的导电层1/半导体/导电层2三层结构；所述磁电阻元件可通过流经其中的电流来改变其电阻态。本发明还提供了上述磁性随机存储器的读写方法。

Description

交叉矩阵列式磁性随机存储器及其读写方法
技术领域
本发明涉及存储器件领域，尤其涉及一种交叉矩阵列式磁性随机存储器及其读写方法。
背景技术
近年来人们利用磁性隧道结(MTJ，MagneticTunnelJunction)的特性做成磁性随机存储器，即为MRAM(MagneticRandomAccessMemory)。MRAM是一种新型固态非易失性记忆体，它有着高速读写的特性。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向是不变的。当磁性记忆层与磁性参考层之间的磁化强度矢量方向平行或反平行时，MTJ元件的电阻态也相应分别为低阻态或高阻态。这样测量MTJ元件的电阻态即可得到存储的信息。
已有一种方法可以得到高的磁电阻(MR，MagnetoResistance)率：在非晶结构的磁性膜的表面加速晶化形成一层晶化加速膜。当此层膜形成后，晶化开始从隧道势垒层一侧形成，这样使得隧道势垒层的表面与磁性表面形成匹配，这样就可以得到高MR率。
一般通过不同的写操作方法来对MRAM器件进行分类。传统的MRAM为磁场切换型MRAM：在两条交叉的电流线的交汇处产生磁场，可改变MTJ元件的磁性记忆层的磁化强度方向。自旋转移矩磁性随机存储器(STT-MRAM，Spin-transferTorqueMagneticRandomAccessMemory)则采用完全不同的写操作，它利用的是电子的自旋角动量转移，即自旋极化的电子流把它的角动量转移给磁性记忆层中的磁性材料。磁性记忆层的容量越小，需要进行写操作的自旋极化电流也越小。所以这种方法可以同时满足器件微型化与低电流密度。STT-MRAM具有高速读写、大容量、低功耗的特性，有潜力在电子芯片产业，尤其是移动芯片产业中，替代传统的半导体记忆体以实现能源节约与数据的非易失性。
对于目前的面内型STT-MRAM(其中MTJ元件的易磁化方向在面内)来说，受面内型MTJ元件的特性所限，单一元件尺寸一般较大，并且相邻MTJ元件需要有较大间距，以避免相互间的磁场干扰。因此，限制了面内型STT-MRAM产品集成度的提升。
垂直型磁性隧道结(PMTJ，PerpendicularMagneticTunnelJunction)即磁矩垂直于衬底表面的磁性隧道结，在这种结构中，由于两个磁性层的磁晶各向异性比较强(不考虑形状各向异性)，使得其易磁化方向都垂直于层表面。在同样的条件下，元件尺寸可以做得比面内型MTJ元件更小，易磁化方向的磁极化误差可以做的很小，并且MTJ元件尺寸的减小使所需的切换电流也可相应减小。另一方面，在存储器阵列中，相邻垂直型MTJ的安全间距较之面内型MTJ也可大为缩小。从而垂直型STT-MRAM(pSTT-MRAM，perpendicularSpin-transferTorqueMagneticRandomAccessMemory)较之面内型STT-MRAM，其集成度有非常大的提升空间。
但在现有的STT-MRAM结构中，每个记忆单元的MTJ元件通常会连接一个三极管作为电流流向选择器，如使用MOS管，通过MOS管的导通和截止以实现电流导向，从而可以通过相应的写电流来设置MTJ元件的高、低电阻态，也即写入了存储信息，以及根据读电流的大小来判断MTJ元件的电阻态，也即读出了存储信息。
对于面内型STT-MRAM来说，基于面内型MTJ元件的尺寸及其相互间距的要求，三极管的尺寸不是提高面内型STT-MRAM集成度的主要瓶颈，或者说缩小三极管的尺寸，对于面内型STT-MRAM集成度的提升程度有限。而对于垂直型STT-MRAM情况却恰恰相反，垂直型MTJ元件的尺寸及其相互间距较之面内型MTJ元件已大为缩小，此时集成度的提升几乎完全取决于三极管的尺寸大小，即使使用当前最先进的工艺(线宽)，三极管的尺寸仍远大于垂直型MTJ元件，同时三极管制造工艺相对也比较复杂，提高了产品的制造成本。
因此，本领域的技术人员致力于开发一种高集成、高性能、成本节省的STT-MRAM产品。
发明内容
有鉴于现有技术的上述缺陷，本发明提供了一种交叉矩阵列式磁性随机存储器，其包括若干第一向导线、与所述若干第一向导线间隔且交叉设置的若干第二向导线，以及由所述若干第一向导线和所述若干第二向导线相互交叉所限定的若干交叉节点；每个所述交叉节点均设置有磁记忆单元，所述磁记忆单元分别与其所处交叉节点处的第一向导线和第二向导线电连接；所述磁记忆单元包括磁电阻元件，以及与所述磁电阻元件电连接的导电层1/半导体/导电层2三层结构；所述磁电阻元件可通过流经其中的电流来改变其电阻态。本文中的导电层1/半导体/导电层2三层结构指依次相邻设置的导电层1、半导体层、导电层2，但并不限定导电层1、半导体层或导电层2为单层结构，导电层1或导电层2也可以由多层金属或金属化合物层叠加形成，半导体层也可以是具有不同掺杂要求(也包括本征)的多层结构。
进一步地，所述磁电阻元件包括面内型磁性隧道结或垂直型磁性隧道结。
通常的面内型磁性隧道结包括：
磁性参考层，所述磁性参考层的磁化方向不变且磁各向异性平行于层表面；
磁性记忆层，所述磁性记忆层的磁化方向可变且磁各向异性平行于层表面；
隧道势垒层，所述隧道势垒层位于所述磁性参考层和所述磁性记忆层之间且分别与所述磁性参考层和所述磁性记忆层相邻。
通常的垂直型磁性隧道结包括：
磁性参考层，所述磁性参考层的磁化方向不变且磁各向异性垂直于层表面；
磁性记忆层，所述磁性记忆层的磁化方向可变且磁各向异性垂直于层表面；
隧道势垒层，所述隧道势垒层位于所述磁性参考层和所述磁性记忆层之间且分别与所述磁性参考层和所述磁性记忆层相邻。
进一步地，所述导电层1/半导体/导电层2三层结构由淀积的薄膜所形成。
进一步地，所述导电层1/半导体/导电层2三层结构和所述磁电阻元件的图案化使用同一块掩膜版。
进一步地，所述导电层1/半导体/导电层2三层结构的制备工序在所述磁电阻元件之前。
进一步地，所述导电层1/半导体/导电层2三层结构的制备工序在所述磁电阻元件之后。
进一步地，所述导电层1/半导体/导电层2三层结构的半导体包括P型半导体或N型半导体，半导体基材可选择Si、Ge、SiC、GaAs、InP或GaN等，N型掺杂元素可选择As、P、Se或Te等V价或VI价元素，P型掺杂元素可选择Be或B等II价或III价元素。
进一步地，所述导电层1/半导体/导电层2三层结构的导电层1和导电层2分别包括与所述导电层1/半导体/导电层2三层结构的半导体相邻设置的扩散保护层，如使用TiN、TaN、CuN等，以阻挡所述P型半导体或N型半导体中的杂质(掺杂元素)向所述导电层1和导电层2内扩散。
进一步地，所述导电层1/半导体/导电层2三层结构的导电层1和/或导电层2包括Pt、Au、Rd、Ir、Ru、Pd、Ag、Mo、Cr、W、Ti、Ta或CuAl。
本发明还提供了上述磁性随机存储器的读写方法，其中对于任一交叉节点的磁记忆单元采用以下读写操作：
写操作：在交叉节点所对应的第一向导线和第二向导线上加载写电压，产生的写电流流经对应的磁电阻元件以改变其电阻态；
读操作：在交叉节点所对应的第一向导线和第二向导线上加载读电压，产生读电流，所述读电流不足以改变其所流经的磁电阻元件的电阻态。
本发明的交叉矩阵列式磁性随机存储器，利用导电层1/半导体/导电层2三层结构替代三极管作为磁记忆单元中的电流流向选择器，实现了将复杂的供电网路改用简单的交叉式供电方式，从而极大的简化了MRAM的生产工艺、降低了成本，并且可以极大地提高存储芯片的集成度，特别是对于pSTT-MRAM产品。
以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。
附图说明
图1是一种现有的磁记忆单元的结构示意图；
图2是本发明的一种交叉矩阵列式磁性随机存储器的磁记忆单元的结构示意图；
图3是导电层1/半导体/导电层2三层结构伏安特性曲线图；
图4是将图2中磁电阻元件设置为低阻态的示意图；
图5是将图2中磁电阻元件设置为高阻态的示意图；
图6是图2中磁电阻单元读操作示意图；
图7是本发明的一种交叉矩阵列式磁性随机存储器的结构示意图；
图8是图7的交叉矩阵列式磁性随机存储器的另一结构示意图；
图9是基于本发明的8类不同的磁记忆单元的结构示意图。
具体实施方式
在本发明的实施方式的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
图1是一种现有的磁记忆单元的结构示意图，其中磁记忆单元100包括磁电阻元件101，以及与其串联的MOS管102，通过MOS管102的导通和截止来控制电流流向。本文中所涉及的磁电阻元件一般包括依次相邻设置的磁性参考层、隧道势垒层和磁性记忆层(即组成MTJ)，对于上述各层的材料和结构(多层或单层)以及磁电阻元件中除上述三层外的其余膜层(如有)的设置，并非本发明的重点，在此不做限定；可以通过加载相应的电流来改变磁电阻元件的电阻态。本实施例附图中的磁电阻元件一般采用三层结构表示，仅是指示其具有MTJ结构，并不排除磁电阻元件中还有其它膜层的情况。
图2是本发明的一种交叉矩阵列式磁性随机存储器的磁记忆单元的结构示意图，其中磁记忆单元200包括磁电阻元件201，以及与其串联的导电层1/半导体/导电层2三层结构202(或称MSM结构202，MSM即金属/半导体/金属)。磁电阻元件201包含垂直型MTJ，具体表示为图2中磁电阻元件201的三层结构，从上至下分别为磁性记忆层、隧道势垒层和磁性参考层。MSM结构202中MS(图2中S与其上方的M组成的结构，下文同此规则)和SM(图2中S与其下方的M组成的结构，下文同此规则)分别形成了肖特基二极管(Schottkydiode，或称金-半二极管)，从而MSM结构202中实质上相当于包括一对背靠背(back-to-back)串联的肖特基二极管(背靠背串联的二极管，即一对二极管串联且两者的阳极相互连接或阴极相互连接，且共享半导体基层的结构)。其中MSM结构202中的M(即金属层)可自Pt、Au、Rd、Ir、Ru、Pd、Ag、Mo、Cr、W、Ti、Ta或CuAl等金属中选取；S(即半导体层)可以是P型半导体也可以是N型半导体，半导体基材可选择Si、Ge、SiC、GaAs、InP或GaN等；N型掺杂元素可选择As、P、Se或Te等V价或VI价元素，例如Si、Ge基材用As、P，GaAs基材用Se、Te；P型掺杂元素可选择Be或B等II价或III价元素，例如Si、Ge基层用B，GaAs用Be。为获得对称的伏安特性曲线，MSM结构202优选对称设置(即MS和SM是具有相同结构的肖特基二极管，且共享半导体基层，差异仅在于正反向的连接方式)。
从而磁记忆单元200可通过MSM结构202的特性来控制电流流向，MSM结构202具有如图3所示的伏安特性曲线，磁记忆单元200的读写方式如下：
写操作(低阻态)：如图4所示，在磁记忆单元200上加载正向电压，当作用在MSM结构202上的压降Vw+使相应的肖特基二极管分别正向导通和反向击穿时形成电流通路，例如，当图4中的S为N型半导体时，Vw+使MS形成的肖特基二极管正向导通，并且使SM形成的肖特基二极管反向击穿。流经磁记忆单元200的电流I低，使磁电阻元件201的磁性记忆层在自旋转移矩作用下，磁化方向与磁性参考层的磁化方向平行，从而磁电阻元件201置为低阻态。
写操作(高阻态)：如图5所示，在磁记忆单元200上加载反向电压，当作用在MSM结构202上的压降Vw-使相应的肖特基二极管分别正向导通和反向击穿时形成电流通路，例如，当图5中的S为N型半导体时，Vw-使MS形成的肖特基二极管反向击穿，并且使SM形成的肖特基二极管正向导通。流经磁记忆单元200的电流I高，使磁电阻元件201的磁性记忆层在自旋转移矩作用下，磁化方向与磁性参考层的磁化方向反平行，从而磁电阻元件201置为高阻态。
读操作：如图6所示，在磁记忆单元200上加载正向电压，当作用在MSM结构202上的压降Vr使相应的肖特基二极管分别正向导通和反向击穿时形成电流通路，例如，当图4中的S为N型半导体时，Vre使MS形成的肖特基二极管正向导通，并且使SM形成的肖特基二极管反向击穿。其中电流Ire根据磁电阻元件201的高低阻态呈现不同大小，从而实现了对于磁记忆单元200内存储信息的读取。
图3中示出了加载在MSM结构202上的Vw+、Vw-和Vre，对于Vw+、Vw-大致是相对于纵轴I对称的(基于MSM结构202是对称结构)，并需满足I低和I高的大小足以分别将磁电阻元件201设置为低阻态和高阻态。Vre的取值小于Vw+，使Ire的大小不足以改变磁电阻元件201的电阻态，具体是当磁电阻元件处于高阻态时不足以将其置为低阻态。
图3还示出了MSM结构202在开关时的电流ION和IOFF，优选地，ION/IOFF的比例要大于6个数量级(即ION/IOFF和≥106)，同时肖特基二极管的反向击穿电压至少三倍于其正向导通电压。
图7示出了应用磁记忆单元200组成的交叉矩阵列式磁性随机存储器的结构示意图，其中包括字线300和位线400，图7中仅示意性地示出了3条字线和3条位线，分别是字线301、302、303和位线401、402、403。字线300和位线400交叉设置，形成若干交叉节点(图7中的结构具有9个节点)。每个节点处均设置有一个磁记忆单元，磁记忆单元的两端分别与所在交叉节点处的相应字线和位线相连接，即如图7中所示的磁记忆单元200设置在由字线302和位线402的交叉节点处，并且磁记忆单元200的两端分别连接字线302和位线402。
图8是图7所示的交叉矩阵列式磁性随机存储器的另一种结构示意图，其中磁记忆单元200的磁电阻元件201靠近字线设置，MSM结构202靠近位线设置。从工艺结构来说，即是磁电阻元件201在MSM结构202之后制备。
以上结构还可以进行诸多变换，包括(1)将磁电阻元件201和MSM结构202的位置相交换，即MSM结构202在磁电阻元件201之后制备；(2)磁电阻元件201中MTJ的各层的顺序由上至下可以依次是磁性参考层、隧道势垒层和磁性记忆层，也可以是磁性记忆层、隧道势垒层和磁性参考层；(3)半导体层采用N型半导体或P型半导体，从而对于磁记忆单元即有8类不同的结构，如图9所示。图9中的MSM结构还可根据实际需要进行诸多种变化，例如，半导体层是具有不同掺杂浓度梯度的多层结构；在金属层和半导体层之间设置扩散保护层(如使用TiN、TaN、CuN等)以阻挡半导体层中的杂质扩散进入金属层，如此种种，鉴于种类繁多，未做具体图示。
对于图7和图8中各磁记忆单元的读写，只需通过在相应的字线和位线间加载读写电压即可，读写方式如前所述，不再赘述。对于图9中各磁记忆单元的读写方式与前述的读写方式类同，同样是基于MSM结构的伏安特性以及磁电阻元件在电流作用下的电阻态变化。
另一方面，为了进一步优化器件尺寸，本实施例中的MSM结构采用多层薄膜形成。并且磁电阻元件也是基于多层薄膜堆叠形成的，从而可以在组成MSM结构和磁电阻元件的所有薄膜淀积完成后，同时对上述多层薄膜进行光刻/刻蚀加工，一方面器件尺寸较之现有技术大为缩小，另一方面磁电阻元件和MSM结构的图案化只需要使用一块掩膜版，提高芯片集成度的同时也大大降低了成本。
此外，在一个具有M×N个存储元的存储阵列中(M+N>>1)，即M条位线和N条字线，如电流流向选择器的低电阻和高电阻分别为RL和RH，那么：必须远小于1；从而需满足：
随着记忆单元数量(M，N)的增加，RH/RL的比值也需要越来越高，甚至需要两者相差数个数量级。因此，对于如何防止不必要的电流流失(漏电流)是非常重要的。这些漏电流不仅会消耗大量的能量，并且会产生热，影响记忆存储器的正常工作。
肖特基二极管的缺点是它具有一个较大的漏电流，漏电流正比于肖特基极的截面积以及温度的平方。为了降低漏电流，可以控制器件在不太高的温度环境下工作。并且把肖特基二极管的截面积做的越小越好，并将MSM中的半导体层保持一个适当的厚度。
降低漏电电流一个非常有效的方法就是选用适当配对的金属/半导体材料，使之具有较大的势垒。下表格列出一些常见金属材料与N型(和一些P型)Si和GaAs形成肖特基二极管后的势垒高度(barrierheight-φB)：
金属 Mg Ti Cr W Mo Pd Au Pt
Si--φBn(eV) 0.4 0.5 0.61 0.67 0.68 0.77 0.8 0.9
Si-φBp(eV) 0.61 0.5 0.42 0.3
GaAs-φBn(eV) 0.9 0.86
为了降低漏电电流，应该选择势垒高的金半接触，例如金(Au)或白金(Pt)与N型半导体形成肖特基二极管。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (10)

1.一种磁性随机存储器，其特征在于，包括若干第一向导线、与所述若干第一向导线间隔且交叉设置的若干第二向导线，以及由所述若干第一向导线和所述若干第二向导线相互交叉所限定的若干交叉节点；每个所述交叉节点均设置有磁记忆单元，所述磁记忆单元分别与其所处交叉节点处的第一向导线和第二向导线电连接；所述磁记忆单元包括磁电阻元件，以及与所述磁电阻元件电连接的导电层1/半导体/导电层2三层结构；所述磁电阻元件可通过流经其中的电流来改变其电阻态。
2.如权利要求1所述的磁性随机存储器，其特征在于，所述磁电阻元件包括面内型磁性隧道结或垂直型磁性隧道结。
3.如权利要求1所述的磁性随机存储器，其特征在于，所述导电层1/半导体/导电层2三层结构由淀积的薄膜所形成。
4.如权利要求3所述的磁性随机存储器，其特征在于，所述导电层1/半导体/导电层2三层结构和所述磁电阻元件的图案化使用同一块掩膜版。
5.如权利要求1所述的磁性随机存储器，其特征在于，所述导电层1/半导体/导电层2三层结构的制备工序在所述磁电阻元件之前。
6.如权利要求1所述的磁性随机存储器，其特征在于，所述导电层1/半导体/导电层2三层结构的制备工序在所述磁电阻元件之后。
7.如权利要求1所述的磁性随机存储器，其特征在于，所述导电层1/半导体/导电层2三层结构的半导体包括P型半导体或N型半导体。
8.如权利要求7所述的磁性随机存储器，其特征在于，所述导电层1/半导体/导电层2三层结构的导电层1和导电层2分别包括与所述导电层1/半导体/导电层2三层结构的半导体相邻设置的扩散保护层，以阻挡所述P型半导体或N型半导体中的杂质向所述导电层1和导电层2内扩散。
9.如权利要求1所述的磁性随机存储器，其特征在于，所述导电层1/半导体/导电层2三层结构的导电层1和/或导电层2包括Pt、Au、Rd、Ir、Ru、Pd、Ag、Mo、Cr、W、Ti、Ta或CuAl。
10.如权利要求1-9任一所述的磁性随机存储器的读写方法，其特征在于，对于任一交叉节点的磁记忆单元采用以下读写操作：
写操作：在交叉节点所对应的第一向导线和第二向导线上加载写电压，产生的写电流流经对应的磁电阻元件以改变其电阻态；
读操作：在交叉节点所对应的第一向导线和第二向导线上加载读电压，产生读电流，所述读电流的大小不足以改变其所流经的磁电阻元件的电阻态。
CN201510667024.7A 2015-10-15 2015-10-15 交叉矩阵列式磁性随机存储器及其读写方法 Pending CN105405860A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510667024.7A CN105405860A (zh) 2015-10-15 2015-10-15 交叉矩阵列式磁性随机存储器及其读写方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510667024.7A CN105405860A (zh) 2015-10-15 2015-10-15 交叉矩阵列式磁性随机存储器及其读写方法

Publications (1)

Publication Number Publication Date
CN105405860A true CN105405860A (zh) 2016-03-16

Family

ID=55471247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510667024.7A Pending CN105405860A (zh) 2015-10-15 2015-10-15 交叉矩阵列式磁性随机存储器及其读写方法

Country Status (1)

Country Link
CN (1) CN105405860A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554809A (zh) * 2020-05-15 2020-08-18 中国科学院微电子研究所 二维材料基选通器、存储器单元、阵列及其操作方法
CN112514090A (zh) * 2018-11-15 2021-03-16 华为技术有限公司 磁电阻随机存储单元、存储器和存取方法
WO2021114571A1 (zh) * 2020-05-15 2021-06-17 中国科学院微电子研究所 二维材料基选通器、存储器单元、阵列及其操作方法
WO2022142097A1 (zh) * 2020-12-29 2022-07-07 长鑫存储技术有限公司 磁性存储器及其读写方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331944B1 (en) * 2000-04-13 2001-12-18 International Business Machines Corporation Magnetic random access memory using a series tunnel element select mechanism
CN101477987A (zh) * 2009-01-08 2009-07-08 中国科学院上海微系统与信息技术研究所 三维立体堆叠的电阻转换存储器及其制造方法
US20150249209A1 (en) * 2014-03-03 2015-09-03 Qualcomm Incorporated Self-aligned top contact for mram fabrication
US20150249096A1 (en) * 2012-09-10 2015-09-03 James John Lupino Three dimension integrated circuits employing thin film transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331944B1 (en) * 2000-04-13 2001-12-18 International Business Machines Corporation Magnetic random access memory using a series tunnel element select mechanism
CN101477987A (zh) * 2009-01-08 2009-07-08 中国科学院上海微系统与信息技术研究所 三维立体堆叠的电阻转换存储器及其制造方法
US20150249096A1 (en) * 2012-09-10 2015-09-03 James John Lupino Three dimension integrated circuits employing thin film transistors
US20150249209A1 (en) * 2014-03-03 2015-09-03 Qualcomm Incorporated Self-aligned top contact for mram fabrication

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112514090A (zh) * 2018-11-15 2021-03-16 华为技术有限公司 磁电阻随机存储单元、存储器和存取方法
CN112514090B (zh) * 2018-11-15 2023-11-10 华为技术有限公司 磁电阻随机存储单元、存储器和存取方法
CN111554809A (zh) * 2020-05-15 2020-08-18 中国科学院微电子研究所 二维材料基选通器、存储器单元、阵列及其操作方法
WO2021114571A1 (zh) * 2020-05-15 2021-06-17 中国科学院微电子研究所 二维材料基选通器、存储器单元、阵列及其操作方法
WO2022142097A1 (zh) * 2020-12-29 2022-07-07 长鑫存储技术有限公司 磁性存储器及其读写方法

Similar Documents

Publication Publication Date Title
CN107611255B (zh) 一种高密度磁性存储器件
US10600460B2 (en) Perpendicular magnetic memory using spin-orbit torque
US6862212B2 (en) Multi-bit magnetic memory cells
KR101414485B1 (ko) 개선된 고용량 저비용 다중-상태 자기 메모리
US10515678B2 (en) Magnetic memory devices
US8558297B2 (en) MRAM cell structure
US20050167657A1 (en) Multi-bit magnetic memory cells
US20140319634A1 (en) High Density Nonvolatile Memory
US11271035B2 (en) Spin-orbit-torque magnetoresistive memory cell with integrated selector elements and method of making the same
US20200176511A1 (en) Semiconductor device including spin-orbit torque line
US9520171B2 (en) Resistive change memory
KR102638584B1 (ko) 반도체 메모리 장치
CN106449970B (zh) 一种低功耗磁性存储单元
CN109637569A (zh) 一种磁性存储单元及其数据写入方法
TW201721645A (zh) 自旋霍耳效應磁性隨機存取記憶體位元胞
CN105449099B (zh) 交叉矩阵列式磁性随机存储器及其读写方法
CN105405860A (zh) 交叉矩阵列式磁性随机存储器及其读写方法
CN106654002A (zh) 一种低功耗磁性多阻态存储单元
CN109166962A (zh) 一种互补型磁性存储单元
US7615771B2 (en) Memory array having memory cells formed from metallic material
CN105448320B (zh) 交叉矩阵列式磁性随机存储器及其读写方法
JP4415745B2 (ja) 固体メモリ装置
CN110739326B (zh) 磁性随机存取存储器结构
CN105529344A (zh) 交叉矩阵列式磁性随机存储器制造工艺
CN105470385A (zh) 交叉矩阵列式磁性随机存储器制造工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160316

RJ01 Rejection of invention patent application after publication