CN112514090B - 磁电阻随机存储单元、存储器和存取方法 - Google Patents

磁电阻随机存储单元、存储器和存取方法 Download PDF

Info

Publication number
CN112514090B
CN112514090B CN201880095811.0A CN201880095811A CN112514090B CN 112514090 B CN112514090 B CN 112514090B CN 201880095811 A CN201880095811 A CN 201880095811A CN 112514090 B CN112514090 B CN 112514090B
Authority
CN
China
Prior art keywords
voltage
ferromagnetic layer
layer
barrier
quantum well
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880095811.0A
Other languages
English (en)
Other versions
CN112514090A (zh
Inventor
许俊豪
杨欢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN112514090A publication Critical patent/CN112514090A/zh
Application granted granted Critical
Publication of CN112514090B publication Critical patent/CN112514090B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

一种磁电阻随机存储单元(20)和磁电阻随机存储器,能够提高存储器的读写速度。该磁电阻随机存储单元(20)包括:具有固定磁矩的固定铁磁层(21);具有可翻转的磁矩的自由铁磁层(22);磁隧道势垒(23),位于所述固定铁磁层(21)以及所述自由铁磁层(22)之间,包括由第一势垒层(41)、导电层(43)和第二势垒层(42)形成的双隧道势垒量子阱。

Description

磁电阻随机存储单元、存储器和存取方法
技术领域
本申请涉及存储领域,尤其涉及磁电阻随机存储单元、存储器和存取方法。
背景技术
磁电阻随机存储器(magneto-resistive random access memory,MRAM)是一种非易失性存储器(non-volatile memory),其利用磁化方向的不同导致的磁电阻不同来记录逻辑状态“0”和“1”。若外部磁场不变,则磁化的方向不会变。因此磁电阻随机存储器在保持数据时,不需要一直进行刷新操作,具有功耗低的优点。具有代表性的磁电阻随机存储器为自旋扭矩传递(spin-torque-transfer,STT)MRAM,其可以作为第三或第四层高速缓存。
磁电阻随机存储器在执行写操作的时可以采用电流控制或电压控制的方式。由于超大电流的写操作导致过多的功耗,而降低电流会导致写操作速度变慢,因此采用电压控制写操作的磁电阻随机存储器是业界研究的热点。采用电压控制写操作的情况下,将适当大小和方向的电压施加于磁隧道结两边,使得磁电阻随机存储器中的自由铁磁层中的磁矩翻转到指定方向,以执行写“0”或写“1”的操作。这种方式下,磁电阻随机存储器可以具有更高的写操作速度和更低的功耗。但是,在电压控制写操作的情况下,为了避免产生过大的漏电流,磁隧道势垒的厚度变大,导致电阻变大,从而带来了较大的电阻电容(resistance-capacitance,RC)延时,这导致磁电阻随机存储器的读取速度降低。
发明内容
本申请提供一种磁电阻随机存储单元、存储器和存取方法,以期提高存储器的存取速度。
第一方面,提供了一种磁电阻随机存储单元,包括:固定铁磁层;自由铁磁层;磁隧道势垒,位于所述固定铁磁层以及所述自由铁磁层之间,包括由第一势垒层、导电层和第二势垒层形成的双隧道势垒量子阱。
在本申请实施例中,提出了一种新的磁电阻随机存储单元和存储器的结构,在该结构中,采用双隧道势垒的量子阱结构来取代传统的单一势垒的磁隧道势垒结构,其利用了双隧道势垒的量子阱的负微分电阻特征,可以将写操作的电压设置为大于读操作的电压,从而满足优化写操作性能的要求,并且由于读操作电压对应的电流较大,相应的电阻值较小,因此减小了RC延迟对读操作的速度的影响。
结合第一方面,在一种可能的实现方式中,所述第一势垒层和所述第二势垒层由电介质构成,所述导电层由导电材料构成。
结合第一方面,在一种可能的实现方式中,所述第一势垒层和所述第二势垒层由晶态氧化物构成。
结合第一方面,在一种可能的实现方式中,所述第一势垒层和所述第二势垒层所使用的材料包括MgO、AlO、AlN、BN或SiO2
结合第一方面,在一种可能的实现方式中,所述导电层所使用的材料包括铁磁材料。
结合第一方面,在一种可能的实现方式中,所述导电层所使用的材料包括CoFeB、CoFe、Co或Fe。
结合第一方面,在一种可能的实现方式中,所述磁隧道势垒为对称的结构。
结合第一方面,在一种可能的实现方式中,在所述自由铁磁层至所述固定铁磁层方向上施加负的第一电压的情况下,所述自由铁磁层的磁矩翻转;在所述自由铁磁层至所述固定铁磁层方向上施加正的第二电压的情况下,所述固定铁磁层、所述自由电磁层和所述磁隧道势垒形成的磁隧道结导通,其中,所述第一电压的绝对值大于所述第二电压的绝对值。
结合第一方面,在一种可能的实现方式中,所述第一势垒层的厚度为0.5~2nm。
结合第一方面,在一种可能的实现方式中,所述第二势垒层的厚度为0.5~2nm。
结合第一方面,在一种可能的实现方式中,所述导电层的厚度为0.5~2nm。
第二方面,提供了一种磁电阻随机存储器,所述磁电阻随机存储器包括如第一方面或者第一方面的任一种可能的实现方式中的磁电阻随机存储单元。
第三方面,提供了一种存取磁电阻随机存储单元的方法,所述磁电阻随机存储单元包括:固定铁磁层;自由铁磁层;磁隧道势垒,位于所述固定铁磁层以及所述自由铁磁层之间,包括由第一势垒层、导电层和第二势垒层形成的双隧道势垒量子阱,所述方法包括:在执行写操作的情况下,在所述自由铁磁层至所述固定铁磁层方向上施加负的第一电压;在执行读操作的情况下,在所述自由铁磁层至所述固定铁磁层方向上施加正的第二电压,其中,所述第一电压的绝对值大于所述第二电压的绝对值。
第四方面,提供了一种集成电路,包括如第一方面或者第一方面的任一种可能的实现方式中的磁电阻随机存储单元。
第五方面,提供了一种芯片,包括如第一方面或者第一方面的任一种可能的实现方式中的磁电阻随机存储单元。
第六方面,提供了一种存取磁电阻随机存储单元的装置,该装置包括用于执行上述第三方面的方法的单元。
第七方面,提供了一种计算机程序产品,所述计算机程序产品包括:计算机程序代码,当所述计算机程序代码运行时,用于执行上述第三方面的方法。
第八方面,提供了一种计算机可读存储介质,该计算机可读存储介质存储有计算机程序,当该计算机程序被运行时,实现第三方面的方法。
附图说明
图1是本申请实施例的电压控制写操作的磁电阻随机存储单元的结构示意图。
图2是本申请又一实施例的磁电阻随机存储单元的结构示意图。
图3是本申请实施例的双隧道势垒的量子阱的能级分布示意图。
图4是本申请实施例的双隧道势垒的量子阱的电压-电流特性图。
图5是本申请又一实施例的双隧道势垒的量子阱的电压-电流特性图。
图6是本申请实施例的磁电阻随机存储单元的写操作的示意图。
图7是本申请实施例的磁电阻随机存储单元的读操作示意图。
具体实施方式
下面将结合附图,对本申请中的技术方案进行描述。
首先介绍本申请实施例的电压控制写操作的磁电阻随机存储器。可选地,电压控制写操作的MRAM也可以称为电压控制磁各向异性磁电阻随机存储器(voltage-controlledmagnetic anisotropy MRAM,VCMA-MRAM)。
图1是本申请实施例的电压控制写操作的磁电阻随机存储单元10的结构示意图。磁电阻随机存储器的核心部分为磁电阻随机存储单元。如图1所示,磁电阻随机存储单元10可以包括由一个固定铁磁层11,一个磁隧道势垒13,以及一个自由铁磁层12组成的磁隧道结(magnetic tunnel junction)。所述磁隧道势垒13也可以称为磁隧道势垒层。所述固定铁磁层11的磁矩是固定的,所述自由铁磁层12的磁矩是可翻转的。其中,图1中的箭头表示固定铁磁层11或自由铁磁层12中的磁矩的方向。因此可以根据自由铁磁层12的磁矩方向不同导致的磁电阻大小不同,分别记录为逻辑状态“0”和“1”。例如,如图1中的(a)所示,如果固定铁磁层11和自由铁磁层12的磁矩方向相同,磁隧道结的电阻值较小,可以记录为逻辑状态“0”;如图1中的(b)所示,如果固定铁磁层11和自由铁磁层12的磁矩方向相反,则磁隧道结的电阻值较大,可以记录为逻辑状态“1”。在本发明实施例中,逻辑状态“0”或“1”对应的磁隧道结的电阻值的小或者大,仅仅是举例,在实际操作中,可以根据需要在逻辑上设计逻辑状态和电阻值高低的对应关系,甚至可以利用反相器等器件从物理结果上改变逻辑状态和磁隧道结的电阻值高低的对应关系。电压控制写操作的工作原理为:在上述磁隧道结的两边施加适当大小和方向的电压,使得在自由铁磁层11和磁隧道势垒13的界面上积累负的电荷,以改变自由铁磁层11界面的磁各向异性,从而使得自由铁磁层11的磁矩方向产生翻转,以完成写操作。需要说明的是,无论是写“0”操作还是写“1”操作,在上述磁隧道结的两边施加的电压方向均是相同的。每施加一次适当大小和方向的电压,上述自由铁磁层的磁矩产生一次翻转,磁电阻值的大小发生改变,则磁隧道结对应的逻辑状态发生一次转换。例如由逻辑状态“0”改变为逻辑状态“1”,或者由逻辑状态“1”改变为逻辑状态“0”。
继续参见图1,作为一个示例,在所述磁电阻随机存储单元10处于逻辑状态“0”的情况下,自由铁磁层12的磁矩与固定铁磁层11的磁矩相同,磁隧道结的电阻较小。假设自由铁磁层12端接电源的负极,固定铁磁层11端接电源的正极,则在磁隧道结的两端施加一适当大小的电压,可以使得自由铁磁层12的磁矩翻转。磁矩翻转之后,自由铁磁层12的磁矩和固定铁磁层11的磁矩方向相反,磁隧道结的电阻较大,磁电阻随机存储单元的逻辑状态转换为“1”。
需要说明的是,为了在自由铁磁层界面积累足够的电荷,在进行写操作时磁隧道势垒不能通过较大的漏电流。在磁隧道势垒厚度确定的情况下,为了在自由铁磁层界面上产生足够的电荷,写操作电压的最大值的设置要满足不产生明显漏电流的条件。在不超过最大写操作电压的情况下,写操作电压越大,写操作的速度越快,写操作的错误率也越低。因此,我们希望尽可能地增加写操作电压。例如,理想情况下,写操作电压可以达到芯片的逻辑器件的供电电压VDD。而对于读操作来说,读操作的电压必须大于写操作的电压,以使得施加在磁隧道结的电压能够产生流过磁隧道结的电流。可以根据电流值的大小确定磁隧道结是处于低阻值的“0”状态,还是高阻值的“1”状态。在理想状态下,我们希望读操作的电压不要超过芯片的供电电压VDD,否则还需要另外提供一个电源为读操作供电。因此当前面临的问题是:若要满足写操作优化,并将写操作电压设置为供电电压VDD,则由于读操作电压必须大于写操作电压,需要提供另外一个电源为读操作供电,这增加了电路设计的复杂度。若从简化电路设计的角度考虑,将读操作电压设置为供电电压VDD,将写操作电压设置为低于供电电压VDD,则写操作的性能可能将受到影响,不能得到更好的优化。
另外,相比于传统的电流控制写操作的磁电阻随机存储器,电压控制写操作的磁电阻随机存储器的磁隧道势垒的厚度更大。因此,对于相同尺寸的器件,电压控制的磁电阻随机存储器的磁隧道结的电阻值更大。在进行读操作时,因为RC延时,过大的磁隧道结电阻会而影响读操作的速度。例如,VCMA-MRAM的磁隧道势垒厚度一般为1.5纳米(nanometer,nm)左右,而STT-MRAM的磁隧道势垒的厚度通常为1nm左右。对于相同尺寸的器件,VCMA-MRAM的磁隧道结电阻大约是STT-MRAM的磁隧道结电阻值的10倍。
为了解决上述问题,即电压控制写操作的磁电阻随机存储器的写操作和读操作的最佳电压设定值矛盾的问题,以及读操作速度较慢的问题。本申请实施例提出了一种新的磁电阻随机存储单元和存储器的结构,在该结构中,采用双隧道势垒的量子阱结构来取代传统的单一势垒的磁隧道势垒结构,以形成一个具有共振隧道效应的磁隧道结。
图2是本申请又一实施例的磁电阻随机存储单元20的结构示意图。其中,图2中的(a)记录逻辑状态为“0”的场景,图2中的(b)记录逻辑状态为“1”的场景。其中,图2中的空心箭头表示固定铁磁层21或自由铁磁层22中的磁矩的方向。如图2所示,该磁电阻随机存储单元20包括:
固定铁磁层21;自由铁磁层22;以及磁隧道势垒23,所述磁隧道势垒23位于所述固定铁磁层21与所述自由铁磁层22之间,所述磁隧道势垒23包括由第一势垒层41、导电层43和第二势垒层42形成的双隧道势垒量子阱,所述导电层43设置于所述第一势垒层41和所述第二势垒层42之间。
其中,所述固定铁磁层21具有固定磁矩,所述自由铁磁层22具有可翻转的磁矩。
可选地,上述固定铁磁层21、磁隧道势垒23和自由铁磁层22的界面之间是相互接触的。可选地,上述自由铁磁层22与磁隧道势垒23相接处的界面上可以做一些处理,以增加自由铁磁层22的磁各向异性,例如可以在自由铁磁层22与磁隧道势垒23相接处的界面上做金属掺杂。
上述双隧道势垒的量子阱可以称为双势垒量子阱或者共振隧穿势垒,或者在本申请实施例中也可以简称为量子阱,其可以理解为是具有共振隧道效应的势垒结构。共振隧道效应原理是在一个有限势垒高度的量子阱中的能级分布是不连续的。假设第一个量子阱能级是E1,量子阱能级的大小和分布可以由量子阱的势垒高度V0、势垒宽度D及量子阱的宽度L来调节。因此在量子阱中载流子(例如电子)的能量分布也因而是不连续的,其最低能量就是E1。当量子阱的两端电压Vbias较低时,电子的费米能级EF比E1低,只有极少数被热激发的电子能量可以达到E1。根据量子效应,只有那些能量等于E1的极少数电子才能通过隧道效应穿过量子阱。也就是说当量子阱的两端电压Vbias较低时,电子的费米能级EF比E1低,穿过量子阱电流很小。当量子阱的两端电压Vbias增大时,能量等于E1的电子数量增加,通过隧道效应穿过量子阱的电子数量相应增加,穿过量子阱电流也就相应增大。当量子阱的两端电压Vbias继续增加,使得电子的费米能级EF和E1相当时,能量等于E1的电子数量达到最大值,穿过量子阱电流也就相应达到局部的最大值。这时的电压Vbias(eVbias=E1)就是共振电压。继续增加量子阱的两端电压Vbias会减少能量等于E1的电子数量,因而穿过量子阱电流也就相应减小,并会达到一个最小值。而当量子阱的两端电压Vbias大于量子阱高度V0时,穿过量子阱电流就开始随着量子阱的两端电压Vbias增大而增大,并会超过局部的最大值。
可选地,上述量子阱可以是金属量子阱,即所述导电层43可以是基于金属或磁性金属构成的。例如,所述导电层可以是钴铁硼(CoFeB),钴铁(CoFe),铁(Fe),钴(Co),铂(Pt),或钽(Ta)等金属材料或金属化合物。
或者所述量子阱也可以是半导体量子阱,即所述导电层43可以是基于磁性或非磁性的半导体构成的。例如,所述导电层可以由以下各项中的任一项构成:硅(Si)、硅锗(SiGe)、锗(Ge)、II-VI族的化合物、III-V组的化合物或者其他化合物半导体材料。
可选地,上述第一势垒层41和第二势垒层42可以由电介质(dielectric)构成。本申请实施例对电介质的类型不做限定,例如,上述电介质例如可以是结晶态的氧化物,或者说结晶金属氧化物,也可以是非结晶态的氧化物,也可以是其他类型的电介质。例如,上述电介质可以是结晶态的氧化镁(MgO),或者也可以是氧化铝(AlO),氮化铝(AlN),氮化硼(BN)、氧化硅(SiO2)等。
可选地,上述固定铁磁层21和自由铁磁层22可以由铁磁金属构成。例如,所述固定铁磁层21和自由铁磁层22可以由钴铁硼(CoFeB),钴铁(CoFe),钴(Co)或铁(Fe)等铁磁材料构成。
在一个示例中,构成上述第一势垒层41和第二势垒层42的材料可以是氧化镁(MgO)。构成上述固定铁磁层21、自由铁磁层22和上述导电层43的材料可以是钴铁硼(CoFeB)、钴铁(CoFe),钴(Co)或铁(Fe)等铁磁材料。作为一个示例而非限定,上述由MgO构成的第一势垒层41和第二势垒层42的厚度可以为0.5~2nm,上述由CoFeB构成的导电层43的厚度可以为0.5~2nm。本领域技术人员能够理解,基于材料的不同或对磁隧道势垒的性能要求不同,上述第一势垒层41、第二势垒层42和导电层43的厚度也可以为其他取值范围,但要满足形成能级不连续的量子阱条件。
可选地,若上述量子阱为半导体量子阱,则构成所述第一势垒层41、导电层43和第二势垒层42的材料需要与半导体材料相容。例如,用硅(Si)做半导体量子阱的导电层43时,氧化硅(SiO2)可以做为第一势垒层41和第二势垒层42的材料。
可选地,上述磁隧道势垒可以为对称的结构。例如,上述第一势垒层41和第二势垒层42的尺寸可以相同,构成第一势垒层41和第二势垒层42的材料也可以相同。可选地,上述磁隧道势垒也可以为非对称的结构。例如,上述第一势垒层41和第二势垒层42的尺寸可以不同,构成第一势垒层41和第二势垒层42的材料也可以不同。
在本申请实施例中,提出了一种新的磁电阻随机存储单元和存储器的结构,在该结构中,采用双隧道势垒的量子阱结构来取代传统的单一势垒的磁隧道势垒结构,其利用了双隧道势垒的量子阱的负微分电阻特征,可以将写操作的电压设置为大于读操作的电压,从而满足优化写操作性能的要求,并且由于读操作电压对应的电流较大,相应的电阻值较小,因此减小了RC延迟对读操作的速度的影响。
具体地,图3示出了双隧道势垒的量子阱的能级分布示意图。如图3所示,该量子阱为有限势垒高度的量子阱,假设势垒高度为V0,势垒宽度为D,量子阱的宽度为L。量子阱的能级的大小和分布可以由量子阱的势垒高度V0、势垒宽度D,以及量子阱的宽度L来调节。量子阱中的能级分布是不连续的,因此量子阱中的载流子(例如,电子)的能量分布也是不连续的。作为示例,假设量子阱中的最低能级是E1
图4示出了双隧道势垒的量子阱的电压-电流特性图。其中,图4中的EF表示电子的费米能级,EC表示导带能级。E1表示量子阱的最低能级。eVbias表示在量子阱两端所加的电压Vbias下的能带弯曲,J表示流过双隧道势垒的量子阱的电流密度,Vbias表示施加在双隧道势垒的量子阱两端的电压。
如图4中的(a)所示,在双隧道势垒的量子阱两端的电压Vbias较低的情况下,费米能级EF低于能级E1,流过量子阱的电流较小,电阻值较大。
如图4中的(b)所示,在双隧道势垒的量子阱两端的电压Vbias增加的情况下,费米能级EF高于能级E1,导带底能级EC低于能级E1,在这种情况下流过量子阱的电流变大,电阻值变小。
如图4中的(c)所示,在双隧道势垒的量子阱两端的电压Vbias继续增加的情况下,费米能级EF与导带底能级EC均高于能级E1,Vbias小于V0,在这种情况下流过量子阱的电流变小,电阻值变大。因此,从图4中的(c)可以看出,量子阱的电压-电流特性呈现为负微分电阻。
另外,在双隧道势垒的量子阱两端的电压Vbias继续增加的情况下,Vbias将高于势垒的高度V0,此时流过量子阱的电流又开始变大,电阻值变小。
因此,根据上述分析可以看出,双隧道势垒的量子阱的电压-电流特性是非线性的。例如,图4(b)中的电流较大,而电压Vbias较小。而图4(c)中的电流较小,而电压Vbias较大。因此可以将图4(b)中的电压Vbias设置为写操作的电压,将图4(c)中的电压Vbias设置为读操作的电压。由于双隧道势垒的量子阱的电压-电流特性是非线性的,因此可以将写操作的电压设置为大于读操作的电压,从而满足优化写操作性能的要求,并且由于读操作电压对应的电流较大,相应的电阻值较小,因此减小了RC延迟对读操作的速度的影响。
图5示出了本申请又一实施例的双隧道势垒的量子阱的电压-电流特性图。其中,横坐标V表示施加在双隧道势垒的量子阱两端的电压,纵坐标表示流过量子阱的电流。如图5所示,在施加在量子阱两端的电压V使得所述量子阱被击穿之前,假设最大电流为Ipeak,其对应的电压为VDeak。最小电流为Ivalley,其对应的电压为Vvalley。可选地,可以将Vvalley设置为写操作的最优电压,将Vpeak设置为读操作的最优电压。假设写操作电压由Vwirte表示,读操作电压由Vread表示。则上述关系可以表示为Vwirte=Vvalley;Vread=Vpeak
可以理解地,上述取值仅仅是一种示例而非限制。例如,写操作电压可以在以Vvalley为中心的区间内选择其他合适的值,读操作电压可以在以Vpeak为中心的区间内选取其他合适的值。
图6是本申请实施例的磁电阻随机存储单元的写操作的示意图。其中,图6中的空心箭头表示固定铁磁层21或自由铁磁层22中的磁矩的方向。如图6所示,对于写“0”操作,可以在自由铁磁层22至固定铁磁层21方向上施加负的第一电压,即自由电磁层22接电源负极,固定铁磁层21接电源正极,所述第一电压的大小例如可以是Vvalley,或者也可以根据图5中的描述选择其他合适的电压值。类似地,对于写“1”操作,也可以在自由铁磁层22至固定铁磁层21方向上施加负的第一电压,所述第一电压的大小例如可以是Vvalley,或者也可以根据图5中的描述选择其他电压值。需要说明的是,无论是写“0”操作,还是写“1”操作,在磁隧道势垒上施加的电压方向是相同的,每执行一次写操作,自由铁磁层的磁矩可进行一次翻转,电阻值也相应地变大或变小,以使得存储单元的状态由“0”转换为“1”,或者由“1”转换为“0”。利用了双隧道势垒的量子阱的负微分电阻特征,可以将写操作电压设置为高于读操作电压,大的写操作电压能够提升写操作的速度,降低写操作的错误率,从而实现高速度和低能量的电压控制写操作。
图7是本申请实施例的磁电阻随机存储单元的读操作示意图。其中,图7中的空心箭头表示固定铁磁层21或自由铁磁层22中的磁矩的方向,图7中的虚线箭头表示流经磁电阻随机存储单元的读操作电流Iread的方向。如图7所示,对于读操作,可以在自由铁磁层22至固定铁磁层21方向上施加正的第二电压,即自由铁磁层22接电源正极,固定铁磁层21接电源负极,该第二电压的大小例如可以是Vpeak,或者可以根据图5中的描述选择其他合适的电压值。该读操作电压选取可以使得磁隧道势垒的电阻值较低,从而减少RC延迟对读取速度带来的影响,从而提供了高速的、低RC延迟的读操作的随机存取功能。
本申请实施例利用了双隧道势垒的量子阱的负微分电阻特征,构建了一种新型的共振隧道磁电阻随机存储器件,将电压控制写操作的高速度,低功耗的优点与高速的、低RC延迟的读操作相结合,提供了一种高性能和高存储密度的磁电阻随机存储器。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。

Claims (5)

1.一种存取磁电阻随机存储单元的方法,其特征在于,所述磁电阻随机存储单元包括:固定铁磁层;自由铁磁层;磁隧道势垒,位于所述固定铁磁层以及所述自由铁磁层之间,包括第一势垒层、导电层和第二势垒层,所述磁隧道势垒中的能级分布不连续,所述方法包括:
在执行写操作的情况下,在所述自由铁磁层至所述固定铁磁层方向上施加负的第一电压;
在执行读操作的情况下,在所述自由铁磁层至所述固定铁磁层方向上施加正的第二电压,其中,所述第一电压的绝对值大于所述第二电压的绝对值,所述第一电压对应的电流的绝对值小于所述第二电压对应的电流的绝对值。
2.如权利要求1所述的方法,其特征在于,所述第一势垒层和所述第二势垒层由电介质构成,所述导电层由导电材料构成。
3.如权利要求1或2所述的方法,其特征在于,所述第一势垒层和所述第二势垒层由结晶金属氧化物构成。
4.如权利要求1或2所述的方法,其特征在于,所述第一势垒层和所述第二势垒层所使用的材料包括氧化镁MgO,所述导电层所使用的材料包括钴铁硼CoFeB。
5.如权利要求1或2所述的方法,其特征在于,所述磁隧道势垒为对称的结构。
CN201880095811.0A 2018-11-15 2018-11-15 磁电阻随机存储单元、存储器和存取方法 Active CN112514090B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/115711 WO2020097872A1 (zh) 2018-11-15 2018-11-15 磁电阻随机存储单元、存储器和存取方法

Publications (2)

Publication Number Publication Date
CN112514090A CN112514090A (zh) 2021-03-16
CN112514090B true CN112514090B (zh) 2023-11-10

Family

ID=70730377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880095811.0A Active CN112514090B (zh) 2018-11-15 2018-11-15 磁电阻随机存储单元、存储器和存取方法

Country Status (3)

Country Link
EP (1) EP3872879A4 (zh)
CN (1) CN112514090B (zh)
WO (1) WO2020097872A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116830198A (zh) * 2021-05-20 2023-09-29 华为技术有限公司 自旋逻辑器件、存算一体器件、半加器和全加器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683580A (zh) * 2011-03-18 2012-09-19 三星电子株式会社 磁隧道结器件、电子系统以及存储系统及其制造方法
CN105405860A (zh) * 2015-10-15 2016-03-16 上海磁宇信息科技有限公司 交叉矩阵列式磁性随机存储器及其读写方法
CN105449097A (zh) * 2015-11-27 2016-03-30 中国科学院物理研究所 双磁性势垒隧道结以及包括其的自旋电子学器件
CN108511602A (zh) * 2017-02-28 2018-09-07 中电海康集团有限公司 Mtj单元及stt-mram

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888756B2 (en) * 2007-03-22 2011-02-15 Everspin Technologies, Inc. MRAM tunnel barrier structure and methods
KR101586380B1 (ko) * 2010-03-29 2016-01-19 삼성전자주식회사 자기 메모리 소자 및 그 형성방법
US9721596B2 (en) * 2015-02-27 2017-08-01 Seagate Technology Llc Data reader with resonant tunneling
US10062732B2 (en) * 2016-05-24 2018-08-28 Samsung Electronics Co., Ltd. DMTJ structure for sub-25NM designs with cancelled flowering field effects
CN107221596A (zh) * 2017-05-25 2017-09-29 湖北中部慧易数据科技有限公司 一种用于实现自旋扭矩传递切换的磁性元件、制备方法及磁存储器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683580A (zh) * 2011-03-18 2012-09-19 三星电子株式会社 磁隧道结器件、电子系统以及存储系统及其制造方法
CN105405860A (zh) * 2015-10-15 2016-03-16 上海磁宇信息科技有限公司 交叉矩阵列式磁性随机存储器及其读写方法
CN105449097A (zh) * 2015-11-27 2016-03-30 中国科学院物理研究所 双磁性势垒隧道结以及包括其的自旋电子学器件
CN108511602A (zh) * 2017-02-28 2018-09-07 中电海康集团有限公司 Mtj单元及stt-mram

Also Published As

Publication number Publication date
CN112514090A (zh) 2021-03-16
EP3872879A4 (en) 2021-11-10
WO2020097872A1 (zh) 2020-05-22
EP3872879A1 (en) 2021-09-01

Similar Documents

Publication Publication Date Title
Kawahara et al. 2 Mb SPRAM (SPin-transfer torque RAM) with bit-by-bit bi-directional current write and parallelizing-direction current read
CN106875969B (zh) 磁存储器
US7965544B2 (en) Magnetic memory element, magnetic memory having said magnetic memory element, and method for driving magnetic memory
US8183652B2 (en) Non-volatile magnetic memory with low switching current and high thermal stability
US7800942B2 (en) Method and system for providing a magnetic element and magnetic memory being unidirectional writing enabled
US7613036B2 (en) Memory element utilizing magnetization switching caused by spin accumulation and spin RAM device using the memory element
US8228716B2 (en) Magnetic element with thermally assisted writing
TWI451410B (zh) Recording method of magnetic memory element
CN106953005B (zh) 磁性元件和存储装置
WO2013154564A1 (en) Selector for low voltage embedded memory
Wang et al. Nonvolatile spintronics: perspectives on instant-on nonvolatile nanoelectronic systems
US8456896B2 (en) Magnetoresistance element and storage device using the same
KR102318275B1 (ko) 수직 스핀 전달 토크 mram 메모리 셀
CN112514090B (zh) 磁电阻随机存储单元、存储器和存取方法
JP2000187976A (ja) 磁性薄膜メモリおよびその記録再生方法
Hamsa et al. Low power device design application by magnetic tunnel junctions in Magnetoresistive Random Access Memory (MRAM)
JP2012054439A (ja) 記憶素子及び記憶装置
CN101777569B (zh) 磁存储单元
CN113168858A (zh) 热辅助垂直自旋转移矩mram存储器单元
WO2020172891A1 (zh) 存储器和存取方法
Sverdlov et al. CMOS technology compatible magnetic memories
de Orio et al. Reduced Current Spin-Orbit Torque Switching of a Perpendicularly Magnetized Free Layer
Waser Scaling of Ferroelectric-based Memory Concepts
Thatte RESISTIVE MEMORY DEVICES

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant