KR102318275B1 - 수직 스핀 전달 토크 mram 메모리 셀 - Google Patents

수직 스핀 전달 토크 mram 메모리 셀 Download PDF

Info

Publication number
KR102318275B1
KR102318275B1 KR1020190164125A KR20190164125A KR102318275B1 KR 102318275 B1 KR102318275 B1 KR 102318275B1 KR 1020190164125 A KR1020190164125 A KR 1020190164125A KR 20190164125 A KR20190164125 A KR 20190164125A KR 102318275 B1 KR102318275 B1 KR 102318275B1
Authority
KR
South Korea
Prior art keywords
layer
free
memory cell
cap layer
pinned
Prior art date
Application number
KR1020190164125A
Other languages
English (en)
Other versions
KR20200102909A (ko
Inventor
고란 미하일로비치
티파니 산토스
주이-렁 리
Original Assignee
샌디스크 테크놀로지스 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샌디스크 테크놀로지스 엘엘씨 filed Critical 샌디스크 테크놀로지스 엘엘씨
Publication of KR20200102909A publication Critical patent/KR20200102909A/ko
Application granted granted Critical
Publication of KR102318275B1 publication Critical patent/KR102318275B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H01L43/08—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H01F10/3259—Spin-exchange-coupled multilayers comprising at least a nanooxide layer [NOL], e.g. with a NOL spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/305—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling
    • H01F41/307—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling insulating or semiconductive spacer
    • H01L43/02—
    • H01L43/10—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

수직 스핀 전달 토크 MRAM 메모리 셀은 자유 층, 핀드 층, 및 자유 층과 핀드 층 사이의 터널 장벽을 포함하는 자기 터널 접합을 포함한다. 자유 층은 자유 층의 평면에 수직인 스위칭 가능한 자화 방향을 포함한다. 캡 층이 자기 터널 접합에 인접하게 제공된다. 캡 층의 두께는 캡 층이 가열 층으로서의 역할을 하도록 증가되며, 이는 기입 동안 전류 밀도의 감소를 유발하고 기입 마진을 증가시킨다. 몇몇 실시예들에서, 더 낮은 전류 밀도 및 증가된 기입 마진을 달성하면서 또한 샷 잡음을 제거함으로써 판독 동안 신호 대 잡음비를 개선하기 위해, 캡 층에 인접하게, 저항성 가열 층이 메모리 셀에 추가된다.

Description

수직 스핀 전달 토크 MRAM 메모리 셀{PERPENDICULAR SPIN TRANSFER TORQUE MRAM MEMORY CELL}
메모리는 셀룰러 전화기, 디지털 카메라, 개인 휴대 정보 단말기, 의료용 전자기기, 모바일 컴퓨팅 디바이스, 비-모바일 컴퓨팅 디바이스, 및 데이터 서버와 같은 다양한 전자 디바이스들에서 널리 사용된다. 메모리는 비휘발성 메모리 또는 휘발성 메모리를 포함할 수 있다. 비휘발성 메모리는, 비휘발성 메모리가 전원(예를 들어, 배터리)에 접속되어 있지 않을 때에도 정보가 저장 및 보유되게 한다.
비휘발성 메모리의 일례는, 데이터를 저장하기 위해 전자 전하들을 사용하는 몇몇 다른 메모리 기술들과는 대조적으로, 저장된 데이터를 나타내기 위해 자화를 사용하는 자기저항성 랜덤 액세스 메모리(magnetoresistive random access memory, MRAM)이다. 일반적으로, MRAM은 반도체 기판 상에 형성된 다수의 자기 메모리 셀들을 포함하며, 여기서 각각의 메모리 셀은 (적어도) 1 비트의 데이터를 나타낸다. 메모리 셀 내의 자기 요소의 자화 방향을 변경함으로써 데이터의 비트가 메모리 셀에 기입되고, 메모리 셀의 저항을 측정함으로써 비트가 판독된다(낮은 저항은 전형적으로 "0" 비트를 나타내고, 높은 저항은 전형적으로 "1" 비트를 나타낸다). 본 명세서에 사용되는 바와 같이, 자화 방향은 자기 모멘트가 배향되는 방향이다.
MRAM은 유망한 기술이지만, 이전의 MRAM 메모리 셀 설계들로는 고속 기입 동작들을 위한 높은 비트 밀도 및 높은 내구성을 달성하기가 어렵다.
유사한 도면 번호의 요소들은 상이한 도면들 내의 공통 컴포넌트들을 지칭한다.
도 1은 MRAM 메모리 셀의 블록도이다.
도 2는 MRAM 메모리 셀의 블록도이다.
도 3은 MRAM 메모리 셀의 블록도이다.
도 4는 MRAM 메모리 셀의 블록도이다.
도 5는 MRAM 메모리 셀의 블록도이다.
도 6은 MRAM 메모리 셀의 블록도이다.
도 7은 MRAM 메모리 셀의 블록도이다.
도 8은 MRAM 메모리 셀의 블록도이다.
도 9는 MRAM 메모리 셀에 데이터를 기입하기 위해 수행되는 프로세스의 일 실시예를 기술한 흐름도이다.
도 10은 본 명세서에서 제안되는 새로운 메모리 셀을 사용하는 메모리 시스템의 블록도이다.
자유 층, 핀드 층(pinned layer), 및 자유 층과 핀드 층 사이의 터널 장벽을 포함하는 자기 터널 접합을 포함하는 수직 스핀 전달 토크 MRAM 메모리 셀이 제안된다. 자유 층은 자유 층의 평면에 수직인 스위칭 가능한 자화 방향을 포함한다. 캡 층이 자기 터널 접합에 인접하게 제공된다. 캡 층의 두께는 캡 층이 가열 층으로서의 역할을 하도록 증가되며, 이는 기입 동안 전류 밀도의 감소를 유발하고 기입 마진을 증가시킨다. 몇몇 실시예들에서, 더 낮은 전류 밀도 및 증가된 기입 마진을 달성하면서 또한 판독 동안 신호 대 잡음비를 개선하기 위해, 캡 층에 인접하게, 저항성 가열 층이 메모리 셀에 추가된다.
스핀 전달 토크("STT")는 자기 터널 접합 내의 자성 층의 배향이 스핀 분극 전류를 이용하여 수정될 수 있는 효과이다. (전자들과 같은) 전하 캐리어들은 캐리어에 고유한 소량의 각 운동량인 스핀으로 알려진 특성을 갖는다. 전류는 일반적으로 분극되지 않는다(예를 들어, 50% 스핀-업 및 50% 스핀-다운 전자들로 이루어짐). 스핀 분극 전류는 어느 하나의 스핀의 더 많은 전자를 갖는 것이다(예를 들어, 대다수의 스핀-업 전자들 또는 대다수의 스핀-다운 전자들). 두꺼운 자성 층(일반적으로 고정, 핀드 또는 기준 층으로 지칭됨)을 통해 전류를 통과시킴으로써, 스핀 분극 전류가 생성될 수 있다. 이 스핀 분극 전류가 제2 자성 층(종종 "자유 층"으로 지칭됨)으로 지향되는 경우, 각 운동량이 이 제2 자성 층에 전달되어, 제2 자성 층의 자화 방향을 변경할 수 있다. 이것은 스핀 전달 토크로 지칭된다.
스핀 전달 토크는 MRAM 메모리에 프로그래밍하거나 기입하는 데 사용될 수 있다. 스핀 전달 토크 자기 랜덤 액세스 메모리(STT MRAM)는 능동 요소들을 플립(flip)하기 위해 자기장들을 사용하는 다른 MRAM에 비해 더 낮은 전력 소비 및 더 양호한 확장성의 이점들을 갖는다. 스핀 전달 토크 기술은 낮은 전류 요건들과 감소된 비용을 결합하는 MRAM 디바이스들을 가능하게 만드는 잠재력을 갖지만, 자화를 재배향하는 데 필요한 전류의 양이 대부분의 상업적 응용들에 대해 너무 높을 수 있으며, 이는 칩 면적당 제조될 수 있는 비트들의 수(즉, 메모리 밀도)를 제한한다. 이것은 MRAM 디바이스에 전류를 제공하는 트랜지스터가 커야 하고 이에 따라 큰 풋프린트(footprint)를 점유해야 하기 때문이다(트랜지스터를 통하는 전류는 그의 크기에 따라 조정됨). 또한, 몇몇 STT MRAM은 작은 기입 마진을 갖는다. 기입 마진은 MRAM 디바이스의 파괴(breakdown)를 유발하는 전압 또는 전류와 자화를 재배향(즉, 비트 기입)하는 데 필요한 전압 또는 전류 사이의 차이이다. 이 마진이 작은 경우, 그것이 파괴되기 전에 MRAM 비트에 기입할 수 있는 횟수, 즉 MRAM 내구성이 또한 작다.
도 1은 예시적인 STT MRAM 메모리 셀(50)의 개략적인 표현이다. 본 문서의 목적을 위해, 메모리 셀은 저장의 기본 단위이다. 메모리 셀(50)은 상부 강자성 층(52), 하부 강자성 층(54), 및 2개의 강자성 층들 사이의 절연 층인 터널 장벽(TB)(56)을 포함하는 자기 터널 접합(MTJ)(51)을 포함한다. 이 예에서, 하부 강자성 층(54)은 자유 층(FL)이고, 그의 자화 방향은 스위칭될 수 있다. 상부 강자성 층(52)은 핀드(또는 고정) 층(PL)이고, 그의 자화 방향은 (정상 상황하에서는) 변경될 수 없다. 자유 층(54)에서의 자화가 핀드 층(PL)(52)에서의 자화에 평행할 때, 메모리 셀(50) 양단의 저항은 상대적으로 낮다. 자유 층(FL)(54)에서의 자화가 핀드 층(PL)(52)에서의 자화에 역평행할 때, 메모리 셀(50) 양단의 저항은 상대적으로 높다. 메모리 셀(50) 내의 데이터("0" 또는 "1")는 메모리 셀(50)의 저항을 측정함으로써 판독된다. 이와 관련하여, 메모리 셀(50)에 부착된 전기 도체들(60/70)이 MRAM 데이터를 판독하는 데 이용된다. 설계상, 평행 구성 및 역평행 구성 둘 모두가 정지 상태에서 그리고/또는 판독 동작 동안 (충분히 낮은 판독 전류에서) 안정된 상태로 유지된다.
나머지 텍스트 및 도면들에서, 기입 전류의 방향은 전자 흐름의 방향으로 정의된다. 따라서, 용어 기입 전류는 전자 전류를 지칭한다. MRAM 메모리 셀 비트 값을 "설정"(즉, 자유 층 자화의 방향을 선택)하기 위해, 전기 기입 전류(62)가 도체(60)로부터 도체(70)로 인가된다. 핀드 층(52)이 강자성 금속이기 때문에, 기입 전류 내의 전자들은 그들이 핀드 층(52)을 통과할 때 스핀 분극된다. 강자성 금속 내의 전도 전자는 자화 방향과 동일 선상의 스핀 배향을 가질 것이지만, 이들 중 상당한 대다수는 자화 방향에 평행한 특정 배향을 가져서, 순수 스핀 분극 전류를 생성할 것이다. 전자 스핀은 전자의 자기 모멘트에 정비례하지만 방향에 있어서는 역평행한 각 운동량을 지칭하지만, 이러한 방향 차이는 논의의 용이함을 위해 앞으로는 사용되지 않을 것이다. 스핀 분극 전자가 터널 장벽(56)을 가로질러 터널링할 때, 각 운동량의 보존이 자유 층(54) 및 핀드 층(52) 둘 모두에 토크를 부여하는 결과를 가져올 수 있지만, 이러한 토크는 핀드 층의 자화 방향에 영향을 주기에는 (설계상) 부적절하다. 대조적으로, 자유 층(54)의 초기 자화 배향이 핀드 층(52)에 역평행한 경우, 이러한 토크는 자유 층(54)에서의 자화 배향을 핀드 층(52)의 자화 배향에 평행하게 되도록 스위칭하기에 (설계상) 충분하다. 이어서 평행한 자화들은 그러한 기입 전류가 턴오프되기 전에 그리고 후에 안정된 상태로 유지될 것이다. 대조적으로, 자유 층(54) 및 핀드 층(52) 자화가 초기에 평행한 경우, 자유 층 자화는 전술한 경우와는 반대 방향의 기입 전류의 인가에 의해 핀드 층(52)에 역평행하게 되도록 STT 스위칭될 수 있다. 따라서, 동일한 STT 물리학에 의해, 자유 층(54)의 자화 방향은 기입 전류 방향(극성)의 신중한 선택에 의해 2개의 안정된 배향들 중 어느 하나로 결정론적으로 설정될 수 있다.
도 1의 MRAM 메모리 셀은 핀드 층 자화 및 자유 층 자화 둘 모두가 평면내(in-plane) 방향인 재료들을 사용한다. 대조적으로, 도 2는 핀드 층 자화 및 자유 층 자화 둘 모두가 수직 방향(즉, 자유 층에 의해 정의된 평면에 수직이고 핀드 층에 의해 정의된 평면에 수직)인 STT 스위칭 MRAM 메모리 셀(75)의 개략적인 표현을 도시한다. 메모리 셀(75)은 상부 강자성 층(78), 하부 강자성 층(80), 및 2개의 강자성 층들 사이의 절연 층인 터널 장벽(TB)(82)을 포함하는 자기 터널 접합(MTJ)(76)을 포함한다. 이 예에서, 하부 강자성 층(80)은 자유 층(FL)이고, 그의 자화 방향은 스위칭될 수 있다. 상부 강자성 층(78)은 핀드(또는 고정) 층(PL)이고, 그의 자화 방향은 변경 가능하지 않다. 자유 층(80)에서의 자화가 핀드 층(PL)(78)에서의 자화에 평행할 때, 메모리 셀(75) 양단의 저항은 상대적으로 낮다. 자유 층(FL)(80)에서의 자화가 핀드 층(PL)(78)에서의 자화에 역평행할 때, 메모리 셀(75) 양단의 저항은 상대적으로 높다. 메모리 셀(75) 내의 데이터("0" 또는 "1")는 메모리 셀(75)의 저항을 측정함으로써 판독된다. 이와 관련하여, 메모리 셀(75)에 부착된 전기 도체들(84/88)이 MRAM 데이터를 판독하는 데 이용된다. 설계상, 평행 구성 및 역평행 구성 둘 모두가 정지 상태에서 그리고/또는 판독 동작 동안 (충분히 낮은 판독 전류에서) 안정된 상태로 유지된다. MRAM 셀 비트 값을 "설정"(즉, 자유 층 자화의 방향을 선택)하기 위해, 전기 기입 전류(86)가 도체(84)로부터 도체(88)로 인가되고, 메모리 셀은 도 1과 관련하여 위에서 논의된 바와 같이 동작한다.
MRAM 셀에 근접한 전류 전달 도체들로부터의 자기장을 사용한 가장 초기의 MRAM 셀들과 비교하여, STT 스위칭 기술은 상대적으로 낮은 전력을 필요로 하고, 인접 비트 교란들의 문제를 사실상 제거하고, 더 높은 메모리 셀 밀도(감소된 MRAM 셀 크기)에 대한 더 양호한 스케일링을 갖는다. 후자의 이슈는 또한 STT MRAM에 유리하며, 여기서 자유 층 자화 및 핀드 층 자화는 평면내보다는 필름 평면에 수직으로 배향된다.
도 3은 핀드 층 자화 및 자유 층 자화 둘 모두가 수직 방향인 STT 스위칭 MRAM 메모리 셀(200)의 다른 예의 개략적인 표현을 도시한다. 메모리 셀(200)은 상부 강자성 층(210), 하부 강자성 층(212), 및 2개의 강자성 층들 사이의 절연 층으로서의 역할을 하는 터널 장벽(TB)(214)을 포함하는 자기 터널 접합(MTJ)(202)을 포함한다. 이 예에서, 상부 강자성 층(210)은 자유 층(FL)이고, 그의 자화 방향은 스위칭될 수 있다. 하부 강자성 층(212)은 핀드(또는 고정) 층(PL)이고, 그의 자화 방향은 변경될 수 없다. 메모리 셀(200)은 또한 MTJ(202)에 인접한(예를 들어, 자유 층(210)에 인접한) 캡 층(220)을 포함한다. 캡 층(220)은 FL(210)에 추가적인 수직 이방성을 제공하기 위해 사용된다. 과거에, 캡 층(220)은 그의 저항이 MRAM 메모리 셀의 저항을 지배하는 터널 장벽(214)의 저항에 비해 무시해도 될 정도가 되도록 가능한 한 얇게 구현되었다.
STT MRAM을 사용하는 메모리 시스템들을 개발하는 것에 대한 몇몇 과제들은 스위칭 전류를 감소시키고 기입 마진을 증가시키는 것을 포함한다. 예를 들어, 자유 층의 자화 방향이 핀드 층의 자화 방향에 평행한 상태로부터 자유 층의 자화 방향이 핀드 층의 자화 방향에 역평행한 상태로 스위칭하는 것은 더 큰 기입 전류를 사용한다. 일반적으로, 더 낮은 기입 전류를 갖는 것이 요구된다. 기입 전류는 자유 층의 자화 방향을 변경하기 위해 메모리 셀에 인가되는 전류이다. 더 낮은 기입 전류를 갖는 것에 대한 적어도 2가지의 이유가 있다. 첫째, 몇몇 메모리 시스템들은 워드 라인(또는 다른 제어 라인)을 메모리 셀에 접속하기 위해 트랜지스터(예를 들어, NMOS 트랜지스터)를 사용한다. 기입 전류가 높은 경우, 더 큰 트랜지스터가 필요하며, 이는 메모리 셀들에 대해 이용 가능한 더 작은 공간, 및 이에 따라 (주어진 메모리 칩 면적에 대한 더 낮은 용량과 동등한) 더 낮은 밀도 메모리를 초래한다. 둘째, 더 높은 전류를 사용하는 것은 메모리 시스템을 포함하는 모바일 디바이스들의 배터리들을 더 빠르게 소모시킬 것이다.
기입 마진은 기입 전압(자유 층의 자화 방향을 변경하기 위해 메모리 셀에 인가되는 전압)과 메모리 셀에 대한 파괴 전압 사이의 차이로 정의된다. 기입 마진이 클수록, 메모리 셀의 내구성(즉, 셀에 신뢰성 있게 기입될 수 있는 횟수)이 더 높다.
STT MRAM 매크로스핀 이론에 따르면, 기입 전압은 MRAM 셀의 저항 면적 곱(resistance area product, "RA")에 선형적으로 의존한다. 주어진 재료 층에 대해, RA는 다음과 같이 정의되며:
[식 (0)]
Figure 112019127722814-pat00001
여기서 RP는 (표면적에 직교하는) 수직 방향으로 인가되는 전류에 대한 재료 층의 저항이고, SA는 그 재료 층의 표면적이다. 메모리 셀에 대한 총 RA는 상이한 층들 사이의 계면 저항들로부터의 기여를 또한 포함한, 그의 층들 전부의 RA들의 합과 동일하다. 그러나, 터널 장벽의 RA 및 (고저항률 절연 재료로 제조되는) 캡 층의 RA는 (저저항률 금속들로 제조되는) 다른 층들 및 그들 사이의 계면들의 RA들보다 훨씬 더 커서 후자는 무시될 수 있다. 그러나, 터널 장벽 자체의 RA는 그에 인접한 RL 및 FL의 상대적인 자화 배향들에 의존하는데, 왜냐하면 RL 및 FL의 자화들이 서로 역평행하게 배향될 때 부분적으로 억제되는 스핀 분극 터널링을 통해 터널 장벽을 통한 전도가 발생하기 때문이다. 관례상, RL 및 FL의 자화들이 서로 평행하게 배향되는 경우에 대해 터널 장벽의 RA가 정의된다. 따라서, STT MRAM 메모리 셀이 캡 층을 가질 때, 메모리 셀에 대한 총 RA는 (RL 및 FL의 평행한 자화 배향들에 대해 정의되는) 터널 장벽의 RA와 캡 층의 RA의 합과 동일하다.
MRAM 셀의 RA는 터널 장벽의 두께(t)에 지수적으로 의존하는 것이 관찰되었으며, 따라서 다음과 같으며:
[식 (1)]
Figure 112019127722814-pat00002
여기서 RA0은 터널 장벽의 제로 두께의 한도에서의 RA(즉, 전형적으로 0.05 내지 0.1 Ωμm2 범위의, MRAM 셀을 포함하는 금속 층들의 잔여 RA)를 나타내는 상수이고, α는 역(inverse) 길이의 치수를 나타내는 상수이다.
자유 층의 자화 방향을 스위칭하는 데 필요한 전류 밀도는 RA와는 무관할 것으로 예상되었다. 그러나, RA의 증가에 따라 전류 밀도가 감소하는 것이 관찰되었다. 따라서, 터널 장벽을 더 두껍게 만드는 것은 STT MRAM 메모리 셀에 기입할 때 RA의 증가 및 전류 밀도의 감소로 이어질 것이다. 전류 밀도를 감소시키는 것은 기입 동작(즉, 자유 층의 자화 방향의 스위칭)에 필요한 기입 전류를 낮춘다.
본 발명자들은 캡 층의 두께를 증가시키는 것은 캡 층의 RA를 증가시키고, 메모리 셀에 대한 총 RA를 증가시키고, STT MRAM 메모리 셀에 기입할 때 전류 밀도의 감소를 초래할 것임을 발견하였다. 기입 전류 밀도의 감소는 주로 기입 전류에 응답하는 캡 층에 의한 자기 터널 접합의 가열에 의해 유발된다. 캡 층이 더 두껍게 될수록, 전류 밀도가 더 많이 감소된다. 본 발명자들은 또한, RA가 모두 터널 장벽에 기인하는지 또는 터널 장벽과 캡 층 사이에 분할되는지에 무관하게, MRAM 셀에 기입하는 전류 밀도는 셀의 총 RA에 비례한다는 것을 발견하였다. 종래 기술의 디바이스들에서, 엔지니어들은 캡 층의 RA를 무시해도 될 정도로 만들려고 하였다. 그러나, 본 발명자들은 캡 층의 저항 면적 곱을, 캡 층의 저항 면적 곱과 터널 장벽의 저항 면적 곱의 조합의 총 저항 면적 곱의 적어도 20%(또는 20 내지 50%)가 되도록 만드는 것을 제안한다. 예를 들어, 메모리 셀이 10 Ωμm2의 총 저항 면적 곱을 갖고, 터널 장벽이 8 Ωμm2의 저항 면적 곱을 갖고, 캡 층이 2 Ωμm2의 저항 면적 곱을 갖는다면, 캡 층의 RA는 캡 층의 저항 면적 곱과 터널 장벽의 저항 면적 곱의 조합의 총 저항 면적 곱의 20%이다.
캡 층과 터널 장벽 사이에 RA를 분할하는 것은 더 높은 기입 마진을 야기한다. 이를 예시하기 위해, 파괴 전기장(Ebd)으로 불리는, 장벽에 걸친 전기장의 소정 값에 도달할 때 터널 장벽의 파괴가 발생한다고 간주한다. 이 Ebd는 Vbd = Ebd로서 파괴 전압과 관련되며, 여기서 t는 터널 장벽 두께이다. 따라서, 식 (1)에서 t = Vbd /Ebd를 표현하면 다음과 같음을 알 수 있다
[식 (2)]
Figure 112019127722814-pat00003
따라서, 파괴 전압은 RA에 대수적으로 의존한다. 이것은 캡 층 파괴 전압에 대해서도 마찬가지이다. 따라서, 터널 장벽과 캡 층 사이에 총 RA를 분할하는 경우, 이러한 층들 각각의 파괴 전압은 RA와 선형적인 것보다 훨씬 덜(즉, 식 (2)에 기초하여 ln(RA)에 비례하여) 감소될 것인 반면, 인가된 기입 전압에 대해, 그들 각각 양단의 전압 강하는 그들 각자의 RA들에 비례하여 분할될 것이다. 그 결과 기입 마진이 증가할 것이다. 예를 들어, 터널 장벽에서 RA = 10 Ωμm2을 갖는 MRAM 메모리 셀과 터널 장벽에서 RA = 5 Ωμm2을 그리고 캡 층에서 RA = 5 Ωμm2을 갖는 MRAM 셀을 비교하자. RA = 10 Ωμm2 셀에 대한 기입 전압은 0.8 V 이고 파괴 전압은 1.1 V인 것으로 가정하자. 따라서 기입 마진은 0.3 V이다. RA0 = 0.1 Ωμm2이라고 가정하면, 식 (2)를 사용하여
Figure 112019127722814-pat00004
0.239 V를 계산할 수 있다. 이어서 RA = 5 Ωμm2에 대해, 장벽 터널에 대한 0.93 V 및 캡 층에 대한 동일한 0.93 V의 파괴 전압을 획득한다. 따라서 셀의 파괴 전압은 1.86 V이고 기입 마진은 1.06 V 또는 3배 초과로 증가한다.
도 4는, 위에서 설명된 바와 같이, 핀드 층 자화 및 자유 층 자화 둘 모두가 수직 방향이고, 전류 밀도를 낮추고 기입 마진을 증가시키기 위해 증가된 두께를 갖는 캡 층을 이용하는 STT 스위칭 MRAM 메모리 셀(300)의 예의 개략적 표현을 도시한다. 메모리 셀(300)은 상부 강자성 층(310), 하부 강자성 층(312), 및 2개의 강자성 층들 사이의 절연 층으로서의 터널 장벽(TB)(314)을 포함하는 자기 터널 접합(MTJ)(302)을 포함한다. 이 예에서, 상부 강자성 층(310)은 자유 층(FL)이고, 그의 자화 방향은 스위칭될 수 있다. 하부 강자성 층(312)은 핀드(또는 고정) 층(PL)이고, 그의 자화 방향은 스위칭될 수 없다. 자유 층(310)에서의 자화가 핀드 층(PL)(312)에서의 자화에 평행할 때, 메모리 셀(300) 양단의 저항은 상대적으로 낮다. 자유 층(FL)(310)에서의 자화가 핀드 층(PL)(312)에서의 자화에 역평행할 때, 메모리 셀(300) 양단의 저항은 상대적으로 높다. 메모리 셀(300) 내의 데이터("0" 또는 "1")는 메모리 셀(300)의 저항을 측정함으로써 판독된다. 이와 관련하여, 메모리 셀(300)에 부착된 전기 도체들(306/308)이 MRAM 데이터를 판독하는 데 이용된다. 설계상, 평행 구성 및 역평행 구성 둘 모두가 정지 상태에서 그리고/또는 판독 동작 동안 (충분히 낮은 판독 전류에서) 안정된 상태로 유지된다.
핀드 층(PL)(312) 및 자유 층(FL)(310) 둘 모두에 대해, 자화 방향은 수직 방향(즉, 자유 층에 의해 정의되는 평면에 수직이고 핀드 층에 의해 정의되는 평면에 수직)이다. 예를 들어, 도 4는 핀드 층(PL)(312)의 자화 방향을 업(up)으로, 그리고 자유 층(FL)(310)의 자화 방향을 평면에 수직인, 업과 다운 사이에서 스위칭 가능한 것으로 도시한다.
일 실시예에서, 터널 장벽(314)은 산화마그네슘(MgO)으로 제조되지만, 다른 재료들이 또한 사용될 수 있다. 자유 층(310)은 그의 자화 방향을 변경/스위칭하는 능력을 가진 강자성 금속이다. Co, Fe 및 이들의 합금들과 같은 전이 금속들에 기초한 다층들이 자유 층(310)을 형성하는 데 사용될 수 있다. 일 실시예에서, 자유 층(310)은 코발트, 철 및 붕소의 합금을 포함한다. 핀드 층(312)은 코발트 및 백금 및/또는 코발트와 철의 합금의 다수 층을 포함한(그러나 이로 제한되지 않는) 많은 상이한 유형의 재료들일 수 있다.
메모리 셀(300)은 자기 터널 접합(302)에 인접한 캡 층(304)을 포함한다. 한 세트의 실시예들에서, 캡 층(304)은 캡 층(304)이 자유 층(310)을 터치하고 있고 자유 층(310)과의 계면을 형성하고 있도록 자유 층(310)에 인접한다. 도 4는 전기 도체(306)와 자유 층(310) 사이에 있고 그들과 접촉하는 캡 층(304)을 도시한다. 일 실시예에서, 캡 층(304)은 MgO를 포함한다. 다른 실시예들에서, 산화하프늄, 산화텅스텐, 산화알루미늄 또는 산화티타늄과 같은(그러나 이로 제한되지 않는) 다른 산화물이 사용될 수 있다. 캡 층(304)의 두께는 캡 층(304) RA의 RA가 캡 층(304)의 RA와 터널 장벽(314)의 RA의 조합의 총 RA의 적어도 20%가 되도록 설정된다. 몇몇 실시예들에서, 캡 층의 RA는 캡 층(304)의 RA와 터널 장벽(314)의 RA의 조합의(또는 메모리 셀의 총 RA의) 20 내지 50%가 되도록 제안된다. 몇몇 실시예들에서, 캡 층(304) 및 터널 장벽(314)은 동일한 RA를 갖는다(이에 따라, 캡 층의 RA는 총 RA의 50%이다).
하나의 예시적인 구현예에서, 자유 층(310)은 2.0 nm의 두께를 갖고, 핀드 층(312)은 3.5 nm의 두께를 갖고, 터널 장벽(314)은 1.0 nm의 두께를 갖고, 캡 층(304)은 0.8 nm의 두께를 갖는다. 다른 예시적인 구현예에서, 캡 층(304) 및 터널 장벽(314)은 동일한 두께를 갖는다.
MRAM 메모리 셀 비트 값을 "설정"(즉, 자유 층 자화의 방향을 선택)하기 위해, 도 5에 도시된 바와 같이, 전기 기입 전류(350)가 도체(308)로부터 도체(306)로 인가된다. 핀드 층(312)이 강자성 금속이기 때문에, 기입 전류(350) 내의 전자들은 그들이 핀드 층(312)을 통과할 때 스핀 분극된다. 스핀 분극 전자가 터널 장벽(314)을 가로질러 터널링할 때, 각 운동량의 보존이 자유 층(310) 및 핀드 층(312) 둘 모두에 스핀 전달 토크를 부여하는 결과를 가져올 수 있지만, 이러한 토크는 핀드 층(312)의 자화 방향에 영향을 주기에는 (설계상) 부적절하다. 대조적으로, 자유 층(210)의 초기 자화 배향이 핀드 층(312)에 역평행한 경우, 이러한 스핀 전달 토크는 자유 층(310)에서의 자화 배향을 핀드 층(312)의 자화 배향에 평행하게 되도록 스위칭하기에 (설계상) 충분하다. 이어서 평행한 자화들은 그러한 기입 전류가 턴오프되기 전에 그리고 후에 안정된 상태로 유지될 것이다.
대조적으로, 자유 층(310) 및 핀드 층(312) 자화가 초기에 평행한 경우, 자유 층(310)의 자화 방향은 전술한 경우와는 반대 방향의 기입 전류의 인가에 의해 핀드 층(312)에 역평행하게 되도록 스위칭될 수 있다. 예를 들어, 도 6에 도시된 바와 같이, 기입 전류(352)가 도체(306)로부터 도체(308)로 인가된다. 따라서, 동일한 STT 물리학에 의해, 자유 층(310)의 자화 방향은 기입 전류 방향(극성)의 신중한 선택에 의해 2개의 안정된 배향들 중 어느 하나로 결정론적으로 설정될 수 있다.
위에서 설명된 바와 같이, 캡 층(304)은 캡 층(304)을 통과하는 전류에 응답하여(전류는 또한 MTJ(302)를 통과함) 자기 터널 접합(302)을 가열하도록 구성된다. 이러한 가열은 터널 장벽을 통과하는 전류에 의해 MTJ에서 이미 생성된 가열에 더해지며, 이것은 위에서 논의된 바와 같이 더 낮은 전류 밀도 및 증가된 기입 마진을 야기한다.
도 7은 판독 동작 동안의 메모리 셀(300)을 도시한다. 메모리 셀(300) 내의 데이터("0" 또는 "1")는 메모리 셀(300)의 저항을 측정함으로써 판독된다. 낮은 저항은 전형적으로 "0" 비트를 나타내고, 높은 저항은 전형적으로 "1" 비트를 나타낸다. 도 7은 판독 전류(354)를 도체(306)로부터 도체(308)로 인가함으로써 메모리 셀 양단에(예를 들어, 자기 터널 접합(302) 양단에) 인가되는 판독 전류(354)를 도시한다. 대안적으로, 판독 전류(354)는 도체(306)로부터 도체(308)로 인가될 수 있다.
도 8은 핀드 층 자화 및 자유 층 자화 둘 모두가 수직 방향인 STT MRAM 메모리 셀(300)의 다른 예의 개략적인 표현을 도시한다. 메모리 셀(400)은 상부 강자성 층(412), 하부 강자성 층(414), 및 2개의 강자성 층들 사이의 절연 층으로서의 터널 장벽(TB)(416)을 포함하는 자기 터널 접합(MTJ)(402)을 포함한다. 이 예에서, 상부 강자성 층(412)은 자유 층(FL)이고, 그의 자화 방향은 스위칭될 수 있다. 하부 강자성 층(414)은 핀드(또는 고정) 층(PL)이고, 그의 자화 방향은 변경될 수 없다. 메모리 셀(400)은 자기 터널 접합(402)에 인접한 캡 층(404)을 포함한다. 한 세트의 실시예들에서, 캡 층(404)은 캡 층(404)이 자유 층(412)을 터치하고 있고 자유 층(412)과의 계면을 형성하고 있도록 자유 층(412)에 인접한다.
자유 층(412)에서의 자화가 핀드 층(PL)(414)에서의 자화에 평행할 때, 메모리 셀(400) 양단의 저항은 상대적으로 낮다. 자유 층(FL)(412)에서의 자화가 핀드 층(PL)(414)에서의 자화에 역평행할 때, 메모리 셀(400) 양단의 저항은 상대적으로 높다. 메모리 셀(400) 내의 데이터("0" 또는 "1")는 메모리 셀(300)과 관련하여 위에서 논의된 것과 동일한 방식으로 메모리 셀(400)의 저항을 측정함으로써 판독된다. 이와 관련하여, 메모리 셀(400)에 부착된 전기 도체들(408/410)이 MRAM 데이터를 판독하는 데 이용된다. 설계상, 평행 구성 및 역평행 구성 둘 모두가 정지 상태에서 그리고/또는 판독 동작 동안 (충분히 낮은 판독 전류에서) 안정된 상태로 유지된다.
메모리 셀(400)은 또한 저항성 가열기 층(RHL)(406)을 포함한다. 일 실시예에서, 저항성 가열기 층(406)은 캡 층(404)과 전기 도체(408) 사이에(그들과 접촉하도록) 위치된다. 따라서, 저항성 가열 층(406)은 캡 층으로부터 분리되고 그에 인접한다. 일 실시예에서, 저항성 가열 층(406)은 전자 터널링(electron tunneling)을 촉진하지 않아서 터널링에 관련되는 전자 샷 잡음을 나타내지 않고 1 내지 10 Ωcm의 저항률을 갖는 고저항성 층이다. 저항성 가열 층(406)은 저항성 가열 층(406) 및 자기 터널 접합(402) 둘 모두를 통해 이동하는 전류에 응답하여 자기 터널 접합(402)을 가열하도록 구성된다. 저항성 가열 층(406)으로부터의 열은 전류 밀도를 낮추고 메모리 셀(400)에 대한 기입 마진을 증가시키는 역할을 한다. 일 실시예에서, 저항성 가열 층(406)은 게르마늄 또는 비정질 BiGe 합금들과 같은 반도체 박막이다. 다른 실시예에서, 저항성 가열 층(406)은 도핑된 실리콘과 같은 도핑된 재료로 제조된다. 한 세트의 예들에서, 저항성 가열 층(406)은 1 내지 10 nm의 두께를 갖는다. 메모리 셀(400)에서 저항성 가열 층(406)을 사용하는 것은 그것이 도 4의 메모리 셀(300)과 관련하여 위에서 논의된 더 낮은 기입 전류 밀도 및 증가된 기입 마진의 이점들을 유지하면서, 터널링과 연관된 전자 샷 잡음을 제거함에 따라 판독 프로세스 동안 개선된 신호 대 잡음비를 제공한다.
도 8의 메모리 셀(400)은 도 4의 메모리 셀(300)과 관련하여 위에서 논의된 것과 동일한 방식으로 기입 전류들을 인가함으로써 기입 동작을 수행한다. 메모리 셀(300)과 메모리 셀(400)의 기입 프로세스들에 있어서의 차이는 메모리 셀(400)에서는 절연성 캡 층이 얇게 유지되면서 주로 저항성 가열 층(406)에 의해 열이 제공되는 반면, 메모리 셀(300)은 저항성 가열 층을 갖는 것이 아니라 두꺼운 MgO 캡 층을 이용하여 열을 생성한다는 점이다.
도 8의 메모리 셀(400)의 몇몇 실시예들에서, 캡 층(404)은 캡 층(404)의 RA가 무시해도 될 정도이고 그가 생성하는 열의 양이 무시해도 될 정도로 충분히 얇게 만들어진다. 다른 실시예들에서, 캡 층(404)은 그의 RA가 무시해도 될 정도가 아니고 전류 밀도 및 기입 마진에 영향을 미칠 정도로 충분히 두껍게 만들어진다. 그러한 실시예에서, 이어서 저항성 가열 층(406) 및 캡 층(404)에 의해, 또는 저항성 가열 층(406), 캡 층(404) 및 터널 장벽(416)의 조합에 의해 열이 생성된다. 몇몇 예들에서, 저항성 가열 층(406)은 메모리 셀에 대한 대부분의 열을, 또는 캡 층(404)보다 적어도 상당히 더 많은 열을 제공하도록 충분히 두껍게 만들어진다.
도 9는 도 4 내지 도 7의 메모리 셀(300) 및 도 8의 메모리 셀(400)과 같은 비휘발성 STT MRAM 메모리 셀에 데이터를 기입하기 위해 수행되는 프로세스의 일 실시예를 설명하는 흐름도이다. 단계 502에서, 전류가 자기 터널 접합 및 캡 층(및, 몇몇 실시예들에서, 저항성 가열 층)을 통해 전도된다. 예를 들어, 전류들(350 또는 352)(도 5 및 도 6 참조)이 메모리 셀에 인가될 수 있다. (도 8의 저항성 가열 층(406)과 같은) 저항성 가열 층을 갖는 실시예들에서, 단계 502는 자기 터널 접합, 캡 층 및 저항성 가열기 층을 통해 전류를 전도시키는 것을 포함한다. 단계 504에서, 캡 층 및 자기 터널 접합을 통과하는 전류에 응답하여, 캡 층(및/또는 저항성 가열 층 및/또는 터널 장벽)은 전류를 전도하면서 자기 터널 접합을 가열하며, 이는 위에서 설명된 바와 같이, 자기 터널 접합에서 전류 밀도를 감소시키고 기입 마진을 증가시킨다. 단계 506에서, 위에서 설명된 바와 같이, 자유 층의 자화 방향은 전류 및 가열에 응답하여 자유 층의 평면에 수직인 제1 방향으로부터 자유 층의 평면에 수직인, 제1 방향과는 반대인, 제2 방향으로 스핀 전달 토크에 의해 스위칭된다. 이 시점에서, 메모리 셀에 기입되었다. 나중에, 단계 508에서, 예를 들어 도 7에 도시되고 전술한 바와 같이, 자기 터널 접합(자유 층을 포함함)을 통해 전기적인 판독 전류를 전도시킴으로써 자유 층의 조건을 감지하는 것에 의해 판독 프로세스가 수행될 수 있다.
도 10은 본 명세서에 설명된 기술을 구현할 수 있는 메모리 시스템(600)의 일례를 도시한 블록도이다. 메모리 시스템(600)은 전술된 메모리 셀들 중 임의의 것을 포함할 수 있는 메모리 어레이(602)를 포함한다. 메모리 어레이(602)의 어레이 단자 라인들은 행들로서 조직된 워드 라인들의 다양한 층(들), 및 열들로서 조직된 비트 라인들의 다양한 층(들)을 포함한다. 그러나, 다른 배향들이 또한 구현될 수 있다. 메모리 시스템(600)은 그의 출력(608)이 메모리 어레이(602)의 각자의 워드 라인들에 접속되는 행 제어 회로(620)를 포함한다. 행 제어 회로(620)는 시스템 제어 로직 회로(660)로부터 M개의 행 어드레스 신호들 및 하나 이상의 다양한 제어 신호들의 그룹을 수신하며, 전형적으로 판독 동작 및 기입 동작 둘 모두를 위해 행 디코더(622), 어레이 단자 드라이버(624), 및 블록 선택 회로(626)와 같은 회로들을 포함할 수 있다. 메모리 시스템(600)은 또한 그의 입력/출력(606)이 메모리 어레이(602)의 각자의 비트 라인들에 접속되는 열 제어 회로(610)를 포함한다. 열 제어 회로(606)는 시스템 제어 로직(660)으로부터 N개의 열 어드레스 신호들 및 하나 이상의 다양한 제어 신호들의 그룹을 수신하며, 전형적으로 열 디코더(612), 어레이 단자 수신기 또는 드라이버(614), 블록 선택 회로(616)뿐만 아니라 판독/기입 회로, 및 I/O 멀티플렉서들과 같은 회로들을 포함할 수 있다. 시스템 제어 로직(660)은 호스트로부터 데이터 및 커맨드들을 수신하고 출력 데이터 및 상태를 호스트에 제공한다. 다른 실시예들에서, 시스템 제어 로직(660)은 별개의 제어기 회로로부터 데이터 및 커맨드들을 수신하고 그 제어기 회로에 출력 데이터를 제공하며, 이때 제어기 회로는 호스트와 통신한다. 시스템 제어 로직(660)은 메모리 시스템(600)의 동작을 제어하기 위한 하나 이상의 상태 기계, 레지스터 및 다른 제어 로직을 포함할 수 있다.
일 실시예에서, 도 9에 도시된 컴포넌트들 모두는 단일 집적 회로 상에 배열된다. 예를 들어, 시스템 제어 로직(660), 열 제어 회로(610) 및 행 제어 회로(620)가 기판의 표면 상에 형성되고, 메모리 어레이(602)가 기판 상에 또는 그 위에 형성된다.
전술한 실시예들은 캡 층 및/또는 저항성 가열 층의 가열 효과로 인해 더 낮은 스위칭 전류 및 증가된 기입 마진을 갖는 전달 토크 MRAM 메모리 셀을 제공한다. 더 낮은 전류는 메모리 셀이 더 효율적으로 동작할 수 있게 한다. 증가된 기입 마진은 메모리 셀이 내구성 및 신뢰성을 개선할 수 있게 한다.
도 4 내지 도 8의 STT MRAM 메모리 셀들의 전술한 실시예들은 평면에 수직인 자화 방향들을 갖는 자유 층들을 갖는다. 이것은 평면내인 자화 방향들을 갖는 자유 층들을 가진 메모리 셀들에 대한 중요한 차이이다. 예를 들어, 평면내 STT MRAM 메모리 셀에 대한 역자화장(demagnetizing field)이 낮아지면, 스위칭 전류가 또한 낮아질 수 있지만, 수직 STT MRAM 메모리 셀에서의 더 낮은 역자화장은 메모리 셀의 순수 수직 자기 이방성이 더 높도록 야기할 것이고 이에 따라 스위칭 전류가 증가할 것이다.
일 실시예는 자기 터널 접합 및 자기 터널 접합에 인접한 캡 층을 포함하는 장치를 포함한다. 자기 터널 접합은 고정 층으로서, 고정 층의 평면에 수직인 고정된 자화 방향을 갖는 고정 층, 자유 층으로서, 스위칭될 수 있으며 자유 층의 평면에 수직인 자화 방향을 갖는 자유 층, 및 고정 층과 자유 층 사이의 터널 장벽을 포함한다. 캡 층은 캡 층이 캡 층의 저항 면적 곱과 터널 장벽의 저항 면적 곱의 조합의 총 저항 면적 곱의 적어도 20%에 기여하게 하는 두께를 포함한다.
일 실시예는 고정된 자화 방향을 갖는 고정 강자성 층, 스위칭될 수 있는 자화 방향을 갖는 자유 강자성 층, 고정 강자성 층과 자유 강자성 층 사이의 터널 장벽, 자유 강자성 층에 인접한 캡 층, 및 캡 층에 인접한 저항성 가열 층을 포함하는 장치를 포함한다.
일 실시예는 자기 터널 접합 및 자기 터널 접합에 인접한 캡 층을 포함하는 비휘발성 스핀 전달 토크 MRAM 메모리 셀에 기입하는 단계를 포함하는 방법을 포함한다. 자기 터널 접합은 스위칭될 수 있는 자화 방향을 갖는 자유 강자성 층을 포함한다. 기입하는 방법은 자기 터널 접합 및 캡 층을 통해 전류를 전도시키는 단계로서, 캡 층은 전류를 전도하면서 자기 터널 접합을 가열하여 자기 터널 접합에서 전류 밀도를 감소시키는 단계, 및 전류 및 가열에 응답하여 자유 층의 자화 방향을 자유 층의 평면에 수직인 제1 방향으로부터 자유 층의 평면에 수직인 제2 방향으로 스위칭하는 단계를 포함한다.
본 문서의 목적을 위해, 명세서에서 "실시예", "일 실시예", "몇몇 실시예들", 또는 "다른 실시예"에 대한 언급은 상이한 실시예들 또는 동일한 실시예를 기술하는 데 사용될 수 있다.
본 문서의 목적을 위해, 접속은 직접 접속 또는 (예를 들어, 하나 이상의 다른 부분들을 통한) 간접 접속일 수 있다. 몇몇 경우들에서, 소정 요소가 다른 요소에 접속되거나 결합되는 것으로 언급되는 경우, 그 요소는 다른 요소에 직접적으로 접속될 수 있거나, 개재 요소들을 통해 다른 요소에 간접적으로 접속될 수 있다. 소정 요소가 다른 요소에 직접적으로 접속되는 것으로 언급되는 경우, 그 요소와 다른 요소 사이에 개재 요소들이 없다. 2개의 디바이스들은 그들이 그들 사이에서 전자 신호들을 통신할 수 있도록 그들이 직접적으로 또는 간접적으로 접속되는 경우에 "통신 상태에" 있다.
본 문서의 목적을 위해, 용어 "~에 기초한"은 "~에 적어도 부분적으로 기초한"으로 이해될 수 있다.
본 문서의 목적을 위해, 추가 콘텍스트 없이, "제1" 물체, "제2" 물체, 및 "제3" 물체와 같은 숫자와 관련된 용어들의 사용은 물체들의 순서화를 암시하는 것이 아니라, 대신에 상이한 물체들을 식별하기 위한 식별 목적으로 사용될 수 있다.
본 문서의 목적을 위해, 용어 물체들의 "세트"는 물체들 중 하나 이상의 물체들의 "세트"를 지칭할 수 있다.
전술한 상세한 설명은 예시 및 설명의 목적으로 제시되었다. 그것은 총망라하거나 개시된 정확한 형태로 제한하도록 의도되지 않는다. 상기의 교시 내용에 비추어 많은 수정 및 변형이 가능하다. 설명된 실시예들은 제안된 기술의 원리 및 그의 실제 응용을 가장 잘 설명하기 위해 선택되었으며, 이에 의해 당업자가 다양한 실시예들에서 그리고 고려되는 특정 용도에 적합한 바와 같은 다양한 수정을 갖고서 그것을 가장 잘 이용할 수 있게 하였다. 범위는 본 명세서에 첨부된 청구범위에 의해 한정되는 것으로 의도된다.

Claims (20)

  1. 장치로서,
    고정 층으로서, 상기 고정 층의 평면에 수직인 고정된 자화 방향을 갖는 고정 층, 자유 층으로서, 스위칭될 수 있으며 상기 자유 층의 평면에 수직인 자화 방향을 갖는 자유 층, 및 상기 고정 층과 상기 자유 층 사이의 터널 장벽을 포함하는 자기 터널 접합; 및
    상기 자기 터널 접합에 인접한 캡 층 - 상기 캡 층은 상기 캡 층의 저항 면적 곱(resistance area product)이 메모리 셀의 총 저항 면적 곱의 20% 내지 50%가 되도록 하는 두께를 포함하고, 상기 캡 층은 상기 자기 터널 접합에서 전류 밀도를 감소시키기 위하여 전류를 전도하면서 상기 자기 터널 접합을 가열하도록 구성됨 -
    을 포함하고,
    상기 자유 층은 상기 전류 및 상기 가열에 응답하여 상기 자유 층의 상기 자화 방향을 상기 자유 층의 평면에 수직인 제1 방향으로부터 상기 자유 층의 상기 평면에 수직인 제2 방향으로 스위칭하도록 구성되는, 장치.
  2. 삭제
  3. 장치로서,
    고정 층으로서, 상기 고정 층의 평면에 수직인 고정된 자화 방향을 갖는 고정 층, 자유 층으로서, 스위칭될 수 있으며 상기 자유 층의 평면에 수직인 자화 방향을 갖는 자유 층, 및 상기 고정 층과 상기 자유 층 사이의 터널 장벽을 포함하는 자기 터널 접합; 및
    상기 자기 터널 접합에 인접한 캡 층 - 상기 캡 층은 상기 캡 층의 저항 면적 곱이 상기 캡 층의 저항 면적 곱과 상기 터널 장벽의 저항 면적 곱의 조합의 총 저항 면적 곱의 적어도 20%가 되도록 하는 두께를 포함하고, 상기 캡 층의 저항 면적 곱은 상기 터널 장벽의 상기 저항 면적 곱과 동등함 -
    을 포함하는, 장치.
  4. 삭제
  5. 제1항에 있어서,
    상기 캡 층으로부터 분리되고 상기 캡 층에 인접한 저항성 가열 층을 추가로 포함하는, 장치.
  6. 제5항에 있어서,
    상기 저항성 가열 층은 전자 터널링(electron tunneling)을 촉진하지 않는 고저항성 층인, 장치.
  7. 제5항에 있어서,
    상기 저항성 가열 층은 1 내지 10 Ωcm의 저항률을 갖는, 장치.
  8. 제5항에 있어서,
    상기 저항성 가열 층은 반도체 박막인, 장치.
  9. 제5항에 있어서,
    상기 저항성 가열 층은 게르마늄을 포함하거나 비정질 BiGe 합금인, 장치.
  10. 제1항에 있어서,
    상기 캡 층 및 상기 터널 장벽은 MgO인, 장치.
  11. 제1항에 있어서,
    상기 캡 층 및 상기 터널 장벽은 동일한 두께를 갖는, 장치.
  12. 제1항에 있어서,
    상기 캡 층은 상기 자유 층에 인접하고,
    상기 자기 터널 접합 및 상기 캡 층은 비휘발성 스핀 전달 토크 MRAM 메모리 셀을 형성하고,
    상기 자유 층은 스핀 전달 토크에 의해 자화 방향을 스위칭하도록 구성되는, 장치.
  13. 장치로서,
    고정된 자화 방향을 갖는 고정 강자성 층;
    스위칭될 수 있는 자화 방향을 갖는 자유 강자성 층;
    상기 고정 강자성 층과 상기 자유 강자성 층 사이의 터널 장벽;
    상기 자유 강자성 층에 인접한 캡 층; 및
    상기 캡 층에 인접한 저항성 가열 층
    을 포함하고,
    상기 저항성 가열 층은 1 내지 10 Ωcm의 저항률을 갖고, 상기 저항성 가열 층은 게르마늄을 포함하거나 비정질 BiGe 합금인, 장치.
  14. 제13항에 있어서,
    상기 저항성 가열 층은 전자 터널링을 촉진하지 않는 고저항성 층인, 장치.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 방법으로서,
    자기 터널 접합 및 상기 자기 터널 접합에 인접한 캡 층을 포함하는 비휘발성 스핀 전달 토크 MRAM 메모리 셀에 기입하는 단계 - 상기 자기 터널 접합은 스위칭될 수 있는 자화 방향을 갖는 자유 강자성 층을 포함함 -를 포함하고,
    상기 기입하는 단계는,
    상기 자기 터널 접합 및 상기 캡 층을 통해 전류를 전도시키는 단계 - 상기 캡 층은 상기 전류를 전도하면서 상기 자기 터널 접합을 가열하여, 상기 자기 터널 접합에서 전류 밀도를 감소시키고, 상기 캡 층의 저항 면적 곱은 상기 메모리 셀의 총 저항 면적 곱의 20% 내지 50%임 - ; 및
    상기 전류 및 상기 가열에 응답하여 상기 자유 강자성 층의 상기 자화 방향을 상기 자유 강자성 층의 평면에 수직인 제1 방향으로부터 상기 자유 강자성 층의 상기 평면에 수직인 제2 방향으로 스위칭하는 단계
    를 포함하는, 방법.
  19. 제18항에 있어서,
    상기 자기 터널 접합 및 상기 캡 층을 통해 상기 전류를 전도시키는 단계는 저항성 가열기 층을 통해 상기 전류를 전도시키는 단계를 포함하는, 방법.
  20. 삭제
KR1020190164125A 2019-02-22 2019-12-10 수직 스핀 전달 토크 mram 메모리 셀 KR102318275B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/283,625 2019-02-22
US16/283,625 US10832750B2 (en) 2019-02-22 2019-02-22 Perpendicular spin transfer torque MRAM memory cell with cap layer to achieve lower current density and increased write margin

Publications (2)

Publication Number Publication Date
KR20200102909A KR20200102909A (ko) 2020-09-01
KR102318275B1 true KR102318275B1 (ko) 2021-10-26

Family

ID=72138856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190164125A KR102318275B1 (ko) 2019-02-22 2019-12-10 수직 스핀 전달 토크 mram 메모리 셀

Country Status (5)

Country Link
US (1) US10832750B2 (ko)
JP (1) JP2020136661A (ko)
KR (1) KR102318275B1 (ko)
CN (1) CN111613635B (ko)
DE (1) DE102019134288A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220108158A1 (en) * 2020-10-02 2022-04-07 Sandisk Technologies Llc Ultralow power inference engine with external magnetic field programming assistance
US11437102B1 (en) * 2021-03-05 2022-09-06 International Business Machines Corporation Memory erasure using proximity heaters
US11844284B2 (en) * 2021-06-29 2023-12-12 International Business Machines Corporation On-chip integration of a high-efficiency and a high-retention inverted wide-base double magnetic tunnel junction device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180053521A1 (en) * 2015-03-05 2018-02-22 Sony Corporation Storage device, storage apparatus, magnetic head, and electronic apparatus

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330879A (ja) * 1996-06-10 1997-12-22 Sharp Corp 多結晶シリコンの製造方法
US6704220B2 (en) * 2002-05-03 2004-03-09 Infineon Technologies Ag Layout for thermally selected cross-point MRAM cell
KR100513722B1 (ko) * 2002-11-15 2005-09-08 삼성전자주식회사 자기터널접합소자 및 그 제조방법
JP4311987B2 (ja) * 2003-06-10 2009-08-12 株式会社リコー 光ディスクの製造方法
US7126202B2 (en) * 2004-11-16 2006-10-24 Grandis, Inc. Spin scattering and heat assisted switching of a magnetic element
US7196955B2 (en) * 2005-01-12 2007-03-27 Hewlett-Packard Development Company, L.P. Hardmasks for providing thermally assisted switching of magnetic memory elements
JP2008098523A (ja) 2006-10-13 2008-04-24 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
CN101101962A (zh) * 2007-07-26 2008-01-09 上海交通大学 基于镓掺杂Ga3Sb8Te1相变存储单元及其制备方法
US8057925B2 (en) * 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
US7902616B2 (en) * 2008-06-30 2011-03-08 Qimonda Ag Integrated circuit having a magnetic tunnel junction device and method
US8120126B2 (en) * 2009-03-02 2012-02-21 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8779538B2 (en) * 2009-08-10 2014-07-15 Samsung Electronics Co., Ltd. Magnetic tunneling junction seed, capping, and spacer layer materials
KR101069701B1 (ko) * 2009-09-30 2011-10-04 주식회사 하이닉스반도체 리셋 커런트를 줄일 수 있는 상변화 메모리 장치, 그 제조방법 및 그것의 회로
JP2012129225A (ja) * 2010-12-13 2012-07-05 Sony Corp 記憶素子、メモリ装置
JP5782715B2 (ja) * 2011-01-07 2015-09-24 ソニー株式会社 記憶素子及び記憶装置
KR102130054B1 (ko) * 2012-06-07 2020-07-06 삼성전자주식회사 자기 터널링 접합 시드, 캡핑 및 스페이서 막 물질들
WO2014022304A1 (en) * 2012-07-30 2014-02-06 The Regents Of The University Of California Multiple-bits-per-cell voltage-controlled magnetic memory
US9178136B2 (en) * 2012-08-16 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory cell and fabricating the same
US8786039B2 (en) * 2012-12-20 2014-07-22 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having engineered perpendicular magnetic anisotropy
US20150279904A1 (en) * 2014-04-01 2015-10-01 Spin Transfer Technologies, Inc. Magnetic tunnel junction for mram device
US9728712B2 (en) * 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9425387B1 (en) * 2015-09-08 2016-08-23 Headway Technologies, Inc. Magnetic element with perpendicular magnetic anisotropy for high coercivity after high temperature annealing
US9768229B2 (en) * 2015-10-22 2017-09-19 Western Digital Technologies, Inc. Bottom pinned SOT-MRAM bit structure and method of fabrication
US9830966B2 (en) * 2015-10-29 2017-11-28 Western Digital Technologies, Inc. Three terminal SOT memory cell with anomalous Hall effect
KR102494751B1 (ko) * 2015-12-11 2023-02-02 삼성전자 주식회사 가변 저항 메모리 소자 및 그 제조 방법
US10050192B2 (en) * 2015-12-11 2018-08-14 Imec Vzw Magnetic memory device having buffer layer
WO2018005699A1 (en) * 2016-06-28 2018-01-04 Inston Inc. Systems for implementing word line pulse techniques in magnetoelectric junctions
US10211393B2 (en) * 2017-02-23 2019-02-19 Sandisk Technologies Llc Spin accumulation torque MRAM
WO2018182663A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Spintronic memory with metal oxide cap layer
US10229723B1 (en) * 2017-09-12 2019-03-12 Sandisk Technologies Llc Spin orbit torque magnetoresistive random access memory containing composite spin hall effect layer including beta phase tungsten

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180053521A1 (en) * 2015-03-05 2018-02-22 Sony Corporation Storage device, storage apparatus, magnetic head, and electronic apparatus

Also Published As

Publication number Publication date
DE102019134288A1 (de) 2020-08-27
CN111613635A (zh) 2020-09-01
US20200273510A1 (en) 2020-08-27
CN111613635B (zh) 2024-04-23
US10832750B2 (en) 2020-11-10
KR20200102909A (ko) 2020-09-01
JP2020136661A (ja) 2020-08-31

Similar Documents

Publication Publication Date Title
US9953692B1 (en) Spin orbit torque MRAM memory cell with enhanced thermal stability
CN110797060B (zh) 使用了自旋交换引起的自旋电流的垂直sot-mram存储器单元
KR102233414B1 (ko) 스핀 축적 토크 mram
US8514615B2 (en) Structures and methods for a field-reset spin-torque MRAM
US8228715B2 (en) Structures and methods for a field-reset spin-torque MRAM
US7196957B2 (en) Magnetic memory structure using heater lines to assist in writing operations
KR102318275B1 (ko) 수직 스핀 전달 토크 mram 메모리 셀
CN102074649A (zh) 存储器装置、磁性随机存取存储器的存储单元及制造方法
US8183654B2 (en) Static magnetic field assisted resistive sense element
US7688623B2 (en) Magnetic memory cell and magnetic memory device
US6865105B1 (en) Thermal-assisted switching array configuration for MRAM
US20160118098A1 (en) Magnetic memory
US10573363B2 (en) Method and apparatus for performing self-referenced read in a magnetoresistive random access memory
US10777248B1 (en) Heat assisted perpendicular spin transfer torque MRAM memory cell
US10586578B2 (en) Storage device, information processing apparatus, and storage device control method
US6925003B2 (en) Magnetic memory cell structure
US10854261B1 (en) Efficient thermally-assisted switching
US10079337B2 (en) Double magnetic tunnel junction with dynamic reference layer
US11004489B2 (en) Perpendicular spin transfer torque MRAM memory cell with in-stack thermal barriers
JP2004006861A (ja) 寄生電流を低減した磁気ランダムアクセスメモリ

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant