CN101777569B - 磁存储单元 - Google Patents
磁存储单元 Download PDFInfo
- Publication number
- CN101777569B CN101777569B CN2010100339968A CN201010033996A CN101777569B CN 101777569 B CN101777569 B CN 101777569B CN 2010100339968 A CN2010100339968 A CN 2010100339968A CN 201010033996 A CN201010033996 A CN 201010033996A CN 101777569 B CN101777569 B CN 101777569B
- Authority
- CN
- China
- Prior art keywords
- transistor
- mtj
- magnetic cell
- transistor seconds
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 45
- 230000005415 magnetization Effects 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 7
- 230000000694 effects Effects 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 230000005641 tunneling Effects 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 description 10
- 230000008901 benefit Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明提出一种磁存储单元，包括：第一晶体管，所述第一晶体管的栅电极与位线相连；位于所述第一晶体管的沟道绝缘层和栅电极之间的磁性隧道结MTJ；和第二晶体管，所述第二晶体管的源/漏极之一与所述MTJ串行连接，其中，所述磁存储单元的写操作由所述第一晶体管控制，所述磁存储单元的读操作由所述第二晶体管控制。本发明将磁存储单元的写操作和读操作分别设在两个通路上进行，从而在保证磁存储单元性能的基础上，大大地减小了写操作时所需的晶体管的沟道宽度，从而减小整个磁存储单元的面积。
Description
技术领域
本发明涉及半导体设计及制造技术领域，特别涉及一种磁存储单元。
背景技术
高密度、高速、低功耗的非挥发存储技术是存储技术的发展目标，而通用存储技术就不具备上述优点。磁随机存储器(MRAM)已经有商业化的芯片，但是由于其磁场写入方式的限制，因此很难发展成为未来的通用存储技术。目前，基于自旋转移矩的磁非挥发存储器(STT-RAM)是纯电流写入方式，在保留了MRAM全部优点的同时，还克服了尺寸难以缩小的问题，是目前最有希望的通用存储技术。如下表1所示，为STT-RAM与其他类型RAM的性能参数对比。
表1
如图1和2所示，分别为现有技术中STT-RAM的磁存储单元原理图和立体图。从图中可以看出，该磁存储单元由一个晶体管和一个磁性隧道结(MTJ)构成，因此可以将现有的STT-RAM磁存储单元称为1T1J结构。如图所示，位线(B)与MTJ的自由层相连，MTJ的固定层与MOS晶体管的漏极相连，其中，固定层的磁化方向是固定的，自由层的磁化方向是可变的，其会随着施加的电流大小发生改变，从而可通过自由层磁化方向的改变完成写入和读取操作。
现有技术存在的缺点是，当前1T1J结构的STT-RAM磁存储单元的临界电流密度过大，这导致选择晶体管的尺寸无法缩小，因为无法实现高密度存储，按照目前107A·cm-2量级计算，每个单元的选择晶体管的沟道宽度约10微米。虽然可以采用多种方式降低临界电流密度，进而减小晶体管的尺寸，但是由于临界电流密度和热稳定性之间存在的固有矛盾，会牺牲磁存储单元的热稳定性。例如，减小MTJ的尺寸、选用饱和磁化强度较小的铁磁材料作为自由层，但是，这些方法都是以牺牲磁存储单元的热稳定性为代价的。因此，急需寻求一种合理的途径解决STT-RAM的高密度化问题，从而可以使STT-RAM这一技术真正走向实用。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一，特别是解决现有技术中STT-RAM结构由于临界电流密度大引起的晶体管尺寸大，从而造成密度不能有效提高的缺陷。
为达到上述目的，本发明一方面提出一种磁存储单元，包括：第一晶体管，所述第一晶体管的栅电极与位线相连；位于所述第一晶体管的沟道绝缘层和栅电极之间的磁性隧道结MTJ；和第二晶体管，所述第二晶体管的源/漏极之一与所述MTJ串行连接，其中，所述磁存储单元的写操作由所述第一晶体管控制，所述磁存储单元的读操作由所述第二晶体管控制。
在本发明的一个实施例中，所述第一晶体管和第二晶体管可为NMOS管。
在本发明的一个实施例中，所述MTJ的固定层与所述第二晶体管的源/漏极之一以及所述第一晶体管的沟道绝缘层相连，所述MTJ的自由层与所述第一晶体管的栅电极相连。
在本发明的一个实施例中，所述栅电极为金属栅电极或多晶硅栅电极。
在本发明的一个实施例中，在写操作时，关闭所述第二晶体管并在所述位线施加电压，以及在所述第一晶体管的源极和漏极之间施加偏压，所述源极和漏极之间的电流通过量子隧穿效应穿过所述MTJ以产生不同方向的写电流。其中，在写操作时，所述第一晶体管提供电流的面积为沟道长度和宽度的乘积。
在本发明的一个实施例中，在读操作时，开启所述第二晶体管，并在所述位线和所述第二晶体管之间施加偏压，根据通过所述第二晶体管的电流值判断所述MTJ的磁化取向以读取所述MTJ存储的信息。具体地，如果通过所述第二晶体管的电流大于预设电流，则判断所述MTJ的自由层和固定层的磁化方向平行；如果通过所述第二晶体管的电流小于预设电流，则判断所述MTJ的自由层和固定层的磁化方向相反。
本发明实施例上述的磁存储单元用在高密度自旋转移矩存储器中，从而实现高密度自旋转移矩存储芯片。
本发明将磁存储单元的写操作和读操作分别设在两个通路上进行，虽然比现有1T1J的结果增加了一个晶体管，但是由于写操作时第一晶体管提供电流的面积为沟道长度和宽度的乘积，因此本发明中第一晶体管和第二晶体管的面积远远地小于目前临界电流密度所要求的选择晶体管的面积，从而在保证磁存储单元性能的基础上，大大地减小了磁存储单元的面积。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1和2分别为现有技术中STT-RAM的磁存储单元原理图和立体图；
图3为本发明实施例的2T1J的STT-RAM磁存储单元结构示意图；
图4为本发明实施例的第一晶体管T1和MTJ的结构图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
相对于现有技术中的1T1J结构，本发明实施例提出了2T1J的STT-RAM磁存储单元结构。本发明实施例将存储器的写操作和读操作分别在两个通路进行。如图3所示，为本发明实施例的2T1J的STT-RAM磁存储单元结构示意图。该2T1J的STT-RAM磁存储单元结构包括第一晶体管T1，其中第一晶体管T1的栅电极G1与位线B相连，和位于第一晶体管T1的沟道绝缘层和栅电极之间的MTJ，通过第一晶体管T1沟道向栅极的隧穿电流对该MTJ进行写操作，其写操作由第一晶体管T1控制，还包括第二晶体管T2，其中第二晶体管T2的源/漏极之一(对于第二晶体管T2的类型不同，可选择源极或漏极)与MTJ串行连接，其中由第二晶体管T2控制磁存储单元的读操作，对该磁存储单元的读操作可直接在MTJ的两端进行。在上述实施例中，第一晶体管T1为写选择晶体管，第二晶体管T2为读选择晶体管，优选地，第一晶体管T1和第二晶体管T2均为NMOS管，当然PMOS管也可实现本发明。
虽然本发明实施例相比较于现有技术的1T1J结构，增加了一个晶体管(第一晶体管T1)，但是由于写操作时第一晶体管T1提供电流的面积为沟道长度和宽度的乘积，因此，第一晶体管T1和第二晶体管T2所占的面积仍然远远小于目前临界电流密度所要求的选择晶体管的面积。例如，在MTJ尺寸和临界电流密度一定的情况下，写操作要求的电流就一定，对于现有1T1J结构，电流通过的面积是沟道反型层厚度和沟道宽度的乘积。由于沟道长度远大于反型层厚度，因此，2T1J结构中T1的沟道宽度远小于1T1J结构中晶体管T的沟道宽度。比如，T＝20T1，T1+T2＝2T1。
如图4所示，为本发明实施例的第一晶体管T1和MTJ的结构图，从图中可以看出MTJ位于第一晶体管T1的沟道绝缘层(SiO2)和栅电极(A1)之间，当然图4仅是一个示意性的实施例，其他的介质材料或金属，以及多晶硅栅电极也可应用至本发明。具体地，在本发明的一个实施例中，MTJ的固定层与所述第二晶体管T2的源/漏极之一以及第一晶体管T1的沟道绝缘层相连，MTJ的自由层与第一晶体管T1的栅电极相连。
以下就对上述2T1J结构的写操作和读操作进行简单介绍：
写操作：关闭所述第二晶体管T2并在位线(给G1)施加正(或负)电压，同时给T1的漏端施加偏压，从源端流向漏端的电流就通过量子隧穿效应穿过MTJ，从而产生不同方向的写电流。由于MTJ中自由层的磁化方向是由通过MTJ的电流方向决定的，因此当写电流大于自由层磁化反转的临界电流密度时，就可以改变自由层的磁化方向，使MTJ的自由层和固定层的磁化方向成为平行或者反平行，从而改变存储状态。
读操作：读操作与现有1T1J结构的读操作基本类似。在读操作时，开启第二晶体管T2，并在位线和第二晶体管T2之间施加偏压，根据通过第二晶体管T2的电流值判断MTJ的磁化取向以读取MTJ存储的信息。具体地，如果通过第二晶体管T2的电流大于预设电流，则判断MTJ的自由层和固定层的磁化方向平行；如果通过第二晶体管T2的电流小于预设电流，则判断MTJ的自由层和固定层的磁化方向相反，这样就可以读出MTJ存储的信息了。
本发明将磁存储单元的写操作和读操作分别设在两个通路上进行，虽然比现有1T1J的结果增加了一个晶体管，但是由于写操作时第一晶体管提供电流的面积为沟道长度和宽度的乘积，因此本发明中第一晶体管和第二晶体管的面积远远地小于目前临界电流密度所要求的选择晶体管的面积，从而在保证磁存储单元性能的基础上，大大地减小了磁存储单元的面积。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。
Claims (7)
1.一种磁存储单元，其特征在于，包括：
第一晶体管，所述第一晶体管的栅电极与位线相连；
位于所述第一晶体管的沟道绝缘层和栅电极之间的磁性隧道结MTJ；和
第二晶体管，所述第二晶体管的源/漏极之一与所述MTJ串行连接，其中，所述磁存储单元的写操作由所述第一晶体管控制，所述磁存储单元的读操作由所述第二晶体管控制；
所述MTJ的固定层与所述第二晶体管的源/漏极之一以及所述第一晶体管的沟道绝缘层相连，所述MTJ的自由层与所述第一晶体管的栅电极相连。
2.如权利要求1所述的磁存储单元，其特征在于，所述第一晶体管和第二晶体管为NMOS管。
3.如权利要求1所述的磁存储单元，其特征在于，所述栅电极为金属栅电极或多晶硅栅电极。
4.如权利要求1所述的磁存储单元，其特征在于，在写操作时，关闭所述第二晶体管并在所述位线施加电压，以及在所述第一晶体管的源极和漏极之间施加偏压，所述源极和漏极之间的电流通过量子隧穿效应穿过所述MTJ以产生不同方向的写电流。
5.如权利要求4所述的磁存储单元，其特征在于，在写操作时，所述第一晶体管提供电流的面积为沟道长度和宽度的乘积。
6.如权利要求1所述的磁存储单元，其特征在于，在读操作时，开启所述第二晶体管，并在所述位线和所述第二晶体管之间施加偏压，根据通过所述第二晶体管的电流值判断所述MTJ的磁化取向以读取所述MTJ存储的信息。
7.如权利要求6所述的磁存储单元，其特征在于，如果通过所述第二晶体管的电流大于预设电流，则判断所述MTJ的自由层和固定层的磁化方向平行；如果通过所述第二晶体管的电流小于预设电流，则判断所述MTJ的自由层和固定层的磁化方向相反。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010100339968A CN101777569B (zh) | 2010-01-12 | 2010-01-12 | 磁存储单元 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010100339968A CN101777569B (zh) | 2010-01-12 | 2010-01-12 | 磁存储单元 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101777569A CN101777569A (zh) | 2010-07-14 |
| CN101777569B true CN101777569B (zh) | 2011-12-28 |
Family
ID=42513962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010100339968A Expired - Fee Related CN101777569B (zh) | 2010-01-12 | 2010-01-12 | 磁存储单元 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101777569B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105633109B (zh) * | 2015-09-22 | 2019-04-26 | 上海磁宇信息科技有限公司 | 磁性随机存储器记忆单元及其读写和抗干扰方法 |
| US10068945B2 (en) | 2015-09-30 | 2018-09-04 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure integrated with magnetic tunneling junction and manufacturing method thereof |
| CN110890115A (zh) * | 2018-09-07 | 2020-03-17 | 上海磁宇信息科技有限公司 | 一种自旋轨道矩磁存储器 |
| US12062713B2 (en) * | 2021-11-26 | 2024-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device and forming method thereof |
-
2010
- 2010-01-12 CN CN2010100339968A patent/CN101777569B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101777569A (zh) | 2010-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8879308B2 (en) | Raising programming currents of magnetic tunnel junctions using word line overdrive and high-k metal gate | |
| CN102007543B (zh) | 磁存储器件的记录方法 | |
| US8213216B2 (en) | Shared bit line and source line resistive sense memory structure | |
| US9135973B2 (en) | Magnetoresistance effect element and magnetic memory | |
| CN102007542B (zh) | 在磁存储器件中进行记录的方法 | |
| KR102318275B1 (ko) | 수직 스핀 전달 토크 mram 메모리 셀 | |
| US9583166B2 (en) | Magnetoresistive random-access memory | |
| KR101458263B1 (ko) | 자기 저항 소자 및 그것을 이용하는 기억 장치 | |
| US7688623B2 (en) | Magnetic memory cell and magnetic memory device | |
| TWI517149B (zh) | 電阻變化記憶體 | |
| CN101777569B (zh) | 磁存储单元 | |
| US8638597B2 (en) | Bit line charge accumulation sensing for resistive changing memory | |
| JP2004103125A (ja) | 磁気ランダムアクセスメモリ | |
| US8804408B2 (en) | Semiconductor storage device | |
| US10109331B2 (en) | Magnetic storage device with a wiring having a ferromagnetic layer | |
| KR20040110509A (ko) | 자기 메모리의 읽기 방법 | |
| JP2014140077A (ja) | 磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法 | |
| US10650876B2 (en) | Magnetic memory device and writing method that achieves different resistance states with unidirectional voltages | |
| US8644055B2 (en) | Nonvolatile memory with enhanced efficiency to address asymetric NVM cells | |
| CN112514090B (zh) | 磁电阻随机存储单元、存储器和存取方法 | |
| Gallagher | Emerging nonvolatile magnetic memory technologies | |
| Zhang et al. | MLC STT-RAM design considering probabilistic and asymmetric MTJ switching | |
| US20150221356A1 (en) | Nonvolatile memory with enhanced efficiency to address asymetric nvm cells | |
| Reddy et al. | Analysis and Power Comparison of SRAM, DRAM, and STT-MRAM for Advance technology | |
| Sharad et al. | Domain-wall shift based multi-level MRAM for high-speed, high-density and energy-efficient caches |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111228 Termination date: 20190112 |