CN101477987A

CN101477987A - 三维立体堆叠的电阻转换存储器及其制造方法

Info

Publication number: CN101477987A
Application number: CNA200910045084XA
Authority: CN
Inventors: 张挺; 宋志棠; 刘波; 封松林; 陈邦明
Original assignee: Shanghai Institute of Microsystem and Information Technology of CAS
Current assignee: Shanghai Institute of Microsystem and Information Technology of CAS
Priority date: 2009-01-08
Filing date: 2009-01-08
Publication date: 2009-07-08
Anticipated expiration: 2029-01-08
Also published as: CN101477987B

Abstract

本发明揭示一种三维立体堆叠的电阻转换存储器及其制造方法。电阻转换存储器包括基底、若干第一布线、若干第二布线、若干存储单元阵列。多个平行设置的第一布线设置于基底上；多个相互平行的第二布线设置于基底上、与第一布线绝缘分离、并与第一布线交叉配置；呈矩阵排列的存储单元阵列层叠设置于基底上，上下相邻的两个存储单元阵列之间、存储单元阵列与基底之间至少设置第一布线、第二布线中的一个；存储单元阵列包括电阻转换存储单元、多晶半导体肖特基二极管。本方法可形成高质量的金属－半导体接触，成本较低，有望在三维高密度、低成本的固态存储器的竞争中获得较大优势。

Description

三维立体堆叠的电阻转换存储器及其制造方法

技术领域

本发明属于半导体技术领域，涉及一种电阻转换存储器，尤其涉及一种三维立体堆叠的电阻转换存储器；此外，本发明还涉及上述三维立体堆叠的电阻转换存储器的制造方法。

背景技术

数十年以来，存储器的密度随着摩尔定律的发展不断提升，海量信息的需求继续驱动着高密度存储器的发展，除了对半导体技术节点进行提升，制造立体多层的存储器结构也成为提升存储器密度的重要发展方向。

相变随机存储器的原理是基于器件中相变材料的可逆相变造成的电阻的可逆转变，利用相变材料在高、低电阻之间的转变实现数据“0”、“1”的存储，它被认为是下一代半导体存储器最有希望的候选，有望在32nm CMOS技术节点以后全面地替代FLASH(闪存)，成为一种通用的存储器，从而在日常生活中得到广泛的应用。相变存储器集高密度、高速、低成本等优势于一体，其在多级存储方面的潜在优势更是使其受到了各方的青睐，全球各大半导体公司都进行了深入的开发和研究，相变存储器产品将在未来的一两年内实现产业化。除了相变存储器，另外一种基于存储材料电阻转变的存储器件——电阻随机存储器也受到了很多的关注。此外，在诸如此类的存储器中，选通单元器件是重要的组成部分，二极管(包括PN二极管和肖特基二极管)因为较小的面积，相比于场效应晶体管在高密度存储芯片的竞争中更具优势，因为在同一技术节点下，场效应晶体管单元面积是二极管的两到三倍，大大限制了存储芯片的密度。因此，在高密度电阻转换存储器的应用中，二极管选通将成为主要的选择。

对于相变存储器，三维立体堆叠也将是未来提升密度的重要选择手段，在中国专利《相变存储装置》(申请日2003年4月3日，申请人：株式会社东芝，发明人：户田春希)和中国专利《相变存储器装置》(申请日2003年3月18日，申请人：株式会社东芝，发明人：户田春希)中就采用了PN二极管以及肖特基二极管来选通硫系化合物相变存储器。此外，三维二极管结构也在其它应用领域得到了应用，如三维堆叠的反熔丝结构的多晶硅肖特基二极管在美国专利《Method for programming a three-dimensional memory array incorporating serial chaindiode stack》(申请日2002年9月24日，申请人：Bendik Kleveland等人)中得到阐述，其应用领域为一次性编程存储器。

上述的前两项技术方案，肖特基二极管都是基于单晶硅与金属之间的金属—半导体接触，因此限制了肖特基二极管在三维立体电路中的应用，因为要得到高质量的单晶硅，只能采用高温的外延法或者圆晶键合法，两种方法的成本都相当昂贵，此外，高温外延对基底上的现有电路具有很大的破坏性，极大限制了其应用，而圆晶键合的成品率低，且键合也需要高温的处理过程。

本发明与上述最后一项专利的技术方案的不同之处还在于应用领域的完全不同，本发明的应用领域为高密度随机存储器。

发明内容

本发明所要解决的技术问题是：提供一种三维立体堆叠的电阻转换存储器，在较低的沉积温度下形成高质量的金属—半导体接触，从而采用简单的工艺制造立体堆叠的存储阵列，制造成本较低，有望在获得三维高密度、低成本的固态存储器的竞争中获得较大优势。

此外，本发明还提供上述三维立体堆叠的电阻转换存储器的制造方法。

为解决上述技术问题，本发明采用如下技术方案：

本发明提出一种基于多晶半导体肖特基二极管的立体堆叠电阻转换存储器，本发明采用多晶半导体作为肖特基二极管，而不是传统的单晶PN二极管或者肖特基二极管，提出了较低温度的多晶硅二极管的制造工艺，并提出新的器件结构以及该种结构的电阻转换存储器的制造方法，并且不局限于硫系化合物相变存储器。

一种三维立体堆叠的电阻转换存储器，其包括基底、若干第一布线、若干第二布线、若干存储单元阵列。多个平行设置的第一布线设置于所述基底上，所述各个第一布线至少形成一层第一布线层；多个相互平行的第二布线设置于所述基底上、与所述第一布线绝缘分离、并与所述第一布线交叉配置；所述各个第二布线至少形成一层第二布线层；呈矩阵排列的存储单元阵列层叠设置于所述基底上，上下相邻的两个存储单元阵列之间、存储单元阵列与所述基底之间至少设置第一布线、第二布线中的一个；所述存储单元阵列包括电阻转换存储单元、多晶半导体肖特基二极管。

作为本发明的一种优选方案，所述肖特基二极管的半导体材料为多晶硅、或为多晶锗、或为多晶III-V族半导体。

作为本发明的一种优选方案，所述多晶半导体肖特基二极管中的多晶半导体的制备方法为金属诱导法，或为气相沉积法，或为准分子激光脉冲法。

作为本发明的一种优选方案，所述多晶半导体肖特基二极管中，采用的金属与轻掺杂多晶半导体层之间形成稳定的肖特基接触，采用的金属为金属单质、或为合金。

作为本发明的一种优选方案，所述多晶半导体肖特基二极管的多晶半导体层至少为一层。

作为本发明的一种优选方案，所述存储单元阵列位于第一布线及第二布线的交叉处；所述第一布线为字/位线，所述第二布线为位/字线。

作为本发明的一种优选方案，所述多晶半导体肖特基二极管的半导体层的掺杂浓度呈现连续的梯度变化，或呈现不连续变化。

作为本发明的一种优选方案，所述存储单元阵列形成的各层中，层与层之间的肖特基二极管方向相同、或者不同。

作为本发明的一种优选方案，所述存储器包括高低阻转换单元，高低阻转换单元通过电信号的编程，使存储器实现器件在高电阻、低电阻之间的可逆转变。

作为本发明的一种优选方案，所述电阻转换存储器为相变存储器，或为电阻随机存储器；所述存储器的数据存储为双级存储，或为多级存储。

作为本发明的一种优选方案，所述基底包括外围电路；所述电阻转换存储单元的周围设置侧墙，以减少其与金属层的接触面积。

一种制造三维立体堆叠的电阻转换存储器阵列的方法，该方法包括如下步骤：

(A1)在基底上制造外围电路；

(A2)在制造有电路的基底上沉积第一类型导电材料，通过光刻工艺制造出导电第一布线；

(A3)沉积重掺杂多晶半导体以及轻掺杂多晶半导体、或沉积具有梯度变化掺杂浓度的多晶半导体，随后沉积第二类型金属材料；

(A4)退火处理；

(A5)通过光刻制造出肖特基二极管阵列；

(A6)填充介质材料，在肖特基二极管上方刻蚀出窗口；

(A7)在窗口中制造侧墙，减小随后沉积的电阻转换材料与第二类型金属的接触面积；

(A8)通过电阻转换材料薄膜的沉积和化学机械抛光工艺自对准地在肖特基二极管单元的上方制造出与其相互对应的电阻转换存储单元；

(A9)沉积第三类型的导电材料，制造出导电第二布线；

(A10)沉积重掺杂多晶半导体以及轻掺杂多晶半导体、或沉积具有梯度变化掺杂浓度的多晶半导体，随后沉积第二类型金属材料；

(A11)退火处理；

(A12)通过光刻制造出肖特基二极管阵列；

(A13)填充介质材料，在肖特基二极管上方刻蚀出窗口；

(A14)在窗口中制造侧墙，减小随后沉积的电阻转换材料与第二类型金属的接触面积；

(A15)沉积第三类型的导电材料，制造出另一条导电第一布线；

(A16)重复步骤(A3)到步骤(A15)，直到得到足够多的层数为止。

作为本发明的一种优选方案，采用的金属与轻掺杂多晶半导体之间形成可靠的金属—半导体接触，所述金属为金属单质、或为合金。

作为本发明的一种优选方案，所述肖特基二极管的半导体层材料为多晶硅、或为多晶锗、或为多晶III-V族半导体。

作为本发明的一种优选方案，所述肖特基二极管的多晶半导体层的制备方法为金属诱导法，或为气相沉积法，或为准分子激光脉冲法。

作为本发明的一种优选方案，所述肖特基二极管的多晶半导体层至少为一层。

作为本发明的一种优选方案，所述电阻转换单元和肖特基二极管位于第一布线与第二布线的交叉处；所述第一布线为字/位线，所述第二布线为位/字线。

作为本发明的一种优选方案，所述肖特基二极管的半导体层的掺杂浓度呈现连续的梯度变化、或呈现不连续变化。

作为本发明的一种优选方案，在电信号的编程下，所述存储器的器件单元能够实现在高电阻、低电阻之间的可逆变化。

作为本发明的一种优选方案，所述存储器的数据存储为双级存储，或为多级存储。

另一种制造三维立体堆叠的电阻转换存储器阵列的方法，该方法包括如下步骤：

(B1)在基底上制造外围电路；

(B2)在基底上沉积第一类型导电材料；

(B3)沉积重掺杂多晶半导体以及轻掺杂多晶半导体、或沉积掺杂浓度连续变化的梯度多晶半导体，随后沉积第二类型金属材料；

(B4)沉积电阻转换薄膜；

(B5)通过光刻工艺，通过两相互垂直的浅沟道，形成第一字/位线，并在第一字/位线的上方制造出多个肖特基二极管单元以及二极管上方的阻转换存储单元；

(B6)沉积介质材料，随后进行化学机械抛光平坦化；

(B7)沉积第三类型的导电材料，作为随后制造出的导电第一位/字线的材料；

(B8)重复步骤(B3)到步骤(B7)，直到得到足够多的层数为止。

作为本发明的一种优选方案，所述电阻转换单元和肖特基二极管位于位线与字线的交叉处。

本发明的有益效果在于：本发明提出一种基于多晶硅的肖特基二极管，通过多晶硅材料和金属材料在较低温度条件下的沉积，辅助以低温的退火，形成高质量的金属—半导体接触，制造出实用的肖特基二极管，并应用到制造三维立体堆叠的电阻转换存储器中。该方法有望在获得三维高密度、低成本的固态存储器的竞争中获得较大优势。

附图说明

图1A-图1B为三维四层堆叠的电阻转换存储器结构示意图。

图2为三维四层堆叠的电阻转换存储器电路示意图。

图3A-图3P为四层三维立体堆叠的相变存储器制造流程示意图。

图4A-图4N为另一种三维立体堆叠的电阻转换存储器制造流程示意图。

图5A-图5J为肖特基二极管背靠背三维立体堆叠的电阻转换存储器制造流程示意图。

图6为肖特基二极管背靠背两层堆叠的电阻转换存储器电路示意图。

具体实施方式

下面结合附图详细说明本发明的优选实施例。

实施例一

本发明揭示了一种三维立体堆叠的电阻转换存储器，请参阅图1A-图1B。

图1A为本发明揭示的一种三维立体堆叠的电阻转换存储器的截面示意图。图中所示的基底上可包含外围电路(图未示)，在制造有外围电路的基底上方分布有第一金属字线，字线WL1的上方是重掺杂与轻掺杂的两层多晶半导体材料(图中所示为n型的半导体)，多晶半导体重掺杂的目的是避免在金属字线与半导体之间形成肖特基接触，轻掺杂的目的则是形成肖特基二极管。多晶半导体材料的首选为多晶硅，其他的多晶半导体如多晶锗以及多晶III-V族半导体也可以作为多晶半导体应用到该发明中。

在轻掺杂的多晶半导体的上方分布有金属层，该金属层目的有二：其一，与轻掺杂的多晶半导体之间形成肖特基接触，作为肖特基二极管；其二，作为其上方电阻转换材料的电极。在金属层的上方分布的是电阻转换材料，在实施例中，电阻转换材料可以通过侧墙的制造来缩小其与金属层的接触面积，降低存储器的功耗并提升变成可靠性。在电阻转换单元的上方分布有第一金属位线，因此电阻转换单元以及肖特基二极管单元就位于位线与字线的交叉处，通过特定字线与位线的选择就可以选择特定的存储单元。在金属位线BL1的上方，与其接触的是重掺杂的多晶半导体，目的同上，还是为了消除肖特基接触。在位线BL1的上方，依次形成肖特基二极管和电阻转换存储单元以及字线，各二极管和存储单元之间通过绝缘介质分隔开。通过多层的肖特基二极管层和电阻转换存储层的堆积，形成了多层的存储器结构，图1A中所示为四层，当然并不局限于四层，层数可以根据需求而定。在此结构中，采用的多层的不同掺杂浓度的多晶半导体层可以用掺杂浓度连续变化的梯度多晶半导体层来代替，例如，在图1A中，将N-/N+的半导体替换为下方浓度较高上方浓度较低的掺杂浓度呈现梯度变化的多晶半导体，在此半导体中掺杂浓度连续变化，下方较高的掺杂浓度是为了避免与金属接触形成的肖特基接触，而上方的较低的掺杂浓度则就是为了形成肖特基接触，进而形成肖特基二极管。

图1A中沿A-A方向的投影如图1B所示。本发明提供的电阻转换存储器可以为相变存储器，也可以为电阻随机存储器。在图所示的结构中，肖特基二极管的排列方向相同，这种二极管排列结构的优点在于工艺相对简单(因为只需要制造一种类型的二极管)，在读取或者编程的时候，对上下各层的数据状态影响较小。当然，本发明并不排除二极管方向不同的情况。

图2所示为图1所示四层堆叠的电阻转换存储器结构的电路示意图，上述的结构具有3层字线，2层位线，字线与位线之间的交点处分别拥有一个电阻存储单元和一个肖特基二极管，两者一起共同形成了1D+1R结构(一个肖特基二极管+一个电阻存储单元)。由图可显而易见：同一位/字线上下方对应的肖特基二极管方向相反。

实施例二

本实施例揭示一种三维立体堆叠的电阻转换存储器的制造方法，请参阅图3A-图3P。该方法包括如下步骤：

A1、在制造有外围电路的基底1上沉积第一类型金属材料，采用光刻法制造金属字线2，得到的结构的截面图如图3A所示，图中沿B-B方向的投影如图3B所示。

A2、在字线2上通过薄膜的沉积和光刻工艺，制造出重掺杂多晶半导体3、轻掺杂多晶半导体4单元和第二类型金属5，本实施例中沉积多晶半导体的方法为气相沉积法，并在沉积过程中引入掺杂源，光刻后在同一字线的上方形成了数个肖特基二极管单元，如图3C所示。

A3、沉积介质材料6通过化学机械抛光平坦化后得到如图3D所示的结构，随后在肖特基二极管的上方将介质材料刻蚀后形成窗口7，如图3E所示。

A4、继续在上述结构上沉积牺牲层，通过回刻工艺，在窗口7内制造出侧墙8，如图3F所示。

A5、沉积电阻转换材料，采用化学机械抛光平坦化，去除多余的电阻转换材料，自对准地在肖特基二极管上方形成了电阻转换单元，得到如图3G所示的结构，电阻存储单元9被侧墙包围，其底部与第二金属接触的区域由于被侧墙所限制面积大幅缩小，有利于降低功耗，提升稳定性；另外，侧墙形成的上方具有较大开口的结构有利于薄膜的沉积，因此，沉积电阻转换材料时可以采用成本较低的溅射法。

A6、通过第三类型金属的沉积和光刻工艺制造第一位线10，如图3H所示，图中沿C-C方向的投影如图3I所示。由此可见，电阻转换存储单元与肖特基二极管位于各根位线与字线的交叉点。

A7、采用同上类似的工艺制造出第二层肖特基二极管，如图3J所示，图中11，12，13分别为重掺杂多晶半导体，轻掺杂多晶半导体和第二类型金属。

A8、通过介质材料的沉积、平坦化以及窗口的刻蚀，形成了如图3K所示的结构，随后，在窗口15中形成侧墙16，如图3L所示。

A9、图3M所示为制造了第二层电阻转换存储单元17后的结构示意图，而图3N所示为制造了第二字线后的器件结构示意图。

A10、通过重复上述的工艺，再制造出两层的电阻转换存储层和肖特基二极管层，如图3O所示。图中重掺杂多晶半导体3、19和轻掺杂多晶半导体4、20分别与金属5和金属21之间形成了肖特基二极管28，用于对存储单元进行选通。最后得到的结构中，拥有三层字线，分别为2，18和27；还有两层位线10和23。图3O中沿D-D方向的投影如图3P所示。

本实施例中，多晶半导体可以为多晶硅，也可以为多晶锗，或为多晶III-V族半导体。在沉积多晶硅的过程中，采用的方法也可为金属诱导法，或为准分子激光脉冲法，这几种方法的特点在于所需的基底温度较低(低于500℃)，不会对已制造的外围电路和器件结构造成严重的损害。在上述的多晶半导体的制造中，通过同步的掺杂形成轻掺杂或者重掺杂的半导体，或者形成掺杂浓度呈现梯度变化的多晶半导体层，当然，多晶半导体的掺杂也可以采用本征多晶半导体薄膜沉积之后的离子注入来实现。

实施例三

请参阅图4A-图4N，本实施例介绍三维结构的电阻转换存储器的另一种制造方法，该方法工艺更加简单，具体包括如下步骤：

B1、在半导体基底31上，通过离子注入形成如图4A所示的结构，重掺杂的半导体层32将作为导电字线，在薄膜沉积的过程中形成掺杂浓度为梯度变化的掺杂层33，掺杂层33靠近半导体层32的掺杂浓度远大于远离基底一端的浓度，远离基底端的掺杂浓度为轻掺杂。

B2、在上述的基底上，依次沉积金属层34和电阻转换材料35，如图4B所示。

B3、采用光刻工艺，在基底上通过深度较深的浅沟道36，制造出字线，浅沟道还将各层薄膜也分隔成独立的线条，在图4B中沿E-E方向的投影如图4C所示。

B4、制造垂直于深度较深浅沟道36的浅沟道37，其深度浅于36的深度，制造时刻蚀深度直到重掺杂半导体字线32的上方，目的是将半导体字线上的肖特基二极管和存储单元分隔开，制造出的结构在图4C中沿F-F方向的投影如图4D所示，可见，一根字线的上方具有多个肖特基二极管和存储单元。

B5、沉积介质材料38，并进行平坦化，结构如图4E所示，显然，此时沿G-G方向的投影如图4F所示。

B6、制造第一位线39，如图4G所示，沿H-H方向的投影如图4H所示，电阻转换存储单元和肖特基二极管单元位于位线与字线的各个交叉处。通过类似的工艺，制造出肖特基二极管，其中，多晶半导体层在制造过程中形成了掺杂浓度的梯度变化，即在靠近金属第一位线段，多晶半导体为重掺杂，其掺杂浓度随着厚度变化而变化，掺杂浓度随着远离基底慢慢地降低，在半导体层40与金属层41的交界处为轻掺杂。

B7、半导体层40与第一位线交界处的重掺杂目的是消除与其的肖特基接触，而与金属41的交界处的轻掺杂目的是形成肖特基二极管。肖特基二极管与存储单元42同样被较深的浅沟道43和较浅的浅沟道分隔成独立的单元，如图4I所示；随着介质材料的沉积和平坦化，结构如图4J所示；而制造第二字线45之后的截面图如图4K所示，图中，沿I-I方向的投影如图4L所示。

B8、重复上述的工艺制造出四层存储结构，如图4M所示。

该结构与图3的不同之处在于肖特基二极管55由一层金属层47和一层掺杂浓度梯度变化的多晶半导体46组成，且不具备侧墙结构，制造方法更为简单。在多晶半导体的制备中，可采用气相沉积法，或采用金属原子诱导法，这些方法具有较低的衬底温度，不仅不会破坏原有的外围电路也不会破坏多层结构的制造，因此适合多层堆叠结构的制造。图4M中沿J-J方向的投影如图4N所示。

实施例四

请参阅图5A-图5J，本实施例揭示另一种制造多层电阻转换存储器的方法，具体包括如下步骤：

C1、在基底61上沉积第一类型金属62，如图5A所示，应该理解基底61可能具有外围电路。

C2、依次沉积电阻转换材料薄膜63，第二类型金属64，轻掺杂多晶半导体65和重掺杂多晶半导体66，如5B所示。

C3、采用双浅沟道隔离技术，采用较深的浅沟道制造出位线，图5B中沿K-K方向的投影如图5C所示。

C4、随即采用较浅的浅沟道68在同一位线上方制造出分立的相变材料单元和肖特基单元，图5C中沿L-L方向的投影如图5D所示。

C5、通过介质材料69的填充和平坦化得到如图5E和5F的结构，5F为图5E沿M-M方向的投影，采用介质材料分隔各根字线以及肖特基二极管和存储单元。

C6、制造第一位线70后的结构如图5G所示，图中N-N方向的投影如图5H所示。

C7、通过两层多晶半导体、金属和电阻转换材料的沉积，通过光刻制造出方向相反的肖特基二极管71与存储单元72，肖特基二极管71与下方共享同一位线的肖特基二极管的方向相反，如图5I所示。

C8、通过介质材料的填充和平坦化，再制造出第二字线74，形成如图5J的结构。

上述工艺步骤仅仅演示具有两层堆叠结构的存储器，根据所需的要求，经过重复以上的工艺步骤可以得到所需的层数。

图6所示为图5中阐述的电阻转换存储器结构的电路示意图。从图中看到，字线WL2与位线BL1以及位线BL1与字线WL1之间的肖特基二极管背靠背，方向相反，这种二极管背靠背的结构不同于图2的电路结构。

这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例中。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明的精神或本质特征的情况下，本发明可以以其他形式、结构、布置、比例，以及用其他元件、材料和部件来实现。在不脱离本发明范围和精神的情况下，可以对这里所披露的实施例进行其他变形和改变。

如，所述存储单元阵列形成的各层中，层与层之间的肖特基二极管方向相同、或者不同；同时，所述存储器包括高低阻转换单元，高低阻转换单元通过电信号的编程，使存储器实现器件在高电阻、低电阻之间的可逆转变；所述电阻转换存储器为相变存储器、或为电阻随机存储器，所述存储器的数据存储为双级存储、或为多级存储；另外，发明中所述的字线和位线也可以作为多晶半导体肖特基二极管的金属层使用，即字线或位线与轻掺杂多晶半导体形成肖特基接触。

Claims

1、一种三维立体堆叠的电阻转换存储器，其特征在于，其包括：

基底；

设置于所述基底上的多个平行设置的第一布线；所述各个第一布线至少形成一层第一布线层；

设置于所述基底上、与所述第一布线绝缘分离、并与所述第一布线交叉配置的多个相互平行的第二布线；所述各个第二布线至少形成一层第二布线层；

层叠设置于所述基底上呈矩阵排列的存储单元阵列，上下相邻的两个存储单元阵列之间、存储单元阵列与所述基底之间至少设置第一布线、第二布线中的一个；

所述存储单元阵列包括电阻转换存储单元、多晶半导体肖特基二极管。

2、根据权利要求1所述的三维立体堆叠的电阻转换存储器，其特征在于：

所述肖特基二极管的半导体材料为多晶硅、或为多晶锗、或为多晶III-V族半导体。

3、根据权利要求1所述的三维立体堆叠的电阻转换存储器，其特征在于：

所述多晶半导体肖特基二极管中的多晶半导体的制备方法为金属诱导法，或为气相沉积法，或为准分子激光脉冲法。

4、根据权利要求1所述的三维立体堆叠的电阻转换存储器，其特征在于：

所述多晶半导体肖特基二极管中，采用的金属与轻掺杂多晶半导体层之间形成稳定的肖特基接触，采用的金属为金属单质、或为合金。

5、根据权利要求1所述的三维立体堆叠的电阻转换存储器，其特征在于：

所述多晶半导体肖特基二极管的多晶半导体层至少为一层。

6、根据权利要求1所述的三维立体堆叠的电阻转换存储器，其特征在于：

所述存储单元阵列位于第一布线及第二布线的交叉处；

所述第一布线为字/位线，所述第二布线为位/字线。

7、根据权利要求1所述的三维立体堆叠的电阻转换存储器，其特征在于：

所述多晶半导体肖特基二极管的半导体层的掺杂浓度呈现连续的梯度变化，或呈现不连续变化。

8、根据权利要求1至7任意一项所述的三维立体堆叠的电阻转换存储器，其特征在于：

所述存储单元阵列形成的各层中，层与层之间的肖特基二极管方向相同、或者不同。

9、根据权利要求1至7任意一项所述的三维立体堆叠的电阻转换存储器，其特征在于：

所述存储器包括高低阻转换单元，高低阻转换单元通过电信号的编程，使存储器实现器件在高电阻、低电阻之间的可逆转变。

10、根据权利要求1至7任意一项所述的三维立体堆叠的电阻转换存储器，其特征在于：

所述电阻转换存储器为相变存储器，或为电阻随机存储器；

所述存储器的数据存储为双级存储，或为多级存储。

11、根据权利要求1至7任意一项所述的三维立体堆叠的电阻转换存储器，其特征在于：

所述基底包括外围电路；

所述电阻转换存储单元的周围设置侧墙，以减少其与金属层的接触面积。

12、一种制造三维立体堆叠的电阻转换存储器阵列的方法，其特征在于，该方法包括如下步骤：

(A1)在基底上制造外围电路；

(A4)退火处理；

(A5)通过光刻制造出肖特基二极管阵列；

(A6)填充介质材料，在肖特基二极管上方刻蚀出窗口；

(A9)沉积第三类型的导电材料，制造出导电第二布线；

(A11)退火处理；

(A12)通过光刻制造出肖特基二极管阵列；

(A13)填充介质材料，在肖特基二极管上方刻蚀出窗口；

(A16)重复步骤(A3)到步骤(A15)，直到得到足够多的层数为止。

13、根据权利要求12所述的制造三维立体堆叠的电阻转换存储器阵列的方法，其特征在于：

采用的金属与轻掺杂多晶半导体之间形成可靠的金属—半导体接触，所述金属为金属单质、或为合金。

14、根据权利要求12所述的制造三维立体堆叠的电阻转换存储器阵列的方法，其特征在于：

所述肖特基二极管的半导体层材料为多晶硅、或为多晶锗、或为多晶III-V族半导体。

15、根据权利要求12所述的制造三维立体堆叠的电阻转换存储器阵列的方法，其特征在于：

所述肖特基二极管的多晶半导体层的制备方法为金属诱导法，或为气相沉积法，或为准分子激光脉冲法。

16、根据权利要求12所述的制造三维立体堆叠的电阻转换存储器阵列的方法，其特征在于：

所述肖特基二极管的多晶半导体层至少为一层。

17、根据权利要求12至16任意一项所述的制造三维立体堆叠的电阻转换存储器阵列的方法，其特征在于：

所述电阻转换单元和肖特基二极管位于第一布线与第二布线的交叉处；

所述第一布线为字/位线，所述第二布线为位/字线。

18、根据权利要求12至16任意一项所述的制造三维立体堆叠的电阻转换存储器阵列的方法，其特征在于：

所述肖特基二极管的半导体层的掺杂浓度呈现连续的梯度变化、或呈现不连续变化。

19、根据权利要求12至16任意一项所述的制造三维立体堆叠的电阻转换存储器阵列的方法，其特征在于：

在电信号的编程下，所述存储器的器件单元能够实现在高电阻、低电阻之间的可逆变化。

20、根据权利要求12至16任意一项所述的制造三维立体堆叠的电阻转换存储器阵列的方法，其特征在于：

所述存储器的数据存储为双级存储，或为多级存储。

21、一种制造三维立体堆叠的电阻转换存储器阵列的方法，其特征在于，该方法包括如下步骤：

(B1)在基底上制造外围电路；

(B2)在基底上沉积第一类型导电材料；

(B4)沉积电阻转换薄膜；

(B6)沉积介质材料，随后进行化学机械抛光平坦化；

(B8)重复步骤(B3)到步骤(B7)，直到得到足够多的层数为止。

22、根据权利要求21所述的制造三维立体堆叠的电阻转换存储器阵列的方法，其特征在于：

23、根据权利要求21所述的制造三维立体堆叠的电阻转换存储器阵列的方法，其特征在于：

24、根据权利要求21所述的制造三维立体堆叠的电阻转换存储器阵列的方法，其特征在于：

25、根据权利要求21所述的制造三维立体堆叠的电阻转换存储器阵列的方法，其特征在于：

所述肖特基二极管的多晶半导体层至少为一层。

26、根据权利要求21至25任意一项所述的制造三维立体堆叠的电阻转换存储器阵列的方法，其特征在于：

所述电阻转换单元和肖特基二极管位于位线与字线的交叉处。

27、根据权利要求21至25任意一项所述的制造三维立体堆叠的电阻转换存储器阵列的方法，其特征在于：

28、根据权利要求21至25任意一项所述的制造三维立体堆叠的电阻转换存储器阵列的方法，其特征在于：

29、根据权利要求21至25任意一项所述的制造三维立体堆叠的电阻转换存储器阵列的方法，其特征在于：

所述存储器的数据存储为双级存储，或为多级存储。