CN101911326B - 存储器单元和形成存储器单元的磁性隧道结(mtj)的方法 - Google Patents

存储器单元和形成存储器单元的磁性隧道结(mtj)的方法 Download PDF

Info

Publication number
CN101911326B
CN101911326B CN2009801018565A CN200980101856A CN101911326B CN 101911326 B CN101911326 B CN 101911326B CN 2009801018565 A CN2009801018565 A CN 2009801018565A CN 200980101856 A CN200980101856 A CN 200980101856A CN 101911326 B CN101911326 B CN 101911326B
Authority
CN
China
Prior art keywords
mtj
plane
layer
metal
memory according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801018565A
Other languages
English (en)
Other versions
CN101911326A (zh
Inventor
顾时群
升·H·康
马修·M·诺瓦克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN101911326A publication Critical patent/CN101911326A/zh
Application granted granted Critical
Publication of CN101911326B publication Critical patent/CN101911326B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/933—Spintronics or quantum computing
    • Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明揭示一种包括存储器单元的存储器和用于产生所述存储器单元的方法。所述存储器包括处于第一平面内的衬底。提供在第二平面内延伸的第一金属连接。所述第二平面大体上正交于所述第一平面。提供磁性隧道结(MTJ)，所述磁性隧道结(MTJ)具有耦合到所述金属连接的第一层，使得所述MTJ的所述第一层沿所述第二平面定向。

Description

存储器单元和形成存储器单元的磁性隧道结(MTJ)的方法
技术领域
本发明一般来说涉及存储器单元，且更具体来说涉及存储器单元的磁性隧道结堆叠。
背景技术
随机存取存储器(RAM)是现代数字结构的普遍存在的组件。RAM可是独立装置或者可被集成或嵌入在使用RAM的装置内，所述装置例如微处理器、微控制器、专用集成电路(ASIC)、芯片上系统(SoC)，和如所属领域的技术人员将明了的其它类似装置。RAM可为易失性的或非易失性的。无论何时移除电力，易失性RAM就丢失其所存储的信息。即使在从存储器移除电力时，非易失性RAM仍可维持其存储器内容。
与将数据作为电荷或电流存储的常规RAM技术相比，磁阻式随机存取存储器(MRAM)使用与互补金属氧化物半导体(CMOS)集成的磁性元件。大体来说，MRAM技术的属性包括非易失性以及不受限制的读取和写入持久性。MRAM提供高速、较低操作电压和高密度固态存储器的可能性。MRAM应用可包括用于汽车、移动电话、智能卡、抗辐射军事应用、数据库存储装置、射频识别装置(RFID)和现场可编程门阵列(FPGA)中的MRAM元件的存储器单元。这些可能的MRAM应用可包括独立存储器应用和嵌入式存储器应用两者。大体来说，位结构基于最小大小的有源晶体管，所述有源晶体管结合磁性隧道结(MTJ)元件或堆叠而充当隔离装置以便界定MRAM位。
如以上所阐述，MRAM具有使其成为通用存储器的候选的若干理想特征，例如高速、高密度(即，小的位单元大小)、低功率消耗和不随时间而降级。然而，MRAM具有可缩放性问题。具体来说，当位单元变得较小时，用于切换存储器状态的磁场增加。因此，电流密度和功率消耗增加以提供较高的磁场，从而限制MRAM的可缩放性。
自旋转移力矩(STT)写入技术是可通过对准浮动穿过隧穿磁阻(TMR)元件的电子的自旋方向来写入数据的技术。大体来说，数据写入是通过使用具有有同一自旋方向的电子的自旋极化电流来执行。自旋力矩转移RAM大体来说具有需要较低功率的优点，且可提供优于常规MARM的可缩放性。不同于常规MRAM，自旋转移力矩磁阻式随机存取存储器(STT-MRAM)使用当电子通过薄膜(自旋滤波器)时被自旋极化的电子。STT-MRAM也称为自旋转移力矩RAM(STT-RAM)、自旋力矩转移磁化切换RAM(Spin-RAM)和自旋动量转移(SMT-RAM)。
参看图1，说明STT-MRAM单元101的图。举例来说，STT-MRAM单元101包括MTJ 105、晶体管110、位线120、字线130、源极线140、读出放大器150、读取/写入电路160和位线参考170。所属领域的技术人员将明了，存储器单元101的操作和结构在此项技术中是已知的。举例来说，在M.Hosomi等人的“具有自旋转移力矩磁阻式磁化切换的新颖的非易失性存储器：Spin-RAM(A Novel Nonvolatile Memory with SpinTransfer Torque Magnetoresistive Magnetization Switching：Spin-RAM)”(IEDM会议论文集(2005))中提供额外细节，其全部内容以引用的方式并入本文中。
图2A、图2B和图2C是常规STT MRAM单元的横截面说明。形成常规STT MRAM单元的过程具有若干缺点。最初，需要三个额外掩模将底部电极、隧道结和顶部电极图案化。另外，难以控制常规STT MRAM单元的底部电极上的蚀刻终止。通常薄的底部电极因此有助于线路电阻，且可限制穿过所述单元的电流。因为MTJ 130是由非常薄的膜(约50-100nm)的多个层组成，所以难以实现有效的蚀刻工艺。因此，有必要在确切界面处终止蚀刻。因此，在常规工艺中，需要高分辨率的光刻工具以便在高反射性的薄金属膜上向下图案化到100nm以下。
另外，在将所述膜图案化以形成所述MTJ(其在所述实例中具有大约50x100nm的表面积)之后，通常在所述MRAM单元与某些钝化材料之间存在不良粘合。举例来说，在将MTJ图案化之后，有必要在顶部上沉积另一绝缘体并使绝缘体层钝化。如果未适当地处理所述表面，那么难以控制MTJ与电极之间的界面，因此这引起MTJ金属薄膜层与电介质(绝缘体)之间的不良粘合。因此，所述界面是一个弱点，因为所述钝化层在后续处理中被损耗。另外，通过常规光刻技术，不同膜需要不同的化学蚀刻和图案化。举例来说，可能存在一组化学蚀刻和图案化条件来移除一个层，而需要使用完全不同的化学蚀刻和工艺来移除待形成作为存储器单元的一部分的MTJ的不同层。
发明内容
本发明的示范性实施例针对一种存储器单元和一种用于形成存储器单元的磁性隧道结的方法。
因此，本发明的一实施例可包括存储器，所述存储器包含：处于第一平面内的衬底；在第二平面内延伸的第一金属连接，其中所述第二平面大体上正交于所述第一平面；以及第一磁性隧道结(MTJ)，其具有耦合到所述金属连接的第一层，使得所述MTJ的所述第一层沿所述第二平面定向。
另一实施例可包括在存储器单元中形成磁性隧道结(MTJ)的方法，所述方法包含：在第一平面内提供衬底；形成在第二平面内延伸的金属连接，其中所述第二平面大体上正交于所述第一平面；在氧化物层中蚀刻沟槽以暴露所述金属连接的至少第一部分，其中所述金属连接的所述第一部分沿所述第二平面定向；在所述沟槽中沉积所述MTJ的多个层，使得所述MTJ的所述多个层沿所述第二平面定向且使得所述MTJ的第一层耦合到所述金属连接的所述第一部分。
附图说明
呈现附图来辅助对本发明的实施例的描述，且仅出于说明而非限制所述实施例的目的来提供附图。
图1是常规自旋转移力矩磁阻式随机存取存储器(STT-MRAM)单元的框图。
图2A、图2B和图2C是常规STT MRAM单元的横截面说明。
图3A说明磁性隧道结(MTJ)和位单元的元件的横截面图。
图3B说明耦合到金属连接的MTJ的更详细视图。
图4说明位单元的示意图，其展示与图3A的元件的关系。
图5说明已部分制造的存储器单元的横截面图。
图6说明已部分制造的存储器单元的横截面图。
图7说明已部分制造的存储器单元的横截面图。
图8说明已部分制造的存储器单元的横截面图。
图9说明已部分制造的存储器单元的横截面图。
图10说明已制造的存储器单元的横截面图。
图11说明存储器单元的另一实施例的横截面图。
具体实施方式
在针对本发明特定实施例的以下描述和相关图式中揭示本发明的示范性方面。在不脱离本发明范围的情况下可设计出替代实施例。另外，将不详细描述或将省略本发明的众所周知的元件以免混淆本发明的相关细节。
词语“示范性”在本文中用以表示“充当一实例、例子或说明”。本文中被描述为“示范性”的任何实施例不一定均解释为比其它实施例优先或有利。同样，术语“本发明的实施例”并不要求本发明的所有实施例均包括所论述的特征、优点或操作模式。
本文中所使用的术语仅出于描述特定实施例的目的且并不希望限制本发明的实施例。如在本文中所使用，除非上下文另外清楚地指示，否则希望单数形式“一”和“所述”也包括复数形式。将进一步了解，术语“包含”和/或“包括”在用于本文中时指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或一个以上其它特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。
大体来说，实例实施例针对存储器单元结构和形成磁阻式随机存取存储器(MRAM)单元的磁性隧道结(MTJ)部分的过程，以便减小总的制造成本并改进装置可靠性。不同于常规自旋力矩转移(STT)MRAM单元，替代于常规工艺中所需要的三个掩模，仅需要使用一个或者两个光掩模。在一个实例中，MTJ的层沉积在被蚀刻到氧化物层中的沟槽中，以便与所述单元或装置的金属连接直接接触而形成所述MTJ的垂直结。不同于使用需要二维中的极端精度的光刻控制，可通过形成用于沉积MTJ的层的沟槽所需的蚀刻深度来控制形成MTJ的层的尺寸的一者。另外，可通过经沉积以形成MTJ的金属层的重量来控制形成MTJ的层的尺寸(例如，单元临界尺寸)。因此，如将在下文进一步详细地看到，可利用蚀刻工艺来形成腔或沟槽，且可利用在形成MTJ的层的过程中的物理沉积特征以便将所述MTJ耦合到所述金属连接。
现参看图3到图11来描述实例存储器单元和形成包括所述MTJ的存储器单元的过程。出于清楚和理解的目的，在形成所述MTJ的基本程序中描述实例过程。
参看图3A，展示存储器单元300的横截面图。存储器单元300包括形成于第一平面中的衬底301和在第二平面中延伸的金属连接320(例如，铜、钨等)。所述第二平面大体上正交于所述第一平面。存储器单元300进一步包括磁性隧道结(MTJ)365，所述磁性隧道结(MTJ)365具有耦合到金属连接320的第一层使得MTJ 365的所述第一层沿第二平面定向。如将从所说明的连接了解，流过MTJ 365的电流通过以380指示的界面。将关于图3B进一步论述关于MTJ 365的细节。
参看图3B，说明MTJ 365的垂直布置的更详细说明。MTJ 365包括多个层，例如固定或钉扎层362、隧道势垒层363和自由层364。这些层可由如下文将更详细论述的膜或其它方法形成。另外，将了解，如上文所论述，这些层的每一者可含有一个或一个以上材料层以便实现所述层的功能性。举例来说，可使用一个或一个以上材料层来形成钉扎层362，然而，为了方便起见，在本文中可将所述组合称作单个功能层。
如可从图3B的详细布置看出，MTJ的功能层(362-364)中的每一者在垂直平面(相对于所述衬底)内沿连接器320的侧壁定向。尽管MTJ 365的层(362-364)也水平延伸，但如电流路径380所突出显示，通过MTJ 365的电流大体上在电极375与连接器320之间。层362-364(特定来说为隧道势垒层363)的水平部分的额外厚度有助于引导通过垂直界面的电流，如电流路径380所突出显示。另外，MTJ层362-364的倾斜部分347也维持增加的层厚度，所述增加的层厚度抑制通过这些部分的泄漏并集中通过380的电流。将了解，所述倾斜构型有助于在层的倾斜部分347中建立增加的层厚度。
返回参看图3A，MTJ 365通过导体370和电极375耦合到位线(未图示)。金属连接320和导体325将MTJ 365耦合到晶体管305。晶体管305经由连接器310和315耦合到字线连接308和源极线连接。关于图4中的示意图来说明存储器单元300的配置。
图4说明存储器单元300和与关于图3A和图3B所描绘的元件的关系的示意图。为了促进对此关系的理解，已维持针对相同元件的参考标号。应注意，为了方便说明，在示意图中未维持所述元件(例如，MTJ 365、晶体管305等)中的若干者的物理定向。位线经由元件370和375耦合到MTJ 365。MTJ 365经由元件320和325耦合到接入/字线晶体管305。字线经由元件308耦合到晶体管305且源极线经由元件315和310耦合到晶体管305。未详述(但(例如)在图1中说明了)存储器阵列(例如，读出放大器等)的剩余功能方面，且所述剩余功能方面在此项技术中为已知的。
参看图5到图11，现将描述根据本发明实施例的用于制造存储器单元300中的磁性隧道结(MTJ)365的示范性方法。在图5到图11中，已维持针对相关元件的参考标号。同样，为了避免冗余，将不在每个图的描述中论述所有元件。
如在图5中所说明，本发明的一实施例可包括两个具有共享源极线连接310的存储器单元。第二单元的额外元件(例如，字线连接309、导电元件326和321)起到类似作用且因此将不详细论述。如上文所论述，衬底301可形成于第一平面内，且金属连接320可经形成以在第二平面内延伸，所述第二平面大体上正交(例如，垂直)于所述第一平面。将金属连接320包封在不导电层350(例如，氧化物层)中。如此项技术中已知，可由具有良好导电特性的合适金属材料(例如，铜、钨、铝等)制成金属连接320和其它导电元件。
参看图6和图7，一旦已提供部分单元结构300，就可在氧化物层350中蚀刻沟槽340以便暴露金属连接320的至少第一部分，其中金属连接320的所述第一部分沿第二平面定向。
如在图6中所说明，可在所述单元的顶部表面上提供具有开口331的图案的光致抗蚀剂层330。可定位开口331使得其覆盖金属连接320的一部分332以便确保将暴露金属连接320的第一部分。如图7中所展示，可接着使用化学蚀刻剂在氧化物层350的由开口331的图案暴露的部分中蚀刻沟槽或腔340。在此第一蚀刻步骤期间，可以众多方式来控制金属连接320的图案和/或被暴露部分。举例来说，可控制工艺变量，例如涂覆蚀刻剂的时间和/或蚀刻剂的化学性质。另外，可使用不同图案在氧化物层350的包封金属连接320的部分中蚀刻沟槽340。
再次参看图6和图7，可将氧化物层350蚀刻到所要深度以便暴露沿第二平面定向的金属连接320的至少第一部分322。另外，可形成沟槽或腔340使得沟槽340的一侧倾斜，如通过部分345证明。可按照如此项技术中已知的蚀刻剂工艺变量中的任何一者或一者以上来控制氧化物层350的此倾斜部分345或“倾斜构型”。在其它实施例中，可操纵参数以实现与已形成的腔340相比较薄的金属连接320，或金属连接320与其中沉积MTJ的层的已形成的沟槽340相比较厚或较宽的图案。另外，如上文关于图3B所论述，倾斜部分345促进维持与垂直部分322相比MTJ的倾斜部分345中的较厚层。
接下来，如图8中所展示，可将MTJ 365的薄膜层360(例如，362-364)沉积在沟槽340中，使得MTJ 365的第一层(例如，362)的一部分沿第二平面定向且使得MTJ 365的所述第一层耦合到金属连接320的第一部分322。可将用以形成MTJ 365的薄膜层360沉积于所述单元的顶部上和沟槽340内。这些薄膜层360可体现为薄的铁磁膜，包括(例如)钉扎层362(例如，Ta/PtMn/CoFe/Ru/CoFeB)、隧道势垒层363(例如，AlOx或MgO)和自由层364(例如，CoFeB/Ta)。MTJ 365的一个或一个以上层可沿金属连接320的第一部分(即，金属连接320的已暴露的侧壁322)比沿沟槽340的平行于衬底301或相对于衬底301而倾斜的部分薄。在沉积用以形成MTJ 365的薄膜层360中的每一者之后，在薄膜层360之上形成金属层375。
参看图9，可通过抛光(例如，化学机械抛光(CMP))、蚀刻(例如，等离子蚀刻)或其它已知技术来移除MTJ 365的附加薄膜层360和金属层375。如图9中所展示，抛光或蚀刻薄膜层360和金属层375以使其大体上对应于金属连接320的上表面。金属连接320的上表面可平行于衬底301的平面。通过移除覆盖顶部表面的薄膜层360和金属层375，剩余层形成MTJ 365和电极375且填充沟槽340。
参看图10，可由电极375上的导电元件(例如，通孔)形成位线连接370以将电极375(且因此将MTJ 365)电耦合到位线(未图示)。可将导电元件370嵌入在不导电层中，所述不导电层也可覆盖在电连接器320的顶部上。
参看图11，现将描述根据本发明另一实施例的存储器阵列中的磁性隧道结(MTJ)的示范性布置。如图11中所展示，可将一对位单元300和400形成为彼此的镜像。举例来说，可在氧化物层中蚀刻沟槽以暴露处于第二平面内的多个金属连接中的每一者的邻近第一部分。可将MTJ层沉积在形成于邻近对的金属连接之间的区域中的沟槽中。将了解，根据图11的形成单元300和400的过程类似于图5到图10中所说明的过程，且因此，在本文中不提供详细解释。另外，将了解，可将用于所述两个位单元的过程应用于个别位单元(例如在图3A中所说明)或可每次将其应用于两个以上位单元。因此，本发明的实施例并不限于本文中所提供的已说明的实例。
可视存储器单元300的所要应用来调整MTJ 365的结区域的总尺寸(例如，宽度和/或长度)。换句话说，可视特定存储器单元300的特性来形成所要图案。在任一情况下，MTJ 365和(因此)存储器单元300的尺寸可为沟槽340的深度以及薄膜层360的厚度的函数，所述沟槽340被蚀刻到存储器单元300的氧化物层350中以便形成MTJ 365，而所述薄膜层360将在上文所描述的沉积工艺期间被应用于形成MTJ 365。
如上文所阐述，部分地归因于此过程的物理沉积性质，MTJ 365中的隧道势垒厚度可在金属连接320的已暴露的第一部分322附近最薄(例如，如图7中所展示)且在沟槽340中的其它处较厚。因此，隧道电流可通过MTJ 365的邻近于322的垂直部分主要地在金属连接320(例如，铜或钨)与电极375之间通过。
因此，且不同于常规处理技术，如在图3到图10中示范性地展示，可仅使用一个或两个光掩模来形成STT MRAM单元300结构。在先前实例中，使用第一蚀刻工艺形成沟槽或腔340，且接着在沉积MTJ 365的薄膜层360和金属层375之后，执行第二蚀刻工艺或替代地执行抛光步骤以形成MTJ 365和电极375。另外，MTJ 365在垂直定向(即，在正交于衬底的第二平面内定向)上形成，且其大小可通过光掩模的孔尺寸、沟槽340的蚀刻深度和/或薄膜层360的重量来控制，而非通过使用更多或严格容限的光刻控制来控制。本文中所使用的制造过程可与镶嵌工艺(单个或两个)兼容以减小制造成本。所述垂直定向可提供位线140(如图1中所展示)与STT MRAM单元300之间的改进的电导，且可提供MTJ 365与金属连接320之间的改进的或较好的粘合，从而提供金属—金属接触来替代如常规STT MRAM单元结构中的绝缘—金属接触。
虽然以上揭示内容展示了本发明的说明性实施例，但应注意，在不脱离由所附权利要求书限定的本发明实施例的范围的情况下，可在其中进行各种改变和修改。举例来说，根据本文中所描述的本发明实施例的方法的功能、步骤和/或动作不需要以任何特定次序来执行。另外，尽管可以单数形式来描述或主张本发明的元件，但仍预期复数形式，除非明确地陈述限于单数形式。

Claims (22)

1.一种存储器，其包含：
处于第一平面内的衬底；
在第二平面内延伸的第一金属连接，其中所述第二平面正交于所述第一平面；
第一磁性隧道结MTJ，其具有第一层、第二层和自由层，其中所述第一层耦合到所述第一金属连接，使得所述第一磁性隧道结MTJ的所述第一层沿所述第二平面定向，且所述第二层和自由层也沿所述第二平面定向；以及
第一金属通孔，其在从所述第一金属连接偏移的所述第二平面内延伸，并且耦合到所述第一磁性隧道结MTJ的所述自由层，并且经配置以引导电流沿所述第一平面的方向流动，所述沿所述第一平面的方向通过所述第一磁性隧道结MTJ的所述第一层、第二层和自由层在所述第一金属连接和所述第一金属通孔之间。
2.根据权利要求1所述的存储器，其中晶体管形成于所述衬底上。
3.根据权利要求2所述的存储器，其中所述第一金属连接耦合到所述晶体管。
4.根据权利要求3所述的存储器，其进一步包含：
源极线连接和字线连接，其中每一者耦合到所述晶体管。
5.根据权利要求4所述的存储器，其进一步包含：
耦合到所述第一磁性隧道结MTJ的所述第一金属通孔的位线连接。
6.根据权利要求5所述的存储器，其中电流经配置以通过处于所述第二平面内的所述第一磁性隧道结MTJ的所述层在所述位线连接与所述金属连接之间流动。
7.根据权利要求1所述的存储器，其中所述第一层是钉扎层，所述第二层是一个隧道势垒层。
8.根据权利要求7所述的存储器，其进一步包含：
形成于绝缘体中的沟槽，其中所述第一磁性隧道结MTJ的所述钉扎层、隧道势垒层和自由层形成于所述沟槽中，
其中所述沟槽具有平行于所述第一平面的底部部分和相对于所述第二平面倾斜的倾斜部分，且
其中至少所述隧道势垒层在所述底部部分和倾斜部分中比沿所述第二平面定向的部分厚。
9.根据权利要求1所述的存储器，其进一步包含：
在所述第二平面内延伸的第二金属连接；以及
第二磁性隧道结MTJ，其具有耦合到所述第二金属连接的第一层，使得所述第二磁性隧道结MTJ的所述第一层沿所述第二平面定向。
10.根据权利要求9所述的存储器，其中一个源极线对于每一对所述磁性隧道结MTJ来说是共享的。
11.根据权利要求10所述的存储器，其进一步包含：
用于所述第一磁性隧道结MTJ的第一字线；以及
用于所述第二磁性隧道结MTJ的第二字线。
12.根据权利要求11所述的存储器，其中所述第一字线位于所述第一金属连接与源极线连接之间，且其中所述第二字线位于所述第二金属连接与所述源极线连接之间。
13.根据权利要求9所述的存储器，其中所述第一磁性隧道结MTJ位于所述第一金属连接的第一侧上，且其中所述第二磁性隧道结MTJ位于所述第二金属连接的邻近于所述第一金属连接的所述第一侧的一侧上。
14.根据权利要求1所述的存储器，其中所述存储器是自旋转移力矩磁阻式随机存取存储器STT-MRAM。
15.一种存储器，其包含：
处于第一平面的衬底；
用于导电的第一装置，其在垂直平面内垂直延伸，其中所述垂直平面正交于所述第一平面；
第一存储装置，其具有第一层、第二层和自由层，所述第一层被放置在所述用于导电的第一装置的垂直表面的垂直界面处，其中所述第一存储装置是一个磁性隧道结MTJ；以及
用于导电的第二装置，其在从所述用于导电的第一装置偏移的所述垂直平面内垂直延伸，且耦合到被放置在所述垂直平面的所述第一存储装置的所述自由层，以及
其中所述第一层、第二层及自由层和所述用于导电的第一及第二装置经配置以引导电流沿所述第一平面以通过所述第一存储装置的所述第一层、第二层和自由层流动。
16.根据权利要求15所述的存储器，其中晶体管形成于所述衬底上。
17.根据权利要求16所述的存储器，其进一步包含：
源极线连接和字线连接，其中每一者耦合到所述晶体管，所述用于导电的第一装置耦合到所述用于控制电流的装置。
18.根据权利要求15所述的存储器，其中所述第一层是钉扎层，所述第二层是隧道势垒层。
19.根据权利要求18所述的存储器，其进一步包含：
形成于绝缘体中的沟槽，其中所述第一存储装置的所述钉扎层、隧道势垒层和自由层形成于所述沟槽中，
其中所述沟槽具有平行于所述第一平面的底部部分和相对于所述第一平面倾斜的倾斜部分，
其中至少所述隧道势垒层在所述底部部分和倾斜部分中比垂直放置在所述垂直平面内的部分厚。
20.根据权利要求15所述的存储器，其进一步包含：
在所述垂直平面里延伸的用于导电的第三装置；以及
第二存储装置，其具有耦合到所述用于导电的第三装置的第一层，使得所述第二存储装置的所述第一层被放置在所述用于导电的第三装置的垂直界面处。
21.根据权利要求20所述的存储器，其进一步包含：
用于所述第一存储装置的第一字线；以及
用于所述第二存储装置的第二字线，其中每一对所述存储装置共享一个源极线。
22.根据权利要求15所述的存储器，其中所述存储器是自旋转移力矩磁阻式随机存取存储器STT-MRAM。
CN2009801018565A 2008-01-08 2009-01-08 存储器单元和形成存储器单元的磁性隧道结(mtj)的方法 Active CN101911326B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/970,557 2008-01-08
US11/970,557 US7919794B2 (en) 2008-01-08 2008-01-08 Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell
PCT/US2009/030451 WO2009089360A1 (en) 2008-01-08 2009-01-08 Memory cell and method of forming a magnetic tunnel junction (mtj) of a memory cell

Publications (2)

Publication Number Publication Date
CN101911326A CN101911326A (zh) 2010-12-08
CN101911326B true CN101911326B (zh) 2013-04-10

Family

ID=40580629

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801018565A Active CN101911326B (zh) 2008-01-08 2009-01-08 存储器单元和形成存储器单元的磁性隧道结(mtj)的方法

Country Status (10)

Country Link
US (1) US7919794B2 (zh)
EP (1) EP2240969B1 (zh)
JP (2) JP5642557B2 (zh)
KR (1) KR101148395B1 (zh)
CN (1) CN101911326B (zh)
BR (1) BRPI0907208B1 (zh)
CA (1) CA2711305C (zh)
ES (1) ES2395697T3 (zh)
RU (1) RU2469441C2 (zh)
WO (1) WO2009089360A1 (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8634231B2 (en) 2009-08-24 2014-01-21 Qualcomm Incorporated Magnetic tunnel junction structure
US8107285B2 (en) * 2010-01-08 2012-01-31 International Business Machines Corporation Read direction for spin-torque based memory device
US9385308B2 (en) * 2010-03-26 2016-07-05 Qualcomm Incorporated Perpendicular magnetic tunnel junction structure
JP6043478B2 (ja) * 2010-12-07 2016-12-14 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気異方性物質の自由磁性層を含むストレージノード、これを含む磁気メモリ素子及びその製造方法
US9082956B2 (en) 2011-04-04 2015-07-14 Micron Technology, Inc. Confined cell structures and methods of forming confined cell structures
US9082695B2 (en) 2011-06-06 2015-07-14 Avalanche Technology, Inc. Vialess memory structure and method of manufacturing same
US8928100B2 (en) 2011-06-24 2015-01-06 International Business Machines Corporation Spin transfer torque cell for magnetic random access memory
US8709956B2 (en) 2011-08-01 2014-04-29 Avalanche Technology Inc. MRAM with sidewall protection and method of fabrication
US8796795B2 (en) 2011-08-01 2014-08-05 Avalanche Technology Inc. MRAM with sidewall protection and method of fabrication
US8536063B2 (en) 2011-08-30 2013-09-17 Avalanche Technology Inc. MRAM etching processes
TWI483248B (zh) * 2011-09-08 2015-05-01 Inotera Memories Inc 自旋轉移力矩隨機存取記憶體
CN103066199B (zh) * 2011-10-19 2016-03-30 中芯国际集成电路制造(北京)有限公司 一种新型的磁隧穿结器件及其制造方法
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US8574928B2 (en) 2012-04-10 2013-11-05 Avalanche Technology Inc. MRAM fabrication method with sidewall cleaning
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8883520B2 (en) 2012-06-22 2014-11-11 Avalanche Technology, Inc. Redeposition control in MRAM fabrication process
US9373775B2 (en) 2012-09-13 2016-06-21 Micron Technology, Inc. Methods of forming magnetic memory cells
US8767448B2 (en) * 2012-11-05 2014-07-01 International Business Machines Corporation Magnetoresistive random access memory
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
KR102257931B1 (ko) 2013-03-15 2021-05-28 인텔 코포레이션 내장된 자기 터널 접합을 포함하는 로직 칩
US9240546B2 (en) * 2013-03-26 2016-01-19 Infineon Technologies Ag Magnetoresistive devices and methods for manufacturing magnetoresistive devices
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US9853208B2 (en) 2014-12-30 2017-12-26 International Business Machines Corporation In-situ annealing to improve the tunneling magneto-resistance of magnetic tunnel junctions
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US9324937B1 (en) 2015-03-24 2016-04-26 International Business Machines Corporation Thermally assisted MRAM including magnetic tunnel junction and vacuum cavity
KR102485297B1 (ko) 2015-12-11 2023-01-05 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
US9972771B2 (en) * 2016-03-24 2018-05-15 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM devices and methods of forming the same
CN106229004B (zh) * 2016-07-11 2018-08-28 北京航空航天大学 一种光写入的非易失性磁存储器
KR102631843B1 (ko) 2016-12-27 2024-02-01 인텔 코포레이션 다수의 유형의 임베디드 비휘발성 메모리 디바이스들을 갖는 모놀리식 집적회로
CN111742366B (zh) * 2018-06-14 2022-08-26 华为技术有限公司 存储器
CN109521996B (zh) * 2018-11-16 2021-08-24 武汉华芯纳磁科技有限公司 基于电子自旋的多态真随机数发生器
US11195993B2 (en) * 2019-09-16 2021-12-07 International Business Machines Corporation Encapsulation topography-assisted self-aligned MRAM top contact
US20220359611A1 (en) * 2021-05-06 2022-11-10 Qualcomm Incorporated One transistor one magnetic tunnel junction multiple bit magnetoresistive random access memory cell

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1522285A1 (ru) * 1986-09-22 1989-11-15 Ташкентский институт инженеров ирригации и механизации сельского хозяйства Элемент пам ти
JP3854767B2 (ja) * 1999-12-13 2006-12-06 ローム株式会社 強磁性トンネル接合素子を用いた装置、およびその製造方法
FR2817999B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
JP4488645B2 (ja) * 2001-04-20 2010-06-23 株式会社東芝 磁気記憶装置
JP2003133529A (ja) * 2001-10-24 2003-05-09 Sony Corp 情報記憶装置およびその製造方法
JP2003174149A (ja) 2001-12-07 2003-06-20 Mitsubishi Electric Corp 磁気抵抗記憶素子および磁気ランダムアクセスメモリ装置
US6667525B2 (en) * 2002-03-04 2003-12-23 Samsung Electronics Co., Ltd. Semiconductor device having hetero grain stack gate
JP3884312B2 (ja) * 2002-03-28 2007-02-21 株式会社東芝 磁気記憶装置
US6621730B1 (en) * 2002-08-27 2003-09-16 Motorola, Inc. Magnetic random access memory having a vertical write line
JP3884399B2 (ja) * 2003-05-21 2007-02-21 株式会社東芝 磁気記憶装置
JP2006148039A (ja) * 2004-03-03 2006-06-08 Toshiba Corp 磁気抵抗効果素子および磁気メモリ
KR100604913B1 (ko) * 2004-10-28 2006-07-28 삼성전자주식회사 멀티 비트 셀 어레이 구조를 가지는 마그네틱 램
US7105903B2 (en) * 2004-11-18 2006-09-12 Freescale Semiconductor, Inc. Methods and structures for electrical communication with an overlying electrode for a semiconductor element
JP2007157823A (ja) * 2005-12-01 2007-06-21 Renesas Technology Corp 磁気記憶装置
US20070246787A1 (en) * 2006-03-29 2007-10-25 Lien-Chang Wang On-plug magnetic tunnel junction devices based on spin torque transfer switching
JP2007266498A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 磁気記録素子及び磁気メモリ
CN100550456C (zh) * 2006-05-26 2009-10-14 中国科学院物理研究所 一种具有量子效应的MgO双势垒磁性隧道结及其用途

Also Published As

Publication number Publication date
RU2010133158A (ru) 2012-02-20
BRPI0907208B1 (pt) 2019-05-07
CN101911326A (zh) 2010-12-08
US20090174015A1 (en) 2009-07-09
KR20100096283A (ko) 2010-09-01
KR101148395B1 (ko) 2012-05-21
ES2395697T3 (es) 2013-02-14
JP5642557B2 (ja) 2014-12-17
JP2015029119A (ja) 2015-02-12
JP2011509532A (ja) 2011-03-24
EP2240969A1 (en) 2010-10-20
CA2711305A1 (en) 2009-07-16
ES2395697T8 (es) 2014-11-17
CA2711305C (en) 2015-02-10
US7919794B2 (en) 2011-04-05
BRPI0907208A2 (pt) 2015-07-14
EP2240969B1 (en) 2012-10-17
WO2009089360A1 (en) 2009-07-16
RU2469441C2 (ru) 2012-12-10

Similar Documents

Publication Publication Date Title
CN101911326B (zh) 存储器单元和形成存储器单元的磁性隧道结(mtj)的方法
CN108665921B (zh) 半导体器件
US9660183B2 (en) Integration of spintronic devices with memory device
US9589616B2 (en) Energy efficient three-terminal voltage controlled memory cell
KR101153499B1 (ko) Ｓｔｔ ｍｒａｍ 자기 터널 접합부 아키텍쳐 및 통합
KR101200008B1 (ko) ２개의 마스크들을 사용하여 자기 터널 접합 엘리먼트를 제조하기 위한 방법
KR101036722B1 (ko) 마그네토레지스티브 ｒａｍ 장치 및 제조 방법
US9312476B2 (en) Magnetic memory
JP4583997B2 (ja) 磁気メモリセルアレイおよびその製造方法
KR101159240B1 (ko) 반도체 소자 및 그 제조 방법
KR102634750B1 (ko) 자기 기억 소자
EP2255361B1 (en) Magnetically de-coupling magnetic memory cells and bit/word lines for reducing bit selection errors
US11915734B2 (en) Spin-orbit-torque magnetoresistive random-access memory with integrated diode
JP2024518876A (ja) 低抵抗率スピンホール効果（ｓｈｅ）書き込みラインを有するスピン軌道トルク（ｓｏｔ）磁気抵抗ランダムアクセスメモリ（ｍｒａｍ）
US7087438B2 (en) Encapsulation of conductive lines of semiconductor devices
KR20030058626A (ko) 엠램(ｍｒａｍ) 셀의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant