KR20030058626A - 엠램(ｍｒａｍ) 셀의 제조 방법 - Google Patents
엠램(ｍｒａｍ) 셀의 제조 방법 Download PDFInfo
- Publication number
- KR20030058626A KR20030058626A KR1020010089150A KR20010089150A KR20030058626A KR 20030058626 A KR20030058626 A KR 20030058626A KR 1020010089150 A KR1020010089150 A KR 1020010089150A KR 20010089150 A KR20010089150 A KR 20010089150A KR 20030058626 A KR20030058626 A KR 20030058626A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- mtj
- interlayer insulating
- tunnel barrier
- contact hole
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 230000005291 magnetic effect Effects 0.000 title abstract description 7
- 238000004519 manufacturing process Methods 0.000 title description 7
- 239000010410 layer Substances 0.000 claims abstract description 121
- 239000011229 interlayer Substances 0.000 claims abstract description 39
- 230000005294 ferromagnetic effect Effects 0.000 claims abstract description 28
- 230000004888 barrier function Effects 0.000 claims abstract description 17
- 238000000206 photolithography Methods 0.000 claims abstract description 5
- 239000003302 ferromagnetic material Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 6
- 230000005415 magnetization Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 238000005498 polishing Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000005290 antiferromagnetic effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
본 발명은 MRAM(Magnetic Random Access Memory) 셀(Cell)의 제조 방법에 관한 것으로, 특히 시드(Seed)층을 형성하지 않고 균일한 층간 절연막 상에 상기 시드층 역할의 MTJ(Magnetic Tunnel Junction)의 고정 강자성체를 형성하고 상기 터널 베리어(Tunnel barrier)층/자유 강자성층의 적층 구조의 MTJ 패턴(Pattern)을 형성하므로, 상기 균일한 층간 절연막 상에 고정 강자성체를 형성하기 때문에 상기 고정 강자성체의 표면 거칠기의 감소로 상기 MTJ의 자기저항비 및 스위칭 특성을 향상시켜 센싱 마진(Sensing margin)을 증가시키므로 소자의 수율 및 신뢰성을 향상시키는 특징이 있다.
Description
본 발명은 MRAM(Magnetic Random Access Memory) 셀(Cell)의 제조 방법에 관한 것으로, 특히 시드(Seed)층을 형성하지 않고 균일한 층간 절연막 상에 상기 시드층 역할의 MTJ(Magnetic Tunnel Junction)의 고정 강자성체를 형성하고 상기 터널 베리어(Tunnel barrier)층/자유 강자성층의 적층 구조의 MTJ 패턴(Pattern)을 형성하여 소자의 수율 및 신뢰성을 향상시키는 MRAM 셀의 제조 방법에 관한 것이다.
대부분의 반도체 메모리 제조 업체들은 차세대 기억소자의 하나로 강자성체 물질을 이용하는 MRAM을 개발하고 있다.
상기 MRAM은 강자성 박막을 다층으로 형성하여 각 박막의 자화방향에 따른 전류 변화를 감지함으로써 정보를 읽고 쓸 수 있는 기억소자로서, 자성 박막 고유의 특성에 의해 고속, 저전력 및 고집적화를 가능하게 할뿐만 아니라, 플레쉬 메모리와 같이 비휘발성 메모리 동작이 가능한 소자이다.
그리고 상기 MRAM은 비휘발성 메모리로써 자성체인 MTJ의 특성에 따라 센싱(Sensing) 특성이 달라지므로 MTJ 특성 확보가 필요하다.
도 1은 MRAM 셀을 도시한 단면도이다.
도 1을 참조하면, 반도체 기판(31) 상부에 형성된 게이트 전극, 즉 제 1 워드 라인(Word line)(33), 상기 제 1 워드 라인(33)의 양측 반도체 기판(31) 표면내에 형성되는 소오스/드레인 접합영역(35a,35b), 상기 반도체 기판(31) 상에 형성되어 소오스/드레인 접합영역(35a,35b)에 접속되는 기준전압선(37a)과 제 1 도전층(37b), 상기 제 1 도전층(37b)을 노출시키는 제 1 콘택홀을 구비하며 전면에 형성되는 제 1 층간 절연막(39), 상기 제 1 콘택홀의 매립층인 제 1 콘택 플러그(41)가 형성된다. 이때, 상기 제 1 워드 라인(33)은 상기 반도체 기판(31)과의 계면에 게이트 산화막(32)이 구비되고, 상기 기준전압선(37a)은 상기 제 1 도전층(37b) 형성 공정 시 형성된다.
그리고, 상기 제 1 층간 절연막(39) 상에 형성되어 상기 제 1 콘택 플러그(41)에 접속되는 하부 리드층(43), 상기 하부 리드층(43)의 양측 제 1 층간 절연막(39) 상에 형성되는 제 2 층간 절연막(45), 상기 기준전압선(37a)의 상측 제 2 층간 절연막(45) 상에 형성되는 라이트(Write) 라인인 제 2 워드 라인(47), 상기 하부 리드층(43)을 노출시키는 제 2 콘택홀을 구비하며 전면에 형성되는 제 3 층간 절연막(48), 상기 제 2 콘택홀의 매립층인 제 2 콘택 플러그(49)가 형성된다.
이어, 상기 제 3 층간 절연막(48) 상에 형성되어 상기 제 2 콘택 플러그(49)에 접속되는 시드층(51), 상기 시드층(51)의 양측 제 3 층간 절연막(48) 상에 형성되는 제 4 층간 절연막(53), 상기 제 2 워드 라인(47)의 상측 시드층(51) 상에 반강자성층(도시안됨), 고정 강자성층(55), 터널 베리어층(57) 및 자유 강자성층(59)을 적층하여 MTJ 셀(100)이 형성된다. 이때, 상기 시드층(51)은 상기 제 2 콘택 플러그(49) 상측으로부터 상기 제 2 워드 라인(47) 상측에 중첩되도록 형성되고, 상기 MTJ 셀(100)은 상기 제 2 워드 라인(47) 만큼의 패턴 크기로 중첩하여 형성된다. 그리고 상기 반강자성층은 고정층의 자화 방향이 변하지 않도록 하는 역할을 하며, 이에 따른 상기 고정 강자성층(55)은 자화 방향이 한 방향으로 고정되어 있는 것이고, 상기 자유 강자성층(59)은 발생된 자장에 의해 자화 방향이 바뀌어 지며, 상기 자유 강자성층(59)의 자화 방향에 따라 "0" 또는 "1" 의 정보를 기억할 수 있다.
그리고, 상기 MTJ 셀(100)의 양측 전면에 형성되는 제 5 층간 절연막(60), 상기 제 5 층간 절연막(60) 상에 형성되어 상기 자유 강자성층(59)에 접속되는 상부 리드층, 즉 비트라인(61)으로 MRAM 셀이 구성된다.
도 2a 내지 도 2d는 종래의 MRAM 셀의 MTJ 형성 방법을 도시한 단면도이다.
도 2a를 참조하면, 하부 리드층(12)을 포함한 하부구조물(11) 상에 제 1 층간 절연막(13)과 감광막(도시하지 않음)을 순차적으로 형성한다.
그리고, 상기 감광막을 상기 하부 리드층(12) 상측에만 제거되도록 선택적으로 노광 및 현상하여 상기 감광막 패턴을 형성한다.
이어, 상기 감광막 패턴을 마스크로 상기 제 1 층간 절연막(13)을 식각하여 상기 하부 리드층(12)을 노출시키는 콘택홀(부호화 하지 않음)을 형성하고, 상기 감광막 패턴을 제거한다.
그리고, 상기 콘택홀을 포함한 제 1 층간 절연막(13) 상에 제 1 금속층을 형성한 후, 상기 제 1 층간 절연막(13)을 식각 방지막으로 하는 화학적 기계 연마 방법에 의해 상기 제 1 금속층을 연마하여 상기 콘택홀의 매립층인 콘택 플러그(15)를 형성한다.
그 후, 상기 콘택 플러그(15)를 포함한 제 1 층간 절연막(13) 상에 시드층(17)을 형성한 후, 화학적 기계 연마 방법에 의해 평탄 식각한다.
도 2b를 참조하면, 상기 평탄화된 시드층(17) 상에 고정 강자성층(19), 터널 베리어층(21) 및 자유 강자성층(23)을 순차적으로 형성한다.
도 2c를 참조하면, 상기 MTJ 셀용 마스크를 사용한 사진식각 공정에 의해 상기 자유 강자성층(23), 터널 베리어층(21) 및 고정 강자성층(19)을 식각하여 MTJ 셀을 형성한다.
그러나, 종래의 MRAM 셀의 제조 방법은 시드층 상에 MTJ 셀을 형성하므로 그레인 바운더리(Grain boundary)에 의한 상기 시드층의 불균일성에 의해 상기 MTJ 하지층인 고정 강자성체의 표면 거칠기가 증가하므로 센싱 마진(Sensing margin)이 저하되는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 시드층을 형성하지 않고 균일한 층간 절연막 상에 상기 시드층 역할의 MTJ의 고정 강자성체를 형성하고 상기 터널 베리어층/자유 강자성층의 적층 구조의 MTJ 패턴을 형성하므로, 상기 균일한 층간 절연막 상에 고정 강자성체를 형성하기 때문에 상기 고정 강자성체의 표면 거칠기의 감소로 상기 MTJ의 자기저항비 및 스위칭 특성을 향상시키는 MRAM 셀의 제조 방법을 제공하는데 그 목적이 있다.
도 1은 MRAM 셀을 도시한 단면도.
도 2a 내지 도 2d는 종래의 MRAM 셀의 MTJ 형성 방법을 도시한 단면도.
도 3a 내지 도 3d는 본 발명의 실시 예에 따른 MRAM 셀의 MTJ 형성 방법을 도시한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
31 : 반도체 기판32 : 게이트 산화막
33 : 제 1 워드 라인35a,35b : 소오스/드레인 접합영역
37a : 기준전압선37b : 제 1 도전층
39 : 제 1 층간 절연막41 : 제 1 콘택 플러그
12, 43, 82 : 하부 리드층45 : 제 2 층간 절연막
47 : 제 2 워드 라인49 : 제 2 콘택 플러그
17, 51 : 시드층53 : 제 4 층간 절연막
19, 55, 87 : 고정 강자성층21, 57, 89 : 터널 베리어층
23, 59, 41 : 자유 강자성층60 : 제 5 층간 절연막
61 : 비트라인100 : MTJ 셀
이상의 목적을 달성하기 위한 본 발명은 하부 리드층을 포함한 하부구조물을마련하는 단계, 상기 하부 구조물 상에 상기 하부 리드층을 노출시키는 콘택홀을 구비한 층간 절연막을 형성하는 단계, 상기 콘택홀의 매립층인 플러그를 형성하는 단계, 상기 플러그를 포함한 층간 절연막 상에 시드층 역할의 고정 강자성체, 터널 베리어층 및 자유 강자성층을 순차적으로 형성하는 단계 및 MTJ 셀용 마스크를 사용한 사진식각 공정에 의해 상기 자유 강자성층과 터널 베리어층을 식각하여 MTJ 패턴을 형성하는 단계를 포함하는 MRAM 셀의 제조 방법을 제공하는 것을 특징으로 한다.
본 발명의 원리는 시드층을 형성하지 않고 균일한 층간 절연막 상에 상기 시드층 역할의 MTJ의 고정 강자성체를 형성하고 상기 터널 베리어층/자유 강자성층의 적층 구조의 MTJ 패턴을 형성하므로, 상기 균일한 층간 절연막 상에 고정 강자성체를 형성하기 때문에 상기 고정 강자성체의 표면 거칠기의 감소로 상기 MTJ의 자기저항비 및 스위칭 특성을 향상시켜 센싱 마진을 증가시키는 발명이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 3a 내지 도 3d는 본 발명의 실시 예에 따른 MRAM 셀의 MTJ 형성 방법을 도시한 단면도이다.
도 3a를 참조하면, 하부 리드층(82)을 포함한 하부구조물(81) 상에 제 1 층간 절연막(83)과 감광막(도시하지 않음)을 순차적으로 형성한다.
그리고, 상기 감광막을 상기 하부 리드층(82) 상측에만 제거되도록 선택적으로 노광 및 현상하여 상기 감광막 패턴을 형성한다.
이어, 상기 감광막 패턴을 마스크로 상기 제 1 층간 절연막(83)을 식각하여상기 하부 리드층(82)을 노출시키는 콘택홀(부호화 하지 않음)을 형성하고, 상기 감광막 패턴을 제거한다.
그 후, 상기 콘택홀을 포함한 제 1 층간 절연막(83) 상에 금속층(85a)을 형성한다.
도 3b를 참조하면, 상기 제 1 층간 절연막(83)을 식각 방지막으로 하는 화학적 기계 연마 방법에 의해 상기 금속층(85a)을 연마하여 상기 콘택홀의 매립층인 콘택 플러그(85)를 형성한다.
도 3c를 참조하면, 상기 콘택 플러그(85)를 포함한 제 1 층간 절연막(83) 상에 고정 강자성층(87), 터널 베리어층(89) 및 자유 강자성층(91)을 순차적으로 형성한다.
도 3d를 참조하면, 상기 MTJ 셀용 마스크를 사용한 사진식각 공정에 의해 상기 자유 강자성층(91)과 터널 베리어층(89)을 식각하여 MTJ 셀을 형성한다.
본 발명의 MRAM 셀의 제조 방법은 시드층을 형성하지 않고 균일한 층간 절연막 상에 상기 시드층 역할의 MTJ의 고정 강자성체를 형성하고 상기 터널 베리어층/자유 강자성층의 적층 구조의 MTJ 패턴을 형성하므로, 상기 균일한 층간 절연막 상에 고정 강자성체를 형성하기 때문에 상기 고정 강자성체의 표면 거칠기의 감소로 상기 MTJ의 자기저항비 및 스위칭 특성을 향상시켜 센싱 마진을 증가시키므로 소자의 수율 및 신뢰성을 향상시키는 효과가 있다.
Claims (1)
- 하부 리드층을 포함한 하부구조물을 마련하는 단계;상기 하부 구조물 상에 상기 하부 리드층을 노출시키는 콘택홀을 구비한 층간 절연막을 형성하는 단계;상기 콘택홀의 매립층인 플러그를 형성하는 단계;상기 플러그를 포함한 층간 절연막 상에 시드층 역할의 고정 강자성체, 터널 베리어층 및 자유 강자성층을 순차적으로 형성하는 단계;MTJ 셀용 마스크를 사용한 사진식각 공정에 의해 상기 자유 강자성층과 터널 베리어층을 식각하여 MTJ 패턴을 형성하는 단계를 포함하는 MRAM 셀의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010089150A KR20030058626A (ko) | 2001-12-31 | 2001-12-31 | 엠램(ｍｒａｍ) 셀의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010089150A KR20030058626A (ko) | 2001-12-31 | 2001-12-31 | 엠램(ｍｒａｍ) 셀의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030058626A true KR20030058626A (ko) | 2003-07-07 |
Family
ID=32216523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010089150A KR20030058626A (ko) | 2001-12-31 | 2001-12-31 | 엠램(ｍｒａｍ) 셀의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030058626A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100434956B1 (ko) * | 2002-05-29 | 2004-06-11 | 주식회사 하이닉스반도체 | 마그네틱 램의 제조방법 |
-
2001
- 2001-12-31 KR KR1020010089150A patent/KR20030058626A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100434956B1 (ko) * | 2002-05-29 | 2004-06-11 | 주식회사 하이닉스반도체 | 마그네틱 램의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5642557B2 (ja) | メモリセルおよびメモリセルの磁気トンネル接合（ｍｔｊ）の形成方法 | |
| US6806096B1 (en) | Integration scheme for avoiding plasma damage in MRAM technology | |
| US9312476B2 (en) | Magnetic memory | |
| JP4298196B2 (ja) | マグネチックラム | |
| KR20030014257A (ko) | 측벽이 둘러싸는 자기정합된 무트렌치 엠램 구조 | |
| KR101159240B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100520175B1 (ko) | 반도체소자의 제조방법 | |
| KR100520611B1 (ko) | 자기저항 램 및 그 제조 방법 | |
| US6465262B2 (en) | Method for manufacturing a semiconductor device | |
| US6768670B2 (en) | Writing method for magnetic random access memory using a bipolar junction transistor | |
| KR20030078136A (ko) | 마그네틱 램의 제조방법 | |
| KR100527592B1 (ko) | 반도체소자의 제조방법 | |
| KR100399439B1 (ko) | 마그네틱 램(Ｍａｇｎｅｔｉｃ ＲＡＭ) 셀 및 그의 제조방법 | |
| KR100915065B1 (ko) | 마그네틱 램의 제조방법 | |
| KR20030058626A (ko) | 엠램(ｍｒａｍ) 셀의 제조 방법 | |
| JP2005260083A (ja) | 磁気ランダムアクセスメモリ | |
| US20220336734A1 (en) | Methods of manufacturing integrated circuit devices | |
| KR20030088574A (ko) | 마그네틱 램의 형성방법 | |
| KR20040060312A (ko) | 마그네틱 램의 형성방법 | |
| CN116998238A (zh) | 具有不同构造的相同层次mram堆叠 | |
| KR20020054671A (ko) | 반도체소자의 제조방법 | |
| KR20040061280A (ko) | 마그네틱 램의 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |