KR20030088574A - 마그네틱 램의 형성방법 - Google Patents

Abstract

본 발명은 MRAM 형성방법에 관한 것으로, 특히 MTJ 셀과 비트라인 사이에 비트라인 콘택플러그의 형성공정을 없애고 비트라인과 MTJ 셀이 직접 접촉될 수 있도록 하여 비트라인과 MTJ 셀 간의 거리를 단축시킴으로써 소모 전류를 감소시킬 수 있어 소자의 효율성을 높이고 소자의 고집적화를 가능하게 하는 기술이다.

Description

마그네틱 램의 형성방법{A method for forming a magnetic random access memory}

본 발명은 마그네틱 램 ( magnetic RAM, 이하에서 MRAM 이라 함 ) 의 형성방법에 관한 것으로, 특히 SRAM 보다 빠른 속도, DRAM 과 같은 집적도 그리고 플레쉬 메모리 ( flash memory ) 와 같은 비휘발성 메모리의 특성을 갖되, 소자의 고집적화를 가능하게 하는 기술에 관한 것이다.

대부분의 반도체 메모리 제조 업체들은 차세대 기억소자의 하나로 강자성체 물질을 이용하는 MRAM 의 개발을 하고 있다.

상기 MRAM 은 강자성 박막을 다층으로 형성하여 각 박막의 자화방향에 따른 전류 변화를 감지함으로써 정보를 읽고 쓸 수 있는 기억소자로서, 자성 박막 고유의 특성에 의해 고속, 저전력 및 고집적화를 가능하게 할뿐만 아니라, 플레쉬 메모리와 같이 비휘발성 메모리 동작이 가능한 소자이다.

상기 MRAM 은 스핀이 전자의 전달 현상에 지대한 영향을 미치기 때문에 생기는 거대자기저항 ( giant magnetoresistive, GMR ) 현상이나 스핀 편극 자기투과 현상을 이용해 메모리 소자를 구현하는 방법이 있다.

상기 거대자기 저항(GMR) 현상을 이용한 MRAM 은, 비자성층을 사이에 둔 두 자성층에서 스핀방향이 같은 경우보다 다른 경우의 저항이 크게 다른 현상을 이용해 GMR 자기 메모리 소자를 구현하는 것이다.

상기 스핀 편극 자기투과 현상을 이용한 MRAM 은, 절연층을 사이에 둔 두 자성층에서 스핀 방향이 같은 경우가 다른 경우보다 전류 투과가 훨씬 잘 일어난다는 현상을 이용하여 자기투과 접합 메모리 소자를 구현하는 것이다.

일반적인, MRAM 의 셀 구조는 하나의 트랜지스터와 하나의 MTJ 셀로 이루어진 구조를 갖거나 하나의 다이오드와 하나의 MTJ 셀로 이루어진 구조를 갖는다.

그러나, 상기한 MRAM 셀 구조는 모두 MTJ 셀과 비트라인의 콘택을 위하여 층간절연막을 형성하고 비트라인 콘택 공정을 실시하여 비트라인 콘택플러그를 형성한 다음, 비트라인을 형성하는 공정으로 실시한다.

이때, 상기 MTJ 셀과 비트라인은 층간절연막의 두께에 따른 거리를 갖게 된다.

상기 층간절연막의 두께가 두꺼울수록 소자를 구동하는데 많은 전력이 소모되고 소자의 고집적화를 어렵게 한다.

도 1 은 종래기술에 따른 마그네틱 램의 형성방법을 도시한 단면도로서, 하부구조와 상관없이 MTJ 셀과 비트라인과의 관계만을 도시한 것이다.

도 1을 참조하면, 리드라인인 제1워드라인, 그라운드 라인, 연결층 및 라이트라인인 제2워드라인이 구비되는 반도체기판(11) 상부에 그 상부에 MTJ 셀(13)을 형성한다.

이때, 상기 MTJ 셀(13)은 상기 라이트라인인 제2워드라인(도시안됨) 상측에 형성된다.

그 다음, 층간절연막(15)을 일정두께 형성한다.

이때, 상기 층간절연막(15)은 5000 ∼ 30000 Å 두께로 형성하고 상부면을 평탄화시킨 것이다.

그 다음, 비트라인 콘택마스크(도시안됨)를 이용한 사진식각공정으로 상기 층간절연막(15)을 식각하여 상기 MTJ 셀(13)을 노출시키는 비트라인 콘택홀(17)을 형성한다.

상기 비트라인 콘택홀(17)을 매립하는 비트라인 콘택플러그(19)를 형성한다.

이때, 상기 비트라인 콘택플러그(19)는 상기 비트라인 콘택홀(17)을 매립하는 콘택플러그용 도전층을 형성한 다음, 상기 비트라인 콘택플러그(19)에 접속되는 비트라인용 도전층을 증착하고 이를 비트라인 마스크(도시안됨)를 이용한 사진식각공정으로 식각하여 비트라인(21)을 형성한다.

상기한 바와 같이 종래기술에 따른 마그네틱 램의 형성방법은, MTJ 셀과 비트라인의 거리가 5000 Å 이상으로 유지되어 소자의 라이트 동작시 많은 전류를 흘려주어야 하기 때문에 많은 전력이 소모되어 소자의 효율성을 저하시키며 층간절연막의 두께로 인하여 소자의 고집적화를 어렵게 하는 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해소하기 위하여, MTJ 셀과 비트라인 사이에 비트라인 콘택플러그의 형성공정을 없애고 비트라인과 MTJ 셀이 직접 접촉될 수 있도록 하여 비트라인과 MTJ 셀 간의 거리를 단축시킴으로써 소모 전류를 감소시킬 수 있어 소자의 효율성을 높이고 소자의 고집적화를 가능하게 하는 마그네틱 램의 형성방법을 제공하는데 그 목적이 있다.

도 1 은 종래기술의 실시예에 따른 마그네틱 램의 형성방법을 도시한 단면도

도 2 는 본 발명의 실시예에 따른 마그네틱 램의 형성방법을 도시한 단면도.

< 도면의 주요 부분에 대한 부호의 설명 >

11,31 : 반도체기판13,33 : MTJ 셀

15,35 : 층간절연막17 : 비트라인 콘택홀

19 : 비트라인 콘택플러그21,37 : 비트라인

상기한 목적 달성을 위해 본 발명에 따른 마그네틱 램의 형성방법은,

하부구조가 구비되는 반도체기판 상부에 MTJ 셀을 형성하는 공정과,

상기 MTJ 셀의 상부 표면을 노출시키는 평탄화된 층간절연막을 형성하는 공정과,

상기 MTJ 셀에 접촉되는 비트라인을 형성하는 공정을 포함하며,

상기 MTJ 셀은 자화 자유층 상부에 식각방지막이 형성되되,

상기 식각방지막은 산화막(Oxide), Al, Ta 및 이들의 조합으로 이루어진 군에서 선택된 임의의 한가지로 형성하고,

상기 식각방지막은 400 ∼ 600 Å 두께로 형성하는 것을 특징으로 한다.

한편, 본 발명의 원리는 MTJ 셀과 비트라인의 간격을 극소화시켜 적은 전류로 MRAM 의 라이트 동작을 실시할 수 있도록 함으로써 소자의 고집적화를 가능하게 하고 및 전력 소모의 감축으로 소자의 효율을 향상시키는 것이다.

보다 상세하게는, MTJ 셀의 형성공정후 그 상부에 평탄화된 층간절연막을 형성하고 상기 층간절연막을 평탄화식각하되, 상기 MTJ 셀 상측이 노출되도록 실시한 다음, 이에 접촉되는 비트라인을 형성하도록 하여,

비트라인과 MTJ 셀과의 거리를 없애도록 하는 것이다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하면 다음과 같다.

도 2 는 본 발명에 따른 마그네틱 램의 형성방법을 도시한 단면도로서, 하부구조와 상관없이 MTJ 셀과 비트라인과의 관계만을 도시한 것이다.

도 2를 참조하면, 리드라인인 제1워드라인, 그라운드 라인, 연결층 및 라이트라인인 제2워드라인이 구비되는 반도체기판(31) 상부에 MTJ 셀(33)을 형성한다.

이때, 상기 MTJ 셀(33)은 상기 라이트라인인 제2워드라인(도시안됨) 상측에 형성된다.

그리고, 상기 MTJ 셀(33)은 상기 MTJ 셀(33)의 최상층인 자유 자화층(도시안됨) 상부에 식각방지막(도시안됨)이 형성된다.

여기서, 상기 식각방지막은 산화막(Oxide), Al, Ta 및 이들의 조합으로 이루어진 군에서 선택된 임의의 한가지로 400 ∼ 600 Å 두께만큼 형성된 것이다.

상기 식각방지막은 상기 층간절연막(35)에 대한 자화 자유층의 식각 특성을 알 수 없어 상기 자화 자유층의 손상을 방지할 수 있도록 형성된 것이다.

그 다음, 상기 MTJ 셀(33)을 도포하는 층간절연막(35)을 형성한다.

상기 층간절연막(35)을 평탄화식각하여 상기 MTJ 셀(33)의 최상층에 형성된 식각방지막을 노출시키는 평탄화된 층간절연막(35)을 형성한다.

이때, 상기 평탄화식각공정은 상기 식각방지막과 층간절연막(35)의 식각선택비 차이를 이용하여 실시한다.

그 다음, 전체표면상부에 비트라인용 도전층을 증착하고 이를 비트라인 마스크(도시안됨)를 이용한 사진식각공정으로 식각하여 상기 워드라인에 수직하며 상기 MTJ 셀(33)에 접촉되는 비트라인(37)을 형성한다.

아울러, 본 발명은 하부구조에 관계없이 모든 MRAM 소자에 적용할 수 있다.

본 발명의 다른 실시예는 상기 층간절연막(35)을 예정된 두께로 형성하고 MTJ 셀 영역을 식각한 다음 이를 매립하는 방법으로 MTJ 셀을 패터닝할 수도 있다.

이상에서 설명한 바와 같이 본 발명에 따른 마그네틱 램의 형성방법은, MTJ 셀과 비트라인의 거리를 극소화시켜 MRAM 셀의 라이팅 동작시 비트라인에 흐르는 전류를 최소화할 수 있어 소자의 전력소모를 최소화시킬 수 있으며 상기 거리 극소화에 따른 소자의 고집적화를 가능하게 하는 효과를 제공한다.

Claims (4)

1. 하부구조가 구비되는 반도체기판 상부에 MTJ 셀을 형성하는 공정과,

   상기 MTJ 셀의 상부 표면을 노출시키는 평탄화된 층간절연막을 형성하는 공정과,

   상기 MTJ 셀에 접촉되는 비트라인을 형성하는 공정을 포함하는 마그네틱 램의 형성방법
2. 제 1 항에 있어서,

   상기 MTJ 셀은 자화 자유층 상부에 식각방지막이 형성된 것을 특징으로 하는 마그네틱 램의 형성방법.
3. 제 2 항에 있어서,

   상기 식각방지막은 산화막, Al, Ta 및 이들의 조합으로 이루어진 군에서 선택된 임의의 한가지로 형성하는 것을 특징으로 하는 마그네틱 램의 형성방법.
4. 제 2 항에 있어서,

   상기 식각방지막은 400 ∼ 600 Å 두께로 형성하는 것을 특징으로 하는 마그네틱 램의 형성방법.