JP2015029119A - メモリセルおよびメモリセルの磁気トンネル接合（ｍｔｊ）の形成方法 - Google Patents

Abstract

【課題】形成プロセスに多くある制御困難な工程を克服するＳＴＴＭＲＡＭセル構造と製造方法を提供する。【解決手段】メモリセル３００は、第１の面に基板３０１と、第２の面で伸びる第１の金属接続３２０を含む。第２の面は、第１の面に本質的に垂直である。磁気トンネル接合（ＭＴＪ）３６５は、第２の面に沿って方向が合わされるように、金属接続３２０につながれる第１の層を有している。【選択図】図３Ａ

Description

開示分野

本開示は、一般に、メモリセルおよびより特にメモリセルの磁気トンネル接合スタックに関係がある。

背景

ランダムアクセスメモリ（ＲＡＭ）は、現代のディジタル・アーキテクチャのユビキタスコンポーネントである。ＲＡＭは、スタンドアロンデバイスになり得る、または、マイクロプロセッサ、マイクロコントローラ、特定用途向け集積回路（ＡＳＩＣ）、システム・オン・チップ（ＳｏＣ）および当業者によって理解されるような他の類似のデバイス、のようなＲＡＭを使用するデバイス内に集積されまたは埋め込むことができる。ＲＡＭは、揮発性または不揮発性でもよい。電源が落とされる場合は常に、揮発性ＲＡＭはその格納した情報を失う。電源がメモリから落とされる場合でさえ、不揮発性ＲＡＭはそのメモリコンテンツを維持することができる。

電荷または電流フローとしてデータを格納する従来のＲＡＭ技術とは対照的に、磁気ランダムアクセスメモリ（ＭＲＡＭ）は、相補型金属酸化膜半導体（ＣＭＯＳ）に集積された磁気素子を使用する。一般に、ＭＲＡＭ技術の属性は、不揮発性および無制限の読み書き耐性を含んでいる。ＭＲＡＭは、高速、低い動作電圧および高密度ソリッド状態メモリのポテンシャルを提供する。ＭＲＡＭ出願は、自動推進用メモリセル、携帯電話、スマートカード、放射を確固とした軍事の出願、データベースストレージ、無線周波数同定装置（ＲＦＩＤ）およびフィールドプログラマブルゲートアレイ（ＦＰＧＡ）の中のＭＲＡＭ素子を含んでいてもよい。これらの将来的なＭＲＡＭ出願は、スタンドアロンとメモリアプリケーションに埋め込まれることの両方を含むことができる。一般に、ビットアーキテクチャは、磁気トンネル接合（ＭＴＪ）素子とともに隔離装置として役立つ最小規模のアクティブトランジスタに基づき、またはＭＲＡＭビットを定義するようにスタックされる。
上に述べられるように、ＭＲＡＭは、高速、高密度（つまり、小さなビットセルサイズ）、低電力消費および時間とともに劣化しないのような、ユニバーサルメモリとして候補になるいくつかの望ましい特徴を有する。しかしながら、ＭＲＡＭは、スケーラビリティ問題を有している。特に、ビットセルがより小さくなるとともに、メモリ状態のスイッチングのための使用される磁場が増加する。従って、電流密度と電力消費は、高い磁場を提供するために増加し、それにより、ＭＲＡＭのスケーラビリティを制限する。

スピントランスファトルク（ＳＴＴ）書き込み技術は、トンネル磁気抵抗（ＴＭＲ）素子によって浮遊する電子のスピン方向を整列させることにより、データを書くことができる技術である。一般に、データ書き込みは、同じスピン方向を有する電子を備えたスピン偏極電流の使用により行なわれる。スピントルクトランスファＲＡＭは、一般に低電力の要求の長所を有し、従来のＭＲＡＭよりよいスケーラビリティを提供するかもしれない。従来のＭＲＡＭと異なり、スピントランスファトルク磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）は、薄膜（スピンフィルター）を通り抜けた電子のようにスピン偏極した電子を使用する。ＳＴＴ−ＭＲＡＭは、スピントランスファトルクＲＡＭ（ＳＴＴ−ＲＡＭ）、スピントルクトランスファ磁化スイッチングＲＡＭ（スピン−ＲＡＭ）、スピンモーメントトランスファ（ＳＭＴ−ＲＡＭ）として知られている。

図１を参照して、ＳＴＴ−ＭＲＡＭセル１０１のブロック図が説明される。ＳＴＴ−ＭＲＡＭセル１０１は、例えば、ＭＴＪ１０５、トランジスタ１１０、ビット線１２０、ワード線１３０、ソース線１４０、センスアンプ１５０、読み出し／書き込み回路１６０およびビット線リファレンス１７０を含んでいる。当業者は、技術中で知られている、動作およびメモリセル１０１の構造を認識するだろう。さらなる詳細は、例えば、M. Hosomiらによる、IEDM conference (2005)の「A Novel Nonvolatile Memory with Spin Transfer Torque Magnetoresistive Magnetization Switching: Spin-RAM」の記事で与えられ、その全体の参照によってここに組込まれる。
図２（ａ）（ＦＩＧ．２Ａ）、２（ｂ）（ＦＩＧ．２Ｂ）および２（ｃ）（ＦＩＧ．２Ｃ）は、従来のＳＴＴＭＲＡＭセルの断面の説明図である。従来のＳＴＴＭＲＡＭセルの形成におけるプロセスは、いくつかの欠点がある。最初に、ボトム電極、トンネル接合およびトップ電極をパターン化するために、３つの追加のマスクが必要とされる。さらに、従来のＳＴＴＭＲＡＭセルのボトム電極上のエッチストップをコントロールするのは難しい。一般に、薄いボトム電極は、線の抵抗に寄与するので、セルを通る電流フローを制限することができる。ＭＴＪ１３０が非常に薄膜（約５０〜１００ｎｍ）の多数の層からできながら、効率的なエッチング工程を得るのは難しい。したがって、正確なインターフェースでエッチングを終了することが必要である。したがって、従来のプロセスで、高分解能リソグラフィックツールは、高反射金属薄膜で１００ｎｍより下でパターニングするために必要である。

さらに、ＭＴＪ（例では、およそ５０×１００ｎｍの表面積を持っている）を形成するために膜をパターニングした後、一般に、ＭＲＡＭセルと特定のパシベーション材料との間に粗末な接着がある。例えば、ＭＴＪをパターニングした後、トップに別の絶縁体を堆積し、絶縁層をパシベイトすることが必要である。表面が適切に処理されない場合、それはＭＴＪと電極との間のインターフェースをコントロールすることを困難にする。したがって、これは、ＭＴＪ金属薄膜層と誘電体（絶縁体）との間の粗末な接着を引き起こす。したがって、パシベーション層が後の処理中で失われるが、インターフェースは短所である。さらに、従来のリソグラフック技術で、異なるフィルムは、異なる化学的エッチングおよびパターンを要求する。例えば、１層を削除するために、化学的エッチングおよびパターン条件の１セットがあってもよい。その一方で、メモリセルの一部として形成されるＭＴＪの異なる層を削除するために、完全に異なる化学的エッチングおよびプロセスを使用している必要がある。

概要

発明の典型的な実施形態は、メモリセル、およびメモリセルの磁気トンネル接合を形成する方法が対象とされる。

従って、発明の実施形態は、第１の面の基板と、第２の面で伸びる第１の金属接続と、第２の面は前記第１の面に本質的に垂直である、金属接続につなげられた第１の層を有する第１の磁気トンネル接合（ＭＴＪ）と、ＭＴＪの第１の層は第２の面に沿って方向が合わされる、を具備するメモリを含むことができる。

別の実施形態は、メモリセル中の磁気トンネル接合（ＭＴＪ）を形成する方法を含むことができ、その方法は、第１の面で基板を提供することと、第２の面で伸びる金属接続を形成することと、第２の面は第１の面に本質的に垂直である、金属接続の少なくとも第１の部分を露出するために酸化層内にトレンチをエッチングすることと、金属接続の第１の部分は第２の面に沿って方向が合わされる、トレンチ内にＭＴＪの複数の層を堆積することと、ＭＴＪの複数の層は第２の面に沿って方向が合わされる、ＭＴＪの第１の層は金属接続の第１の部分につながれる、を具備する。

添付の図面は、発明の実施形態の記述を補助するために示され、それの限定はなく、実施形態の説明のために単に提供される。
図１は、従来のスピントランスファトルク磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）セルのブロック図である。 図２は、従来のＳＴＴＭＲＡＭセルの断面の説明図である。 図３Ａは、磁気トンネル接合（ＭＴＪ）の断面図およびビットセルの素子を説明する。 図３Ｂは、金属接続につながれたＭＴＪのさらに詳細な図を説明する。 図４は、図３Ａの素子との関係を示すビットセルの概略図を説明する。 図５は、部分的に製造されたメモリセルの断面図を説明する。 図６は、部分的に製造されたメモリセルの断面図を説明する。 図７は、部分的に製造されたメモリセルの断面図を説明する。 図８は、部分的に製造されたメモリセルの断面図を説明する。 図９は、部分的に製造されたメモリセルの断面図を説明する。 図１０は、製造されたメモリセルの断面図を説明する。 図１１は、メモリセルの別の実施形態の断面図を説明する。

詳細な説明

発明の典型的な態様は、発明の特定の実施形態を対象とした、以下の記述および関連した図面で開示される。交替する実施形態は、発明の範囲から逸脱することなく考案されてもよい。さらに、発明の有名な素子は、詳細に記述されないだろう、または発明の関係のある詳細を不明瞭にしないように省略されるだろう。

「典型的である」というワードは、「例（example）、インスタンス（instance）または実例（illustration）である」ことを意味するために、ここに使用される。他の実施形態上に有利だったように、「典型的である」とここに記載された任意の実施形態は、他の実施形態より優先または有利と解釈する必要はない。同様に、「発明の実施形態」というタームは、発明の全ての実施形態が論じられた特徴、利点または動作モードを含むことを必要としない。

ここに使用される専門用語は、特定の実施形態だけについて記述するためにあり、発明の実施形態に限定するようには意図されない。ここに使用されたように、単数形「１つの（a）」、「１つの（an）」、「その（the）」は、文脈でそうでないことが明白に示されない限り、同様に複数形を含むように意図される。それは、ここで使われた場合、「具備する（comprises）」、「具備する（comprising）」、「含む（includes）」または、「含む（including）」というタームは、規定された特徴、整数、ステップ、動作、素子および／またはコンポーネントの存在を特定するが、１つ以上の他の特徴、整数、ステップ、動作、素子、コンポーネントおよび／またはそれらのグループの存在や追加を妨げないことを、さらに理解されるだろう。

一般に、例の実施形態は、全体的な製造コストを縮小し、かつ装置の信頼性を向上するように、メモリセルアーキテクチャおよび磁気ランダムアクセスメモリ（ＭＲＡＭ）セルの磁気トンネル接合（ＭＴＪ）部分を形成するプロセスが対象とされる。１または代わりに２だけである、従来のスピントルクトランスファ（ＳＴＴ）ＭＲＡＭセルと異なり、従来のプロセスに必要だった３つのマスクの代わりにフォトマスクを使用する必要がある。一例において、ＭＴＪの層は、セルまたはデバイスの金属接続を備えた直接接続でＭＴＪの垂直接合を形成するように、酸化膜中にエッチングされたトレンチ内に堆積される。２つのディメンションで極端な精度を要求する、リソグラフィのコントロールの使用と異なり、ＭＴＪを形成する層のディメンションのうちの１つは、ＭＴＪの層を堆積するためにトレンチを作成するために必要とされるエッチング深さによってコントロールすることができる。さらに、ＭＴＪを形成するための層のディメンション（例えば、セル限界ディメンション）は、ＭＴＪを形成するために堆積された金属層の重みによってコントロールすることができる。従って、以下でさらに詳細に見られるように、エッチングプロセスは、空洞またはトレンチを形成するために利用されてもよい。また、ＭＴＪの層の形成における物理的堆積特性は、金属接続にＭＴＪをつなぐために利用されてもよい。

図３〜１１に関して、メモリセルおよびＭＴＪを含めたメモリセルを形成するプロセスが今記載されている。例のプロセスは、明瞭さと理解の目的のために、ＭＴＪを形成する基本手順で記述される。

図３Ａを参照して、メモリセル３００の断面図が示される。メモリセル３００は、第１の面に形成された基板３０１および第２の面で伸びる金属接続３２０（例えば、銅、タングステンなど）を含んでいる。第２の面は、第１の面に本質的に垂直である。メモリセル３００は、金属接続３２０につながれる第１の層を有する磁気トンネル接合（ＭＴＪ）３６５をさらに含んでいる。ＭＴＪ３６５の第１の層は、第２の面に沿って方向が合わされる。説明された接続から認識されるように、ＭＴＪ３６５を通って流れる電流は、３８０によって示されたインターフェースを通過する。ＭＴＪ３６５に関する詳細は、図３Ｂに関してさらに議論されるだろう。

図３Ｂを参照して、ＭＴＪ３６５の垂直配置のさらに詳細な実例が説明される。ＭＴＪ３６５は、固定またはピン層３６２、トンネル障壁層３６３および自由層３６４のような複数の層を含んでいる。これらの層は、フィルムまたはより詳細に以下に議論されるような他の方法から形成することができる。さらに、上に議論されるように、これらの層の各々は、層の機能を達成するために、材料の１つ以上の層を含んでもよいことは、理解されるだろう。例えば、材料の１つ以上の層がピン層３６２を形成するために使用されてもよい。しかし、コンビネーションは、便宜上、シングル機能層としてここに言及されてもよい。

図３Ｂの詳細な配置から見ることができるように、ＭＴＪの機能層（３６２〜３６４）の各々は、（基板に関しての）垂直面でコネクタ３２０の側壁に沿って方向が合わされる。ＭＴＪ３６５の層（３６２〜３６４）は、水平にも伸びるが、ＭＴＪ３６５を通過する電流フローは、電流パス３８０によって強調されるような、電極３７５とコネクタ３２０との間に本質的にある。層３６２〜３６４の水平部分の付加的な厚み、特に、トンネル障壁層３６３は、電流パス３８０によって強調されるような、垂直インターフェースを通る電流フローの方向づけを助ける。さらに、ＭＴＪ層３６２〜３６４の傾斜部分３４７は、これらの部分を通過する漏れを抑制するおよび３８０を通過する電流フローを集中する、増加された層厚を維持する。層の傾斜部分３４７で、増加された層厚を規定することで、傾斜したプロファイルを助けることが理解されるだろう。

図３Ａに戻って参照して、ＭＴＪ３６５は、コンダクタ３７０および電極３７５によってビット線（示されない）につながれる。金属接続３２０およびコンダクタ３２５は、ＭＴＪ３６５をトランジスタ３０５につなぐ。トランジスタ３０５は、コンダクタ３１０および３１５によってワード線接続３０８およびソース線接続につながれる。メモリセル３００の配置は、図４の中の概略図に関して説明される。

図４は、メモリセル３００、および、図３Ａおよび３Ｂに関連して描かれた素子との関係を示す概略図を説明する。この関係についての理解を手助けするために、同様の素子に関する参考番号は維持された。説明の便宜上、例えば、ＭＴＪ３６５、トランジスタ３０５などのいくつかの素子の物理的なオリエンテーションは、概略図中で維持されないことは、気づくはずであろう。ビット線は、素子３７０および３７５によってＭＴＪ３６５につながれる。ＭＴＪ３６５は、素子３２０および３２５によってアクセス／ワード線トランジスタ３０５につながれる。ワード線は、素子３０８によってトランジスタ３０５につながれる。また、ソース線は、素子３１５および３１０によってトランジスタ３０５につながれる。メモリアレイの残りの機能的な態様（例えばセンスアンプなど）は詳述されないが、例えば図１の中で説明され、そして技術中で知られている。

図５〜１１を参照して、発明の実施形態によるメモリセル３００中の磁気トンネル接合（ＭＴＪ）３６５の典型的な製造方法は今記述されるだろう。図５〜１１において、関連した素子に関する参考番号は維持された。同様に、冗長を回避するために、すべての素子は各図の記述で議論されるとは限らないだろう。

図５の中で説明するように、発明の実施形態は、共有のソース線接続３１０を有している２つのメモリセルを含むことができる。ワード線接続３０９、導体素子３２６および３２１のような第２のセルの追加素子は、同様の目的を果たし、従って詳細に議論されないだろう。上に議論されるように、基板３０１は、第１の面で形成することができる。また、金属接続３２０は、第１の面に本質的に垂直（例えば垂直）な第２の面に延びて形成することができる。金属接続３２０は、非伝導層３５０（例えば酸化層）に覆われている。技術中で知られているように、金属接続３２０および他の導体素子は、銅、タングステン、アルミニウムなどのような、よい電気的な導電性の特性を有する適切な金属素材で作ることができる。

図６および７を参照して、一旦部分的なセル組織３００が提供されたならば、トレンチ３４０は、金属接続３２０の少なくとも第１の部分を露出するために、酸化層３５０内にエッチングされることができる。ここでは、金属接続３２０の第１の部分は、第２の面に沿って方向が合わされる。

図６の中で説明されたように、開口部３３１のパターンを有するフォトレジスト層３３０は、セルの上面上に提供されてもよい。金属接続３２０の第１の部分が露出されるだろうということを保証するために、金属接続３２０の一部３３２をそれらが覆うに、開口部３３１が位置付けられることができる。その後、図７の中で示されるように、化学的エッチング液は、開口部３３１のパターンによって露出した酸化層３５０の部分に、トレンチまたは空洞３４０をエッチングするために使用されてもよい。この第１のエッチングステップ中に、金属接続３２０のパターンおよび／または露出した部分は、多くの方法でコントロールされることができる。例えば、エッチング液が適用される時および／またはエッチング液の化学反応のようなプロセス変数は、コントロールすることができる。さらに、異なるパターンは、金属接続３２０を覆う酸化層３５０の部分中で、トレンチ３４０をエッチングするために使用することができる。

図６および７を再び参照して、酸化層３５０は、第２の面に沿って方向が合わされた金属接続３２０の少なくとも第１の部分３２２を露出するために、所望の深さにエッチングされることができる。さらに、部分３４５によって明白なものとして、トレンチ３４０の一面が傾斜するように、トレンチまたは空洞の３４０が形成されてもよい。技術中で知られているように、酸化層３５０のこの傾斜した部分３４５または「傾斜プロファイル」は、エッチングプロセス変数の任意の１以上の関数として、コントロールされることができる。他の実施形態では、パラメータは、ＭＴＪの層が堆積される、形成された空洞３４０と比較して薄い金属接続３２０または形成されたトレンチ３４０と比較して金属接続３２０が厚いまたは幅があるパターンを達成するために操作されてもよい。さらに、図３Ｂに関して上で議論されるように、傾斜部分３４５は、垂直部分３２２とは対照的に、ＭＴＪの傾斜部分３４５に厚い層を維持することを助ける。

次に、図８の中で示されるように、ＭＴＪ３６５の第１の層（例えば３６２）の一部が第２の面に沿って方向が合わされるおよびＭＴＪ３６５の第１の層が金属接続３２０の第１の部分３２２につながれるように、ＭＴＪ３６５の薄膜層３６０（例えば３６２〜３６４）は、トレンチ３４０内に堆積されることができる。ＭＴＪ３６５を形成するための薄膜層３６０は、セルの上におよびトレンチ３４０内に堆積されてもよい。これらの薄膜層３６０は、例えば、ピン層３６２（例えば、Ｔａ／ＰｔＭｎ／ＣｏＦｅ／Ｒｕ／ＣｏＦｅＢ）、トンネル障壁層３６３（例えば、ＡｌＯｘまたはＭｇＯ）、および自由層３６４（例えば、ＣｏＦｅＢ／Ｔａ）を含む薄い強磁性膜として具体化されてもよい。ＭＴＪ３６５の１つ以上の層は、基板３０１に平行または基板３０１に関して傾斜したトレンチ３４０の部分に沿ってよりも、金属接続３２０の第１の部分（つまり、金属接続３２０の露出した側壁３２２）に沿って、より薄くされてもよい。ＭＴＪ３６５を形成するための薄膜層３６０の個々の堆積の後、金属層３７５は薄膜層３６０上に形成されてもよい。

図９を参照して、ＭＴＪ３６５の外部の薄膜層３６０および金属層３７５は、化学的機械研磨（ＣＭＰ）、エッチング（例えば、プラズマエッチング）、または他の既知の技術のような研磨によって削除されることができる。図９の中で示されるように、薄膜層３６０および金属層３７５は、金属接続３２０の上面に本質的に対応させるために磨かれるかエッチングされる。金属接続３２０の上面は、基板３０１の面と平行になりえる。上面を覆う薄膜層３６０および金属層３７５の削除によって、残りの層は、ＭＴＪ３６５および電極３７５を形成し、トレンチ３４０内を充填する。

図１０を参照して、ビット線接続３７０は、電極３７５、故にＭＴＪ３６５をビット線（示されない）に電気的につなぐために、電極３７５上に導体素子（例えば、ビア）によって形成されることができる。導体素子３７０は、電気的コネクタ３２０の上に重ねてもよい非導電層内に埋め込むことができる。

図１１を参照して、発明の別の実施形態によるメモリアレイ中の磁気トンネル接合（ＭＴＪ）の典型的な配置は今記述されるだろう。図１１の中で示されるように、ビットセル３００および４００のペアは、互いのミラー像として形成することができる。例えば、トレンチは、第２の面にある複数の金属接続の個々の隣接した第１の部分を露出するために、酸化層内でエッチングされることができる。ＭＴＪ層は、隣接した金属接続のペアの間のエリアで形成されたトレンチ内に堆積されることができる。図１１に従ってセル３００および４００を形成する過程は、図５〜１０の中で説明されたプロセスと同様であることは理解されるだろう。それ故に、詳細な説明はここで提供されない。さらに、２重のビットセルのプロセスが、図３Ａの中で説明されたように、個々のビットセルに適用することができること、または、一度に２つを超えるビットセルに適用されてもよいことは、理解されるだろう。従って、発明の実施形態は、ここに提供される説明された例に限定されない。

ＭＴＪ３６５の接合領域の全体のディメンション（例えば、幅および／または長さ）は、メモリセル３００の所望のアプリケーションに依存して調節されることができる。言いかえれば、所望のパターンは、特定のメモリセル３００の詳細に依存して形成されることができる。任意の場合で、ＭＴＪ３６５のディメンション、故に、メモリセル３００は、上記堆積工程の間にＭＴＪ３６５を形成する際に適用される薄膜層３６０の厚さと同様に、ＭＴＪ３６５を形成するために、メモリセル３００の酸化層３５０内にエッチングされるトレンチ３４０の深さの関数かもしれない。
上に述べられるように、このプロセスの物理的堆積性質の一部により、ＭＴＪ３６５の中のトンネル障壁厚さは、（例えば、図７の中で示されるように）金属接続３２０の露出した第１の部分３２２の近くで最も薄いかもしれない、そしてトレンチ３４０の他のどこかより厚い。従って、トンネル電流は、３２２に隣接するＭＴＪ３６５の垂直部分を通って、（銅かタングステンのような）金属接続３２０と電極３７５との間を主として通過してもよい。

従って、従来のプロセス技術と異なり、図３〜１０の中で模範的に示されるように、１つまたは２つのフォトマスクだけがＳＴＴＭＲＡＭセル３００アーキテクチャを形成するために使用されてもよい。前の例において、第１のエッチング工程は、トレンチまたは空洞の３４０を形成するために使用される。次に、ＭＴＪ３６５の薄膜層３６０および金属層３７５が堆積された後、第２のエッチング工程または代わりに堆積ステップは、ＭＴＪ３６５および電極３７５を形成するために行なわれる。さらに、ＭＴＪ３６５は、（つまり、基板に垂直な第２の面で方向が合わされた）垂直方向で形成される。そのサイズは、さらにまたはしっかり許容されたリソグラフィのコントロールを使用することによってよりも、フォトマスクのホールディメンション、トレンチ３４０のエッチング深さおよび／または薄膜層３６０の重みによって、コントロールされることができる。ここに使用される製作過程は、製造コストを減少するために、ダマシンプロセス（シングルまたはダブル）に互換性をもってもよい。垂直方向は、従来のＳＴＴＭＲＡＭセル組織でのようなメタルコンタクトのための絶縁の代わりに金属−金属コンタクトを提供して、（図１の中で示されるような）ビット線１４０とＳＴＴＭＲＡＭセル３００と間の改善された電気伝導を提供してもよい、そして、ＭＴＪ３６５と金属接続３との間の改善されたまたはよい接着を提供してもよい。

先の開示が発明の実例となる実施形態を示しているが、添付された請求項によって定義されるような発明の実施形態の範囲から逸脱することなく、様々な変更および変形をここに行なうことができることに言及されるべきである。例えば、ここに記述された発明の実施形態に従う機能、方法のステップおよび／またはアクショは、任意の特定の順序で、行なう必要はない。さらに、発明の素子は、単数に記述またはクレーム化されてもよいが、もし単数への制限が明示的に述べられなければ、複数は意図される。

先の開示が発明の実例となる実施形態を示しているが、添付された請求項によって定義されるような発明の実施形態の範囲から逸脱することなく、様々な変更および変形をここに行なうことができることに言及されるべきである。例えば、ここに記述された発明の実施形態に従う機能、方法のステップおよび／またはアクショは、任意の特定の順序で、行なう必要はない。さらに、発明の素子は、単数に記述またはクレーム化されてもよいが、もし単数への制限が明示的に述べられなければ、複数は意図される。
以下に、本願出願時の特許請求の範囲に記載された発明を付記する。
［１］ 第１の面の基板と、
第２の面で伸びる第１の金属接続と、前記第２の面は前記第１の面に本質的に垂直である、
金属接続につなげられた第１の層を有する第１の磁気トンネル接合（ＭＴＪ）と、前記ＭＴＪの前記第１の層は前記第２の面に沿って方向が合わされる、
を具備するメモリ。
［２］ 前記第１のＭＴＪは、前記第２の面に沿って方向が合わされた１つ以上の層を含む、［１］のメモリ。
［３］ トランジスタは、前記基板上に形成される、［１］のメモリ。
［４］ 前記第１の金属接続は、前記トランジスタにつながれる、［３］のメモリ。
［５］ 前記トランジスタにそれぞれつながれたソース線接続およびワード線接続をさらに具備する、［４］のメモリ。
［６］ 前記第１のＭＴＪの第２の層につながれたビット線接続をさらに具備する、前記第２の層は前記第２の面に沿って方向が合わされる、［５］のメモリ。
［７］ 電流は、前記第２の面で前記第１のＭＴＪの前記層を通って前記ビット線接続と前記金属接続との間に流れるように構成される、［６］のメモリ。
［８］ 前記第１の層はピン層である、
前記第１のＭＴＪは、
前記第２の面に沿って方向が合わされたトンネル障壁層と、
前記第２の面に沿って方向が合わされた自由層と、
を含む、［１］のメモリ。
［９］ 絶縁体に形成されたトレンチと、前記ＭＴＪのピン、トンネル障壁及び自由層は前記トレンチ内に形成される、
をさらに具備し、
前記トレンチは、前記第１の面に平行なボトム部分と前記第２の面に対して傾斜する傾斜部分とを有する、
少なくとも前記トンネル障壁層は、前記ボトム部分および前記第２の面に沿って方向が合わされた部分より傾斜した部分より厚い、
［８］のメモリ。
［１０］ 前記第２の面で伸びる第２の金属接続と、
前記第２の金属接続につなげられる第１の層を有する第２の磁気トンネル接合（ＭＴＪ）と、前記第２のＭＴＪの前記第１の層は前記第２の面に沿って方向が合わされる、
をさらに具備する、［１］のメモリ。
［１１］ １つのソース線は、前記ＭＴＪの各ペアのために共有される、［１０］のメモリ。
［１２］ 前記第１のＭＴＪのための第１のワード線と、
前記第２のＭＴＪのための第２のワードと、
をさらに具備する、［１１］のメモリ。
［１３］ 前記第１のワード線は、前記第１の金属接続とソース線接続との間に位置される、前記第２のワード線は、前記第２の金属接続と前記ソース線接続との間に位置される、［１２］のメモリ。
［１４］ 前記第１のＭＴＪは、前記第１の金属接続の第１の側面上に配置される、前記第２のＭＴＪは、前記第１の金属接続の前記第１の側面に隣接する前記第２の金属接続の側面上に配置される、［１０］のメモリ。
［１５］ メモリセル中の磁気トンネル接合（ＭＴＪ）を形成する方法であって、前記方法は、
第１の面で基板を提供することと、
第２の面で伸びる金属接続を形成することと、前記第２の面は前記第１の面に本質的に垂直である、
前記金属接続の少なくとも第１の部分を露出するために酸化層内にトレンチをエッチングすることと、前記金属接続の前記第１の部分は前記第２の面に沿って方向が合わされる、
前記トレンチ内にＭＴＪの複数の層を堆積することと、前記ＭＴＪの前記複数の層は前記第２の面に沿って方向が合わされる、前記ＭＴＪの第１の層は前記金属接続の前記第１の部分につながれる、
を具備する。
［１６］ 前記トレンチは、少なくとも、前記第２の面に沿って方向が合わされる第１の面と前記第２の面に対して傾斜を有する第２の面とを含む、
前記ＭＴＪの前記第１の層は、前記トレンチの前記第１の面および前記第２の面上に堆積される、
［１５］の方法。
［１７］ 前記トレンチは、前記第１の面に平行に方向が合わされた第３の面を含む、
前記ＭＴＪの前記第１の層は、前記トレンチの前記第３の面に堆積される、
［１６］の方法。
［１８］ 前記ＭＴＪのトンネル障壁層は、前記第２または第３の面でよりも前記第１の面で薄い、［１７］の方法。
［１９］ 少なくともトレンチを金属層で満たすこと、をさらに具備し、
前記金属層は、前記ＭＴＪの第２の層につながれる、
［１５］の方法。
［２０］ 前記金属層上にビット線接続を形成すること、をさらに具備し、
前記ビット線接続は、前記金属層をビット線につなぐ、
［１９］の方法。
［２１］ 前記トレンチの外部にある前記金属層および前記ＭＴＪの前記複数の層の一部を削除すること、をさらに具備する、［１９］の方法。
［２２］ 前記削除することは、前記金属接続の高さへ、前記金属層および前記ＭＴＪの前記複数の層をエッチングすること、を含む、［２１］の方法。
［２３］ 前記削除することは、前記金属接続の高さへ、前記金属層および前記ＭＴＪの前記複数の層を磨くこと、を含む、［２１］の方法。

Claims (23)

1. 第１の面の基板と、
   第２の面で伸びる第１の金属接続と、前記第２の面は前記第１の面に本質的に垂直である、
   金属接続につなげられた第１の層を有する第１の磁気トンネル接合（ＭＴＪ）と、前記ＭＴＪの前記第１の層は前記第２の面に沿って方向が合わされる、
   を具備するメモリ。
2. 前記第１のＭＴＪは、前記第２の面に沿って方向が合わされた１つ以上の層を含む、請求項１のメモリ。
3. トランジスタは、前記基板上に形成される、請求項１のメモリ。
4. 前記第１の金属接続は、前記トランジスタにつながれる、請求項３のメモリ。
5. 前記トランジスタにそれぞれつながれたソース線接続およびワード線接続をさらに具備する、請求項４のメモリ。
6. 前記第１のＭＴＪの第２の層につながれたビット線接続をさらに具備する、前記第２の層は前記第２の面に沿って方向が合わされる、請求項５のメモリ。
7. 電流は、前記第２の面で前記第１のＭＴＪの前記層を通って前記ビット線接続と前記金属接続との間に流れるように構成される、請求項６のメモリ。
8. 前記第１の層はピン層である、
   前記第１のＭＴＪは、
   前記第２の面に沿って方向が合わされたトンネル障壁層と、
   前記第２の面に沿って方向が合わされた自由層と、
   を含む、請求項１のメモリ。
9. 絶縁体に形成されたトレンチと、前記ＭＴＪのピン、トンネル障壁及び自由層は前記トレンチ内に形成される、
   をさらに具備し、
   前記トレンチは、前記第１の面に平行なボトム部分と前記第２の面に対して傾斜する傾斜部分とを有する、
   少なくとも前記トンネル障壁層は、前記ボトム部分および前記第２の面に沿って方向が合わされた部分より傾斜した部分より厚い、
   請求項８のメモリ。
10. 前記第２の面で伸びる第２の金属接続と、
    前記第２の金属接続につなげられる第１の層を有する第２の磁気トンネル接合（ＭＴＪ）と、前記第２のＭＴＪの前記第１の層は前記第２の面に沿って方向が合わされる、
    をさらに具備する、請求項１のメモリ。
11. １つのソース線は、前記ＭＴＪの各ペアのために共有される、請求項１０のメモリ。
12. 前記第１のＭＴＪのための第１のワード線と、
    前記第２のＭＴＪのための第２のワードと、
    をさらに具備する、請求項１１のメモリ。
13. 前記第１のワード線は、前記第１の金属接続とソース線接続との間に位置される、前記第２のワード線は、前記第２の金属接続と前記ソース線接続との間に位置される、請求項１２のメモリ。
14. 前記第１のＭＴＪは、前記第１の金属接続の第１の側面上に配置される、前記第２のＭＴＪは、前記第１の金属接続の前記第１の側面に隣接する前記第２の金属接続の側面上に配置される、請求項１０のメモリ。
15. メモリセル中の磁気トンネル接合（ＭＴＪ）を形成する方法であって、前記方法は、
    第１の面で基板を提供することと、
    第２の面で伸びる金属接続を形成することと、前記第２の面は前記第１の面に本質的に垂直である、
    前記金属接続の少なくとも第１の部分を露出するために酸化層内にトレンチをエッチングすることと、前記金属接続の前記第１の部分は前記第２の面に沿って方向が合わされる、
    前記トレンチ内にＭＴＪの複数の層を堆積することと、前記ＭＴＪの前記複数の層は前記第２の面に沿って方向が合わされる、前記ＭＴＪの第１の層は前記金属接続の前記第１の部分につながれる、
    を具備する。
16. 前記トレンチは、少なくとも、前記第２の面に沿って方向が合わされる第１の面と前記第２の面に対して傾斜を有する第２の面とを含む、
    前記ＭＴＪの前記第１の層は、前記トレンチの前記第１の面および前記第２の面上に堆積される、
    請求項１５の方法。
17. 前記トレンチは、前記第１の面に平行に方向が合わされた第３の面を含む、
    前記ＭＴＪの前記第１の層は、前記トレンチの前記第３の面に堆積される、
    請求項１６の方法。
18. 前記ＭＴＪのトンネル障壁層は、前記第２または第３の面でよりも前記第１の面で薄い、請求項１７の方法。
19. 少なくともトレンチを金属層で満たすこと、をさらに具備し、
    前記金属層は、前記ＭＴＪの第２の層につながれる、
    請求項１５の方法。
20. 前記金属層上にビット線接続を形成すること、をさらに具備し、
    前記ビット線接続は、前記金属層をビット線につなぐ、
    請求項１９の方法。
21. 前記トレンチの外部にある前記金属層および前記ＭＴＪの前記複数の層の一部を削除すること、をさらに具備する、請求項１９の方法。
22. 前記削除することは、前記金属接続の高さへ、前記金属層および前記ＭＴＪの前記複数の層をエッチングすること、を含む、請求項２１の方法。
23. 前記削除することは、前記金属接続の高さへ、前記金属層および前記ＭＴＪの前記複数の層を磨くこと、を含む、請求項２１の方法。

Images