RU2010133158A - Ячейка запоминающего устройства и способ формирования магнитного туннельного перехода (mtj) ячейки запоминающего устройства - Google Patents
Ячейка запоминающего устройства и способ формирования магнитного туннельного перехода (mtj) ячейки запоминающего устройства Download PDFInfo
- Publication number
- RU2010133158A RU2010133158A RU2010133158/28A RU2010133158A RU2010133158A RU 2010133158 A RU2010133158 A RU 2010133158A RU 2010133158/28 A RU2010133158/28 A RU 2010133158/28A RU 2010133158 A RU2010133158 A RU 2010133158A RU 2010133158 A RU2010133158 A RU 2010133158A
- Authority
- RU
- Russia
- Prior art keywords
- mtj
- plane
- layer
- storage device
- metal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/933—Spintronics or quantum computing
- Y10S977/935—Spin dependent tunnel, SDT, junction, e.g. tunneling magnetoresistance, TMR
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
1. Запоминающее устройство, содержащее ! - подложку в первой плоскости; ! - первое металлическое соединение, тянущееся во второй плоскости, при этом вторая плоскость является по существу перпендикулярной первой плоскости; и ! - первый магнитный туннельный переход (MTJ), имеющий первый слой, соединенный с металлическим соединением таким образом, что первый слой MTJ ориентирован вдоль второй плоскости. ! 2. Запоминающее устройство по п.1, в котором первый MTJ включает в себя один или более слоев, ориентированных вдоль второй плоскости. ! 3. Запоминающее устройство по п.1, в котором транзистор сформирован на подложке. ! 4. Запоминающее устройство по п.3, в котором первое металлическое соединение соединяется с транзистором. ! 5. Запоминающее устройство по п.4, дополнительно содержащее ! - соединение линии истока и соединение словарной линии, причем каждое соединяется с транзистором. ! 6. Запоминающее устройство по п.5, дополнительно содержащее ! - соединение битовой линии, соединенное со вторым слоем первого MTJ, при этом второй слой ориентирован вдоль второй плоскости. ! 7. Запоминающее устройство по п.6, в котором ток выполнен с возможностью протекать между соединением битовой линии и металлическим соединением через слои первого MTJ во второй плоскости. ! 8. Запоминающее устройство по п.1, в котором первый слой является закрепленным слоем, и в котором первый MTJ дополнительно включает в себя ! - слой туннельного перехода, ориентированный вдоль второй плоскости; и ! - свободный слой, ориентированный вдоль второй плоскости. ! 9. Запоминающее устройство по п.8, дополнительно содержащее ! - канавку, сформированную в изоляторе, при этом закреп
Claims (23)
1. Запоминающее устройство, содержащее
- подложку в первой плоскости;
- первое металлическое соединение, тянущееся во второй плоскости, при этом вторая плоскость является по существу перпендикулярной первой плоскости; и
- первый магнитный туннельный переход (MTJ), имеющий первый слой, соединенный с металлическим соединением таким образом, что первый слой MTJ ориентирован вдоль второй плоскости.
2. Запоминающее устройство по п.1, в котором первый MTJ включает в себя один или более слоев, ориентированных вдоль второй плоскости.
3. Запоминающее устройство по п.1, в котором транзистор сформирован на подложке.
4. Запоминающее устройство по п.3, в котором первое металлическое соединение соединяется с транзистором.
5. Запоминающее устройство по п.4, дополнительно содержащее
- соединение линии истока и соединение словарной линии, причем каждое соединяется с транзистором.
6. Запоминающее устройство по п.5, дополнительно содержащее
- соединение битовой линии, соединенное со вторым слоем первого MTJ, при этом второй слой ориентирован вдоль второй плоскости.
7. Запоминающее устройство по п.6, в котором ток выполнен с возможностью протекать между соединением битовой линии и металлическим соединением через слои первого MTJ во второй плоскости.
8. Запоминающее устройство по п.1, в котором первый слой является закрепленным слоем, и в котором первый MTJ дополнительно включает в себя
- слой туннельного перехода, ориентированный вдоль второй плоскости; и
- свободный слой, ориентированный вдоль второй плоскости.
9. Запоминающее устройство по п.8, дополнительно содержащее
- канавку, сформированную в изоляторе, при этом закрепленный туннельный переход и свободные слои MTJ сформированы в канавке,
- причем канавка имеет нижнюю часть, параллельную первой плоскости, и наклонную часть, наклоненную относительно второй плоскости, и
- причем по меньшей мере слой туннельного перехода является более толстым в нижней части и наклонной части, чем часть, ориентированная вдоль второй плоскости.
10. Запоминающее устройство по п.1, дополнительно содержащее
- второе металлическое соединение, тянущееся во второй плоскости; и
- второй магнитный туннельный переход (MTJ), имеющий первый слой, соединенный со вторым металлическим соединением таким образом, что первый слой второго MTJ ориентирован вдоль второй плоскости.
11. Запоминающее устройство по п.10, в котором одна линия истока совместно используется для каждой пары MTJ.
12. Запоминающее устройство по п.11, дополнительно содержащее
- первую словарную линию для первого MTJ; и
- вторую словарную линию для второго MTJ.
13. Запоминающее устройство по п.12, в котором первая словарная линия размещается между первым металлическим соединением и соединением линии истока, и в котором вторая словарная линия размещается между вторым металлическим соединением и соединением линии истока.
14. Запоминающее устройство по п.10, в котором первый MTJ расположен на первой стороне первого металлического соединения и в котором второй MTJ расположен на стороне второго металлического соединения, которая является смежной с первой стороной первого металлического соединения.
15. Способ формирования магнитного туннельного перехода (MTJ) в ячейке запоминающего устройства, при этом способ содержит
- предоставление подложки в первой плоскости;
- формирование металлического соединения, тянущегося во второй плоскости, при этом вторая плоскость является по существу перпендикулярной первой плоскости;
- вытравливание канавки в оксидном слое, чтобы открыть по меньшей мере первую часть металлического соединения, при этом первая часть металлического соединения ориентирована вдоль второй плоскости; и
- осаждение множества слоев MTJ в канавке так, что множество слоев MTJ ориентировано вдоль второй плоскости, и так, что первый слой MTJ соединен с первой частью металлического соединения.
16. Способ по п.15, в котором канавка включает в себя по меньшей мере первую поверхность, которая ориентирована вдоль второй плоскости, и вторую поверхность, имеющую наклон относительно второй плоскости, и
- в котором первый слой MTJ осаждается на первой поверхности и второй поверхности канавки.
17. Способ по п.16, в котором канавка включает в себя третью поверхность, которая ориентирована параллельно первой плоскости, и
- в котором первый слой MTJ осаждается на третьей поверхности канавки.
18. Способ по п.17, в котором слой туннельного перехода MTJ является более тонким на первой поверхности, чем на второй или третьей поверхности.
19. Способ по п.15, дополнительно содержащий
- заполнение по меньшей мере канавки металлическим слоем; и
- при этом металлический слой соединяется со вторым слоем MTJ.
20. Способ по п.19, дополнительно содержащий
- формирование соединения битовой линии на металлическом слое, при этом соединение битовой линии соединяет металлический слой с битовой линией.
21. Способ по п.19, дополнительно содержащий
- удаление части металлического слоя и множества слоев MTJ, которые находятся вне канавки.
22. Способ по п.21, в котором удаление включает в себя
- травление металлического слоя и множества слоев MTJ до высоты металлического соединения.
23. Способ по п.21, в котором удаление включает в себя
- полировку металлического слоя и множества слоев MTJ до высоты металлического соединения.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/970,557 | 2008-01-08 | ||
US11/970,557 US7919794B2 (en) | 2008-01-08 | 2008-01-08 | Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell |
PCT/US2009/030451 WO2009089360A1 (en) | 2008-01-08 | 2009-01-08 | Memory cell and method of forming a magnetic tunnel junction (mtj) of a memory cell |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2010133158A true RU2010133158A (ru) | 2012-02-20 |
RU2469441C2 RU2469441C2 (ru) | 2012-12-10 |
Family
ID=40580629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2010133158/28A RU2469441C2 (ru) | 2008-01-08 | 2009-01-08 | Ячейка запоминающего устройства и способ формирования магнитного туннельного перехода (mtj) ячейки запоминающего устройства |
Country Status (10)
Country | Link |
---|---|
US (1) | US7919794B2 (ru) |
EP (1) | EP2240969B1 (ru) |
JP (2) | JP5642557B2 (ru) |
KR (1) | KR101148395B1 (ru) |
CN (1) | CN101911326B (ru) |
BR (1) | BRPI0907208B1 (ru) |
CA (1) | CA2711305C (ru) |
ES (1) | ES2395697T3 (ru) |
RU (1) | RU2469441C2 (ru) |
WO (1) | WO2009089360A1 (ru) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8634231B2 (en) | 2009-08-24 | 2014-01-21 | Qualcomm Incorporated | Magnetic tunnel junction structure |
US8107285B2 (en) * | 2010-01-08 | 2012-01-31 | International Business Machines Corporation | Read direction for spin-torque based memory device |
US9385308B2 (en) * | 2010-03-26 | 2016-07-05 | Qualcomm Incorporated | Perpendicular magnetic tunnel junction structure |
JP6043478B2 (ja) * | 2010-12-07 | 2016-12-14 | 三星電子株式会社Samsung Electronics Co.,Ltd. | 磁気異方性物質の自由磁性層を含むストレージノード、これを含む磁気メモリ素子及びその製造方法 |
US9082956B2 (en) | 2011-04-04 | 2015-07-14 | Micron Technology, Inc. | Confined cell structures and methods of forming confined cell structures |
US9082695B2 (en) | 2011-06-06 | 2015-07-14 | Avalanche Technology, Inc. | Vialess memory structure and method of manufacturing same |
US8928100B2 (en) | 2011-06-24 | 2015-01-06 | International Business Machines Corporation | Spin transfer torque cell for magnetic random access memory |
US8709956B2 (en) | 2011-08-01 | 2014-04-29 | Avalanche Technology Inc. | MRAM with sidewall protection and method of fabrication |
US8796795B2 (en) | 2011-08-01 | 2014-08-05 | Avalanche Technology Inc. | MRAM with sidewall protection and method of fabrication |
US8536063B2 (en) | 2011-08-30 | 2013-09-17 | Avalanche Technology Inc. | MRAM etching processes |
TWI483248B (zh) * | 2011-09-08 | 2015-05-01 | Inotera Memories Inc | 自旋轉移力矩隨機存取記憶體 |
CN103066199B (zh) * | 2011-10-19 | 2016-03-30 | 中芯国际集成电路制造(北京)有限公司 | 一种新型的磁隧穿结器件及其制造方法 |
US9007818B2 (en) | 2012-03-22 | 2015-04-14 | Micron Technology, Inc. | Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication |
US8574928B2 (en) | 2012-04-10 | 2013-11-05 | Avalanche Technology Inc. | MRAM fabrication method with sidewall cleaning |
US9054030B2 (en) | 2012-06-19 | 2015-06-09 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
US8923038B2 (en) | 2012-06-19 | 2014-12-30 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
US8883520B2 (en) | 2012-06-22 | 2014-11-11 | Avalanche Technology, Inc. | Redeposition control in MRAM fabrication process |
US9373775B2 (en) | 2012-09-13 | 2016-06-21 | Micron Technology, Inc. | Methods of forming magnetic memory cells |
US8767448B2 (en) * | 2012-11-05 | 2014-07-01 | International Business Machines Corporation | Magnetoresistive random access memory |
US9379315B2 (en) | 2013-03-12 | 2016-06-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, semiconductor device structures, and memory systems |
KR102257931B1 (ko) | 2013-03-15 | 2021-05-28 | 인텔 코포레이션 | 내장된 자기 터널 접합을 포함하는 로직 칩 |
US9240546B2 (en) * | 2013-03-26 | 2016-01-19 | Infineon Technologies Ag | Magnetoresistive devices and methods for manufacturing magnetoresistive devices |
US9368714B2 (en) | 2013-07-01 | 2016-06-14 | Micron Technology, Inc. | Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems |
US9466787B2 (en) | 2013-07-23 | 2016-10-11 | Micron Technology, Inc. | Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems |
US9461242B2 (en) | 2013-09-13 | 2016-10-04 | Micron Technology, Inc. | Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems |
US9608197B2 (en) | 2013-09-18 | 2017-03-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
US10454024B2 (en) | 2014-02-28 | 2019-10-22 | Micron Technology, Inc. | Memory cells, methods of fabrication, and memory devices |
US9281466B2 (en) | 2014-04-09 | 2016-03-08 | Micron Technology, Inc. | Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication |
US9269888B2 (en) | 2014-04-18 | 2016-02-23 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
US9349945B2 (en) | 2014-10-16 | 2016-05-24 | Micron Technology, Inc. | Memory cells, semiconductor devices, and methods of fabrication |
US9768377B2 (en) | 2014-12-02 | 2017-09-19 | Micron Technology, Inc. | Magnetic cell structures, and methods of fabrication |
US9853208B2 (en) | 2014-12-30 | 2017-12-26 | International Business Machines Corporation | In-situ annealing to improve the tunneling magneto-resistance of magnetic tunnel junctions |
US10439131B2 (en) | 2015-01-15 | 2019-10-08 | Micron Technology, Inc. | Methods of forming semiconductor devices including tunnel barrier materials |
US9324937B1 (en) | 2015-03-24 | 2016-04-26 | International Business Machines Corporation | Thermally assisted MRAM including magnetic tunnel junction and vacuum cavity |
KR102485297B1 (ko) | 2015-12-11 | 2023-01-05 | 삼성전자주식회사 | 자기 저항 메모리 소자 및 그 제조 방법 |
US9972771B2 (en) * | 2016-03-24 | 2018-05-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | MRAM devices and methods of forming the same |
CN106229004B (zh) * | 2016-07-11 | 2018-08-28 | 北京航空航天大学 | 一种光写入的非易失性磁存储器 |
KR102631843B1 (ko) | 2016-12-27 | 2024-02-01 | 인텔 코포레이션 | 다수의 유형의 임베디드 비휘발성 메모리 디바이스들을 갖는 모놀리식 집적회로 |
CN111742366B (zh) * | 2018-06-14 | 2022-08-26 | 华为技术有限公司 | 存储器 |
CN109521996B (zh) * | 2018-11-16 | 2021-08-24 | 武汉华芯纳磁科技有限公司 | 基于电子自旋的多态真随机数发生器 |
US11195993B2 (en) * | 2019-09-16 | 2021-12-07 | International Business Machines Corporation | Encapsulation topography-assisted self-aligned MRAM top contact |
US20220359611A1 (en) * | 2021-05-06 | 2022-11-10 | Qualcomm Incorporated | One transistor one magnetic tunnel junction multiple bit magnetoresistive random access memory cell |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1522285A1 (ru) * | 1986-09-22 | 1989-11-15 | Ташкентский институт инженеров ирригации и механизации сельского хозяйства | Элемент пам ти |
JP3854767B2 (ja) * | 1999-12-13 | 2006-12-06 | ローム株式会社 | 強磁性トンネル接合素子を用いた装置、およびその製造方法 |
FR2817999B1 (fr) * | 2000-12-07 | 2003-01-10 | Commissariat Energie Atomique | Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif |
JP4488645B2 (ja) * | 2001-04-20 | 2010-06-23 | 株式会社東芝 | 磁気記憶装置 |
JP2003133529A (ja) * | 2001-10-24 | 2003-05-09 | Sony Corp | 情報記憶装置およびその製造方法 |
JP2003174149A (ja) | 2001-12-07 | 2003-06-20 | Mitsubishi Electric Corp | 磁気抵抗記憶素子および磁気ランダムアクセスメモリ装置 |
US6667525B2 (en) * | 2002-03-04 | 2003-12-23 | Samsung Electronics Co., Ltd. | Semiconductor device having hetero grain stack gate |
JP3884312B2 (ja) * | 2002-03-28 | 2007-02-21 | 株式会社東芝 | 磁気記憶装置 |
US6621730B1 (en) * | 2002-08-27 | 2003-09-16 | Motorola, Inc. | Magnetic random access memory having a vertical write line |
JP3884399B2 (ja) * | 2003-05-21 | 2007-02-21 | 株式会社東芝 | 磁気記憶装置 |
JP2006148039A (ja) * | 2004-03-03 | 2006-06-08 | Toshiba Corp | 磁気抵抗効果素子および磁気メモリ |
KR100604913B1 (ko) * | 2004-10-28 | 2006-07-28 | 삼성전자주식회사 | 멀티 비트 셀 어레이 구조를 가지는 마그네틱 램 |
US7105903B2 (en) * | 2004-11-18 | 2006-09-12 | Freescale Semiconductor, Inc. | Methods and structures for electrical communication with an overlying electrode for a semiconductor element |
JP2007157823A (ja) * | 2005-12-01 | 2007-06-21 | Renesas Technology Corp | 磁気記憶装置 |
US20070246787A1 (en) * | 2006-03-29 | 2007-10-25 | Lien-Chang Wang | On-plug magnetic tunnel junction devices based on spin torque transfer switching |
JP2007266498A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | 磁気記録素子及び磁気メモリ |
CN100550456C (zh) * | 2006-05-26 | 2009-10-14 | 中国科学院物理研究所 | 一种具有量子效应的MgO双势垒磁性隧道结及其用途 |
-
2008
- 2008-01-08 US US11/970,557 patent/US7919794B2/en active Active
-
2009
- 2009-01-08 JP JP2010542344A patent/JP5642557B2/ja active Active
- 2009-01-08 WO PCT/US2009/030451 patent/WO2009089360A1/en active Application Filing
- 2009-01-08 RU RU2010133158/28A patent/RU2469441C2/ru not_active IP Right Cessation
- 2009-01-08 CN CN2009801018565A patent/CN101911326B/zh active Active
- 2009-01-08 KR KR1020107017657A patent/KR101148395B1/ko active IP Right Grant
- 2009-01-08 CA CA2711305A patent/CA2711305C/en not_active Expired - Fee Related
- 2009-01-08 BR BRPI0907208-0A patent/BRPI0907208B1/pt active IP Right Grant
- 2009-01-08 EP EP09700850A patent/EP2240969B1/en active Active
- 2009-01-08 ES ES09700850T patent/ES2395697T3/es active Active
-
2014
- 2014-09-05 JP JP2014181384A patent/JP2015029119A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
BRPI0907208B1 (pt) | 2019-05-07 |
CN101911326A (zh) | 2010-12-08 |
US20090174015A1 (en) | 2009-07-09 |
KR20100096283A (ko) | 2010-09-01 |
KR101148395B1 (ko) | 2012-05-21 |
ES2395697T3 (es) | 2013-02-14 |
JP5642557B2 (ja) | 2014-12-17 |
JP2015029119A (ja) | 2015-02-12 |
JP2011509532A (ja) | 2011-03-24 |
EP2240969A1 (en) | 2010-10-20 |
CA2711305A1 (en) | 2009-07-16 |
ES2395697T8 (es) | 2014-11-17 |
CA2711305C (en) | 2015-02-10 |
US7919794B2 (en) | 2011-04-05 |
CN101911326B (zh) | 2013-04-10 |
BRPI0907208A2 (pt) | 2015-07-14 |
EP2240969B1 (en) | 2012-10-17 |
WO2009089360A1 (en) | 2009-07-16 |
RU2469441C2 (ru) | 2012-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2010133158A (ru) | Ячейка запоминающего устройства и способ формирования магнитного туннельного перехода (mtj) ячейки запоминающего устройства | |
US11730000B2 (en) | 3-dimensional nor string arrays in segmented stacks | |
US9000545B2 (en) | Magnetic random access memory | |
JP6975346B2 (ja) | メモリセル、メモリアレイ、及びメモリアレイを形成する方法 | |
US8811077B2 (en) | Memory architecture of 3D array with improved uniformity of bit line capacitances | |
CN103069570B (zh) | Mram装置和与逻辑集成兼容的集成技术 | |
US20150001613A1 (en) | Semiconductor devices including stair step structures, and related methods | |
US9831264B2 (en) | Nonvolatile memory device and method for fabricating the same | |
US8705274B2 (en) | Three-dimensional multi-bit non-volatile memory and method for manufacturing the same | |
JP2007300098A5 (ru) | ||
US10249642B2 (en) | Semiconductor memory device | |
RU2010140917A (ru) | Способ формирования устройства на магнитных туннельных переходах | |
JP2012019211A (ja) | ストリング選択線及びビット線の改善されたコンタクトレイアウトを有する3次元メモリアレイ | |
JP2007500949A5 (ru) | ||
CN101714404A (zh) | 包括氧化物薄膜晶体管的多层存储设备 | |
US20150070128A1 (en) | Magnetoresistive element and magnetic random access memory | |
TW201434111A (zh) | 積體電路 | |
CN108447870A (zh) | 3d nand存储器及其制造方法 | |
JP2020013921A5 (ru) | ||
CN108091655A (zh) | 半导体存储装置 | |
CN111725226B (zh) | 半导体存储装置 | |
CN1448947A (zh) | 磁存储装置的制造方法 | |
JP2019050269A (ja) | 半導体記憶装置 | |
US11152561B2 (en) | Magnetic memory device | |
WO2021109808A1 (zh) | 存储器及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20200109 |