JP6043478B2 - 磁気異方性物質の自由磁性層を含むストレージノード、これを含む磁気メモリ素子及びその製造方法 - Google Patents
磁気異方性物質の自由磁性層を含むストレージノード、これを含む磁気メモリ素子及びその製造方法 Download PDFInfo
- Publication number
- JP6043478B2 JP6043478B2 JP2011267907A JP2011267907A JP6043478B2 JP 6043478 B2 JP6043478 B2 JP 6043478B2 JP 2011267907 A JP2011267907 A JP 2011267907A JP 2011267907 A JP2011267907 A JP 2011267907A JP 6043478 B2 JP6043478 B2 JP 6043478B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic
- free
- memory device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005291 magnetic effect Effects 0.000 title claims description 278
- 239000000463 material Substances 0.000 title claims description 67
- 238000004519 manufacturing process Methods 0.000 title claims description 42
- 238000003860 storage Methods 0.000 title description 71
- 239000010410 layer Substances 0.000 claims description 405
- 125000006850 spacer group Chemical group 0.000 claims description 50
- 230000004888 barrier function Effects 0.000 claims description 43
- 239000011229 interlayer Substances 0.000 claims description 32
- 230000005415 magnetization Effects 0.000 claims description 26
- 239000000758 substrate Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 4
- 230000010287 polarization Effects 0.000 description 12
- 238000013461 design Methods 0.000 description 11
- 239000012535 impurity Substances 0.000 description 11
- 238000004088 simulation Methods 0.000 description 9
- 238000000926 separation method Methods 0.000 description 5
- 229910019236 CoFeB Inorganic materials 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000012795 verification Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000005290 antiferromagnetic effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910003321 CoFe Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Description
メモリ素子の高集積化に鑑みれば、外部磁場の発生のための別途の導線が必要であるという条件は、磁気メモリ素子の高集積化を制限する要素になる恐れがある。
本発明の一実施形態は、これらのストレージノードを含む磁気メモリ素子を提供する。
本発明の一実施形態は、これらのストレージノードの製造方法と前記ストレージノードを含む磁気メモリ素子の製造方法を提供する。
かかるストレージノードにおいて、前記トンネルバリアは、その下に形成された物質層を包むキャップ構造である。
前記自由層と、その下に形成された前記物質層の側面との間にスペーサ絶縁層が備えられる。
前記トンネルバリアは、前記下部磁性層の上部面上にのみ備えられる。
前記トンネルバリアは、前記ピンド層の上部面上にのみ備えられる。
前記自由層が垂直磁気異方性物質を含むとき、前記自由層の平面形態は円形であり、縦横比は1であり、直径は19nmまたは26nmである。
前記自由層は、外部影響のない時、定められた磁化方向がそのまま維持される不揮発性物質層、または定められた磁化方向を維持させるために所定の周期毎にリフレッシュの必要な揮発性物質層である。
前記スペーサ絶縁層の側面は70゜〜90゜の傾斜角を持つ。
前記リフレッシュ周期は、DRAMのリフレッシュ周期より長いが、1秒以下または1秒以上でありうる。
前記自由磁性層上に第2トンネルバリア膜をさらに形成する。
前記下部磁性層は、ピンニング層及び磁化方向の固定されているピンド層を含む。
前記スペーサ絶縁層の側面は、70゜〜90゜の傾斜角で形成する。
前記自由磁性層は、垂直磁気異方性物質または水平磁気異方性物質を含む。
前記自由磁性層は、ALD、CVDまたはPVD方式で形成する。
前記スペーサ絶縁層を形成する段階は、前記基板上に前記磁性積層物を覆う絶縁層を形成する段階及び、前記絶縁層の全面を、前記基板が露出されるまで異方性エッチングする段階をさらに含む。
前記自由磁性層は、垂直磁気異方性物質または水平磁気異方性物質を含む。
前記自由磁性層が水平磁気異方性物質層であるとき、前記トンネルバリア及び自由磁性層を順次に形成した後、縦横比が2以上になるように前記自由磁性層をパターニングする。
図1は、本発明の一実施形態による磁気メモリ素子を示す。
図3を参照すれば、スペーサ絶縁膜54の側面の傾斜角(θ)の最大角は90°以下である。
自由層58が水平磁気異方性物質層であるとき、傾斜角(θ)は、下部磁性層48の側面と自由層58の最外面との距離t1と、自由層58の縦横比とを考慮して定められる。距離t1は、例えば2.5nmであり、それ以上またはそれ以下でもよい。自由層58を平面上に広げれば、図4に示したように、自由層58の横長さLは30nm以上であり、その縦長さは10nmほどである。したがって、自由層58を含むMTJセルは、10nm×30nm以上のサイズを持つことができ、その縦横比は2以上になる。スペーサ絶縁膜54の側面の傾斜角(θ)は、MTJセルのサイズ、すなわち、自由層58のサイズが10nm×30nm以上の条件と、前記距離t1の条件とを満たす角である。
傾斜角(θ)の最小角は、例えば70゜以上であり、75゜以上であってもよい。
図7を参照すれば、自由層58の磁化方向は外部磁場の方向によって正常にスイッチングされることが分かるが、外部磁場の強度−200(Oe)及び460(Oe)で磁化方向が反転された。
図9を参照すれば、スピン分極電流の密度が小さいほど自由層58の磁化方向が反転される時間は長くなるということが分かる。
図25を参照すれば、コントローラ510とメモリ素子520とが配列されている。コントローラ510とメモリ素子520とは、互いに電気的信号を送受信できる。一例として、メモリ素子520とコントローラ510とは、コントローラ510の命令によってデータを送受信できる。メモリシステム500はメモリ素子520に/からデータを入力/出力できる。メモリ素子520は、前述した1つ以上の磁気メモリ素子やその成分を含む。メモリシステム500は、多様なポータブル電子素子用の記録媒体として使われてもよい。例えば、メモリシステム500は、マルチメディアカード(MMC:multimedia card)または保安デジタルカード(secure digital card)でありうる。
図26を参照すれば、プロセッサー610、入/出力装置630及びメモリ素子620は、バス640を通じて互いにデータ通信を行えるように配列されている。プロセッサー610は、プログラムを行うか、または電子システム600を制御できる。入/出力装置630は、電子システム600に/からデータを入力/出力するのに使われる。電子システム600は、入/出力装置630を経由してパソコンまたはネットワークなどの外部装置に連結され、前記外部装置とデータを送受信できるように配置されている。メモリ素子620は、プロセッサー610の動作のためのコードまたはプログラムを保存できる。メモリ素子620は、前述した1つ以上の磁気メモリ素子またはその成分を含む。電子システム600は、メモリ素子620の必要な多様な電子制御システムを具現できるが、例えば、電子システム600は、携帯電話、MP3プレーヤ、ナビゲーション装置、固体状態のディスク(solid state disk:SSD)または電化製品に使われる。
32 第1不純物領域
34 第2不純物領域
36 ゲート積層物
38 層間絶縁層
42 導電性プラグ
44 導電性パッド層
48 下部磁性層
50 ピンニング層
52 ピンド層
54 スペーサ絶縁膜
56 トンネルバリア
58 自由磁性層
62 層間絶縁層
64 ビアホ―ル
66 導電性プラグ
70 導電層
S1 ストレージノード
Claims (20)
- 磁気メモリ素子のMTJセルにおいて、
下部磁性層と、
前記下部磁性層上に形成されたトンネルバリアと、
前記トンネルバリア上に形成され、スピン電流により磁化方向がスイッチングされる自由層と、を含み、
前記自由層は、前記自由層下に形成された下部磁性層を包むキャップ構造を持ち、
前記自由層は水平磁気異方性物質層であり、前記自由層下に形成された前記下部磁性層の側面一部を包み、
前記下部磁性層は、順次に積層されたピンニング層及びピンド層をさらに含み、前記自由層の縦横比は2以上であり、セルレイアウトで面積は10nm×15nmである磁気メモリ素子のMTJセル。 - 基板の一部領域上に、下部磁性層とトンネルバリアとを含む磁性積層物を形成する段階と、
前記磁性積層物の側面を覆い、側面が傾斜面であるスペーサ絶縁層を形成する段階と、
前記磁性積層物の上部面を覆い、前記スペーサ絶縁層の側面上へ拡張される自由磁性層を形成する段階と、を含む磁気メモリ素子のMTJセルの製造方法。 - 前記磁性積層物は、前記下部磁性層、ピンニング層、磁化方向の固定されたピンド層及び前記トンネルバリア膜を順次に積層した後、逆順にパターニングして形成する請求項2に記載の磁気メモリ素子のMTJセルの製造方法。
- 前記スペーサ絶縁層を形成する段階は、
前記基板上に前記磁性積層物を覆う絶縁層を形成する段階と、
前記絶縁層の全面を、前記基板が露出されるまで異方性エッチングする段階と、をさらに含む請求項2に記載の磁気メモリ素子のMTJセルの製造方法。 - 前記スペーサ絶縁層の側面は、70゜〜90゜の傾斜角で形成する請求項2に記載の磁気メモリ素子のMTJセルの製造方法。
- 前記下部磁性層は、順次に積層されたピンニング層及びピンド層を含み、前記自由磁性層を形成した後、縦横比が2以上になるように前記自由磁性層をパターニングする請求項2に記載の磁気メモリ素子のMTJセルの製造方法。
- 前記自由磁性層は、ALD、CVDまたはPVD方式で形成する請求項2に記載の磁気メモリ素子のMTJセルの製造方法。
- 前記自由磁性層は、水平磁気異方性物質層で形成する請求項2に記載の磁気メモリ素子のMTJセルの製造方法。
- 前記自由磁性層は、垂直磁気異方性物質層で形成する請求項2に記載の磁気メモリ素子のMTJセルの製造方法。
- 前記自由磁性層を形成した後、平面直径が19nmまたは26nmになるように前記自由磁性層をパターニングする請求項9に記載の磁気メモリ素子のMTJセルの製造方法。
- 基板の一部領域上に、下部磁性層を含む磁性積層物を形成する段階と、
前記磁性積層物の側面を覆い、側面が傾斜面であるスペーサ絶縁層を形成する段階と、
前記磁性積層物の上部面を覆い、前記スペーサ絶縁層の側面上へ拡張されたトンネルバリア及び自由磁性層を順次に形成する段階と、を含む磁気メモリ素子のMTJセルの製造方法。 - 前記磁性積層物は、順次に積層されたピンニング層及び磁化方向の固定されたピンド層をさらに含む請求項11に記載の磁気メモリ素子のMTJセルの製造方法。
- 前記スペーサ絶縁層を形成する段階は、
前記基板上に前記磁性積層物を覆う絶縁層を形成する段階と、
前記絶縁層の全面を、前記基板が露出されるまで異方性エッチングする段階と、をさらに含む請求項11に記載の磁気メモリ素子のMTJセルの製造方法。 - 前記スペーサ絶縁層の側面は、70゜〜90゜の傾斜角で形成する請求項11に記載の磁気メモリ素子のMTJセルの製造方法。
- 前記トンネルバリア及び自由磁性層を順次に形成した後、縦横比が2以上になるように前記自由磁性層をパターニングする請求項11に記載の磁気メモリ素子のMTJセルの製造方法。
- 前記自由磁性層は、ALD、CVDまたはPVD方式で形成する請求項11に記載の磁気メモリ素子のMTJセルの製造方法。
- 前記自由磁性層は、水平磁気異方性物質層で形成する請求項11に記載の磁気メモリ素子のMTJセルの製造方法。
- 前記自由磁性層は、垂直磁気異方性物質層で形成する請求項11に記載の磁気メモリ素子のMTJセルの製造方法。
- 前記トンネルバリア及び前記自由磁性層を順次に形成した後、前記自由磁性層の直径が19nmまたは26nmになるように、前記自由磁性層をパターニングする請求項18に記載の磁気メモリ素子のMTJセルの製造方法。
- 基板にスイッチング素子を形成する段階と、
前記基板上に前記スイッチング素子を覆う層間絶縁層を形成する段階と、
前記層間絶縁層上に前記スイッチング素子に連結されるMTJセルを形成する段階と、を含み、
前記MTJセルは、請求項2または請求項11に記載の方法で形成する磁気メモリ素子の製造方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100124440A KR101774937B1 (ko) | 2010-12-07 | 2010-12-07 | 수평 자기 이방성 물질의 자유 자성층을 포함하는 스토리지 노드, 이를 포함하는 자기 메모리 소자 및 그 제조방법 |
KR10-2010-0124440 | 2010-12-07 | ||
KR1020110107058A KR101854185B1 (ko) | 2011-10-19 | 2011-10-19 | 수직 자기 이방성 물질의 자유 자성층을 포함하는 스토리지 노드, 이를 포함하는 자기 메모리 소자 및 그 제조방법 |
KR10-2011-0107058 | 2011-10-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012124491A JP2012124491A (ja) | 2012-06-28 |
JP6043478B2 true JP6043478B2 (ja) | 2016-12-14 |
Family
ID=46161437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011267907A Active JP6043478B2 (ja) | 2010-12-07 | 2011-12-07 | 磁気異方性物質の自由磁性層を含むストレージノード、これを含む磁気メモリ素子及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8803266B2 (ja) |
JP (1) | JP6043478B2 (ja) |
CN (1) | CN102569642B (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9129690B2 (en) * | 2012-07-20 | 2015-09-08 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic junctions having improved characteristics |
KR101998676B1 (ko) * | 2012-07-20 | 2019-07-10 | 삼성전자주식회사 | 자기 메모리 장치 및 그 제조 방법 |
KR102078849B1 (ko) * | 2013-03-11 | 2020-02-18 | 삼성전자 주식회사 | 자기저항 구조체, 이를 포함하는 자기 메모리 소자 및 자기저항 구조체의 제조 방법 |
US9257636B2 (en) * | 2013-09-11 | 2016-02-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Perpendicular magnetic random-access memory (MRAM) formation by direct self-assembly method |
US9882118B2 (en) * | 2013-10-31 | 2018-01-30 | Japan Science And Technology Agency | Spin control mechanism and spin device |
US9349939B2 (en) * | 2014-05-23 | 2016-05-24 | Qualcomm Incorporated | Etch-resistant protective coating for a magnetic tunnel junction device |
US10008662B2 (en) | 2015-03-12 | 2018-06-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process |
US9614003B1 (en) * | 2015-10-21 | 2017-04-04 | Globalfoundries Inc. | Method of forming a memory device structure and memory device structure |
US9824737B2 (en) | 2015-12-22 | 2017-11-21 | Intel Corporation | Memory circuit and method for operating a first and a second set of memory cells in direct memory access mode with refresh |
JP6697360B2 (ja) * | 2016-09-20 | 2020-05-20 | キオクシア株式会社 | メモリシステムおよびプロセッサシステム |
US11770981B2 (en) | 2018-03-30 | 2023-09-26 | Tohoku University | Magnetoresistive element and magnetic memory |
CN110875421B (zh) * | 2018-09-04 | 2023-05-23 | 联华电子股份有限公司 | 磁阻式存储单元及其制造方法 |
CN111129289B (zh) | 2018-10-31 | 2023-05-30 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
US11038097B2 (en) | 2019-09-19 | 2021-06-15 | International Business Machines Corporation | Magnetic structures with tapered edges |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6653154B2 (en) | 2001-03-15 | 2003-11-25 | Micron Technology, Inc. | Method of forming self-aligned, trenchless mangetoresistive random-access memory (MRAM) structure with sidewall containment of MRAM structure |
KR100403313B1 (ko) * | 2001-05-22 | 2003-10-30 | 주식회사 하이닉스반도체 | 바이폴라 접합 트랜지스터를 이용한 마그네틱 램 및 그형성방법 |
US6430085B1 (en) | 2001-08-27 | 2002-08-06 | Motorola, Inc. | Magnetic random access memory having digit lines and bit lines with shape and induced anisotropy ferromagnetic cladding layer and method of manufacture |
KR100446616B1 (ko) * | 2001-10-18 | 2004-09-04 | 삼성전자주식회사 | 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자와 그구동 및 제조방법 |
JP2003141873A (ja) * | 2001-11-05 | 2003-05-16 | Toshiba Corp | 磁気記憶装置 |
JP4157707B2 (ja) | 2002-01-16 | 2008-10-01 | 株式会社東芝 | 磁気メモリ |
JP3866110B2 (ja) | 2002-01-16 | 2007-01-10 | 株式会社東芝 | 磁気メモリ |
US6765823B1 (en) | 2003-01-29 | 2004-07-20 | Micron Technology Incorporated | Magnetic memory cell with shape anisotropy |
JP4215609B2 (ja) * | 2003-09-29 | 2009-01-28 | 株式会社東芝 | 磁気セル及び磁気メモリ |
US6992359B2 (en) | 2004-02-26 | 2006-01-31 | Grandis, Inc. | Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization |
JP4187021B2 (ja) * | 2005-12-02 | 2008-11-26 | ソニー株式会社 | 記憶素子及びメモリ |
JP2008211058A (ja) * | 2007-02-27 | 2008-09-11 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその書き込み方法 |
US7919794B2 (en) * | 2008-01-08 | 2011-04-05 | Qualcomm, Incorporated | Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell |
KR100990143B1 (ko) * | 2008-07-03 | 2010-10-29 | 주식회사 하이닉스반도체 | 자기터널접합 장치, 이를 구비하는 메모리 셀 및 그제조방법 |
KR101178767B1 (ko) | 2008-10-30 | 2012-09-07 | 한국과학기술연구원 | 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조 |
US8054587B2 (en) * | 2009-01-09 | 2011-11-08 | Tdk Corporation | Magnetoresistive effect element, thin-film magnetic head with magnetoresistive effect read head element, and magnetic disk drive apparatus with thin-film magnetic head |
-
2011
- 2011-12-07 US US13/313,361 patent/US8803266B2/en active Active
- 2011-12-07 CN CN201110404641.XA patent/CN102569642B/zh active Active
- 2011-12-07 JP JP2011267907A patent/JP6043478B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US20120139069A1 (en) | 2012-06-07 |
CN102569642A (zh) | 2012-07-11 |
US8803266B2 (en) | 2014-08-12 |
CN102569642B (zh) | 2016-08-03 |
JP2012124491A (ja) | 2012-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6043478B2 (ja) | 磁気異方性物質の自由磁性層を含むストレージノード、これを含む磁気メモリ素子及びその製造方法 | |
US9589616B2 (en) | Energy efficient three-terminal voltage controlled memory cell | |
CN108713261B (zh) | 用于将自旋霍尔mtj器件嵌入逻辑处理器中的方法和所得到的结构 | |
JP5784838B2 (ja) | スピントランスファートルクスイッチングデバイスにおける歪みによるスイッチング電流の低減 | |
JP4945592B2 (ja) | 半導体記憶装置 | |
US9847476B2 (en) | Armature-clad MRAM device | |
JP2017112358A (ja) | 下部固定sot−mramビット構造及び製造の方法 | |
JP4555780B2 (ja) | 高密度及び高プログラミング効率のmram設計 | |
US9293695B2 (en) | Magnetoresistive element and magnetic random access memory | |
TW201029238A (en) | Magnetic element utilizing protective sidewall passivation | |
US20110076784A1 (en) | Fabrication of Magnetic Element Arrays | |
KR20120127452A (ko) | 불균일한 전류 경로들을 가진 스핀 토크 구동 자기 터널 접합 및 이를 형성하기 위한 복합 하드마스크 아키텍쳐 | |
CN110323247B (zh) | Mram器件及其制造方法及包括mram的电子设备 | |
TW201742278A (zh) | 用於垂直磁性穿隧接面之應變工程的方法及所得結構 | |
US20160133831A1 (en) | Method of forming metal oxide layer and magnetic memory device including the same | |
KR20180027709A (ko) | 반도체 메모리 장치 | |
CN108335977B (zh) | 制造磁结的方法和磁存储器 | |
JP2015179844A (ja) | 犠牲挿入層を用いるスピン移動トルク磁気デバイスで使用可能な垂直磁気異方性磁気接合を提供する方法 | |
US20060228853A1 (en) | Memory devices including spacers on sidewalls of memory storage elements and related methods | |
JP2005136419A (ja) | 状態の切り換えを容易化するための加熱式mramセル | |
CN110890458B (zh) | 一种提高磁性随机存储器写入效率的方法 | |
JP2012244051A (ja) | 磁気抵抗素子及び磁気記憶装置 | |
CN108886022A (zh) | 存储元件和存储元件的制造方法 | |
KR101774937B1 (ko) | 수평 자기 이방성 물질의 자유 자성층을 포함하는 스토리지 노드, 이를 포함하는 자기 메모리 소자 및 그 제조방법 | |
JP2013055088A (ja) | 磁気抵抗素子及び磁気記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141118 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20141226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151019 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151022 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160108 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160909 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161017 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6043478 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |