JP2008211058A - 磁気ランダムアクセスメモリ及びその書き込み方法 - Google Patents
磁気ランダムアクセスメモリ及びその書き込み方法 Download PDFInfo
- Publication number
- JP2008211058A JP2008211058A JP2007047697A JP2007047697A JP2008211058A JP 2008211058 A JP2008211058 A JP 2008211058A JP 2007047697 A JP2007047697 A JP 2007047697A JP 2007047697 A JP2007047697 A JP 2007047697A JP 2008211058 A JP2008211058 A JP 2008211058A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- recording layer
- magnetization
- fixed
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
【解決手段】磁気ランダムアクセスメモリは、第1の方向に延在された第1及び第2のビット線BL1、BL2と、第1のビット線に接続され、磁化方向が固定された第1の固定層と磁化方向が反転可能な第1の記録層と第1の固定層及び第1の記録層の間に設けられた第1の非磁性層とを有し、第1の固定層及び第1の記録層の間に流す第1の電流の向きに応じて第1の固定層及び第1の記録層の磁化方向が平行状態又は反平行状態となる第1の磁気抵抗効果素子MTJ1と、第2のビット線に接続され、磁化方向が固定された第2の固定層と磁化方向が反転可能な第2の記録層と第2の固定層及び第2の記録層の間に設けられた第2の非磁性層とを有し、第1及び第2の記録層は同じ第1の層13で形成され、第2の固定層及び第2の記録層の間に流す第2の電流の向きに応じて第2の固定層及び第2の記録層の磁化方向が平行状態又は反平行状態となる第2の磁気抵抗効果素子MTJ2とを具備する。
【選択図】図1
Description
[1−1]構造
図1は、本発明の第1の実施形態に係る磁気ランダムアクセスメモリの平面図を示す。図2(a)は、図1のIIA−IIA線に沿った断面図を示す。図2(b)は、図1のIIB−IIB線に沿った断面図を示す。以下に、第1の実施形態に係る磁気ランダムアクセスメモリの構造について説明する。
図3は、本発明の第1の実施形態に係る書き込み反転部分の伝播の原理を説明するための図を示す。以下に、第1の実施形態に係る書き込み反転部分の伝播の原理について説明する。
図4(a)及び(b)は、本発明の第1の実施形態に係る“0”書き込み動作を説明するための図を示す。図5(a)及び(b)は、本発明の第1の実施形態に係る“1”書き込み動作を説明するための図を示す。ここで、図4(a)及び図5(a)はワード線の延在方向における模式的な断面図であり、図4(b)及び図5(b)はビット線の延在方向における模式的な断面図である。以下に、第1の実施形態に係る書き込み動作について説明する。
第1の実施形態の読み出し動作では、磁気抵抗(Magneto Resistive)効果を利用する。
上記第1の実施形態によれば、ワード線方向においてMTJ膜10をセル毎に分断せずに繋げて延在させる。つまり、MTJ膜10はライン状に形成すればよいため、セル毎にMTJ素子の面積を小さくかつ制御性良く加工する必要がないので、加工プロセス的に容易となる。従って、加工寸法の制御性を容易にし、MTJ素子の加工ばらつきを抑制することが可能となる。
第2の実施形態は、書き込み電流の通電時間等を調整することで多値メモリを実現する例である。
図7(a)乃至(c)は、本発明の第2の実施形態に係る書き込み反転部分の伝播の原理を説明するための図を示す。図8は、本発明の第2の実施形態に係る書き込み動作時の電流パルスの波形図を示す。以下に、第2の実施形態に係る書き込み反転部分の伝播の原理について説明する。
図9(a)乃至(c)、図10、図11を用いて、多値メモリを実現する書き込み動作について説明する。
第2の実施形態では、上記第1の実施形態と同様の磁気抵抗効果を利用した読み出し動作を行うため、説明は省略する。
上記第2の実施形態によれば、第1の実施形態と同様の効果を得ることができる。さらに、第2の実施形態では、書き込み電流Iの広がりを調整することで1セル内の磁化反転領域Rを制御する。これにより、1セルで3値以上の抵抗値を作り出すことができ、多値メモリを実現できる。
第3の実施形態は、各実施形態のMTJ素子の上下の少なくとも一方のコンタクトを小さくした例である。
図12乃至図14は、本発明の第3の実施形態に係る磁気ランダムアクセスメモリのビット線方向の断面図を示す。以下に、第3の実施形態に係る磁気ランダムアクセスメモリの構造について説明する。
(b)Ta
(c)Tiを含む化合物(例えば、TiN、TiW、TiSiN、TiSix、TiB2、TiB、TiC)
(d)Taを含む化合物(例えば、TaB2、TaB、TaC、TaN、Ta4N5、Ta5N6、Ta2N)
(e)Zrを含む化合物(例えば、ZrB2、ZrB、ZrC、ZrN)
(f)Hfを含む化合物(例えば、HfB、HfC、HfN)
(g)Vを含む化合物(例えば、VB2、VB、VC、VN)
(h)Nbを含む化合物(例えば、NbB2、NbB、NbC、NbN)
(i)Crを含む化合物(例えば、CrB2、CrB、Cr2B、Cr3C2、Cr2N、CrN)
(j)Moを含む化合物(例えば、Mo2B3、MoB2、MoB、Mo2B、MoxCy、Mo2C、MoN)
(k)Wを含む化合物(例えば、WxBy、W2B5、WxCy、WC、W2C、WxNy、WN)
キャップ層CP1、CP2は、プロセスの容易性からMTJ素子MTJと同一の平面形状が望ましいが、異なる平面形状でもよい。キャップ層CP1、CP2の上面(コンタクトC1、C2側の面)の面積は、コンタクトC1、C2の底面(キャップ層CP1、CP2側の面)の面積よりも大きいことが望ましい。
上記第3の実施形態によれば、第1の実施形態と同様の効果を得ることができる。さらに、第3の実施形態では、MTJ素子MTJの上下の少なくとも一方のコンタクトC1、C2を細くすることで、このコンタクトC1、C2の記録層13に接触する面積を小さくしている。このため、書き込み動作時に、コンタクトC1、C2とMTJ素子MTJとの局所的な接触部分から磁化反転が生じ、磁壁移動効果により磁化反転が伝播することで、素子全体の磁化が反転する。このため、書き込み動作時、小コンタクトの効果により、書き込み電流を低減することができる。さらに、記録層13よりも高抵抗のキャップ層CP1、CP2を設けることで、電流拡散による効果の減少を防ぐことができる。
第4の実施形態では、各実施形態で用いられるMTJ素子について説明する。
上述する第1の実施形態では、例えば図2(b)に示すように、MTJ膜10を構成する固定層11、非磁性層12及び記録層13の3つの層が全てワード線WL方向に繋がっていた。しかしながら、MTJ膜10は、上述する形状に限定されず、例えば次のような形状に変形することが可能である。
図15は、本発明の第4の実施形態に係る磁気ランダムアクセスメモリの変形例1の一部断面図を示す。以下に、変形例1の構造について説明する。
図16は、本発明の第4の実施形態に係る磁気ランダムアクセスメモリの変形例2の一部断面図を示す。以下に、変形例2の構造について説明する。
図17は、本発明の第4の実施形態に係る磁気ランダムアクセスメモリの変形例3の一部断面図を示す。以下に、変形例3の構造について説明する。
図18は、本発明の第4の実施形態に係る磁気ランダムアクセスメモリの変形例4の一部断面図を示す。以下に、変形例4の構造について説明する。
図19は、本発明の第4の実施形態に係る磁気ランダムアクセスメモリの変形例5の一部断面図を示す。以下に、変形例5の構造について説明する。
MTJ素子MTJの固定層11及び記録層13の磁化方向は、膜面に対して垂直方向を向いていてもよいし(垂直磁化型)、膜面に対して平行方向に向いていてもよい(平行磁化型)。尚、垂直磁化型のMTJ素子MTJであれば、従来のように素子形状の長手方向で磁化方向が決定されることがなくなるという利点がある。
MTJ素子MTJは、例えば以下のような材料からなる。
「Fe(鉄)、Co(コバルト)、Ni(ニッケル)のうちの少なくとも1つと、Cr(クロム)、Pt(白金)、Pd(パラジウム)のうちの少なくとも1つとを含む合金からなるもの」
例えば、規則合金としては、Fe(50)Pt(50)、Fe(50)Pd(50)、Co(50)Pt(50)などがある。例えば、不規則合金としては、CoCr合金、CoPt合金、CoCrPt合金、CoCrPtTa合金、CoCrNb合金などがある。
「Fe、Co、Niのうちの少なくとも1つ又はこれらのうちの1つを含む合金と、Pd、Ptのうちの1つ又はこれらのうちの1つを含む合金とが、交互に積層された構造を持つもの」
例えば、Co/Pt人工格子、Co/Pd人工格子、CoCr/Pt人工格子などがある。Co/Pt人工格子を使用した場合及びCo/Pd人工格子を使用した場合においては、抵抗変化率(MR比)は、約40%、という大きな値を実現できる。
「希土類金属のうちの少なくとも1つ、例えば、Tb(テルビウム)、Dy(ジスプロシウム)、又は、Gd(ガドリニウム)と、遷移金属のうちの少なくとも1つとからなるアモルファス合金」
例えば、TbFe、TbCo、TbFeCo、DyTbFeCo、GdTbCoなどがある。
「Fe、Co、Niのうちの少なくとも1つと、Cr、Pt、Pdのうちの少なくとも1つとを含む合金に、不純物を添加したもの」
例えば、規則合金としては、Fe(50)Pt(50)、Fe(50)Pd(50)、又は、Co(50)Pt(50)に、Cu、Cr、Agなどの不純物を加えて磁気異方性エネルギー密度を低下させたものなどがある。例えば、不規則合金としては、CoCr合金、CoPt合金、CoCrPt合金、CoCrPtTa合金、又は、CoCrNb合金について、非磁性元素の割合を増加させて磁気異方性エネルギー密度を低下させたものなどがある。
「Fe、Co、Niのうちの少なくとも1つ又はこれらのうちの1つを含む合金と、Pd、Ptのうちの1つ又はこれらのうちの1つを含む合金とが、交互に積層された構造を持つものであって、前者の元素若しくは合金からなる層の厚さ、又は、後者の元素若しくは合金からなる層の厚さを調整したもの」
Fe、Co、Niのうちの少なくとも1つ又はこれらのうちの1つを含む合金についての厚さの最適値と、Pd、Ptのうちの1つ又はこれらのうちの1つを含む合金についての厚さの最適値とが存在し、厚さがこれら最適値から離れるに従い、磁気異方性エネルギー密度は、次第に低下する。
「希土類金属のうちの少なくとも1つ、例えば、Tb(テルビウム)、Dy(ジスプロシウム)、又は、Gd(ガドリニウム)と、遷移金属のうちの少なくとも1つとからなるアモルファス合金の組成比を調整したもの」
例えば、TbFe、TbCo、TbFeCo、DyTbFeCo、GdTbCoなどのアモルファス合金の組成比を調整し、磁気異方性エネルギー密度を小さくしたものがある。
上記各実施形態のMTJ素子MTJの平面形状は、例えば、長方形、正方形、円、楕円、六角形、菱型、平行四辺形、十字型、ビーンズ型(凹型)等、種々に変更することが可能である。
MTJ素子MTJは、1重トンネル接合(シングルジャンクション)構造でもよいし、2重トンネル接合(ダブルジャンクション)構造でもよい。
Claims (5)
- 第1の方向に延在された第1のビット線と、
前記第1のビット線と前記第1の方向と異なる第2の方向において隣り合い、前記第1の方向に延在された第2のビット線と、
前記第1のビット線に接続され、磁化方向が固定された第1の固定層と磁化方向が反転可能な第1の記録層と前記第1の固定層及び前記第1の記録層の間に設けられた第1の非磁性層とを有し、前記第1の固定層及び前記第1の記録層の間に流す第1の電流の向きに応じて前記第1の固定層及び前記第1の記録層の前記磁化方向が平行状態又は反平行状態となる第1の磁気抵抗効果素子と、
前記第1の磁気抵抗効果素子と前記第2の方向において隣接し、前記第2のビット線に接続され、磁化方向が固定された第2の固定層と磁化方向が反転可能な第2の記録層と前記第2の固定層及び前記第2の記録層の間に設けられた第2の非磁性層とを有し、前記第1及び第2の記録層は前記第2の方向に延在する同じ第1の層で形成され、前記第2の固定層及び前記第2の記録層の間に流す第2の電流の向きに応じて前記第2の固定層及び前記第2の記録層の前記磁化方向が平行状態又は反平行状態となる第2の磁気抵抗効果素子と
を具備することを特徴とする磁気ランダムアクセスメモリ。 - 前記第1及び第2の非磁性層は、前記第2の方向に延在する同じ第2の層で形成され、
前記第1及び第2の固定層は、前記第2の方向に延在する同じ第3の層で形成されていることを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。 - 第1の方向に延在された第1のビット線と、
前記第1のビット線と前記第1の方向と異なる第2の方向において隣り合い、前記第1の方向に延在された第2のビット線と、
前記第1のビット線に接続され、磁化方向が固定された第1の固定層と磁化方向が反転可能な第1の記録層と前記第1の固定層及び前記第1の記録層の間に設けられた第1の非磁性層とを有する第1の磁気抵抗効果素子と、
前記第1の磁気抵抗効果素子と前記第2の方向において隣接し、前記第2のビット線に接続され、磁化方向が固定された第2の固定層と磁化方向が反転可能な第2の記録層と前記第2の固定層及び前記第2の記録層の間に設けられた第2の非磁性層とを有し、前記第1及び第2の記録層は前記第2の方向に延在する同じ第1の層で形成された第2の磁気抵抗効果素子とを備え、
前記第1の磁気抵抗効果素子に書き込む場合、書き込み電流を前記第1の固定層及び前記第1の記録層間に流し、前記書き込み電流を流す方向に応じて前記第1の記録層の磁化を前記第1の固定層の磁化に対して平行又は反平行にするステップを具備し、
前記書き込み電流を調整することで前記第1の記録層の磁化反転の広がりを制御することを特徴とする磁気ランダムアクセスメモリの書き込み方法。 - 前記書き込み電流の通電時間を制御し、前記書き込み電流を流すことで移動する前記第1の層内の磁壁を前記第1及び第2の磁気抵抗効果素子間で止めることを特徴とする請求項3に記載の磁気ランダムアクセスメモリの書き込み方法。
- 前記書き込み電流によりセル内の前記磁化反転の範囲を調整することで、前記第1の磁気抵抗効果素子の第1乃至第3の抵抗値を作り出し、
前記第1の抵抗値は、前記セル内において、前記第1の記録層の全ての磁化が前記第1の固定層の磁化に対して平行である場合に作り出され、
前記第2の抵抗値は、前記セル内において、前記第1の記録層の全ての磁化が前記第1の固定層の磁化に対して反平行である場合に作り出され、
前記第3の抵抗値は、前記セル内において、前記第1の記録層が前記第1の固定層の磁化に対して平行である第1の磁化と前記第1の固定層の磁化に対して反平行である第2の磁化とを有する場合に作り出される
ことを特徴とする請求項3に記載の磁気ランダムアクセスメモリの書き込み方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007047697A JP2008211058A (ja) | 2007-02-27 | 2007-02-27 | 磁気ランダムアクセスメモリ及びその書き込み方法 |
US12/037,359 US7629637B2 (en) | 2007-02-27 | 2008-02-26 | Magnetic random access memory and write method thereof |
KR1020080017875A KR100938721B1 (ko) | 2007-02-27 | 2008-02-27 | 자기 랜덤 액세스 메모리 및 그 기입 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007047697A JP2008211058A (ja) | 2007-02-27 | 2007-02-27 | 磁気ランダムアクセスメモリ及びその書き込み方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008211058A true JP2008211058A (ja) | 2008-09-11 |
Family
ID=39715694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007047697A Abandoned JP2008211058A (ja) | 2007-02-27 | 2007-02-27 | 磁気ランダムアクセスメモリ及びその書き込み方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7629637B2 (ja) |
JP (1) | JP2008211058A (ja) |
KR (1) | KR100938721B1 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010095525A1 (ja) * | 2009-02-23 | 2010-08-26 | キヤノンアネルバ株式会社 | 磁気抵抗素子および磁気抵抗素子の製造方法 |
WO2010143248A1 (ja) * | 2009-06-08 | 2010-12-16 | 株式会社日立製作所 | トンネル磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ |
JP2010282714A (ja) * | 2009-06-05 | 2010-12-16 | Hynix Semiconductor Inc | 半導体メモリ装置 |
JP2011008849A (ja) * | 2009-06-24 | 2011-01-13 | Sony Corp | メモリ及び書き込み制御方法 |
JP2011065701A (ja) * | 2009-09-16 | 2011-03-31 | Hitachi Ltd | 半導体装置 |
JP2012099823A (ja) * | 2010-11-03 | 2012-05-24 | Seagate Technology Llc | プログラム可能メモリ素子を備える装置、データ記憶メモリを備える装置、ならびにデータ書込および保持方法 |
JP2012124491A (ja) * | 2010-12-07 | 2012-06-28 | Samsung Electronics Co Ltd | 磁気異方性物質の自由磁性層を含むストレージノード、これを含む磁気メモリ素子及びその製造方法 |
KR20130042907A (ko) * | 2011-10-19 | 2013-04-29 | 삼성전자주식회사 | 수직 자기 이방성 물질의 자유 자성층을 포함하는 스토리지 노드, 이를 포함하는 자기 메모리 소자 및 그 제조방법 |
JP2013530479A (ja) * | 2010-05-06 | 2013-07-25 | クアルコム,インコーポレイテッド | 双安定素子のクラスタ状態にあるマルチレベルメモリの確率的なプログラミングの方法および装置 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008130807A (ja) * | 2006-11-21 | 2008-06-05 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
US7760542B2 (en) * | 2008-04-21 | 2010-07-20 | Seagate Technology Llc | Spin-torque memory with unidirectional write scheme |
US8233319B2 (en) | 2008-07-18 | 2012-07-31 | Seagate Technology Llc | Unipolar spin-transfer switching memory unit |
US7933146B2 (en) * | 2008-10-08 | 2011-04-26 | Seagate Technology Llc | Electronic devices utilizing spin torque transfer to flip magnetic orientation |
US7933137B2 (en) * | 2008-10-08 | 2011-04-26 | Seagate Teachnology Llc | Magnetic random access memory (MRAM) utilizing magnetic flip-flop structures |
US7940592B2 (en) * | 2008-12-02 | 2011-05-10 | Seagate Technology Llc | Spin-torque bit cell with unpinned reference layer and unidirectional write current |
US7936592B2 (en) * | 2009-02-03 | 2011-05-03 | Seagate Technology Llc | Non-volatile memory cell with precessional switching |
JP2010212661A (ja) * | 2009-02-13 | 2010-09-24 | Fujitsu Ltd | 磁気ランダムアクセスメモリ |
US8416600B2 (en) * | 2009-11-25 | 2013-04-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reverse connection MTJ cell for STT MRAM |
JP2012146727A (ja) * | 2011-01-07 | 2012-08-02 | Sony Corp | 記憶素子及び記憶装置 |
EP2804180A1 (en) * | 2013-05-15 | 2014-11-19 | Crocus Technology S.A. | Multilevel MRAM for low consumption and reliable write operation |
US9240547B2 (en) | 2013-09-10 | 2016-01-19 | Micron Technology, Inc. | Magnetic tunnel junctions and methods of forming magnetic tunnel junctions |
US9373779B1 (en) | 2014-12-08 | 2016-06-21 | Micron Technology, Inc. | Magnetic tunnel junctions |
US9373783B1 (en) | 2015-02-20 | 2016-06-21 | International Business Machines Corporation | Spin torque transfer MRAM device formed on silicon stud grown by selective epitaxy |
US9502642B2 (en) | 2015-04-10 | 2016-11-22 | Micron Technology, Inc. | Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions |
US9530959B2 (en) | 2015-04-15 | 2016-12-27 | Micron Technology, Inc. | Magnetic tunnel junctions |
US9520553B2 (en) | 2015-04-15 | 2016-12-13 | Micron Technology, Inc. | Methods of forming a magnetic electrode of a magnetic tunnel junction and methods of forming a magnetic tunnel junction |
US9257136B1 (en) | 2015-05-05 | 2016-02-09 | Micron Technology, Inc. | Magnetic tunnel junctions |
US9960346B2 (en) | 2015-05-07 | 2018-05-01 | Micron Technology, Inc. | Magnetic tunnel junctions |
US9680089B1 (en) | 2016-05-13 | 2017-06-13 | Micron Technology, Inc. | Magnetic tunnel junctions |
US10600461B2 (en) * | 2018-01-12 | 2020-03-24 | Tdk Corporation | Magnetic domain wall displacement type magnetic recording element and magnetic recording array |
KR102662153B1 (ko) | 2019-08-16 | 2024-05-03 | 삼성전자주식회사 | 자기 메모리 장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000195250A (ja) * | 1998-12-24 | 2000-07-14 | Toshiba Corp | 磁気メモリ装置 |
JP2002319664A (ja) * | 2001-04-20 | 2002-10-31 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2006295000A (ja) * | 2005-04-13 | 2006-10-26 | Sony Corp | 記憶素子及びメモリ |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3738165B2 (ja) | 2000-03-10 | 2006-01-25 | シャープ株式会社 | 磁気メモリセル |
JP4818519B2 (ja) | 2001-02-06 | 2011-11-16 | ルネサスエレクトロニクス株式会社 | 磁気記憶装置 |
EP1509922B1 (en) * | 2002-05-22 | 2006-08-09 | Koninklijke Philips Electronics N.V. | Mram-cell and array-architecture with maximum read-out signal and reduced electromagnetic interference |
JP2004047027A (ja) | 2002-07-15 | 2004-02-12 | Toshiba Corp | 磁気ランダムアクセスメモリシステム、及び磁気ランダムアクセスメモリの製造方法 |
JP3906172B2 (ja) * | 2003-03-11 | 2007-04-18 | 株式会社東芝 | 磁気ランダムアクセスメモリおよびその製造方法 |
KR100542743B1 (ko) * | 2003-04-22 | 2006-01-11 | 삼성전자주식회사 | 자기 랜덤 엑세스 메모리 |
-
2007
- 2007-02-27 JP JP2007047697A patent/JP2008211058A/ja not_active Abandoned
-
2008
- 2008-02-26 US US12/037,359 patent/US7629637B2/en not_active Expired - Fee Related
- 2008-02-27 KR KR1020080017875A patent/KR100938721B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000195250A (ja) * | 1998-12-24 | 2000-07-14 | Toshiba Corp | 磁気メモリ装置 |
JP2002319664A (ja) * | 2001-04-20 | 2002-10-31 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2006295000A (ja) * | 2005-04-13 | 2006-10-26 | Sony Corp | 記憶素子及びメモリ |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010095525A1 (ja) * | 2009-02-23 | 2010-08-26 | キヤノンアネルバ株式会社 | 磁気抵抗素子および磁気抵抗素子の製造方法 |
JP2010282714A (ja) * | 2009-06-05 | 2010-12-16 | Hynix Semiconductor Inc | 半導体メモリ装置 |
WO2010143248A1 (ja) * | 2009-06-08 | 2010-12-16 | 株式会社日立製作所 | トンネル磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ |
JP5456035B2 (ja) * | 2009-06-08 | 2014-03-26 | 株式会社日立製作所 | トンネル磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ |
JP2011008849A (ja) * | 2009-06-24 | 2011-01-13 | Sony Corp | メモリ及び書き込み制御方法 |
JP2011065701A (ja) * | 2009-09-16 | 2011-03-31 | Hitachi Ltd | 半導体装置 |
JP2013530479A (ja) * | 2010-05-06 | 2013-07-25 | クアルコム,インコーポレイテッド | 双安定素子のクラスタ状態にあるマルチレベルメモリの確率的なプログラミングの方法および装置 |
US9135976B2 (en) | 2010-05-06 | 2015-09-15 | Qualcomm Incorporated | Method and apparatus of probabilistic programming multi-level memory in cluster states of bi-stable elements |
JP2012099823A (ja) * | 2010-11-03 | 2012-05-24 | Seagate Technology Llc | プログラム可能メモリ素子を備える装置、データ記憶メモリを備える装置、ならびにデータ書込および保持方法 |
JP2012124491A (ja) * | 2010-12-07 | 2012-06-28 | Samsung Electronics Co Ltd | 磁気異方性物質の自由磁性層を含むストレージノード、これを含む磁気メモリ素子及びその製造方法 |
KR20130042907A (ko) * | 2011-10-19 | 2013-04-29 | 삼성전자주식회사 | 수직 자기 이방성 물질의 자유 자성층을 포함하는 스토리지 노드, 이를 포함하는 자기 메모리 소자 및 그 제조방법 |
KR101854185B1 (ko) * | 2011-10-19 | 2018-06-21 | 삼성전자주식회사 | 수직 자기 이방성 물질의 자유 자성층을 포함하는 스토리지 노드, 이를 포함하는 자기 메모리 소자 및 그 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20080079627A (ko) | 2008-09-01 |
US7629637B2 (en) | 2009-12-08 |
KR100938721B1 (ko) | 2010-01-26 |
US20080205125A1 (en) | 2008-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008211058A (ja) | 磁気ランダムアクセスメモリ及びその書き込み方法 | |
US7965544B2 (en) | Magnetic memory element, magnetic memory having said magnetic memory element, and method for driving magnetic memory | |
JP5085703B2 (ja) | 磁気記録素子および不揮発性記憶装置 | |
US7741688B2 (en) | Magnetic random access memory and method of manufacturing the same | |
JP2008130807A (ja) | 磁気ランダムアクセスメモリ及びその製造方法 | |
JP2008098365A (ja) | 磁気ランダムアクセスメモリ及びその製造方法 | |
JP2010034153A (ja) | 磁気ランダムアクセスメモリおよびその書き込み方法 | |
JP2008227009A (ja) | 磁気ランダムアクセスメモリ、その書き込み方法及びその製造方法 | |
US7796422B2 (en) | Magnetic random access memory and write method of the same | |
US9184212B2 (en) | Shift-register like magnetic storage memory and method for driving the same | |
JP2008211057A (ja) | 磁気ランダムアクセスメモリ | |
JP2008252036A (ja) | 磁気抵抗素子及び磁気メモリ | |
JP2008159613A (ja) | 磁気ランダムアクセスメモリ及びその書き込み方法 | |
JP4518049B2 (ja) | 記憶装置 | |
US7529122B2 (en) | Storage element and memory | |
JP2006237329A (ja) | 磁気記憶装置及び磁気記憶装置の書き込み方法 | |
US8508985B2 (en) | Magnetic memory cell and magnetic random access memory | |
JP2010232447A (ja) | 磁気抵抗効果素子および磁気メモリ | |
US7459759B2 (en) | Magnetic random access memory | |
JP2006179701A (ja) | 磁気ランダムアクセスメモリ | |
JP2010134986A (ja) | 抵抗変化型メモリデバイス | |
US8518562B2 (en) | Magnetic storage device | |
US7002194B2 (en) | Via AP switching | |
JP2006108565A (ja) | 磁気抵抗効果素子及び磁気記録装置 | |
JP4521354B2 (ja) | 磁気ランダムアクセスメモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120511 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120529 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20120709 |