CN110323247B - Mram器件及其制造方法及包括mram的电子设备 - Google Patents

Abstract

公开了一种磁性随机存取存储(MRAM)器件及其制造方法及包括这种MRAM的电子设备。根据实施例，MRAM器件可以包括第一数量的第一MRAM单元和第二数量的第二MRAM单元。第一MRAM单元可以具有第一切换电流密度和/或切换磁场强度，而第二MRAM单元可以具有小于第一切换电流密度和/或切换磁场强度的第二切换电流密度和/或切换磁场强度。

Description

MRAM器件及其制造方法及包括MRAM的电子设备

技术领域

本公开涉及半导体领域，更具体地，涉及磁性随机存取存储(MRAM)器件及其制造方法及包括这种MRAM的电子设备。

背景技术

磁性随机存取存储(MRAM)器件由于在速度、面积、和功耗方面的优点而得到了广泛关注。目前，正在研究开发各种MRAM架构，以便适应各种应用。MRAM单元的状态可能由于环境例如高温、强磁场、大电流等而改变，从而导致存储的数据发生变化。

发明内容

有鉴于此，本公开的目的至少部分地在于提供一种磁性随机存取存储(MRAM)器件及其制造方法及包括这种MRAM的电子设备。

根据本公开的一个方面，提供了一种MRAM器件，包括：第一数量的第一MRAM单元和第二数量的第二MRAM单元，其中，第一MRAM单元具有第一切换电流密度和/或切换磁场强度，第二MRAM单元具有小于第一切换电流密度和/或切换磁场强度的第二切换电流密度和/或切换磁场强度。

根据本公开的另一方面，提供了一种制造MRAM器件的方法，包括：形成多个MRAM单元，其中，在形成过程中，对所述多个MRAM单元中第一数量的第一MRAM单元和第二数量的第二MRAM单元进行处理，使得它们具有不同的切换电流密度和/或切换磁场强度。

根据本公开的另一方面，提供了一种电子设备，包括上述MRAM器件。

根据本公开的实施例，MRAM器件中可以设置有不同切换电流密度和/或切换磁场强度的MRAM单元，于是可以适应不同环境下的应用。另外，具有较小切换电流密度和/或切换磁场强度的MRAM单元可以用作检测单元，以便检测由于环境而导致的所存储数据状态的非有意变化。基于检测单元的检测结果，可以作出各种保护措施，例如错误警报。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1至9示意性示出了根据本公开实施例的制造磁性随机存取存储(MRAM)器件的流程中的一些阶段；

图10示意性示出了根据本公开实施例的环境扰动检测原理；

图11和12分别示意性示出了根据本公开其他实施例的MRAM器件；

图13示意性示出了根据本公开实施例的MRAM器件的等效电路图。

贯穿附图，相同或相似的附图标记表示相同或相似的部件。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

根据本公开的实施例，提出了一种磁性随机存取存储(MRAM)器件。MRAM器件可以包括多个MRAM单元。这些MRAM单元可以例如按行和列排列成阵列。另外，还可以沿例如竖直方向叠置多个阵列，从而形成三维(3D)存储器。可以通过电流产生磁场，改变MRAM单元的状态例如其电阻，实现数据写入。另外，通过检测MRAM单元的电阻，可以实现数据读取。

根据本公开的实施例，MRAM单元可以包括磁性隧道结(MTJ)结构。MRAM单元或者MTJ结构可以基于自旋转移矩(STT)。例如，MTJ结构可以包括依次叠置的固定层、隧道势垒层和自由层。自由层的磁化可以有两个取向，分别与固定层平行或反平行。自由层中的磁化方向或者磁矩可以被所施加的电流(产生的磁场)改变例如翻转。当自由层与固定层中的磁化方向或磁矩平行时，两层中处于多数态的电子自旋方向相同，隧穿概率较高，隧穿电流较大，故而MTJ呈低阻态(例如，记为数据状态“0”)；反之，MTJ呈高阻态(例如，记为数据状态“1”)。

使MRAM单元发生状态改变(例如，使MTJ的自由层中的磁矩翻转)所需的电流密度或者磁场强度可以称为“切换电流密度或切换磁场强度”。小的切换电流密度或切换磁场强度意味着MRAM单元更易于发生状态改变或者说更敏感。一般地，在无损伤的情况下，单元尺寸越大，切换电流密度或切换磁场强度越小，且STT效率越低。

根据本公开的实施例，在MRAM器件中，可以集成具有不同切换电流密度或切换磁场强度的MRAM单元。可以根据应用的条件，选择使用MRAM器件中的部分MRAM单元或者全部MRAM单元。例如，对于要求低功耗的应用，可以使用具有相对小切换电流密度或切换磁场强度的MRAM单元，以降低电流需求；而对于恶劣环境(例如，高温、强磁场等)下的应用，可以使用具有相对大切换电流密度或切换磁场强度的MRAM单元，以抑制存储的数据受环境的影响。

切换电流密度或切换磁场强度的不同可以通过各种方式来实现。例如，对于不同MRAM单元使用不同的叠层结构或材料等，从而使得它们具有不同的切换电流密度或切换磁场强度。为方便制造，阵列中的MRAM单元具有相同的叠层配置是有利的。这种情况下，可以通过改变单元的大小或者在边缘区域引入损伤，来调整切换电流密度或切换磁场强度。在单元的边缘区域引入损伤，将使切换电流密度或切换磁场强度降低，并可以使STT效率增大。对于小尺寸的单元而言，由于其边缘区域相对于整个单元所占比例较大，从而边缘损伤有可能使其切换电流密度或切换磁场强度降低到低于大尺寸的单元。这将在下面进一步详细描述。当然，调整切换电流密度或切换磁场强度的各种手段不限于单独使用，而是可以结合使用。

根据本公开的实施例，具有相对小切换电流密度或切换磁场强度的MRAM单元可以用作检测环境扰动的检测单元。如上所述，小的切换电流密度或切换磁场强度意味着对环境敏感。因此，环境扰动易于造成检测单元中数据状态的改变。可以在检测单元中预先设置数据状态，特别是在不同检测单元中设置不同数据状态(即，至少两个检测单元，分别存储数据“0”和“1”)。在MRAM器件的操作期间，可以基于检测单元中数据状态的改变，来确定是否发生环境扰动。这将在下面进一步详细描述。

对于检测单元，可以在MRAM器件的正常操作期间只允许对其的读取操作以便检测环境扰动，而不允许对其的写入操作，从而其数据状态改变应当是由环境扰动造成的。当然，在检测到环境扰动并因此做出相应处理(例如，移离恶劣环境)之后，可以将检测单元重置为具有不同的数据状态，以便继续进行环境扰动检测。

这种MRAM器件可以如下制造。例如，可以形成多个MRAM单元。在形成过程中，可以通过调整例如MRAM单元的物理参数、材料特性等，来调整MRAM单元的切换电流密度或切换磁场强度。

根据本公开的实施例，可以在衬底上设置固定层、隧道势垒层和自由层的叠层。可以将该叠层构图为MTJ结构的阵列，例如按行和列的二维阵列。这些MTJ结构(例如，结合开关器件)可以形成MRAM单元。切换电流密度或切换磁场强度的调整如上所述可以通过尺寸、边缘损伤等来实现。

在引入损伤的情况下，损伤可以基本上限制于自由层中。这种情况下，自由层可以处于叠层的最上方，以便通过例如离子注入等方式来引入损伤。

本公开可以各种形式呈现，以下将描述其中一些示例。在以下的描述中，涉及各种材料的选择。材料的选择除了考虑其功能(例如，半导体材料用于形成有源区，电介质材料用于形成电隔离)之外，还考虑刻蚀选择性。在以下的描述中，可能指出了所需的刻蚀选择性，也可能并未指出。本领域技术人员应当清楚，当以下提及对某一材料层进行刻蚀时，如果没有提到其他层也被刻蚀或者图中并未示出其他层也被刻蚀，那么这种刻蚀可以是选择性的，且该材料层相对于暴露于相同刻蚀配方中的其他层可以具备刻蚀选择性。

图1至9示意性示出了根据本公开实施例的制造磁性随机存取存储(MRAM)器件的流程中的一些阶段。

如图1所示，提供衬底1001。该衬底1001可以是各种形式的衬底，包括但不限于体半导体材料衬底如体Si衬底、绝缘体上半导体(SOI)衬底、化合物半导体衬底如SiGe衬底等。衬底1001可以包括单元区和外围区，存储单元(以及检测单元)可以形成在单元区中，而外围电路可以形成在外围区中。外围区可以围绕单元区。附图中仅示出了单元区。

在衬底1001中，可以通过隔离部1003例如浅沟槽隔离(STI)，来限定有源区。例如，隔离部1003可以围绕各有源区。在各有源区上，可以形成半导体器件T，例如金属氧化物半导体场效应晶体管(MOSFET)。半导体器件T可以具有包括栅介质层1005和栅电极层1007在内的栅堆叠以及在有源区中栅堆叠两侧形成的源/漏区S/D。半导体器件T可以是平面型器件或者立体器件如鳍式场效应晶体管(FinFET)。在FinFET的情况下，有源区可以形成为相对于衬底表面突出的鳍片形式。

单元区中的各半导体器件T随后可以充当开关器件，用于选择相应的存储单元。对于MRAM器件，开关器件优选地为n型器件。单元区中的选择晶体管T可以排列为阵列，例如按行和列的二维阵列。外围区中的各半导体器件T随后可以相互连接形成外围电路，例如读/写电路等。

在衬底1001上制作半导体器件T之后，可以制作接触部以及互连结构。本领域存在多种方式来制作接触部及互连结构，在此不再赘述。图2示出了制作接触部以及互连结构之后得到的结构。如图2所示，可以形成到源/漏区S/D的接触部CON，接触部CON的顶面可以与栅堆叠或者更具体地栅电极层1007的顶面基本上共面。第一金属层M1可以形成于接触部CON和栅堆叠上。第一金属层M1可以包括在横向(例如，基本上平行于衬底1001的上表面)上延伸的线形，并可以具有一定的路线选择，以实现所需的电连接。在此，第一金属层M1中(通过接触部CON)连接到各选择晶体管T的源/漏区之一(更具体地，源区)的线路可以用作源极线SL。第一过孔层VIA1可以形成于第一金属层M1上，第二金属层M2可以形成于第一过孔层VIA1上。第一过孔层VIA1可以包括设于不同位置处沿竖直方向(例如，大致垂直于衬底1001的上表面)延伸的过孔，以实现第一金属层M1与第二金属层M2之间的电连接。类似于第一金属层M1，第二金属层M2可以包括在横向上延伸的线形，并且其中(通过第一过孔层VIA1和第一金属层M1)连接到各选择晶体管T的栅电极层的线路可以用作字线WL。第二过孔层VIA2可以形成于第二金属层M2上。第二过孔层VIA2可以包括设于不同位置处沿竖直方向延伸的过孔，以实现如下形成的MTJ结构到第二金属层M2且因此(通过第一过孔层VIA1、第一金属层M1和接触部CON)到各选择晶体管T的另一源/漏区(更具体地，漏区)的电连接。

上述接触部和互连结构可以包括导电材料如金属，并且还可以包括覆盖金属底面和侧壁的扩散阻挡层例如导电金属氮化物。另外，还形成了层间电介质层1009。层间电介质层1009可以覆盖上述接触部和互连结构。层间电介质层1009可以包括电介质材料如氧化物(例如，氧化硅)。

接下来，可以形成MTJ结构。MTJ结构可以存在多种叠层配置例如单磁性隧道结(SMTJ)、双磁性隧道结(DMTJ)、超薄双磁性隧道结(UT-DMTJ)、热辅助切换磁性隧道结(TAS-MTJ)、进动磁性隧道结(Pr-MTJ)、三端子磁性隧道结(TT-MTJ)等，且相应地可以存在多种制作工艺。以下描述的MTJ结构的形成仅作为示例。

MTJ结构可以包括铁磁材料(FM)/绝缘材料(I)/铁磁材料(FM)的结构，其中铁磁材料之一用作固定层，铁磁材料中另一方用作自由层，绝缘材料用作隧道势垒层。图3示出了这样的FM/I/FM叠层。如图3所示，可以在层间绝缘层1009上依次淀积第一铁磁材料层1011、绝缘材料层1013和第二铁磁材料层1015。在此，第一铁磁材料层1001可以用作固定层，而第二铁磁材料层1015可以用作自由层，但本公开不限于此。例如，第一铁磁材料层1011可以包括CoFeTb(例如，约5-60nm)/CoFeB(例如，约2-10nm)的叠层或者IrMn/CoFe的叠层，绝缘材料层1013可以包括MgO(例如，约0.3-3nm)，第二铁磁材料层1015可以包括CoFeB(例如，约0.5-5nm)/CoFeTb(例如，约1-10nm)/的叠层或者IrMn/CoFe的叠层。当然，MTJ结构还可以包括其他层，例如下接触层(例如，Ta/Ru/Ta的叠层)、上接触层(例如，Ta/Ru/Cr的叠层)等，图3中并未示出。

可以将FM/I/FM叠层(包括其上下的接触层)构图为与选择晶体管T相对应的阵列。根据实施例，可以利用一个MTJ结构和相应的一个选择晶体管T(例如，NMOS)来形成一个MRAM单元。因此，FM/I/FM叠层可以构图为与选择晶体管T一一对应的多个部分(即，多个MTJ结构)。

构图可以通过光刻技术来实现。例如，如图4所示，可以在FM/I/FM叠层上形成光刻胶1017，并通过光刻将其构图为与将要形成的MTJ阵列相对应的图案。因此，构图后的光刻胶1017可以包括与各选择晶体管T一一对应的分离部分。这些分离部分可以呈圆形、矩形、正方形等形状。如上所述，为了实现不同的切换电流密度/切换磁场强度，可以制作具有不同尺寸(在此，为横向尺寸，例如圆形的直径、矩形或方形的边长等，因为竖直方向上尺寸相同，由FM/I/FM叠层限定)的MTJ结构。因此，光刻胶1017的分离部分可以具有不同的(横向)尺寸。

接着，如图5所示，可以光刻胶1017为掩模，例如通过反应离子刻蚀(RIE)，对FM/I/FM叠层进行构图，以形成彼此分离的多个MTJ结构，各MTJ结构包括固定层1011a、隧道势垒层1013a和自由层1015a的叠层。在通过RIE构图的情况下，离子会给MTJ结构的边缘带来损伤。之后，可以去除光刻胶1017。如上所述，MTJ结构可以具有不同的尺寸。在图5中示出了两种尺寸的单元，具有相对较小尺寸的单元DC以及具有相对较大尺寸的单元MC。如上所述，对于小尺寸的单元DC，由于边缘所占比例较大，因此边缘处的离子损伤可以使其切换电流密度/切换磁场强度降低，并因此可能小于大尺寸的单元MC的切换电流密度/切换磁场强度。另外，如上所述，边缘损伤可以使STT效率增加。对于小尺寸的单元，由于边缘所占比例较大，其STT效率的增加一般地不会小于大尺寸的单元，因此仍然可以保持STT效率的数值大于大尺寸单元的STT效率的数值。

根据本公开的实施例，还可以在MTJ结构特别是自由层的边缘区域中进一步引入损伤，以调节或者优化切换电流密度/切换磁场强度。例如，如图6所示，在构图光刻胶1017之后且在对FM/I/FM叠层进行构图之前，可以进行离子注入(例如，B注入)，以在随后形成的MTJ结构的边缘处产生受损区域。可以(根据希望的受损区域的深度、FM/I/FM叠层中的膜厚等)调整注入能量，以便在FM/I/FM叠层中的任一层或多层中引入损伤。例如，可以在自由层中引入损伤。另外，可以调整注入剂量(例如，约1E12-1E20cm^-3)，以调整损伤。离子注入可以如图6中所示沿竖直方向进行，通过散射而在光刻胶1017下方的部位引入损伤。或者，可以进行角度/倾斜注入，以便更好地在光刻胶1017下方引入损伤。如上所述，边缘损伤可以降低切换电流密度/切换磁场强度，增大STT效率。之后，如图7所示，可以按以上结合图5描述的工艺，将FM/I/FM叠层构图为分离的MTJ结构。在图7中以阴影部分示出了受损边缘区域。另外，可以根据需要，进行热退火处理，例如在约200-600℃下退火，以在一定程度上调节损伤。

在图6和7的实施例中，在相对小的单元DC和相对大的单元MC中均引入了边缘损伤，但是本公开不限于此。可以根据需要，仅在部分单元中引入损伤。例如，如图8所示，在形成FM/I/FM叠层之后且在形成光刻胶1017之前，可以在FM/I/FM叠层上形成光刻胶1017′，并将其构图为遮蔽不需要引入损伤的单元(例如，相对大的单元MC)，而露出需要引入损伤的单元(例如，相对小的单元DC)。之后，可以如上所述例如通过离子注入方式，来引入损伤。之后，可以去除光刻胶1017′，并按照结合图4和5描述的工艺，将FM/I/FM叠层构图为MTJ结构。

根据本公开的实施例，在图8所示的实施例中，在仅在FM/I/FM叠层的部分区域中引入损伤之后，在受损区域中形成的MTJ结构不必如上所述小于(而是可以基本等于甚至大于)非受损区域中形成的MTJ结构，由于损伤程度不同，这两个区域中形成的MTJ结构可以具有不同的切换电流密度/切换磁场强度。

在如上所述形成MTJ结构之后，可以进一步形成互连结构，以完成MRAM单元的制作。例如，如图9所示，可以在各MTJ结构上形成第三过孔层VIA3，并在第三过孔层VIA3上形成第三金属层M3。第三过孔层VIA3可以包括沿竖直方向延伸的过孔，以实现各MTJ结构与第三金属层M3之间的电连接。第三金属层M3可以包括在横向上延伸的线形，其中至少一部分可以用作位线BL。另外，层间电介质层1009′可以覆盖上述接触部和互连结构。层间电介质层1009′可以包括电介质材料如氧化物。

这样，可以得到如图13所示的MRAM器件。如图13所示，MRAM器件可以包括MRAM单元的阵列。各MRAM单元可以包括选择晶体管T以及与选择晶体管T连接的MTJ结构。如上所述，不同MRAM单元中的MTJ结构可以具有不同的尺寸和/或带有不同的(边缘)损伤。同一行中的选择晶体管T的栅极可以连接到相同的字线WL，同一列中的选择晶体管T的源极可以连接到相同的源极线SL，同一列中的MTJ结构可以连接到相同的位线BL。可以通过存储器控制器(未示出)来控制MRAM器件的整体操作。

通过字线WL，可以选择一行MRAM单元，并且可以通过在位线BL和源极线SL之间施加电压来进行读/写操作。例如，在从MRAM单元中进行读取时，可以在BL和SL之间施加小的负电压(例如，约-0.1V)。流经MRAM单元的电流量取决于该单元中MTJ结构的电阻。通过读出放大器感测电流，以确定相应MTJ结构的电阻并因此确定其中存储的数据。在向MRAM单元中写入数据“0”时，可以在SL和BL之间施加正电压(例如，约1.2V)，从而电流从SL流向BL。在向MRAM单元中写入数据“0”时，可以在SL和BL之间时间负电压(例如，约-1.0V)，从而电流从BL流向SL。写入电流远大于读取电流，且持续时间可以长得多。

根据本公开的实施例，具有相对小的切换电流密度/切换磁场强度的单元DC可以用作检测环境扰动的检测单元，因为其对环境扰动更敏感。为此，可以将至少两个单元DC设为检测单元，并在其中存储不同的数据“0”和“1”。图10中示出了检测单元在受到环境扰动从而其中存储的数据改变的不同情况。图10中的(a)、(b)、(c)示出了仅有自由层中的自旋由于扰动而变化例如翻转的情况。图中的符号“·”表示由于高温或热扰动等因素从而自旋随机分布，而并没有主导取向。图10中的(d)和(e)示出了自由层和固定层二者中的自旋由于扰动而变化例如翻转的情况。由于状态“0”、“1”、“R”、“RR”各自的电阻R₀、R₁、R_R和R_RR不同(R₀＜R_R、R_RR＜R₁)，因此可以通过读出检测单元中的数据状态来确定MRAM器件是否收到较为严重的环境扰动，并可以相应地发出警报。可以通过存储器控制器来控制环境扰动的检测。

图11示意性示出了根据本公开其他实施例的MRAM器件。

如图11所示，根据该实施例的MRAM器件与结合图9描述的MRAM器件基本相同，除了设置更多级别的切换电流密度/切换磁场强度。在图11所示的示例中，示出了具有三种不同切换电流密度/切换磁场强度的单元。在该示例中，具有不同切换电流密度/切换磁场强度的单元分别具有不同的尺寸，其中单元DC1和DC2的尺寸相对较小。同样地，也可以在单元中结合损伤，如上所述。当然，可以设置更多级别的切换电流密度/切换磁场强度。至少两个单元DC1和至少两个单元DC2可以用作检测单元，例如用于发出不同级别的警报。

图12示意性示出了根据本公开其他实施例的MRAM器件。

如图12所示，根据该实施例的MRAM器件与结合图9描述的MRAM器件基本相同，除了在衬底上形成的半导体器件为竖直型半导体器件之外。在图12所示的示例中，可以在衬底2001上形成竖直有源区ACT。在该示例中，有源区ACT与衬底2001一体，但是本公开不限于此。绕竖直有源区ACT的至少部分外周，可以形成栅堆叠，包括栅介质层2005和栅电极层2007。

根据本公开实施例的MRAM器件可以应用于各种电子设备，例如需要存储功能的电子设备。因此，本公开还提供了一种包括上述MRAM器件的电子设备。电子设备还可以包括显示屏幕以及无线收发器等部件。这种电子设备例如智能电话、计算机、平板电脑(PC)、可穿戴智能设备、移动电源等。

根据本公开的实施例，还提供了一种芯片系统(SoC)的制造方法。该方法可以包括上述方法。具体地，可以在芯片上集成多种器件，其中至少一些是根据本公开的方法制造的。

在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。

以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (32)

1.一种磁性随机存取存储MRAM器件，包括：

第一数量的第一MRAM单元和第二数量的第二MRAM单元，

其中，第一MRAM单元具有第一切换电流密度和/或切换磁场强度，第二MRAM单元具有小于第一切换电流密度和/或切换磁场强度的第二切换电流密度和/或切换磁场强度，

其中，至少一部分第二MRAM单元被预先设置为不同的数据状态，以用作检测环境扰动的检测单元。

2.根据权利要求1所述的MRAM器件，其中，MRAM单元包括磁性隧道结MTJ结构。

3.根据权利要求1所述的MRAM器件，其中，MRAM单元是自旋转移矩STT-MRAM。

4.根据权利要求2所述的MRAM器件，所述MTJ结构是自旋转移矩STT结构。

5.根据权利要求3或4所述的MRAM器件，其中，所述第一MRAM单元的STT效率与所述第二MRAM单元的STT效率不同。

6.根据权利要求4所述的MRAM器件，其中，第一MRAM单元中的MTJ结构的尺寸大于第二MRAM单元中的MTJ结构的尺寸。

7.根据权利要求4所述的MRAM器件，其中，第二MRAM单元中的MTJ结构的边缘区域带有损伤。

8.根据权利要求7所述的MRAM器件，其中，第一MRAM单元中的MTJ结构的边缘区域也带有损伤。

9.根据权利要求8所述的MRAM器件，其中，第一MRAM单元中的MTJ结构的尺寸大于第二MRAM单元中的MTJ结构的尺寸。

10.根据权利要求9所述的MRAM器件，其中，第一MRAM单元的STT效率的数值比第二MRAM单元的STT效率的数值小。

11.根据权利要求7所述的MRAM器件，其中，第一MRAM单元中的MTJ结构的边缘区域无损伤。

12.根据权利要求11所述的MRAM器件，其中，第一MRAM单元中的MTJ结构的尺寸大于或等于第二MRAM单元中的MTJ结构的尺寸。

13.根据权利要求7或8所述的MRAM器件，其中，各MTJ结构包括依次叠置的固定层、隧道势垒层和自由层，其中所述损伤在自由层中。

14.根据权利要求1所述的MRAM器件，还包括第三数量的第三MRAM单元，第三MRAM单元具有小于第二切换电流密度和/或磁场强度的第三切换电流密度和/或切换磁场强度，

其中，至少一部分第三MRAM单元被预先设置为不同的数据状态，以用作检测环境扰动的检测单元。

15.根据权利要求14所述的MRAM器件，其中，

所述第三MRAM单元是自旋转移矩STT-MRAM，或者

所述第三MRAM单元包括磁性隧道结MTJ结构，所述MTJ结构是STT结构。

16.根据权利要求15所述的MRAM器件，其中，所述第一MRAM单元的STT效率的数值比所述第二MRAM单元的STT效率的数值小，所述第二MRAM单元的STT效率的数值比所述第三MRAM单元的STT效率的数值小。

17.根据权利要求1所述的MRAM器件，还包括：

存储器控制器，用于基于所述检测单元中数据状态的改变，确定是否发生环境扰动。

18.根据权利要求1所述的MRAM器件，其中，检测单元被配置为在正常操作期间仅允许从中读取数据状态，而不允许对其进行写入。

19.根据权利要求2所述的MRAM器件，其中，各MRAM单元还包括与相应MTJ结构连接的选择晶体管。

20.根据权利要求3所述的MRAM器件，其中，各STT-MRAM单元还包括与相应STT结构连接的选择晶体管。

21.根据权利要求19或20所述的MRAM器件，其中，选择晶体管是平面型器件、鳍式场效应器件或竖直型器件中至少一种。

22.一种制造磁性随机存取存储MRAM器件的方法，包括：

形成多个MRAM单元，其中，在形成过程中，对所述多个MRAM单元中第一数量的第一MRAM单元和第二数量的第二MRAM单元进行处理，使得它们具有不同的切换电流密度和/或切换磁场强度；以及

将至少一部分第二MRAM单元预先设置为不同的数据状态，以用作检测环境扰动的检测单元。

23.根据权利要求22所述的方法，其中，基于磁性隧道结MTJ结构来形成MRAM单元。

24.根据权利要求22所述的方法，其中，所述MRAM单元是自旋转移矩STT-MRAM。

25.根据权利要求23所述的方法，其中，所述MTJ结构是自旋转移矩STT结构。

26.根据权利要求23所述的方法，其中，所述处理包括使第一MRAM单元和第二MRAM单元中的MTJ结构具有不同的尺寸。

27.根据权利要求23所述的方法，其中，所述处理包括在第一MRAM单元和第二MRAM单元的MTJ结构的边缘区域中引入损伤。

28.根据权利要求23所述的方法，其中，所述处理包括在第一MRAM单元和第二MRAM单元中一方的MTJ结构的边缘区域中引入损伤，而在另一方的MTJ结构的边缘区域中不引入损伤。

29.根据权利要求23所述的方法，其中，所述处理包括使第一MRAM单元和第二MRAM单元中的MTJ结构具有不同的尺寸，且在第一MRAM单元和/或第二MRAM单元的MTJ结构的边缘区域中引入损伤。

30.根据权利要求27至29中任一项所述的方法，其中，各MTJ包括依次叠置的固定层、隧道势垒层和自由层，其中引入损伤包括在自由层中引入损伤。

31.一种电子设备，包括如权利要求1至21中任一项所述的MRAM器件。

32.根据权利要求31所述的电子设备，其中，该电子设备包括智能电话、计算机、平板电脑、人工智能、可穿戴设备或移动电源。

Images