CN102194848A - 自旋存储器和自旋晶体管 - Google Patents

自旋存储器和自旋晶体管 Download PDF

Info

Publication number
CN102194848A
CN102194848A CN2010102941321A CN201010294132A CN102194848A CN 102194848 A CN102194848 A CN 102194848A CN 2010102941321 A CN2010102941321 A CN 2010102941321A CN 201010294132 A CN201010294132 A CN 201010294132A CN 102194848 A CN102194848 A CN 102194848A
Authority
CN
China
Prior art keywords
mentioned
ferromagnetic layer
layer
ferromagnetic
spin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102941321A
Other languages
English (en)
Other versions
CN102194848B (zh
Inventor
井口智明
丸龟孝生
石川瑞惠
杉山英行
相川尚德
中山昌彦
岸达也
与田博明
斋藤好昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102194848A publication Critical patent/CN102194848A/zh
Application granted granted Critical
Publication of CN102194848B publication Critical patent/CN102194848B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1677—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明提供一种自旋存储器和自旋晶体管，该自旋存储器具备包括铁磁性层叠膜的存储器单元，所述铁磁性层叠膜具有由第1铁磁性层、第1非磁性层、第2铁磁性层、第2非磁性层以及第3铁磁性层按该顺序或者相反顺序层叠而成的层叠结构，第3铁磁性层和第2铁磁性层经由第2非磁性层而反铁磁性地交换耦合，在铁磁性层叠膜中从第1铁磁性层向第3铁磁性层流通单一方向的电流，根据电流的大小对第1铁磁性层进行不同磁化状态的写入，并且进行从第1铁磁性层的读出。

Description

自旋存储器和自旋晶体管
技术领域
在此记载的本实施方式涉及自旋存储器(spin memory)和自旋晶体管(spin transistor)。
背景技术
近年，兴起将利用隧道磁阻(tunnel Magneto-Resistance)效应的磁阻效应元件应用于磁随机存取存储器的尝试。
通常，在将磁阻效应元件用作磁随机存取存储器的存储器元件的情况下，具有铁磁性单隧道结(ferromagnetism single tunnel junctions)或者铁磁性双隧道结(ferromagnetism double tunnel junctions)。铁磁性单隧道结具有如下结构：使夹着隧道势垒层的2个铁磁性层中的一个为磁化方向固定的磁固定层(磁参照层)，使另一个为磁化方向变化的磁记录层。铁磁性双隧道结具有第1磁参照层/第1隧道势垒层/磁记录层/第2隧道势垒层/第2磁参照层的层叠结构。下面，还将铁磁性单隧道结或者铁磁性双隧道结简称为MTJ。具有这样的MTJ的存储器元件具有如下特征：能非易失地存储数据，并且写入时间或者读出时间快至10ns以下，擦写次数也为1015次以上。
作为对该磁阻效应元件的写入方式，提出了自旋注入磁化反转法(例如，参照美国专利第6,256,223号说明书)。在自旋注入磁化反转法中，通过将自旋极化电子(自旋注入电流)注入存储器元件的磁记录层来使磁记录层的磁化发生反转。写入所需的自旋注入电流的电流值随着磁记录层的微细化而减少，因此对磁随机存取存储器的写入方法有较大期待。
然而，为了进行该自旋注入磁化反转的磁化写入，需要在磁阻效应元件中流通双方向的电流，因此无法应用将磁阻效应元件和二极管串联连接在位线与字线之间的二极管型结构(diode type architecture)(所谓的交叉点型结构(cross-point type architecture))。由此，必须采用1个存储器单元至少由1个晶体管和1个磁阻效应元件构成的结构，存在无法使单元尺寸小到动态随机存取存储器(DRAM)以下的问题。
另外，作为自旋注入磁化反转方式的存储器元件，已知在源极电极和漏极电极中的至少一方具有MTJ的自旋晶体管(以下，也称为自旋MOS晶体管)(例如，参照日本特开2008-66596号公报)。在该自旋晶体管中，在写入时也需要双方向的电流，因此需要对自旋晶体管的源极电极和漏极电极分别连接切换电流的方向的切换晶体管。因此，与进行基于自旋注入磁化反转的磁化写入的磁阻效应元件相同，产生整体电路面积增大的问题。
如以上说明的那样，在以往的自旋注入磁化反转型的自旋存储器、自旋晶体管中，在写入时需要双方向的电流，因此存在无法缩小整体电路面积的问题。
发明内容
本实施方式的自旋存储器的特征在于，
具备：包括铁磁性层叠膜的存储器单元，所述铁磁性层叠膜具有由第1铁磁性层、第1非磁性层、第2铁磁性层、第2非磁性层以及第3铁磁性层按该顺序或者相反顺序层叠而成的层叠结构，上述第3铁磁性层和上述第2铁磁性层经由上述第2非磁性层而反铁磁性地交换耦合，
在上述铁磁性层叠膜中，流通从上述第1铁磁性层向上述第3铁磁性层的单一方向的电流，根据上述电流的大小对上述第1铁磁性层进行不同磁化状态的写入，并且进行从上述第1铁磁性层的读出。
附图说明
图1是表示本发明的第1实施方式的自旋存储器的示意图。
图2是说明对第1实施方式的自旋存储器的低电阻状态的写入方法的剖视图。
图3是说明对第1实施方式的自旋存储器的高电阻状态的写入方法的剖视图。
图4是说明对第1实施方式的自旋存储器的高电阻状态的写入方法的剖视图。
图5是表示第1实施方式的自旋存储器的电路结构的一个具体例的电路图。
图6是表示第1实施方式的自旋存储器的写入电路和读出电路的一个具体例的电路图。
图7是表示第2实施方式的自旋晶体管的剖视图。
图8是表示第2实施方式的第1变形例的自旋晶体管的剖视图。
图9是表示第2实施方式的第2变形例的自旋晶体管的剖视图。
图10是表示第2实施方式的第3变形例的自旋晶体管的剖视图。
图11是表示第2实施方式的第4变形例的自旋晶体管的剖视图。
图12是表示第2实施方式的第5变形例的自旋晶体管的剖视图。
图13是表示第3实施方式的自旋晶体管的剖视图。
图14是表示第3实施方式的一个变形例的自旋晶体管的剖视图。
具体实施方式
下面参照附图具体说明本发明的实施方式。
(第1实施方式)
图1示出本发明的第1实施方式的自旋存储器。该第1实施方式的自旋存储器具有多个(图1中为2个)矩阵状排列的存储器单元10。该存储器单元10具备铁磁性层叠膜20和二极管30。铁磁性层叠膜20具有由铁磁性层21、非磁性层23、铁磁性层25、非磁性层27以及铁磁性层29按该顺序层叠而成的层叠结构。铁磁性层21、铁磁性层25、铁磁性层29分别具有大致垂直于膜面的易磁化轴。即，在不施加外部磁场的情况下，铁磁性层各自的磁化方向大致垂直于膜面。在此，膜面是指铁磁性层的上表面。铁磁性层21、25与铁磁性层29相比，磁化反转磁场较小。另外，铁磁性层29和铁磁性层25经由非磁性层27进行反铁磁性磁交换耦合，铁磁性层29的磁化方向与铁磁性层25的磁化方向成为相互相反的方向(反向平行)。即，如图1所示，在铁磁性层29的磁化方向向上的情况下，铁磁性层25的磁化方向向下。
二极管30的正极与字线WL电连接，负极与铁磁性层21电连接。另外，铁磁性层29与位线BL连接。即，各存储器单元10成为一端与字线WL连接而另一端与位线BL连接的交叉点型结构。此外，为了减少接触电阻，可以在二极管30的正极与字线WL之间以及负极与铁磁性层21之间插入低电阻的势垒金属(barrier metal)，例如Ti、TiN、W等金属层。
此外，在图1中，二极管30的正极连接到字线WL，负极连接到铁磁性层21，但是也可以连接到位线BL侧一方。即，也可以是二极管30的负极连接到位线BL，正极连接到铁磁性层29。
接下来，参照图2～图4说明对第1实施方式的自旋存储器的存储器单元写入方法。
首先，如图2所示，当电流的大小为I1(＞0)的电子从铁磁性层29流向铁磁性层21时，由于自旋注入磁化反转的原理，铁磁性层21和铁磁性层25的相对磁化方向变得大致平行(图2)。此外，在图2中，箭头表示电子的流通方向，电流I1向与该箭头相反的方向流通。此时，电流的大小I1是无法克服铁磁性层25和铁磁性层29之间的反铁磁性的磁交换耦合的大小。在该状态下，当流通比电流的大小I1足够小的(不引起自旋注入磁化反转的)电流I2(＞0)来读取存储器单元的电阻时，由于铁磁性层25与铁磁性层21之间的相对磁化方向变得大致平行，因此铁磁性层叠膜20即存储器单元10成为低电阻状态。
接下来，说明使电流的大小比I1增加来进行写入的情况。
目前，铁磁性层29和铁磁性层25经由非磁性层27接触，因此选择铁磁性层29、25和非磁性层27的适当的材料，并且适当选择非磁性层27的厚度，由此能在铁磁性层29和铁磁性层25之间进行自旋注入磁化反转。在这种状况下，当在铁磁性层29和铁磁性层21之间流通比I1大的电流，即流通在铁磁性层25中产生自旋注入磁化反转的大小的电流I3(＞0)时，在铁磁性层29和铁磁性层25之间引起自旋注入磁化反转，铁磁性层29和铁磁性层25的相对磁化方向变得大致平行(方向相同)。此外，图3中，箭头表示电子的流动方向，电流I3向与该箭头相反的方向流通。另外，铁磁性层25和铁磁性层21之间经由非磁性层23而引起自旋注入磁化反转，因此铁磁性层25和铁磁性层21的相对磁化方向变得大致反向平行(图3)。此外，在上述说明中，将电流I3定义为在铁磁性层25中产生自旋注入磁化反转的大小，但是也可以定义为从铁磁性层29和铁磁性层25之间的反铁磁性磁交换耦合变为铁磁性磁交换耦合的电流的大小。
接下来，在图3示出的状态下，考虑切断电流的状况。铁磁性层29和铁磁性层25经由非磁性层27进行大致反向平行的磁交换耦合，因此在不流通电流的状况下，铁磁性层29和铁磁性层25的相对磁化方向大致反向平行。即，当切断电流时，铁磁性层25的磁化方向反转，即成为相反方向。由此，如图4所示那样，铁磁性层25和铁磁性层29的相对磁化方向变得大致反向平行。此时，在铁磁性层叠膜20中不流通电流，因此铁磁性层21的磁化方向不变化。在该状态下，当流通与I1相比足够小的(不引起自旋注入磁化反转的)电流I2来读取存储器单元的电阻时，铁磁性层23和铁磁性层21的相对磁化方向大致反向平行，因此铁磁性层叠膜20即存储器单元10成为高电阻状态。
通过以上说明，能仅使用单方向电流来改写存储器单元10中的铁磁性层21的磁化状态，即能将存储器单元改写为低电阻状态或者高电阻状态。
此外，通过适当地选择铁磁性层21和铁磁性层25的材料，也能将流通写入电流I1或者I3后的铁磁性层21和铁磁性层25的相对磁化方向分别设定为高电阻状态或者低电阻状态。例如，对铁磁性层21和铁磁性层25采用不同种类的金属磁性材料，采用在费米能级中一方多为少数(minority)的状态密度，另一方多为多数(majority)的状态密度的材料的组合即可。
此外，为了检查是否正确地进行了所希望的写入，也可以使用校验(verify)写入方式。即，在使用写入电流I1或者I3来进行写入之后，用比这些写入电流I1和I3低的读出电流，来读出写入后的存储器单元的磁化方向，判断是否进行了所希望的写入，在没有进行所希望的写入的情况下，也可以再次用上述写入电流进行所希望的写入。此外，在没有进行所希望的写入的情况下，为了提高进行所希望的写入的概率，可以加长写入脉冲的宽度来进行写入，也可以进行多次写入。另外，也可以根据读出的结果使写入电流加大或者减小来再次进行写入。例如，在用电流I3无法进行写入的情况下，用比电流I3大的电流再次进行写入，例如在用电流I1无法进行写入的情况下，用比电流I1小的电流再次进行写入。
如以上所说明的那样，根据本实施方式，能用单方向电流进行写入，并且由于是交叉点型结构，因此能防止电路面积增大。
此外，本实施方式中，存储器单元10包含二极管30。该二极管30发挥仅流通单方向电流的功能，即用于整流功能，因此也能采用具有整流功能的其它元件(整流元件)例如库仑阻塞(Coulomb blockade)元件等来代替二极管。
另外，存储器单元10也可以是删除了二极管30等整流元件的结构。在这种情况下，有可能经由位线和字线而从周边存储器单元产生潜行(回りこみ)电流，因此需要增大电阻变化率，即增大低电阻状态和高电阻状态的电阻值之差。
图5示出第1实施方式的自旋存储器的电路结构的一个具体例。该自旋存储器具备：矩阵状排列的存储器单元10、多个字线WL、与这些字线交叉的多个位线BL、行解码器/写入电路/读出电路100以及列解码器/读出电路150。各存储器单元10接近字线WL和位线BL的交叉区域地设置，具备图1说明的二极管30和铁磁性层叠膜20。
图6示出行解码器/写入电路/读出电路100以及列解码器/读出电路150的一个具体例。行解码器/写入电路/读出电路100具备：三个电流源1011、1012、1013、例如由p型MOS晶体管构成的三个开关1031、1032、1033、以及与字线WL对应地设置的例如由n型MOS晶体管构成的选择晶体管110。设从电流源1011、1012、1013产生的电流的强度分别为I1、I2、I3。在此，电流的强度设为I2＜I1＜I3。电流源1011和开关1031串联连接来构成第1串联电路，电流源1012和开关1032串联连接来构成第2串联电路，电流源1013和开关1033串联连接来构成第3串联电路。第1串联电路和第3串联电路构成写入电路，第2串联电路构成读出电路。这些第1～第3串联电路分别连接到选择晶体管110的一端。该选择晶体管110的另一端连接到对应的字线WL。
另外，列解码器/读出电路150具备与位线BL对应地设置的由n型MOS晶体管构成的选择晶体管152和电阻154。选择晶体管一端连接到对应的位线BL，另一端经由电阻154接地。
说明这样构成的第1实施方式的自旋存储器的动作。
首先，说明使用强度为I1的电流使存储器单元10的铁磁性层21的磁化方向成为图2示出的磁化方向的写入。在这种情况下，首先，利用行解码器/写入电路/读出电路100对选择晶体管110的栅极发送控制信号使其导通，并且利用列解码器/读出电路150对选择晶体管152的栅极发送控制信号使其导通，由此选择进行写入的存储器单元10。接着，从行解码器/写入电路/读出电路100对开关1031的栅极发送控制信号使其导通。于是，从电流源1011通过开关1031对所选择的存储器单元10流通写入电流I1，对所选择的存储器单元进行写入以使得具有图2所示的磁化方向。上述写入通过从行解码器/写入电路/读出电路100对开关1031的栅极发送控制信号使其截止而结束。
接下来，说明使用强度为I3的电流使存储器单元10的铁磁性层21的磁化方向成为图4示出的磁化方向的写入。与上述同样，选择进行写入的存储器单元。接着，从行解码器/写入电路/读出电路100对开关1033的栅极发送控制信号使其导通。于是，从电流源1013通过开关1033对所选择的存储器单元10流通写入电流I3，对所选择的存储器单元进行写入以使得具有图4所示的磁化方向。上述写入通过从行解码器/写入电路/读出电路100对开关1033的栅极发送控制信号使其截止而结束。
接下来，说明读出动作。与上述同样，选择进行读出的存储器单元。接着，从行解码器/写入电路/读出电路100对开关1032的栅极发送控制信号使其导通。于是，从电流源1012通过开关1032对所选择的存储器单元10流通读出电流I2。此时，与所选择的存储器单元10的铁磁性层21的磁化方向相对应的电压出现在选择晶体管152和电阻154之间的连接节点153，能通过读出该连接节点153的电压来辨别所选择的存储器单元10处于高电阻状态还是处于低电阻状态。图6未图示读出连接节点153的电压的装置和根据上述电压辨别处于高电阻状态还是处于低电阻状态的装置，但是它们包括在列解码器/读出电路150中。
如以上所说明的那样，根据第1实施方式，能用单方向电流进行写入，并且能防止电路面积增大。
(第2实施方式)
下面，图7示出本发明的第2实施方式的自旋晶体管。该第2实施方式的自旋晶体管是形成在半导体层41上的自旋晶体管。在此，半导体层是指半导体基板、形成于半导体基板的阱区域、SOI(Silicon On Insulator：绝缘体上硅)基板中的SOI层等。在半导体层41的表面区域分离地设有高浓度掺杂杂质的杂质区域43a和杂质区域43b。此外，本实施方式中，设半导体层41为n型半导体层，杂质区域43a和杂质区域43b为p型杂质区域43a和p型杂质区域43b，设自旋晶体管为p型自旋晶体管来进行说明。在这种情况下，p型杂质区域43a和p型杂质区域43b分别成为源极区域43a和漏极区域43b。源极区域43a和漏极区域43b之间的半导体层41设有沟道区域42，该沟道区域42上设有栅极绝缘膜45，该栅极绝缘膜45上设有栅极电极47。此外，也可以采用半导体-金属间化合物(硅化物等)来作为源极区域43a和漏极区域43b，从而代替高浓度掺杂杂质。
另外，源极区域43a上设有源极电极50，漏极区域43b上设有漏极电极60。源极电极50具备由非磁性层51和铁磁性层52按该顺序层叠而成的第1铁磁性层叠膜。另外，漏极电极60具有由非磁性层61、铁磁性层62、非磁性层63、铁磁性层64、非磁性层65以及铁磁性层66按该顺序层叠而成的第2铁磁性层叠膜。由此，铁磁性层52和铁磁性层62经由非磁性层51、源极区域43a、沟道区域42、漏极区域43b、非磁性层61而实现电连接。
通过设置非磁性层51和非磁性层61，实现分别防止会在半导体层41的表面和铁磁性层52之间产生的反应，以及会在半导体层41的表面和铁磁性层62之间产生的反应的作用。由此，能良好地形成铁磁性层52与半导体层41的表面之间的结(junction)，以及铁磁性层62与半导体层41的表面之间的结，能提高晶体管的制造成品率。并且，通过设有非磁性层51和非磁性层61，能以高自旋极化率对沟道区域42注入载流子。其结果是，能使伴随着铁磁性层52、铁磁性层62的磁化方向变化的、电导(conductance)的变化变大。此外，根据所追求的晶体管的性能等，也能采用仅在半导体层41的表面与铁磁性层62之间和半导体层41的表面与铁磁性层52之间中的一方形成非磁性层的结构。
铁磁性层52、铁磁性层62、铁磁性层64、铁磁性层66分别具有大致垂直于膜面的易磁化轴。即，在不施加外部磁场的情况下，铁磁性层各自的磁化方向大致垂直于膜面。另外，铁磁性层62、64与铁磁性层52、66相比，磁化反转磁场较小。另外，铁磁性层66和铁磁性层64经由非磁性层65进行反铁磁性磁交换耦合，铁磁性层66的磁化方向与铁磁性层64的磁化方向成为相互相反的方向(反向平行)。
在该第2实施方式的自旋晶体管中，对铁磁性层52和铁磁性层66之间施加了电压时的电流，与施加到栅极电极47的电压以及铁磁性层52和铁磁性层62的相对磁化方向相关。即，在施加了栅极电压时，如果铁磁性层52与铁磁性层62之间的相对磁化方向为大致平行则流通大电流，为大致反向平行则流通的电流量变小。
在该第2实施方式的自旋晶体管中，从第1铁磁性层叠膜50通过沟道区域42对第2铁磁性层叠膜60流通强度不同的电流(与电子流动方向相反)，由此，如在第1实施方式中说明的那样，能改变铁磁性层62的磁化方向。即，能如在第1实施方式中说明的那样仅用单方向的电流使铁磁性层62的磁化方向变化。这样，在本实施方式的p型自旋晶体管中，从成为源极电极的第1铁磁性层叠膜50通过沟道区域42对成为漏极电极的第2铁磁性膜60流通电流。但是，在n型自旋晶体管的情况下，即，在半导体层41为p型半导体层并且杂质区域43a、43b为n型杂质区域的情况下，杂质区域43a和第1铁磁性层叠膜50分别成为漏极区域和漏极电极，杂质区域43b和第2铁磁性层叠膜60分别成为源极区域和源极电极。
与本实施方式的自旋晶体管相反地，例如在日本特开2008-66596号公报中所记载的自旋晶体管中，在写入时需要双方向的电流，因此存在周边电路巨大化、使用位置受限等问题。
但是，在本实施方式的自旋晶体管中，能进行单方向电流的写入，因此能简化周边电路，另外，也能确保与通常的逻辑电路的兼容性。
此外，也可以如图8示出的第1变形例那样，设置与设为漏极电极60的第2层叠膜60结构相同的层叠膜60A来代替设置为源极电极的第1层叠膜50。即，层叠膜60A具有由非磁性层61A、铁磁性层62A、非磁性层63A、铁磁性层64A、非磁性层65A以及铁磁性层66A按该顺序层叠而成的层叠结构。在这种情况下，优选为，作为源极电极43a的层叠膜60A比作为漏极电极的第2层叠膜60大，以使得在从层叠膜60A通过沟道区域42对层叠膜60流通电流(与电子流动方向相反)时铁磁性层62A的磁化不反转。
此外，在图7和图8示出的本实施方式和第1变形例中，示出了形成有栅极绝缘膜45的所谓的MOSFET结构，但是也能如图9和图10示出的第2和第3变形例那样，采用除去了栅极绝缘膜45的所谓的MESFET结构。
另外，在图7～图10示出的本实施方式及其变形例中，在半导体层41和铁磁性层52之间设有非磁性层51作为源极电极50，在半导体层41和铁磁性层62之间设有非磁性层61作为漏极电极60，但是例如图11和图12示出的第4和第5变形例那样，也可以采用除去了非磁性层51的源极电极50A和除去了磁性层61的漏极电极60A。
如以上所说明的那样，根据第2实施方式及其变形例，能用单方向电流进行写入，并且不需要切换电流方向的晶体管，因此能防止电路面积增大。
此外，在该第2实施方式中，也与第1实施方式同样，为了检查是否正确地进行了所希望的写入，也可以采用校验写入方式。此外，在未进行所希望的写入的情况下，为了提高进行所希望的写入的概率，可以使写入脉冲宽度变长来进行写入，也可以进行多次写入。另外，也可以根据读出的结果使写入电流变大或变小来再次进行写入。例如，在用电流I3无法进行写入的情况下，用比电流I3大的电流再次进行写入，例如在用电流I1无法进行写入的情况下，用比电流I1小的电流再次进行写入。
(第3实施方式)
下面，说明本发明的第3实施方式的自旋晶体管。图7示出的第2实施方式的自旋晶体管为横型结构，即具有铁磁性层的源极电极和源极区域以及漏极区域和漏极电极，配置在沟道区域的左右。第3实施方式的自旋晶体管是纵型的自旋晶体管，具有源极电极、沟道区域以及漏极电极按该顺序层叠在半导体层上的结构。
图13示出第3实施方式的自旋晶体管。该第3实施方式的自旋晶体管被设置在具有由Si构成的支撑基板71、嵌入氧化膜72、SOI层73的SOI基板70上。此外，也可以不设在SOI基板上，而是设在Si的大块基板(bulk基板)上。SOI层73上设有导电性的基底层75，在该基底层75上具有由源极电极80、成为沟道区域的半导体晶体层84以及漏极电极90按该顺序层叠而成的层叠结构。此外，也可以是由漏极电极、沟道区域以及源极电极按该顺序层叠在基底层上而成的结构。并且，以夹着栅极绝缘膜88a的方式形成栅极电极86，以使得包围该层叠结构的成为沟道区域的半导体晶体层84。此外，在本实施方式中，栅极电极86以包围半导体晶体层84的方式设置，但是也能够以夹着栅极绝缘膜88a的方式设置在半导体晶体层84的侧面的一部分上。另外，在该栅极电极86与基底层75之间也设有绝缘膜88。
此外，在本实施方式中，说明了自旋晶体管为n型自旋晶体管，即半导体晶体层84是p型半导体晶体层。在p型自旋晶体管的情况下，即在半导体晶体层84为n型半导体晶体层的情况下，图13示出的电极80和电极90分别成为漏极电极和源极电极。
源极电极80具备设置在基底层75上的铁磁性层81和设置在该铁磁性层81上的非磁性层82。漏极电极90具有由非磁性层91、铁磁性层92、非磁性层93、铁磁性层94、非磁性层95以及铁磁性层96按该顺序层叠在半导体晶体层81上而成的层叠结构。铁磁性层81、铁磁性层92、铁磁性层94、铁磁性层96分别具有大致垂直于膜面的易磁化轴。即，在未施加外部磁场的情况下，铁磁性层各自的磁化方向大致垂直于膜面。另外，铁磁性层92、94与铁磁性层81、96相比，磁化反转磁场较小。另外，铁磁性层96和铁磁性层94经由非磁性层95进行反铁磁性磁交换耦合，铁磁性层96的磁化方向与铁磁性层94的磁化方向成为相互相反的方向(反向平行)。
在该第3实施方式的自旋晶体管中，对铁磁性层81和铁磁性层96之间，即对基底层75和铁磁性层96之间施加了电压时的电流，与施加到栅极电极86的电压以及铁磁性层81与铁磁性层92的相对磁化方向相关。即，在施加了栅极电压时，如果铁磁性层81与铁磁性层92的相对磁化方向大致平行，则流通大的电流，如果大致反向平行则流通的电流量变小。
在该第3实施方式的自旋晶体管中，与在第2实施方式中说明的同样，能仅用单方向的电流来使铁磁性层92的磁化方向变化。
此外，在第3实施方式中，优选为，在非磁性层82和半导体晶体层84之间的界面的半导体晶体层84侧，以及在非磁性层91和半导体晶体层84之间的界面的半导体晶体层84侧，形成高浓度掺杂有与半导体晶体层84导电类型相反的杂质的源极区域和漏极区域。
另外，也可以采用与漏极电极90结构相同的铁磁性层叠膜作为源极电极80。在这种情况下，优选源极电极的铁磁性层叠膜按与漏极电极的铁磁性层叠膜相反的顺序层叠，并且增大各层的膜厚或者面积来增大体积，以使得流通电流时磁化方向不反转。
此外，在第3实施方式中，最下层的SOI层73也可以是Si晶体或SiGe晶体层。半导体晶体层84的材料也能选择Ge、Si、SiGe、GaAs、InGaAs等。在此，作为最下层的SOI层73的晶格会对铁磁性层81和半导体晶体层84的晶格间隔带来影响，考虑这一点很重要。特别是，半导体晶体层84的晶格和变形(ひずみ)会对半导体晶体层84中的载流子的迁移率造成较大影响。希望铁磁性层81的晶格的间隔与基底层75的晶格匹配，但是，选择与基底层75的晶格稍有不同的半导体晶体层84的晶格，积极地导入变形，由此能提高沟道迁移率。例如，配置Ge组份为80％的SiGe晶体作为基底层75，在该晶体上层叠晶格匹配的铁磁性层81，并且层叠Ge晶体层作为成为沟道区域的半导体晶体层84。于是，半导体晶体层84的Ge的晶格变得比作为基底层75的SiGe晶体层的晶格稍大，因此以与基底层75匹配的形式在横方向上受到压缩变形而收缩，而在纵方向上被施加牵引应力而伸长。即，在自旋晶体管的电流方向上受到牵引应力，因此具有增大电子迁移率的效果。此外，在本实施方式中，在铁磁性层81和半导体晶体层84之间设有非磁性层82，但是只要该非磁性层82为晶质，则该非磁性层82也经由铁磁性层81受到基底层75的影响，因此半导体晶体层84的Ge的晶格变得比作为基底层75的SiGe晶体层的晶格稍大。
另外，在自旋晶体管是p型自旋晶体管的情况下，优选采用使Ge的组份较小的SiGe晶体作为半导体晶体层84的材料，并使半导体晶体层84的晶格小于作为基底层75的SiGe晶体层的晶格，以使在自旋晶体管的电流方向上受到压缩应力。
作为栅极绝缘膜88a，除了以往用于MOSFET的SiO2膜以外，也可以采用硅酸铪、硅酸锆等在SiO2中固溶有Zr、Hf、La等金属的高电介质材料。采用p型或者n型掺杂的多晶硅或者多晶硅锗作为栅极电极86，但是在将其与高电介质绝缘膜组合的情况下，也能采用TiN、TaN、TaC、稀土类金属或者稀土类过渡金属合金等金属系材料。
此外，在第3实施方式中，在源极电极80和漏极电极90的、与成为沟道区域的半导体晶体层84之间的界面上，分别设有非磁性层82以及非磁性层91，但是也可以如图14示出的变形例那样，使其为除去了非磁性层82和非磁性层91的源极电极80A和漏极电极90A。
如以上说明的那样，根据第3实施方式及其变形例，与第2实施方式同样，能用单方向电流进行写入，并且不需要切换电流方向的晶体管，因此能防止电路面积增大。
此外，在该第3实施方式中，也与第1实施方式同样，为了检查是否正确地进行了所希望的写入，也可以采用校验写入方式。此外，在没有进行所希望的写入的情况下，为了提高进行所希望的写入的概率，可以使写入脉冲的宽度变长来进行写入，也可以进行多次写入。另外，也可以根据读出的结果使写入电流变大或者变小来再次进行写入。例如，在用电流I3无法进行写入的情况下，用比电流I3大的电流再次进行写入，例如在用电流I1无法进行写入的情况下，用比电流I1小的电流再次进行写入。
在上述第1～第3实施方式及其变形例中，能采用以下的材料。
首先，作为半导体层能采用n型以及p型硅基板，并且，也能采用Ge基板、SixGe1-x(0＜x＜1)基板、III-V族及II-VI族化合物半导体层及磁性半导体层等。另外，也能采用形成在绝缘体上的半导体(例如SOI、GOI、SiGeOn I、III-V On I、II-VI On I等)。
希望铁磁性层的各层具有单方向各向异性。优选其膜厚为0.1nm～100nm。并且，这些铁磁性层的膜厚需要不成为超顺磁性的程度的厚度，更希望是0.4nm以上。其材料能采用霍伊斯勒合金，例如Co2FeAl1-xSix(0＜x≤1)、Co2Mn1-xFexSi(0＜X≤1)等。
另外，作为铁磁性层的各层，也可以采用Co、Fe、Ni或者它们的合金、含有由Co、Fe、Ni、Ru、Rh、Pd、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu构成的组中的至少1个元素的合金、或者含有Co-Pt、Co-Fe-Pt、Fe-Pt、Co-Fe-Cr-Pt、Co-Cr-Pt、Co-Pd及NiMnSb、Co2MnGe、Co2MnAl、Co2MnSi、CoCrFeAl等合金及由GeMn、SiCNi、SiCMn、SiCFe、ZnMnTe、ZnCrTe、BeMnTe、ZnVO、ZnMnO、ZnCoO、GaMnAs、InMnAs、InMnAb、GaMnP、GaMnN、GaCrN、AlCrN、BiFeTe、SbVTe、PbSnMnTe、GeMnTe、CdMnGeP、ZnSiNMn、ZnGeSiNMn、BeTiFeO、CdMnTe、ZnMnS、TiCoO、SiMn、SiGeMn等磁性半导体构成的组的磁体。此外，对上述磁性材料中添加Ag(银)、Cu(铜)、Au(金)、Al(铝)、Ru(钌)、Os(锇)、Re(铼)、Ta(钽)、B(硼)、C(碳)、O(氧)、N(氮)、Pd(钯)、Pt(铂)、Zr(锆)、Ir(铱)、W(钨)、Mo(钼)、Nb(铌)等非磁性元素，从而能够调节磁特性，或者调节结晶性、机械特性、化学特性等各种物理性质。
另外，作为非磁性层23、51、61、82、91、93，优选采用Si、Ge、Al、Ga、Mg、Ti等的氧化物或者氮化物、SrTiO、NdGaO等。
另外，作为非磁性层27、65、95，优选采用包括从Cu、Ru、Cr、Au、Ag、Hf、Zr、Rh、Pt、Ir、Al、La、Mg中选出的至少1种元素的金属层，或者它们的合金及其氧化物层。另外，能采用Si、Ge、Al、Ga、Mg、Ti等的氧化物或者氮化物、SrTiO、NdGaO或SixGe1-x(0＜x＜1)、III-V族及II-VI族化合物半导体、磁性半导体。另外，也可以采用Si、Ge、Al、Ga、Mg、Ti等的氧化物或者氮化物、SrTiO、NdGaO等。
【实施例】
下面使用附图详细说明本发明的实施例。
(实施例1)
作为本发明的实施例1，说明具有图1示出的结构的自旋存储器的制造方法。该自旋存储器的制造过程如下。
首先，在形成有二极管的硅基板上形成由Ta(50nm)、Ru(10nm)的层叠膜构成的基底电极(未图示)。此外，括弧内的数值表示膜厚(以下也同样)。接着，在基底电极上通过溅射法依次形成由TbFeCo(3nm)构成的磁性层21、由MgO(0.8nm)构成的非磁性层23、由GdFeCo(3nm)构成的铁磁性层25、由Cu(0.9nm)构成的非磁性层27、由GdFeCo(6nm)构成的铁磁性层29以及由Ta(150nm)构成的接触层(未图示)，从而形成铁磁性层叠膜20。
使用ArF步进(stepper)装置在铁磁性层叠膜20上形成由抗蚀剂构成的掩模，采用该掩模，通过Ar离子刻蚀(ion milling)来对铁磁性层叠膜20进行图案化(patterning)，并将其按每个存储器单元分离。在除去上述掩模后，为了保护铁磁性层叠膜的侧面，形成由氧化硅构成的膜厚为35nm的保护膜。接着，形成由Ta/Ru构成的基底电极图案化用的掩模，采用该掩模，通过Ar离子刻蚀来蚀刻(etching)基底电极，并按各存储器单元分离。接着，在形成由氧化硅构成的层间绝缘膜(未图示)后，通过回蚀(etchback)使上述接触层露出。接下来，进行接触的上表面的清洁，用溅射法形成由Ti(15nm)/Al(300nm)/Ti(15nm)构成的金属层叠膜，用RIE(ReactiveIon Etching：反应式离子蚀刻)法对该金属层叠膜进行蚀刻来形成上部电极。
尝试对用上述过程制成的自旋存储器进行自旋注入磁化反转。具体过程如下。
首先，以8×105A/cm2的电流密度对结流通写入电流J1后，以5×104A/cm2的电流密度流通读出电流J2来测定元件电阻。其结果是，元件电阻换算为RA(Resistance-Area product：电阻面积积)，为11Ωμm2。接下来，以5×106A/cm2的电流密度对结流通写入电流J3后，以5×104A/cm2的电流密度施加读出电流J2来测定元件电阻。其结果是，元件电阻换算为RA，为32Ωμm2。此外，电流J1、J2、J3都向相同方向流动。
从该结果可知，能用单方向电流对实施例1的自旋存储器进行低电阻状态和高电阻状态的写入。
(实施例2)
作为本实施例，说明具有图8示出的结构的自旋晶体管的制造方法。该自旋晶体管的制造过程如下。
首先，用通常的CMOS工序形成元件分离区域(未图示)、栅极绝缘膜45、栅极电极47。接下来，进行离子注入和活性化退火来形成源极区域43a和漏极区域43b，然后，在栅极电极47的侧面形成由绝缘体构成的侧壁(未图示)。然后，通过溅射法依次形成由MgO(0.6nm)构成的非磁性层(隧道势垒层)、由TbFeCo(3nm)构成的磁性层、由MgO(0.8nm)构成的非磁性层(隧道势垒层)、由GdFeCo(3nm)、Cu(0.9nm)、GdFeCo(6nm)构成的磁性层、由Ta(150nm)构成的接触层(未图示)，从而形成铁磁性层叠膜。
用ArF步进装置在铁磁性层叠膜上形成由抗蚀剂构成的掩模，采用该掩模，通过Ar离子刻蚀对铁磁性层叠膜进行图案化，仅在源极区域和漏极区域上残留铁磁性层叠膜60A、60。接着，在形成由氧化硅构成的层间绝缘膜(未图示)后，通过回蚀使上述接触层的上表面露出。然后，进行接触层的上表面的清洁，用溅射法形成由Ti(15nm)/Al(300nm)/Ti(15nm)构成的金属层叠膜，用RIE法对这些金属层叠膜进行蚀刻，在源极电极60A和漏极电极60上分别形成上部电极(未图示)。
此外，在本实施例中，为了简化元件制造，在晶体管的源极区域和漏极区域上分别制成具有隧道结的铁磁性层叠膜60A、60作为源极电极和漏极电极或一部分。
尝试对通过上述过程制成的自旋晶体管进行自旋注入磁化反转。具体过程如下。
首先，对栅极电极施加电压使沟道导通。接下来，在铁磁性层叠膜60的铁磁性层62和铁磁性层叠膜60A的铁磁性层62A之间流通写入电流。此时，将流通的电流量J1换算为对铁磁性层叠膜60的结面积的电流密度，为8×105A/cm2(以下规定电流密度都是相对于铁磁性层叠膜60的结面积)。接下来，以5×104A/cm2的电流密度施加读出电流J2来测定铁磁性层叠膜60A的铁磁性层62A与铁磁性层叠膜60的铁磁性层62之间的电阻，为101Ω。接下来，以5×106A/cm2的电流密度流通写入电流J3后，以5×104A/cm2的电流密度流通读出电流J2来测定元件电阻，其结果为152Ω。此外，J1、J2、J3都向相同方向流动。
从该结果可知，能用单方向电流对本实施例的自旋晶体管进行低电阻状态和高电阻状态的写入。
此外，本发明不限于上述实施方式、实施例。例如，沟道类型不限于增强型，也能采用耗尽型。沟道的制造方法不限于离子注入，也可以通过采用调制掺杂的异质界面生长工序制成。
另外，也可以用上述实施方式、实施例的自旋存储器、自旋晶体管构成集成电路。也可以构成在存储器单元中具有上述实施方式、实施例的自旋存储器及自旋晶体管、场效应晶体管及其它存储元件的存储器。例如，与电介质电容组合能构成DRAM(Dynamic Random Access Memory：动态随机存取存储器)，与铁电电容组合能构成FRAM(Ferroelectric RamdomAccess Memory：铁电随机存取存储器)，与磁阻效应元件组合能构成MRAM(Magnetic RandomAccess Memory：磁性随机存取存储器)。另外，也能将上述实施方式、实施例的自旋晶体管应用于EEPROM(能进行数据的电写入、电擦除的可编程只读存储器)的晶体管。
另外，也能提供将上述实施方式、实施例的自旋晶体管的磁化可变电极用作存储部，将数据存储为该电极的磁化方向，利用在磁化固定电极和磁化可变电极间产生的磁阻效应读出该数据的存储器。
此外，本发明不被上述实施方式、实施例原样限定，在实施阶段在不脱离要旨的范围内能将结构要素变形并具体化。另外，能通过适当组合上述实施方式、实施例所公开的多个结构要素来形成各种发明。例如，也可以从实施方式、实施例示出的全部结构要素中删除几个结构要素。并且，也可以跨越不同的实施方式、实施例来适当地组合结构要素。

Claims (13)

1.一种自旋存储器，其特征在于：
具备包括铁磁性层叠膜的存储器单元，所述铁磁性层叠膜具有由第1铁磁性层、第1非磁性层、第2铁磁性层、第2非磁性层以及第3铁磁性层按所提及的顺序或者相反顺序层叠而成的层叠结构，上述第3铁磁性层和上述第2铁磁性层经由上述第2非磁性层而反铁磁性地交换耦合，在上述铁磁性层叠膜中从上述第1铁磁性层向上述第3铁磁性层流通单一方向的电流，根据上述电流的大小对上述第1铁磁性层进行不同磁化状态的写入，并且进行从上述第1铁磁性层的读出。
2.根据权利要求1所述的自旋存储器，其特征在于：
上述存储器单元还具备，使电流仅在上述电流所流通的方向上在上述铁磁性层叠膜中流通的整流元件。
3.根据权利要求1所述的自旋存储器，其特征在于：
上述第1至第3铁磁性层分别具有大致垂直于膜面的磁化。
4.根据权利要求1所述的自旋存储器，其特征在于：
上述第1和第2铁磁性层与上述第3铁磁性层相比，磁化反转磁场较小。
5.根据权利要求1所述的自旋存储器，其特征在于：
上述写入具有：第1写入，使用第1写入电流来使上述第1铁磁性层的磁化方向与上述第3铁磁性层的磁化方向大致反向平行；以及第2写入，使用比上述第1写入电流大的第2写入电流来使上述第2铁磁性层的磁化方向反转，由此使上述第1铁磁性层的磁化方向与上述第3铁磁性层的磁化方向大致平行，
上述读出使用比上述第1写入电流小的读出电流来进行。
6.根据权利要求5所述的自旋存储器，其特征在于：
具备：写入电路，对上述存储器单元提供上述第1和第2写入电流；以及读出电路，对上述存储器单元提供上述读出电流。
7.一种自旋晶体管，其特征在于：
具备：
源极区域和漏极区域，在半导体层上分离地设置；
栅极电极，设置在成为上述源极区域和上述漏极区域之间的沟道区域的上述半导体层上；
第1电极，设置在上述源极区域和上述漏极区域中的一个区域上，具有第1层叠结构，该第1层叠结构由第1铁磁性层、第1非磁性层、第2铁磁性层、第2非磁性层以及第3铁磁性层按所提及的顺序层叠而成，且上述第3铁磁性层和上述第2铁磁性层经由上述第2非磁性层而反铁磁性地交换耦合，在上述第1层叠结构中从上述第1铁磁性层向上述第3铁磁性层流通单一方向的电流，上述第1铁磁性层的磁化状态根据上述电流的大小而发生变化；以及
第2电极，设置在上述源极区域和上述漏极区域中的另一个区域上，含有第4铁磁性层。
8.根据权利要求7所述的自旋晶体管，其特征在于：
上述第1至第4铁磁性层分别具有大致垂直于膜面的易磁化轴。
9.根据权利要求7所述的自旋晶体管，其特征在于：
还具备设置在上述沟道区域和上述栅极电极之间的栅极绝缘膜。
10.根据权利要求7所述的自旋晶体管，其特征在于：
还具备：第1隧道势垒层，设置在上述一个区域和上述第1铁磁性层之间；以及第2隧道势垒层，设置在上述另一个区域和上述第4铁磁性层之间。
11.根据权利要求7所述的自旋晶体管，其特征在于：
上述第2电极包括第2层叠结构，该第2层叠结构具有设置在上述第4铁磁性层上的第3非磁性层、设置在上述第3非磁性层上的第5铁磁性层、设置在上述第5铁磁性层上的第4非磁性层以及设置在上述第4非磁性层上的第6铁磁性层，上述第5铁磁性层和上述第6铁磁性层经由上述第4非磁性层而反铁磁性地交换耦合，
上述第4铁磁性层与上述第1铁磁性层相比，膜面的面积较大。
12.一种自旋晶体管，其特征在于：
具备：
第1电极，设置在半导体基板上，包含易磁化轴大致垂直于膜面的第1铁磁性层；
半导体层，设置在上述第1铁磁性层上，成为沟道；
第2电极，设置在上述半导体层上，具有层叠结构，该层叠结构包括：易磁化轴大致垂直于膜面的第2铁磁性层、设置在上述第2铁磁性层上的第1非磁性层、设置在上述第1非磁性层上的易磁化轴大致垂直于膜面的第3铁磁性层、设置在上述第3铁磁性层上的第2非磁性层以及设置在上述第2非磁性层上的易磁化轴大致垂直于膜面的第4铁磁性层，上述第4铁磁性层和上述第3铁磁性层经由上述第2非磁性层而反铁磁性地磁耦合；
栅极绝缘膜，设置在上述半导体层的侧面；以及
栅极电极，相对于上述栅极绝缘膜设置在与上述半导体层相反的一侧。
13.根据权利要求12所述的自旋晶体管，其特征在于：
还具备：第1隧道势垒层，设置在上述第1铁磁性层和上述半导体层之间；以及第2隧道势垒层，设置在上述半导体层和上述第2铁磁性层之间。
CN201010294132.1A 2010-03-19 2010-09-21 自旋存储器和自旋晶体管 Expired - Fee Related CN102194848B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010065084A JP5150673B2 (ja) 2010-03-19 2010-03-19 スピンメモリおよびスピントランジスタ
JP065084/2010 2010-03-19

Publications (2)

Publication Number Publication Date
CN102194848A true CN102194848A (zh) 2011-09-21
CN102194848B CN102194848B (zh) 2014-06-25

Family

ID=44602632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010294132.1A Expired - Fee Related CN102194848B (zh) 2010-03-19 2010-09-21 自旋存储器和自旋晶体管

Country Status (3)

Country Link
US (1) US8139403B2 (zh)
JP (1) JP5150673B2 (zh)
CN (1) CN102194848B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022343A (zh) * 2012-11-27 2013-04-03 复旦大学 一种表面等离子体天线耦合增强的自旋整流器件
CN105449097A (zh) * 2015-11-27 2016-03-30 中国科学院物理研究所 双磁性势垒隧道结以及包括其的自旋电子学器件
CN106783809A (zh) * 2016-11-23 2017-05-31 华东师范大学 一种同轴自旋电容及制备方法
US10139619B2 (en) 2015-02-12 2018-11-27 Optiz, Inc. Back side illumination image sensor with non-planar optical interface
CN110197682A (zh) * 2018-02-27 2019-09-03 中电海康集团有限公司 存储单元、存储器以及数据写入方法
CN110323247A (zh) * 2019-07-04 2019-10-11 中国科学院微电子研究所 Mram器件及其制造方法及包括mram的电子设备
CN110896127A (zh) * 2018-09-13 2020-03-20 东芝存储器株式会社 存储装置
CN110895952A (zh) * 2018-09-12 2020-03-20 Tdk株式会社 储备池元件和神经形态元件
CN111293214A (zh) * 2018-12-07 2020-06-16 中国科学院上海微系统与信息技术研究所 基于柔性衬底的磁性隧穿结器件及其制作方法
CN111293216A (zh) * 2018-12-07 2020-06-16 中国科学院上海微系统与信息技术研究所 磁性隧穿结器件及其制作方法
CN111293213A (zh) * 2018-12-07 2020-06-16 中国科学院上海微系统与信息技术研究所 基于二维材料的磁性隧穿结器件及其制作方法
CN111293215A (zh) * 2018-12-07 2020-06-16 中国科学院上海微系统与信息技术研究所 基于二维自由磁层的磁性隧穿结器件及其制作方法
CN111613662A (zh) * 2020-05-27 2020-09-01 东北大学 偏压诱导共线反铁磁材料产生自旋极化电流及其调控方法
CN111739570A (zh) * 2019-03-25 2020-10-02 中电海康集团有限公司 Sot-mram存储单元及sot-mram存储器

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199320A (ja) * 2009-02-25 2010-09-09 Tdk Corp シリコンスピン伝導素子の製造方法及びシリコンスピン伝導素子
US8907436B2 (en) 2010-08-24 2014-12-09 Samsung Electronics Co., Ltd. Magnetic devices having perpendicular magnetic tunnel junction
US9299923B2 (en) 2010-08-24 2016-03-29 Samsung Electronics Co., Ltd. Magnetic devices having perpendicular magnetic tunnel junction
JP5123365B2 (ja) 2010-09-16 2013-01-23 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5711637B2 (ja) 2011-09-26 2015-05-07 株式会社東芝 磁気メモリ素子、磁気メモリ装置、スピントランジスタ、及び集積回路
JP5499264B2 (ja) 2012-03-21 2014-05-21 株式会社東芝 磁気抵抗素子および磁気メモリ
JP2013235914A (ja) * 2012-05-08 2013-11-21 Toshiba Corp 磁気抵抗素子および磁気メモリ
US20140151770A1 (en) * 2012-11-30 2014-06-05 International Business Machines Corporation Thin film deposition and logic device
US10783943B2 (en) * 2013-02-19 2020-09-22 Yimin Guo MRAM having novel self-referenced read method
US9293695B2 (en) * 2013-09-09 2016-03-22 Koji Ueda Magnetoresistive element and magnetic random access memory
JP2015061043A (ja) 2013-09-20 2015-03-30 株式会社東芝 抵抗変化メモリ
JP2015061045A (ja) * 2013-09-20 2015-03-30 株式会社東芝 スピンｍｏｓｆｅｔ
JP2015065235A (ja) 2013-09-24 2015-04-09 株式会社東芝 磁気記憶装置及び半導体集積回路
JP2018152432A (ja) * 2017-03-10 2018-09-27 東芝メモリ株式会社 磁気記憶装置
US10332576B2 (en) * 2017-06-07 2019-06-25 International Business Machines Corporation Magnetic exchange coupled MTJ free layer with double tunnel barriers having low switching current and high data retention
US10510390B2 (en) * 2017-06-07 2019-12-17 International Business Machines Corporation Magnetic exchange coupled MTJ free layer having low switching current and high data retention
JP2024103230A (ja) * 2023-01-20 2024-08-01 ソニーセミコンダクタソリューションズ株式会社 記憶装置、電子機器及び記憶装置の制御方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256223B1 (en) * 1998-07-28 2001-07-03 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
US20020036877A1 (en) * 2000-08-04 2002-03-28 Hiroshi Sakakima Magnetoresistance effect device, magnetic head, magnetic recording apparatus, and memory device
US20040027853A1 (en) * 2002-08-06 2004-02-12 Yiming Huai Magnetic element utilizing spin transfer and an mram device using the magnetic element
US20040130936A1 (en) * 2003-01-07 2004-07-08 Grandis Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US20050219895A1 (en) * 2004-04-06 2005-10-06 Headway Technologies, Inc. Magnetic random access memory array with free layer locking mechanism
CN101071628A (zh) * 2006-05-12 2007-11-14 索尼株式会社 存储元件和存储器
JP2008066596A (ja) * 2006-09-08 2008-03-21 Toshiba Corp スピンｍｏｓｆｅｔ
CN101202302A (zh) * 2002-07-25 2008-06-18 科学技术振兴机构 基于自旋滤波器效应的自旋晶体管和利用自旋晶体管的非易失存储器
JP2008187048A (ja) * 2007-01-30 2008-08-14 Toshiba Corp 磁気抵抗効果素子
US20080217711A1 (en) * 2007-03-08 2008-09-11 Naoharu Sugiyama Vertical Spin Transistor and Method of Manufacturing the Same
US20080308844A1 (en) * 2007-06-14 2008-12-18 Korea Institute Of Science And Technology Spin Transistor Using Perpendicular Magnetization
JP2009152258A (ja) * 2007-12-19 2009-07-09 Hitachi Ltd 単一方向電流磁化反転磁気抵抗効果素子と磁気記録装置
US20090213642A1 (en) * 2008-02-25 2009-08-27 Wolfgang Raberg Integrated Circuit, Memory Cell Arrangement, Memory Cell, Memory Module, Method of Operating an Integrated Circuit, and Method of Manufacturing a Memory Cell
JP2009239120A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP2010028042A (ja) * 2008-07-24 2010-02-04 Toshiba Corp スピンｍｏｓｆｅｔおよびこのスピンｍｏｓｆｅｔを用いたリコンフィギュラブル論理回路
JP2010034152A (ja) * 2008-07-25 2010-02-12 Toshiba Corp スピントランジスタ、リコンフィギャラブル論理回路、磁気抵抗効果素子、および磁気メモリ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4745414B2 (ja) * 2009-03-30 2011-08-10 株式会社東芝 磁気抵抗素子及び磁気メモリ

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6256223B1 (en) * 1998-07-28 2001-07-03 International Business Machines Corporation Current-induced magnetic switching device and memory including the same
US20020036877A1 (en) * 2000-08-04 2002-03-28 Hiroshi Sakakima Magnetoresistance effect device, magnetic head, magnetic recording apparatus, and memory device
CN101202302A (zh) * 2002-07-25 2008-06-18 科学技术振兴机构 基于自旋滤波器效应的自旋晶体管和利用自旋晶体管的非易失存储器
US20040027853A1 (en) * 2002-08-06 2004-02-12 Yiming Huai Magnetic element utilizing spin transfer and an mram device using the magnetic element
US20040130936A1 (en) * 2003-01-07 2004-07-08 Grandis Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US20050219895A1 (en) * 2004-04-06 2005-10-06 Headway Technologies, Inc. Magnetic random access memory array with free layer locking mechanism
CN101071628A (zh) * 2006-05-12 2007-11-14 索尼株式会社 存储元件和存储器
JP2008066596A (ja) * 2006-09-08 2008-03-21 Toshiba Corp スピンｍｏｓｆｅｔ
JP2008187048A (ja) * 2007-01-30 2008-08-14 Toshiba Corp 磁気抵抗効果素子
US20080217711A1 (en) * 2007-03-08 2008-09-11 Naoharu Sugiyama Vertical Spin Transistor and Method of Manufacturing the Same
US20080308844A1 (en) * 2007-06-14 2008-12-18 Korea Institute Of Science And Technology Spin Transistor Using Perpendicular Magnetization
JP2009152258A (ja) * 2007-12-19 2009-07-09 Hitachi Ltd 単一方向電流磁化反転磁気抵抗効果素子と磁気記録装置
US20090213642A1 (en) * 2008-02-25 2009-08-27 Wolfgang Raberg Integrated Circuit, Memory Cell Arrangement, Memory Cell, Memory Module, Method of Operating an Integrated Circuit, and Method of Manufacturing a Memory Cell
JP2009239120A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP2010028042A (ja) * 2008-07-24 2010-02-04 Toshiba Corp スピンｍｏｓｆｅｔおよびこのスピンｍｏｓｆｅｔを用いたリコンフィギュラブル論理回路
JP2010034152A (ja) * 2008-07-25 2010-02-12 Toshiba Corp スピントランジスタ、リコンフィギャラブル論理回路、磁気抵抗効果素子、および磁気メモリ

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022343A (zh) * 2012-11-27 2013-04-03 复旦大学 一种表面等离子体天线耦合增强的自旋整流器件
CN103022343B (zh) * 2012-11-27 2015-05-13 复旦大学 一种表面等离子体天线耦合增强的自旋整流器件
US10139619B2 (en) 2015-02-12 2018-11-27 Optiz, Inc. Back side illumination image sensor with non-planar optical interface
CN105449097A (zh) * 2015-11-27 2016-03-30 中国科学院物理研究所 双磁性势垒隧道结以及包括其的自旋电子学器件
CN105449097B (zh) * 2015-11-27 2018-07-17 中国科学院物理研究所 双磁性势垒隧道结以及包括其的自旋电子学器件
CN106783809A (zh) * 2016-11-23 2017-05-31 华东师范大学 一种同轴自旋电容及制备方法
CN106783809B (zh) * 2016-11-23 2019-03-01 华东师范大学 一种同轴自旋电容及制备方法
CN110197682A (zh) * 2018-02-27 2019-09-03 中电海康集团有限公司 存储单元、存储器以及数据写入方法
CN110197682B (zh) * 2018-02-27 2021-04-13 中电海康集团有限公司 存储单元、存储器以及数据写入方法
CN110895952A (zh) * 2018-09-12 2020-03-20 Tdk株式会社 储备池元件和神经形态元件
CN110895952B (zh) * 2018-09-12 2023-07-18 Tdk株式会社 储备池元件和神经形态元件
CN110896127A (zh) * 2018-09-13 2020-03-20 东芝存储器株式会社 存储装置
CN110896127B (zh) * 2018-09-13 2023-11-14 铠侠股份有限公司 存储装置
CN111293214A (zh) * 2018-12-07 2020-06-16 中国科学院上海微系统与信息技术研究所 基于柔性衬底的磁性隧穿结器件及其制作方法
CN111293216A (zh) * 2018-12-07 2020-06-16 中国科学院上海微系统与信息技术研究所 磁性隧穿结器件及其制作方法
CN111293213A (zh) * 2018-12-07 2020-06-16 中国科学院上海微系统与信息技术研究所 基于二维材料的磁性隧穿结器件及其制作方法
CN111293215A (zh) * 2018-12-07 2020-06-16 中国科学院上海微系统与信息技术研究所 基于二维自由磁层的磁性隧穿结器件及其制作方法
CN111739570A (zh) * 2019-03-25 2020-10-02 中电海康集团有限公司 Sot-mram存储单元及sot-mram存储器
CN111739570B (zh) * 2019-03-25 2022-05-31 中电海康集团有限公司 Sot-mram存储单元及sot-mram存储器
CN110323247A (zh) * 2019-07-04 2019-10-11 中国科学院微电子研究所 Mram器件及其制造方法及包括mram的电子设备
CN110323247B (zh) * 2019-07-04 2021-08-31 中国科学院微电子研究所 Mram器件及其制造方法及包括mram的电子设备
CN111613662A (zh) * 2020-05-27 2020-09-01 东北大学 偏压诱导共线反铁磁材料产生自旋极化电流及其调控方法

Also Published As

Publication number Publication date
US8139403B2 (en) 2012-03-20
US20110228596A1 (en) 2011-09-22
JP2011199064A (ja) 2011-10-06
JP5150673B2 (ja) 2013-02-20
CN102194848B (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
CN102194848B (zh) 自旋存储器和自旋晶体管
US9536583B2 (en) Magnetic memory, spin element, and spin MOS transistor
US8779538B2 (en) Magnetic tunneling junction seed, capping, and spacer layer materials
CN100454599C (zh) 自旋注入场效应晶体管、磁随机存取存储器和可重构逻辑电路
US20200075670A1 (en) Magnetic tunnel junction structures and related methods
CN101140944B (zh) 自旋存储器和自旋场效应晶体管
US11195991B2 (en) Magnetic random access memory assisted devices and methods of making
US11706998B2 (en) Magnetic tunnel junction and magnetic memory device comprising the same
US20140103471A1 (en) Low Cost High Density Nonvolatile Memory Array Device Employing Thin Film Transistors and Back to Back Schottky Diodes
US11201189B2 (en) Semiconductor device having rare earth oxide layer and method of manufacturing the same
US10840434B2 (en) Storage device
US8958239B2 (en) Magnetic memory element, magnetic memory device, spin transistor, and integrated circuit
US11430498B2 (en) Magnetoresistance effect element, magnetic memory array, magnetic memory device, and write method for magnetoresistance effect element
KR20130137531A (ko) 자기 터널링 접합 시드, 캡핑 및 스페이서 막 물질들
US10304508B2 (en) Magnetoresistive element and memory circuit including a free layer
KR20170037706A (ko) 자기 메모리 장치 및 그 제조 방법
KR20230097176A (ko) 고밀도 스핀 궤도 토크 자기 랜덤 액세스 메모리
JP4997194B2 (ja) スピントランジスタ、およびリコンフィギャラブル論理回路
US10355046B1 (en) Steep slope field-effect transistor (FET) for a perpendicular magnetic tunnel junction (PMTJ)
US10243021B1 (en) Steep slope field-effect transistor (FET) for a perpendicular magnetic tunnel junction (PMTJ)
JP2003209228A (ja) 磁気記憶装置及びその製造方法
CN110660906A (zh) 磁性存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140625

Termination date: 20160921

CF01 Termination of patent right due to non-payment of annual fee