JP2015179844A - 犠牲挿入層を用いるスピン移動トルク磁気デバイスで使用可能な垂直磁気異方性磁気接合を提供する方法 - Google Patents

犠牲挿入層を用いるスピン移動トルク磁気デバイスで使用可能な垂直磁気異方性磁気接合を提供する方法 Download PDF

Info

Publication number
JP2015179844A
JP2015179844A JP2015054656A JP2015054656A JP2015179844A JP 2015179844 A JP2015179844 A JP 2015179844A JP 2015054656 A JP2015054656 A JP 2015054656A JP 2015054656 A JP2015054656 A JP 2015054656A JP 2015179844 A JP2015179844 A JP 2015179844A
Authority
JP
Japan
Prior art keywords
layer
magnetic
region
providing
depositing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015054656A
Other languages
English (en)
Other versions
JP6548415B2 (ja
Inventor
ダスティン ウィリアム エリクソン,
William Erickson Dustin
ダスティン ウィリアム エリクソン,
ズエティ タン,
Xueti Tang
ズエティ タン,
將 銀 李
Shogin Ri
將 銀 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2015179844A publication Critical patent/JP2015179844A/ja
Application granted granted Critical
Publication of JP6548415B2 publication Critical patent/JP6548415B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】磁気デバイスで使用可能な磁気接合を提供する方法を提供する。
【解決手段】磁気デバイスで使用可能な磁気接合を提供する方法は、自由層、非磁性スペーサ層、及び被固定層をそれぞれ提供するステップを有し、自由層は書き込み電流が磁気接合を通して流れる際に複数の安定した磁気状態の間でスイッチされ、自由層を提供するステップ及び被固定層を提供するステップのうちの少なくとも一つは複数のステップを含み、自由層を提供する少なくとも一つのステップは第1複数のステップを含み、被固定層を提供する少なくとも一つのステップは第2複数のステップを含み、第1及び第2複数のステップは、層の一部領域を蒸着するステップ、犠牲層を蒸着するステップ、犠牲層の下の磁気接合の領域を蒸着するステップ、及び層の残余領域を蒸着するステップを含み、層は、自由層、被固定層、又は両方を含む。
【選択図】図2

Description

本発明は、磁気デバイスで使用可能な磁気接合及び磁気メモリを基板上に提供する方法並びに磁気接合に関する。
磁気メモリ、特に磁気RAM(MRAMs:Magnetic Random Access Memories)は、高いリード/ライト速度、優れた耐久性、非揮発性、及び動作時の低い消費電力といったポテンシャルを有するために益々注目を浴びている。MRAMは磁気物質を情報保存媒体として利用して情報を格納する。MRAMの一種類としてSTT−RAM(Spin Transfer Torque Random Access Memory)がある。STT−RAMは、磁気接合を通過する電流によって少なくとも一部が記録される磁気接合(素子)を利用する。磁気接合を通過するスピン分極された電流は磁気接合内の磁気モーメントにスピントルクを加える。従って、スピントルクに反応する磁気モーメントを有する層は所望する状態でスイッチされる。
一例として、図1は、従来のSTT−RAMで使用可能な従来の磁気トンネル接合(Magnetic tunneling junction;MTJ)10を示す。従来のMTJ10は一般的に基板12上に配置される。下部コンタクト14と上部コンタクト22は従来のMTJ10を通して電流を駆動するように使用される。従来のMTJは従来のシード(seed)層(図示せず)を利用し、キャッピング層(capping layer)及び従来の反強磁性層(antiferromagnetic layer:AFM)(図示せず)を含む。従来のMTJ10は従来の被固定層(pinned layer)16、従来のトンネルバリア層(tunneling barrier layer)18、及び従来の自由層(free layer)20を含む。また、上部コンタクト22を示す。従来のコンタクト(14、22)は垂直電流(current−perpendicular−to−plane:CPP)方向、又は図1に示すz軸に電流を駆動するように使用される。通常、従来の被固定層16は層(16、18、20)の基板12に隣接する。
従来の被固定層16と従来の自由層20は磁性を有する。従来の被固定層16の磁化(magnetization)17は特定方向に固定(fixed)されるか又は被固定される(pinned)。単一層として図面に示すが、従来の被固定層16は多重層を含み得る。例えば、従来の被固定層16はRuのような薄い導電性層を介して反強磁性結合された(coupled)磁性層を含む合成反強磁性(synthetic antiferromagnetic:SAF)層である。このようなSAFで、薄いRu層が挿入された複数の磁性層が使用される。他の例として、Ru層を横切る結合(coupling)は強磁性であり得る。
従来の自由層20は可変磁化21を有する。単一層で示すが、従来の自由層20は複数層を含み得る。例えば、従来の自由層20はRuのような薄い導電性層を介して反強磁性(antiferromagnetically)又は強磁性結合された(ferromagnetically coupled)磁性層を含む合成層(synthetic layer)である。面に垂直に(perpendicular−to−plane)示すが、従来の自由層20の磁化21は面内(in plane)にある。従って、被固定層16及び自由層20はそれぞれ層の面に垂直な方向の磁化(17、21)を有する。
従来の自由層20の磁化21をスイッチするために電流が面に垂直な方向(z−方向)に駆動される。十分な電流が上部コンタクト22から下部コンタクト11に駆動されるとき、従来の自由層20の磁化21は従来の被固定層16の磁化17に平行にスイッチされる。十分な電流が下部コンタクト11から上部コンタクト24に駆動されるとき、従来の自由層20の磁化21は被固定層16の磁化17に反平行にスイッチされる。磁気的配置(magnetic configurations)での差異は、異なる磁気抵抗(magnetoresistance)に対応する。即ち従来のMTJ10の異なる論理状態(例えば、論理「0」及び論理「1」)に対応する。
多様なアプリケーションで使用される可能性があるため、磁気メモリに対する研究が進んでいる。例えば、STT−MRAMの性能を向上させるメカニズムが要求される。即ち、スピン移動トルク(spin transfer torque)基盤のメモリの性能を向上させる方法とシステムが必要である。ここで説明する方法及びシステムはこのようなニーズを取り扱う。
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、磁気デバイスで使用可能な磁気接合及び磁気メモリを基板上に提供する方法並びに磁気接合を提供することにある。
上記目的を達成するためになされた本発明の一態様による磁気デバイスで使用可能な磁気接合を基板上に提供する方法は、書き込み電流が磁気接合を通して流れる際に複数の安定した磁気状態の間でスイッチされる自由層(free layer)を提供するステップと、非磁性スペーサ層(nonmagnetic spacer layer)を提供するステップと、被固定層(pinned layer)を提供するステップと、を有し、前記非磁性スペーサ層は、前記自由層と前記被固定層との間に配置され、前記自由層を提供するステップ及び前記被固定層を提供するステップのうちの少なくとも一つは、複数のステップを含み、前記自由層を提供するステップの少なくとも1つのステップは、第1複数のステップを含み、前記被固定層を提供するステップの少なくとも1つのステップは、第2複数のステップを含み、前記第1複数のステップは、前記自由層の第1領域を蒸着するステップと、第1犠牲層を蒸着するステップと、少なくとも前記自由層の第1領域と前記第1犠牲層とを摂氏25℃より高い第1温度でアニーリングするステップと、前記第1犠牲層を除去するステップと、前記自由層の第2領域を蒸着するステップと、を含み、前記第2複数のステップは、前記被固定層の第1領域を蒸着するステップと、第2犠牲層を蒸着するステップと、少なくとも前記被固定層の第1領域と前記第2犠牲層とを摂氏25℃より高い第2温度でアニーリングするステップと、前記自由層、前記非磁性スペーサ層、及び前記被固定層の第1領域を含む磁気接合の領域を定義するステップと、前記第2犠牲層を除去するステップと、前記被固定層の第2領域を蒸着するステップと、を含む。
前記自由層を提供するステップは、前記第1複数のステップを含み、前記自由層は、面外消磁エネルギー(out−of−plane demagnetization energy)より大きい垂直磁気異方性エネルギー(perpendicular magnetic anisotropy energy)を有し得る。
前記自由層は、15Åより厚い厚さを有し得る。
前記自由層の厚さは、25Å以下であり得る。
前記第1犠牲層は、Bi、W、I、Zn、Nb、Ag、Cd、Hf、Os、Mo、Ca、Hg、Sc、Y、Sr、Mg、Ti、Ba、K、Na、Rb、Pb、及びZrのうちの少なくとも一つを含み得る。
前記磁気接合提供方法は、前記自由層を提供する前にMgOシード層を蒸着するステップを更に含むことができる。
前記アニーリングするステップは、高速熱アニール(RTA:rapid thermal anneal)を行うステップを含み得る。
前記自由層の第1領域は第1厚さを有し、前記自由層の第2領域は第2厚さを有し、前記第1厚さは15Å未満であり、前記第2厚さは15Å未満であり得る。
前記第2複数のステップを含む被固定層を提供するステップは、前記第2犠牲層を除去するステップの前に少なくとも一つのリフィル(refill)物質を蒸着するステップを更に含み得る。
前記磁気接合提供方法は、前記少なくとも一つのリフィル物質を蒸着するステップの後に平坦化(planarization)を行うステップを更に含むことができる。
前記被固定層は、第1強磁性層、第2強磁性層、及び前記第1強磁性層と前記第2強磁性層との間のカップリング層を含む合成反強磁性(synthetic antiferromagnetic)であり、前記被固定層の第2領域を蒸着するステップは、少なくとも一つの非磁性層スペーサを蒸着するステップと、前記第2強磁性層を蒸着するステップと、を含み得る。
前記被固定層の第2領域を蒸着するステップは、前記第1強磁性層の領域を蒸着するステップを更に含み得る。
前記第1強磁性層及び前記第2強磁性層のうちの少なくとも一つは、多層(multilayer)であり得る。
前記磁気接合提供方法は、前記被固定層の残余領域を定義するステップを更に含むことができる。
前記第2複数のステップを含む被固定層を提供するステップは、少なくとも一つのリフィル物質を蒸着するステップの前に磁気接合の領域を定義するステップを更に含み、前記磁気接合の領域を定義するステップは、前記磁気接合に対応する前記第2犠牲層の領域を覆うフォトレジストマスクを前記第2犠牲層上に提供するステップと、前記第2犠牲層の露出領域、前記被固定層の第1領域、前記非磁性スペーサ層、及び前記フォトレジストマスクによって露出した前記自由層を除去するステップと、を更に含み得る。
前記磁気接合提供方法は、追加的な非磁性スペーサ層を提供するステップと、追加的な被固定層を提供するステップと、を更に含み、前記自由層は、前記追加的な非磁性スペーサ層と前記非磁性スペーサ層との間にあり、前記追加的な非磁性スペーサ層は、前記追加的な被固定層と前記自由層との間にあり得る。
上記目的を達成するためになされた本発明の一態様による磁気デバイスで使用可能な磁気メモリを基板上に提供する方法は、15Åの厚さ以下であるCoFeB層を含む自由層の第1強磁性層を基板上に蒸着するステップと、前記第1強磁性層上に、Bi、W、I、Zn、Nb、Ag、Cd、Hf、Os、Mo、Ca、Hg、Sc、Y、Sr、Mg、Ti、Ba、K、Na、Rb、Pb、及びZrのうちの少なくとも一つを含み、4Åの厚さ以下である第1犠牲層を蒸着するステップと、少なくとも前記第1強磁性層及び前記第1犠牲層を第1高速熱アニール(RTA)により摂氏25℃より高い第1温度でアニーリングするステップと、少なくとも前記第1犠牲層を除去するステップと、前記第1強磁性層の残余領域上に、前記第1強磁性層の残余領域と合わせて25Åの厚さ以下を有するように15Åの厚さ以下のCoFeB層を含む前記自由層の第2強磁性層を蒸着するステップと、被固定層と前記自由層との間に形成される非磁性スペーサ層を提供するステップと、前記被固定層の第1領域を蒸着するステップと、Bi、W、I、Zn、Nb、Ag、Cd、Hf、Os、Mo、Ca、Hg、Sc、Y、Sr、Mg、Ti、Ba、K、Na、Rb、Pb、及びZrのうちの少なくとも一つを含む4Åの厚さ以下である第2犠牲層を蒸着するステップと、少なくとも前記被固定層の第1領域、前記第1強磁性層の残余領域、前記第2強磁性層、及び前記第2犠牲層を第2高速熱アニール(RTA)により摂氏25℃より高い第2温度でアニーリングするステップと、前記第2高速熱アニールによりアニーリングするステップの後に少なくとも一つの磁気接合に対応する犠牲層の領域を覆うフォトレジストマスクを該犠牲層上に提供するステップと、前記フォトレジストマスクを使用して、前記自由層、前記非磁性スペーサ層、及び前記被固定層の第1領域を含む少なくとも一つの磁気接合の領域を定義するステップと、少なくとも一つのリフィル物質を蒸着するステップと、前記少なくとも一つのリフィル物質を蒸着するステップの後に平坦化(planarization)を行うステップと、前記平坦化を行うステップの後に前記第2犠牲層を除去するステップと、前記被固定層の少なくとも第2領域を蒸着するステップと、前記被固定層の少なくとも第2領域を蒸着した後に前記少なくとも一つの磁気接合の残余領域を定義するするステップと、を有し、前記自由層は、面外消磁エネルギーより大きい垂直磁気異方性エネルギーを有し、書き込み電流が前記磁気接合を通して流れる際に複数の安定した磁気状態の間でスイッチされる。
上記目的を達成するためになされた本発明の一態様による磁気デバイスで使用可能な磁気接合は、書き込み電流が磁気接合を通して流れる際に複数の安定した磁気状態の間でスイッチされ、面外消磁エネルギーより大きい垂直磁気異方性エネルギーを有し、15Åの厚さより厚い強磁性層を有する自由層と、非磁性スペーサ層と、被固定層と、を備え、前記非磁性スペーサ層は、前記被固定層と前記自由層との間に形成される。
前記強磁性層は、前記面外消磁エネルギーより大きい垂直磁気異方性エネルギーを有するCoFeB層を含み得る。
前記非磁性スペーサ層は、結晶質MgOトンネルバリア層であり、前記磁気接合は、MgOシード層を更に含み、前記強磁性層は、前記MgOシード層と前記結晶質MgOトンネルバリア層との間に配置され得る。
従来の磁気接合を示す図である。 一実施形態によるスピン移動トルクを用いてプログラム可能な磁気メモリで使用可能な磁気接合を提供する方法を示す図である。 一実施形態によるスピン移動トルクを用いてプログラム可能な磁気メモリで使用可能な磁気接合を示す図である。 他の実施形態によるスピン移動トルクを用いてプログラム可能な磁気メモリで使用可能な磁気接合を示す図である。 他の実施形態によるスピン移動トルクを用いてプログラム可能な磁気メモリで使用可能な磁気接合の一部を提供する方法を示す図である。 一実施形態によるスピン移動トルクを用いてプログラム可能な磁気メモリで使用可能な磁気接合を示す図である。 他の実施形態によるスピン移動トルクを用いてプログラム可能な磁気メモリで使用可能な磁気接合を提供する方法を示す図である。 一実施形態によるスピン移動トルクを用いてプログラム可能な磁気メモリで使用可能な磁気接合を示す図である。 他の実施形態によるスピン移動トルクを用いてプログラム可能な磁気メモリで使用可能な磁気接合を提供する方法を示す図である。 一実施形態によるスピン移動トルクを用いてプログラム可能な磁気メモリで使用可能な製造過程の磁気接合を示す図である。 一実施形態によるスピン移動トルクを用いてプログラム可能な磁気メモリで使用可能な製造過程の磁気接合を示す図である。 一実施形態によるスピン移動トルクを用いてプログラム可能な磁気メモリで使用可能な製造過程の磁気接合を示す図である。 一実施形態によるスピン移動トルクを用いてプログラム可能な磁気メモリで使用可能な製造過程の磁気接合を示す図である。 一実施形態によるスピン移動トルクを用いてプログラム可能な磁気メモリで使用可能な製造過程の磁気接合を示す図である。 一実施形態によるスピン移動トルクを用いてプログラム可能な磁気メモリで使用可能な製造過程の磁気接合を示す図である。 一実施形態によるスピン移動トルクを用いてプログラム可能な磁気メモリで使用可能な製造過程の磁気接合を示す図である。 一実施形態によるスピン移動トルクを用いてプログラム可能な磁気メモリで使用可能な製造過程の磁気接合を示す図である。 一実施形態によるスピン移動トルクを用いてプログラム可能な磁気メモリで使用可能な製造過程の磁気接合を示す図である。 一実施形態によるスピン移動トルクを用いてプログラム可能な磁気メモリで使用可能な製造過程の磁気接合を示す図である。 一実施形態によるスピン移動トルクを用いてプログラム可能な磁気メモリで使用可能な製造過程の磁気接合を示す図である。 一実施形態によるスピン移動トルクを用いてプログラム可能な磁気メモリで使用可能な製造過程の磁気接合を示す図である。 一実施形態によるスピン移動トルクを用いてプログラム可能な磁気メモリで使用可能な製造過程の磁気接合の製造過程を示す図である。 他の実施形態によるスピン移動トルクを用いてプログラム可能な磁気メモリで使用可能な製造過程の磁気接合を示す図である。 他の実施形態によるスピン移動トルクを用いてプログラム可能な磁気メモリで使用可能な製造過程の磁気接合を示す図である。 一実施形態による記憶セルのメモリ素子で磁気接合を利用するメモリを示す図である。
本実施形態は磁気メモリのような磁気デバイスで使用可能な磁気接合及びそのような磁気接合を使用する装置に関する。磁気メモリは、スピン移動トルク磁気ランダムアクセスメモリ(STT−MRAMs)を含み、不揮発性メモリを採用した電子装置に使用される。このような電子装置は、携帯電話、スマートフォン、タブレット、ラップトップ、及びその他の携帯用及び非携帯用のコンピュータ装置を含むが、これに制限されない。以下の説明は、本発明が属する技術分野で通常の知識を有する者が本発明を実施できるように提供し、特許出願とその要求事項の一部として提供する。本明細書に記載した例示的な実施形態及びそれに対する原理及び形態の多様な変更は本発明が属する技術分野で通常の知識を有する者に自明である。本実施形態は、主に特定の実施形態で提供する特定の方法及びシステムについて記述しているが、上記方法及びシステムは他の実施形態でも有効に動作する。「本実施形態」、「一実施形態」、及び「他の実施形態」のような文言は複数の実施形態だけでなく同一又は他の実施形態に関するものであり得る。実施形態は一定の構成を有するシステム及び/又は装置について記述するが、システム及び/又は装置は図示する構成より多いか又は少ない構成を含み得、配置及び構成の形態は本発明の範囲内で変更し得る。また、本実施形態は所定のステップを有する特定方法について記述するが、このような方法及びシステムは他の及び/又は追加的なステップを有する例示的な実施形態に矛盾しない他の順序のステップを有する他の方法においても有効に動作する。従って、本発明は図示する実施形態に限定することを意図しない。本明細書に記載した原理及び形態に矛盾しない最も広い範囲を有する。
本方法及びシステムは磁気接合を利用する磁気メモリだけでなく磁気接合を提供する。本実施形態は磁気接合及び磁気デバイスで使用可能な磁気接合を提供する方法を提供する。磁気接合提供方法は、書き込み電流が磁気接合を通して流れる際に複数の安定した磁気状態の間でスイッチされる自由層(free layer)を提供し、非磁性スペーサ層(nonmagnetic spacer layer)を提供し、被固定層(pinned layer)を提供するステップを有し、非磁性スペーサ層は自由層と被固定層との間に配置され、自由層を提供するステップは第1複数のステップを含み、被固定層を提供するステップは第2複数のステップを含み、第1複数のステップは、自由層の第1領域を蒸着し、第1犠牲層を蒸着し、少なくとも自由層の第1領域と第1犠牲層とを摂氏25℃より高い第1温度でアニーリングし、第1犠牲層を除去し、自由層の第2領域を蒸着するステップを含み、第2複数のステップは、被固定層の第1領域を蒸着し、第2犠牲層を蒸着し、少なくとも被固定層の第1領域と第2犠牲層とを摂氏25℃より高い第2温度でアニーリングし、自由層、非磁性スペーサ層、及び被固定層の第1領域を含む磁気接合の領域を定義し、第2犠牲層を除去し、被固定層の第2領域を蒸着するステップを含む。
本実施形態は、特定方法、磁気接合、及びある構成を有する磁気メモリについて説明する。本発明が属する技術分野で通常の知識を有する者は、本発明が他の及び/又は追加的な構成及び/又は本発明と矛盾しない他の特徴を有する磁気接合と磁気メモリの使用に一貫する。また、本方法及びシステムは、スピン伝達現象、磁気異方性、及び他の物理的な現状の理解について説明する。その結果として、本発明が属する技術分野で通常の知識を有する者は、本方法及びシステムの稼動に対する理論的説明が、スピン伝達、磁気異方性、及び他の物理的な現状のこのような現在の理解に基づいて成されることが簡単に分かる。しかし、ここで説明する方法とシステムは特定の物理的な説明に依存しない。また、本発明が属する技術分野で通常の知識を有する者は、本方法とシステムが基板に特定の関係を有する構造について説明することが簡単に分かる。しかし、本発明が属する技術分野で通常の知識を有する者は、本方法とシステムが他の構造と一貫していることが簡単に分かる。また、本方法とシステムは、合成された及び/又は単一のある層について説明する。しかし、本発明が属する技術分野で通常の知識を有する者は、層が他の構造を有し得ることが簡単に分かる。更に、本方法とシステムは、特別な層を有する磁気接合及び/又は下部構造について説明する。しかし、本発明が属する技術分野で通常の知識を有する者は、本方法とシステムに矛盾しない追加的な及び/又は他の層を有する磁気接合及び/又は下部構造も使用し得ることが簡単に分かる。更に、ある構成は、磁性(magnetic)、強磁性(ferromagnetic)、及びフェリ磁性(ferrimagnetic)と記載する。ここで使用する磁性という用語は、強磁性、フェリ磁性、又は類似の構造を含み得る。このように、ここで使用する「磁性」又は「強磁性」という用語は、強磁性体及びフェリ磁性体を含むが、これに限定されない。また、本方法とシステムは、単一磁気接合と下部構造について説明する。しかし、本発明が属する技術分野で通常の知識を有する者は、本方法とシステムが複数の磁気接合を有して複数の下部構造を使用する磁気メモリの使用に関することが簡単に分かる。更に、ここで使用する「面内(in−plane)」は実質的に磁気接合の一つ以上の層の面内にあるか、又はその面に平行するものである。逆に、「垂直の(perpendicular)」は磁気接合の一つ以上の層に実質的に垂直な方向に該当する。
図2は、STT−RAMのような磁気メモリで使用可能な磁気接合を製造する方法100の一実施形態を示す図である。従って、方法100は多様な種類の電子装置で使用される。単純化するため、一部のステップは省略されるか、或いは別途に又は組み合わせて行われる。更に、方法100は磁気メモリ形成の他のステップが行われた後に始められる。
自由層のための材料蒸着を含む自由層がステップ102により提供される。自由層はシード層上に蒸着される。シード層は、自由層の結晶構造、磁気異方性、及び/又は自由層の磁気減衰(damping)を含む多様な目的のために選択されるが、これに制限されない。例えば、自由層は自由層の垂直磁気異方性を向上させる結晶質MgO層のようなシード層上に提供される。二重磁気接合(dual magnetic junction)が製造されると、自由層は他の非磁性スペーサ層上に形成される。このような非磁性スペーサ層は上述したMgOシード層である。被固定層はこのようなスペーサ層の下に形成される。
ステップ102で提供された自由層は消磁エネルギー(demagnetization energy)を超える垂直磁気異方性を有することが要求される。従って、自由層の磁気モーメントは、面に垂直(perpendicular−to−plane)であることを含む平面外(out−of−plane)で安定である。更に、分極強化層(polarization enhancement layer:PEL)が自由層の一部として又は追加的に提供される。PELはハイスピン分極材料を含む。また、ステップ102で提供された自由層は書き込み電流が磁気接合を通して流れる際に複数の安定した磁気状態の間でスイッチされるように形成される。従って、自由層はスピン移動トルクを利用してスイッチされる。ステップ102で提供された自由層は、磁性(magnetic)であり、動作温度で熱的に安定である。しかし、ステップ102で自由層を提供することについて説明するが、自由層の縁は後に提供されるスタック(stack)で定義される。
一実施形態で、ステップ102は追加的なステップを含む。このような実施形態で、自由層の第1領域が先に蒸着される。自由層の第1領域はCo、Fe、及び/又はBを含む磁気層を含む。例えば、20原子パーセント以下のBを有するCoFeB層が蒸着される。また、このような実施形態で、ステップ102は層間の界面を共有するように第1強磁性層上に犠牲挿入層を蒸着するステップを含む。犠牲挿入層は、ホウ素に親和性を有し、低い拡散を有して下部層と相対的に優れた格子整合を有する材料を含む。例えば、下部強磁性層と犠牲挿入層との間の格子パラメータの差異は10%以下である。格子挿入層は薄い。一実施形態において、犠牲挿入層は10Å以下の厚さである。このような実施形態で、犠牲挿入層は4Åを超えず1Åより大きい。他の実施形態において、異なる厚さが使用される。次いで犠牲挿入層と下部層は室内温度(例えば、摂氏25℃)以上でアニーリングされる。例えば、摂氏300〜400℃の温度範囲で高速熱アニール(rapid thermal anneal:RTA)が使用される。他の実施形態において、アニーリングは、ブロックヒーティング(block heating)を含む他の方式で行われるが、これに制限されない。また、アニーリングは他の温度で行われる。アニーリングの後、犠牲挿入層は、例えばプラズマエッチングにより除去される。他の実施形態において、犠牲挿入層はイオンミリング(ion milling)又はCMP(chemical mechanical planarization)を含む更に他の方法により除去されるが、これに制限されない。除去ステップで、下部強磁性層の一部の領域が除去される。次いで、任意に自由層の残余領域が蒸着される。例えば、第2強磁性層は露出した第1強磁性層上に蒸着される。また、このような第2強磁性層は他のCoFeB層である。一実施形態において、提供された磁性材料の全体量は、自由層が消磁エネルギーを超える垂直磁気異方性を持つことになる。例えば、ステップ102の最後で、第1及び第2強磁性層は、合わせて30Åを超過せずに、15Åより大きい全体の厚さを有する。一実施形態において、全体の厚さは25Åを超えない。例えば、全体の厚さは、少なくとも16Åであり、25Å以下である。他の実施形態において、自由層は他の方式で形成される。本発明において、犠牲挿入層は犠牲層とも指称する。
ステップ104により非磁性スペーサ層が提供される。一実施形態において、結晶質MgOトンネルバリア層は、形成される磁気接合のために要求される。ステップ104はトンネルバリア層を形成するMgO蒸着を含む。一実施形態において、ステップ104は、例えば高周波数(RF)スパッタリングを使用したMgO蒸着を含む。Mg金属が蒸着された後、ステップ104でMgの自然酸化膜を提供するために酸化される。また、MgOバリア層/非磁性スペーサ層は他の方法により形成される。ステップ102については、上述したように、非磁性スペーサ層の縁は後に例えば磁気接合の残余領域の蒸着後に定義される。ステップ104は、強化されたトンネル磁気抵抗(tunneling magnetoresistance:TMR)のため、「100」配向を有する結晶質MgOトンネルバリアを提供するために既に形成された磁気接合の残余領域をアニーリングするステップを含む。
ステップ106により被固定層が提供される。従って、非磁性スペーサ層は被固定層と自由層との間にある。一実施形態において、ステップ106で、被固定層は、ステップ102で自由層を形成した後に形成される。他の実施形態において、自由層が先に形成される。被固定層は磁性であり、被固定層の磁化は少なくとも一部の磁気接合の動作中に特定方向にピンド(pinned)されるか又は固定(fixed)される。従って、被固定層は動作温度で熱的に安定である。ステップ106で形成された被固定層は、単(単一)層であるか、又は多層(multiple layers)を含む。例えば、ステップ106で形成された被固定層は、ルテニウム(Ru)のような薄い非磁性層を反強磁性又は強磁性により結合された(coupled)磁性層を含むSAFである。また、このようなSAF内で、各磁性層は多層(multiple layers)を含む。また、被固定層は他の多層である。ステップ106で形成される被固定層は、面外消磁エネルギー(out−of−plane demagnetization energy)を超える垂直異方性エネルギーを有する。従って、被固定層は、面に対して垂直配向された(oriented)磁気モーメントを有する。被固定層の磁化の他の配向(orientation)は可能である。また、このようなPEL又はカップリング層のような他の層が被固定層と非磁性スペーサ層との間に挿入されることに留意する。
一実施形態で、ステップ106は、ステップ102について上述した内容と類似の複数のステップを含む。例えば、被固定層の第1領域が先に蒸着される。被固定層の第1領域は、Co、Fe、及び/又はBを含む磁性層を含む。例えば、20原子パーセントを超えないBを含むCoFeB層が蒸着される。また、PEL又は他の構造体が被固定層と非磁性スペーサ層との間に蒸着される。また、このような実施形態で、ステップ106は形成された被固定層の領域上に他の犠牲挿入層を蒸着することを含む。一実施形態において、犠牲挿入層は強磁性層上に直接蒸着される。他の実施形態において、他の層が強磁性層と犠牲挿入層との間に蒸着される。犠牲挿入層は、下部層と相対的に優れた格子整合を成し、低い拡散を有し、ホウ素に親和性を有する材料を含む。例えば、下部の強磁性層と犠牲挿入層との間の格子パラメータの差異は10%以下である。犠牲挿入層は薄い。一実施形態で、犠牲挿入層は上述した自由層と同じ厚さを有する。他の実施形態において、他の厚さが使用される。しかし、犠牲挿入層は後述するようにパターニングのために連続して形成されることが要求される。犠牲挿入層と下部層は、後に室内温度より高い温度でアニーリングされる。例えば、摂氏300〜400℃範囲の温度でのRATが使用される。他の実施形態において、アニーリングは他の方法で行われる。アニーリング後に犠牲挿入層の下の磁気接合の領域が定義される。例えば、磁気接合の縁はフォトリソグラフィマスク及びイオンミリング又は層のための他のメカニズムを使用して定義される。アルミナのような非磁性絶縁層は磁気接合の周辺領域をリフィル(refill)するために蒸着される。また、平坦化が行われる。後に犠牲層は、例えばプラズマエッチングにより除去される。また、他の除去方法が使用される。除去ステップで、下部強磁性層の一部の領域が除去される。後に、被固定層の残余領域は任意に蒸着される。例えば、追加的な強磁性層が、露出した第1強磁性層上に直接蒸着される。被固定層がSAFである実施形態で、Ruのような非磁性層が蒸着される。また、他の磁性層が非磁性層上に提供される。他の実施形態において、被固定層は他の方法で形成される。
図3は、方法100を利用して製造される磁気接合200及び周辺構造物の一実施形態を示す図である。明確には、図3は、実際のサイズの比率でなく、理解を助けるためのものである。磁気接合200は、スピン移動トルク磁気ランダムアクセスメモリ(STT−MRAM)のような磁気デバイスと多様な種類の電子デバイスで使用される。磁気接合200は、磁気モーメント211を有する自由層(free layer)210、非磁性スペーサ層(nonmagnetic spacer layer)220、及び磁気モーメント231を有する被固定層(pinned layer)230を含む。また、トランジスタが下部基板201に形成されるが、素子はこれに制限されない。また、下部コンタクト(bottom contact)202及び上部コンタクト(top contact)208、選択的シード層(optional seed layer)204、及び選択的キャッピング層(optional capping layer)206も示す。図3に示すように、被固定層230は磁気接合200の上部に隣接する(基板201から遠い)。選択的固定層(図示せず)は被固定層230の磁化(図示せず)の固定に使用される。一実施形態において、選択的な固定層は、AFM層であるか、又は交換−バイアス相互作用によって被固定層230の磁化(図示せず)を固定(pin)する多重層(multiayer)である。しかし、他の実施形態において、選択的固定層は、省略されるか、又は他の構造体が使用される。更に、一実施形態において、被固定層230及び自由層210の基板201に対する配向(orientation)は逆にされる。即ち、被固定層230は、他の実施形態において、自由層210より基板に隣接する。
図3に示す実施形態で、被固定層230及び自由層210のそれぞれの垂直磁気異方性エネルギーは被固定層230及び自由層210の面外消磁エネルギー(out of plane demagnetization energy)を超える。従って、自由層210の磁気モーメント211及び被固定層230の磁気モーメント231のそれぞれは、面に対して垂直である。状態は異なり、自由層210に対する安定した磁気状態は+z方向又は−z方向に配向された(oriented)モーメントである。自由層210及び被固定層230のそれぞれは、磁気接合200を完成する前に除去される犠牲挿入層の使用と共に別々に形成される層210及び/又は層230の領域を指す点線を含む。
磁気接合200は、ライト(書き込み)電流が磁気接合200を通して流れる際に、自由層210が複数の安定した磁気状態の間でスイッチされるように構成される。即ち、自由層210は、ライト電流がCPP(current perpendicular−to−plane)方向で磁気接合200により駆動される際に、スピン移動トルクを利用してスイッチされる。従って、磁気接合210に格納されたデータと自由層210の磁化方向は磁気接合200を通して流れるリード電流により読み取ることができる。また、リード電流はCPP方向で磁気接合200により駆動される。即ち、磁気接合200の磁気抵抗(magnetoresistance)はリード信号を提供する。
磁気接合200及び自由層210は、ステップ102及び/又はステップ106を使用して製造することで向上した性能を有する。このような効果については、特定の物理的メカニズムに関連して後述する。しかし、該当分野の通常の技術者は記述する方法及びシステムが特定の物理的な説明に依存しないことを簡単に認識できる。自由層210がステップ102で犠牲挿入層を利用して形成された場合、自由層210は厚くてもよく、磁気モーメント211、向上した磁気抵抗、及び/又は低い減衰のための面に垂直な(perpendicular−to−plane)安定状態を有する。犠牲挿入層なしで形成された場合、自由層は、面に垂直な磁気モーメントを維持するため、通常12Åの厚さを超えない。例えば、概ね15Åの厚さである強磁性CoFeB層は面内(in−plane)の磁気モーメントを有する。しかし、より薄い自由層は、面に垂直な(perpendicular−to−plane)磁気モーメントを有するが、磁気抵抗は減少する。このような減少は自由層がMgOシード層及びMgO非磁性スペーサ層のような二つのMgO層の間にある場合に特に目立つ。トンネル磁気抵抗での減少は自由層とMgO層の結晶性(crystallinity)での衝突(conflict)によるものと思われる。また、自由層は二つの磁気層間に永久(permanent)挿入層が形成される。このような自由層は12Åより厚い全体の厚さを有する。磁気層は永久挿入層により分離される。磁気層のそれぞれは面に垂直な磁気モーメントを維持するために12Åの厚さより厚くない単位(order)にある。このような薄い磁気/自由層は面に垂直な磁気モーメントを有する。更に、磁気抵抗は向上し得る。例えば、Wのような永久挿入層はMgO層及び自由層のような周辺層の結晶性(crystallinity)の間の衝突を減少する。これは更に高い磁気抵抗になる。しかし、減衰は要求より高いこともある。このような高い減衰はスイッチ電流(自由層の磁気モーメントの状態を変化させるために要求される書き込み電流)を増加させる。高いスイッチ電流は一般的に好ましくない。即ち、このような磁気接合の性能に問題が生じる。
このような磁気接合と対照的に、磁気接合200は、製造過程で犠牲挿入層(図3には図示せず)を使用することにより、より高い磁気抵抗を有する。犠牲挿入層の使用及び自由層210の下部領域の後続アニーリングは非磁性スペーサ層220の形成前に自由層210の結晶化がなされる。これは、自由層210と異なり、B及びOに対する犠牲挿入層の親和性に少なくとも部分的に起因するものと思われる。従って、自由層210は結晶構造及び垂直異方性を維持しつつより厚い厚さに製造される。例えば、自由層210は15Åより厚く、面に垂直な磁気モーメント231を有する。一実施形態で、自由層210は25Åの厚さを超えない。例えば、自由層210は、少なくとも16Åの厚さであり、20Åの厚さを超えない。従って、磁気接合200はより高い磁気抵抗を有する。また、犠牲挿入層の除去は自由層210の減衰を減少させる。即ち、自由層210はより低いスイッチ電流を示す。より小さい書き込み電流が磁気接合プログラミングに使用される。従って、性能が向上する。
また、ステップ106における被固定層230の製造は磁気デバイスでの磁気接合200の性能を向上させる。従って、下部層(204、210、220、230の一部)は全体被固定層230が蒸着される前に定義され、磁気接合200の薄い領域がこのような定義ステップの間に除去される。このような定義ステップの間に、磁気デバイスにおける最も隣接する磁気接合によるシャドーイング(Shadowing)が緩和される。被固定層230の残余領域及びキャッピング層206のような磁気接合200の残余領域を定義する際、同様の効果が達成される。従って、磁気接合200は、製造工程に否定的な影響を与えず他の磁気接合(図3には図示せず)に隣接して配置される。即ち、製造工程が改善され、より高密度のメモリ素子を具現し得る。ステップ102及びステップ106で犠牲挿入層を使用した場合、後の、上述した磁気接合及び磁気デバイスのパッケージング/製造工程の全てにおいて性能向上の効果が達成される。
図4は、方法100を利用して製造される磁気接合200’及び周辺構造物の一実施形態を示す図である。明確には、図4は、実際サイズの比率でなく、理解を助けるためのものである。磁気接合200’は、STT−MRAM(Spin−transfer torque magnetic random−access memory)のような磁気デバイスと多様な種類の電子デバイスで使用される。磁気接合200’は、磁気接合200と類似する。従って、類似の構成要素は同様に示す。磁気接合200’の磁気モーメント211を有する自由層210、非磁性スペーサ層220、及び磁気モーメント231を有する被固定層230は、磁気接合200に示す磁気モーメント211を有する自由層210、非磁性スペーサ層220、及び磁気モーメント231を有する被固定層230に類似する。また、磁気接合200の基板201、下部コンタクト202、上部コンタクト208、選択的シード層204、及び選択的キャッピング層206に類似の磁気接合200’の下部基板201、下部コンタクト202、上部コンタクト208、選択的シード層204、及び選択的キャッピング層206を示す。
図4に示す磁気接合200’は二重磁気接合(dual magnetic junction)である。即ち、磁気接合200’は追加的な非磁性スペーサ層240及び追加的な被固定層250を含む。被固定層250は被固定層230と類似する。従って、被固定層250は面に垂直な磁気モーメント251を有する。図示する実施形態で、磁気接合200’は二重状態(dual state)である。即ち、磁気モーメント(231、251)は反平行(antiparallel)である。他の実施形態において、磁気モーメント(231、251)はアンチデュアル(antidual)又は平行(parallel)状態である。更に他の実施形態において、磁気モーメント(231、251)は動作中に二重とアンチデュアル(antidual)状態の間でスイッチされる。非磁性スペーサ層240は非磁性スペーサ層220と類似する。しかし、非磁性スペーサ層240は、非磁性スペーサ層220と異なる物質で形成されるか若しくはこれと同様又は異なる厚さを有する。例えば、層(220、240)は両方とも「100」MgOである。しかし、非磁性スペーサ層240のような一つの層は薄い。一実施形態で、非磁性スペーサ層240は非磁性スペーサ層220より30%薄い単位(order)である。
二重磁気接合200’は磁気接合200の利点を共有する。従って、磁気接合200’は、向上した磁気抵抗、減少した減衰、及びスイッチ電流を有し、磁気デバイスでより密にパッキング(packed)される。
図5は、STT−RAMのような磁気デバイスで使用可能な磁気接合の領域を製造する方法110の一実施形態を示す図である。簡略化するため、一部のステップは省略されるか、或いは別途に又は組み合わせて行われる。更に、方法110は磁気メモリ形成の他のステップが行われた後に始められる。方法110は方法100のステップ102を行う際に使用される。しかし、他の実施形態において、方法110は被固定層のような磁気接合200の他の領域を製造する際に使用され、これと共に又は別途に、他の製造工程と連係して使用される。
方法110はシード層のような他の層が形成された後に始められる。例えば、一実施形態で、方法110は「100」配向(orientation)を有する結晶質MgOシード層が蒸着された後に始められる。二重磁気接合が製造される場合、MgO「シード」層は被固定層に形成される他の非磁性スペーサ層である。更に、PELが自由層の一部として又は追加的に提供される。
自由層の第1領域がステップ112により蒸着される。自由層の第1領域はCo、Fe、及び/又はBを含む磁気層を含む。例えば、20原子パーセントを超えないBを有するCoFeB層が蒸着される。一実施形態で、このような強磁性層の厚さは25Åに及ぶ。一実施形態で、強磁性層は少なくとも15Åである。しかし、他の実施形態において、他の厚さ及び/又は他の層も可能である。
犠牲挿入層は、層が界面を共有するため、第1強磁性層上にステップ114により蒸着される。従って、犠牲挿入層は、ホウ素に親和性を有し、低い拡散を有し、相対的に下部CoFeB層と優れた格子整合を成す物質を含む。例えば、下部強磁性層と犠牲挿入層との間の格子パラメータの差は10%より小さい。犠牲挿入層は、Bi、W、I、Zn、Nb、Ag、Cd、Hf、Os、Mo、Ca、Hg、Sc、Y、Sr、Mg、Ti、Ba、K、Na、Rb、Pb、及びZrのうちの少なくとも一つを含む。一実施形態で、犠牲挿入層は、Bi、W、I、Zn、Nb、Ag、Cd、Hf、Os、Mo、Ca、Hg、Sc、Y、Sr、Mg、Ti、Ba、K、Na、Rb、Pb、及び/又はZrで構成される。犠牲挿入層は薄く、例えば10Åの厚さより薄い。このような実施形態で、犠牲挿入層の厚さは4Åを超えず、1Åより厚い。他の実施形態において、他の厚さが使用される。
次いで、犠牲挿入層及び下部層は室内温度より高い温度でステップ116によりアニーリングされる。例えば、摂氏300〜400℃の温度範囲でRTAが使用される。他の実施形態において、アニーリングは他の方式及び/又は他の温度で行われる。ステップ116のアニーリングは下部CoFeB層が好ましい構造体及び配向(orientation)に結晶化されるように行われる。また、CoFeB層で過剰B及び/又は強磁性層で過剰酸素はアニーリングの間、犠牲挿入層により吸収される。
アニーリングの後、ステップ118により犠牲挿入層が除去される。例えば、プラズマエッチングが使用される。他の実施形態において、犠牲挿入層はイオンミリング又はCMP(chemical mechanical planarization)を含む他の方法により除去されるが、これに制限されない。ステップ118において、下部CoFeB層の一部の領域は除去される。ステップ118の後、CoFeB層の残余厚さは0より厚く、15Åを超えないことが要求される。一実施形態で、ステップ112で形成されたCoFeB層の残余領域は20Åを超えない。このような実施形態で、CoFeB層は、ステップ118の後、10Åを超えない。しかし、CoFeB層を完全に除去することは要求されない。
自由層の残余領域は、任意に、以後のステップ120により蒸着される。例えば、第2強磁性CoFeB層が、露出した第1強磁性層上に蒸着される。従って、第1及び第2磁気層(例えば、CoFeB層)は界面を共有する。また、多層を含む他の層が形成される。磁気物質が存在する全体量に拘わらず、自由層は消磁エネルギー(demagnetization energy)を超える垂直磁気異方性を有する。第1強磁性層の残余領域は、ステップ118及びステップ120で第2強磁性層が共に提供された後、全体の厚さが15Åより大きい。このような二層の全体の厚さは30Åを超過しない。このような実施形態で、全体の厚さは25Åを超えない。例えば、全体の厚さは少なくとも16Åであり、20Åより小さい。一実施形態において、第1及び第2強磁性層のそれぞれの厚さは15Åの厚さを超えない。
図6は、方法110を利用して製造される磁気接合200’’の一実施形態を示す図である。明確には、図6は、実際サイズの比率でなく、理解を助けるためのものである。磁気接合200’’は、STT−MRAMのような磁気デバイスと多様な種類の電子デバイスで使用される。磁気接合200’’は、磁気接合200と類似する。従って、類似の構成要素は同様に示す。磁気接合200’’は、磁気接合200に示す磁気モーメント211を有する自由層210、非磁性スペーサ層220、及び磁気モーメント231を有する被固定層230と類似に、磁気モーメント211を有する自由層210、非磁性スペーサ層220、及び磁気モーメント(231A/231B)を有する被固定層230’を含む。また、磁気接合200の選択的シード層204と類似の下部選択的シード層204を示す。本実施形態で見られるシード層204は結晶質MgOシード層である。シード層(MgO)204は自由層210の垂直磁気異方性を向上させる。
また、図6は、選択的Fe挿入層260及び選択的PEL270を示す。例えば、選択的PEL270は、CoFeB合金層、FeB合金層、Fe/CoFeB二重層、半金属層(half metallic layer)、又はホイスラ(Heusler)合金層である。また、他の高スピン分極物質が提供される。一実施形態において、選択的PEL270は被固定層230の垂直磁気異方性が向上するように構成される。更に、被固定層230’は、非磁性層234で分離される強磁性層(232、236)を含むSAFである。強磁性層(232、236)は、非磁性層234を介して反強磁性(antiferromagnetically)結合(coupled)される。一実施形態で、強磁性層232は一つ以上の多層である。被固定層230’は、方法100のステップ106を利用して製造される。従って、磁気接合200’’の領域は、被固定層230’の領域として形成される前に定義される。他の実施形態において、層(232、234、236)は磁気接合200’’の縁が定義される前に蒸着される。
図6に示す磁気接合200’’は、方法100のステップ102の方法110を利用して形成される。従って、自由層210は点線で分離された二つの領域を含む。点線の下の自由層210の下部領域はステップ112で蒸着される。この層の一部領域はステップ118で除去される。点線の上の自由層210の上部領域はステップ120で蒸着される。点線で自由層210が概ね半分に分けられているが、自由層210の点線の上又は下は異なる比率を有し得る。従って、自由層210は15Åより厚い厚さを有する単一強磁性層を含むものとして考慮される。しかし、このような強磁性層の領域は方法110の他のステップで蒸着される。図6に示す実施形態で、自由層210は単一強磁性層で構成される。一実施形態で、このような強磁性層はBが20原子パーセントを超えないように含まれるCoFeB層である。
方法110で、自由層210は犠牲挿入層を使用して形成されるため、自由層210は厚く、磁気モーメント211のための面に垂直な安定状態を有し、向上した磁気抵抗と低い減衰を有する。犠牲挿入層及びステップ116〜118で使用したアニーリングは自由層210の結晶度を向上させる。これは高磁気抵抗になる。自由層210の残余領域の蒸着前のステップ118での犠牲挿入層の除去は自由層210の減衰を向上させる。従って、自由層210は、結晶構造及び垂直異方性を維持しつつ、厚い厚さで製造される。例えば、自由層210は、15Åより厚いが、面に垂直な磁気モーメント211を有する。一実施形態で、自由層210は25Åの厚さを超えない。例えば、自由層210は少なくとも16Åの厚さであり、20Åの厚さを超えない。従って、磁気接合200’’は更に高い磁気抵抗を有する。また、犠牲挿入層の除去は自由層210での減衰を減少させる。即ち、自由層210は低いスイッチ電流を示す。より小さい書き込み電流が磁気接合のプログラミングに使用される。従って、性能が向上する。
また、被固定層230’は磁気デバイスで磁気接合200’’の性能を向上させる。特に、層(210、260、220、270、230’の一部)を含む磁気接合の領域が先に定義される。被固定層230’の残余領域は後に定義される。このような定義ステップが行われる間にシャドーイング(shadowing)は緩和される。従って、製造工程は改善され、より密にパッキングされた(packed)メモリ装置を実現し得る。
図7は、STT−RAMのような磁気デバイス及び多様な種類の電子装置で使用可能な磁気接合の領域を製造する方法130の一実施形態を示す図である。簡略化するため、一部のステップは省略されるか、或いは別途に又は組み合わせて行われる。また、方法130は磁気メモリ形成の他のステップが行われた後に始められる。方法130は方法100のステップ106の実施形態と類似する。従って、方法130は自由層及び非磁性スペーサ層が提供された後に始められる。
被固定層の第1領域がステップ132により蒸着される。被固定層のこのような第1領域は単一層又は多層である。例えば、被固定層の第1領域はCo、Fe、及び/又はBを含む磁気層を含む。例えば、Bが20原子パーセントを超えないように含まれるCoFeB層が蒸着される。また、PEL又は他の構造体が被固定層と非磁性スペーサ層との間に蒸着される。また、Co/Pt多層のような非磁性層に挟まれた強磁性層を含む多層が蒸着される。方法130により形成された被固定層がSAFである場合、ステップ132は、磁気(マルチ)層、磁石(マルチ)層、及び非磁性層の一部又は全部、或いは磁気(マルチ)層、非磁性層、及び上部磁気(マルチ)層の領域を蒸着するステップを含む。しかし、一般的に被固定層のより小さい領域がステップ132で蒸着される。これは以下のステップ138でより薄い構造が定義されるようになる。
犠牲挿入層は、形成された被固定層の領域上にステップ134により蒸着される。犠牲挿入層は、ホウ素に親和的であり、低い拡散を有し、下部層と相対的に優れた格子整合を成す物質を含む。例えば、下部強磁性層と犠牲挿入層との間の格子パラメータの差は10%より小さい。例えば、犠牲挿入層は、Bi、W、I、Zn、Nb、Ag、Cd、Hf、Os、Mo、Ca、Hg、Sc、Y、Sr、Mg、Ti、Ba、K、Na、Rb、Pb、及びZrのうちの少なくとも一つを含む。一実施形態において、犠牲挿入層は、Bi、W、I、Zn、Nb、Ag、Cd、Hf、Os、Mo、Ca、Hg、Sc、Y、Sr、Mg、Ti、Ba、K、Na、Rb、Pb、及び/又はZrで構成される。犠牲挿入層は薄い。しかし、犠牲挿入層は後述するパターニングがなされるように連続することが要求される。
次いで、犠牲挿入層及び下部層はステップ136によりアニーリングされる。例えば、摂氏300〜400℃の範囲の温度でRTAが使用される。他の実施形態において、アニーリングは他の方式で行われる。即ち、ステップ132で蒸着される被固定層の領域とステップ136でアニーリングされる犠牲挿入層だけでなく、非磁性スペーサ層及び自由層が犠牲挿入層の下に配置される。従って、アニーリングの温度及び他の特性は、結晶質MgOトンネルバリア層のような非磁性スペーサ層に対する否定的な影響をなくすように十分に低くすることが要求される。
アニーリングの後、ステップ138により犠牲挿入層の下の磁気接合の領域がフォトリソグラフィーで定義される。従って、ステップ138は、フォトレジスト層を提供し、フォトレジスト層をパターニングしてフォトレジストマスクを提供するステップを含む。また、他の物質がマスクに使用される。マスクは磁気接合の領域を形成する蒸着層の領域を覆う。磁気接合の周辺領域は露出される。磁気接合の縁はイオンミリング又は層の露出した領域をエッチングする他のメカニズムを利用して定義される。イオンミリングは犠牲挿入層の上部に垂直に対して小さい角度で行われる。
その後、ステップ140によりリフィル(refill)ステップが行われる。即ち、アルミナのような非磁性絶縁層が蒸着される。また、後続工程のための平たい表面を提供するために平坦化が行われる。
犠牲挿入層は、その後、ステップ142により除去される。ステップ142はプラズマエッチングにより行われる。また、他の除去方法が使用される。除去ステップで、被固定層の下部領域の一部領域が除去される。任意に、被固定層の残余領域は後にステップ144により蒸着される。例えば、追加的な強磁性層が、露出した第1強磁性層上に直接蒸着される。被固定層がSAFである実施形態で、層はステップ132で蒸着された被固定層の比率に依存して蒸着される。例えば、ステップ132で全体の下部強磁性層(又はマルチ層)がステップ蒸着され、次いでステップ144でRuのような非磁性層及び他の磁気層が蒸着される。他の実施形態において、被固定層は他の方法により形成される。
磁気接合の残余領域はステップ146により定義される。ステップ146はステップ138と類似の方式のフォトリソグラフィーで行われる。しかし、自由層はステップ138で既に定義されたため、低密度パターンがステップ146で使用される。従って、磁気接合の上部は下部より広くない。他の実施形態において、磁気接合の上部領域は磁気接合の下部領域と同一サイズであるか、又はより広い。一実施形態で、被固定層の上部領域は多重(multiple)磁気接合により延長される。
図8は、方法130を利用して製造される磁気接合200’’’を含む磁気メモリの一実施形態を示す図である。明確には、図8は、実際サイズの比率でなく、理解を助けるためのものである。磁気接合200’’’は、STT−MRAMのような磁気デバイスと多様な種類の電子デバイスで使用される。磁気接合200’’’は、磁気接合200、磁気接合200’、及び/又は磁気接合200’’と類似する。しかし、単純化のために磁気接合200’’’の個別層は示さない。
図8から見られるように、ステップ138で定義された磁気接合200’’’の下部領域は距離d1を置いて離隔される。ステップ146で定義された磁気接合200’’’の上部領域は距離d2を置いて離隔される。更に、距離d<距離dである。従って、ステップ138及びステップ146で使用されたフォトレジストマスクは他の密度を有する。他の実施形態において、密度は距離d=距離dのように同じである。また、他の実施形態において、ステップ146で使用されるマスクの密度はステップ138で使用されたマスクの密度より大きい。従って、このような実施形態では、距離d>距離dである。他の実施形態において、磁気接合200’’’の上部領域は連結される。更に、磁気接合200’’’の上部と下部のアスペクト比、フットプリント(footprints)、及び他の幾何学的パラメータは異なる。また、単に三つの磁気接合を示しているが、一般的には、他の個数が共に製造される。更に、一般的には、磁気接合の2次元的配列が基板上に共に製造される。明確にするため、単に3個のラインのみを示す。
方法130を利用して磁気接合200’’’の性能及び製造工程が改善される。磁気接合200’’’の下部領域が先に定義される。被固定層230’の残余領域が後に定義される。ステップ138及びステップ146で定義されたスタック(stack)の領域は薄い。結果的に、このような定義ステップの間にシャドーイング(shadowing)は緩和される。従って、磁気接合200’’’の下部領域は、より隣接するようにパッキング(packed)され、より旨く定義される。磁気接合200’’’の上部領域は自由層を含まない。磁気接合200’’’のこのような領域の間の間隔はそれほど重要でない。このような領域は更に離隔し得る。従って、より良い工程制御及び統合(intergration)が達成される。更に、磁気接合200’’’のこのようなセクションの分離構成は性能向上のための形状の調整がなされる。結果的に、製造は改善され、より密にパッキングされたメモリ素子を具現し得る。磁気接合200’’’の自由層が方法110を利用して製造された場合、より性能が向上する。
図9は、STT−RAMのような磁気デバイス及び多様な種類の電子装置で使用可能な磁気接合を製造する方法150の一実施形態を示す図である。簡略化するため、一部のステップは省略されるか、或いは別途に又は組み合わせて行われる。更に、方法150は磁気メモリ形成で他のステップが行われた後に始められる。図10〜図24は、方法150を利用した製造過程の磁気接合の実施形態を示す。図10〜図24は、実際サイズの比率でない。
ステップ152により結晶質MgOシード層が蒸着される。一実施形態において、ステップ152は二重磁気接合のような一つの非磁性スペーサ層を形成する。従って、被固定層は結晶質MgO層の下に配置される。他の実施形態において、ステップ152で蒸着された層は下部磁気接合のためのシード層である。
ステップ154により自由層の第1強磁性CoFeB層が蒸着される。このような層は上述したステップ102及びステップ112と類似する。一実施形態で、強磁性層は少なくとも15Åである。しかし、他の実施形態において、異なる厚さ及び/又は異なる層も可能である。図10は、ステップ154を行った後の磁気接合300を示す。即ち、自由層のシード層(MgO)302及び第1強磁性層(CoFeB)312を示す。
ステップ156により犠牲挿入層が第1強磁性層312上に蒸着される。即ち、ステップ156はステップ114と類似する。従って、犠牲挿入層の物質及び厚さは上述した通りである。図11は、ステップ156が行われた後の磁気接合300を示す。即ち、犠牲挿入層(W)304を示す。一実施形態において、犠牲挿入層304の物質及び厚さは上述した方法100及び方法110のものと類似する。
その後、ステップ158により層(302、304、312)がアニーリングされる。例えば、摂氏300〜400℃の範囲の温度でRTAが使用される。即ち、アニーリングステップ158はステップ116のものと類似する。アニーリングの後、犠牲挿入層304はステップ160により除去される。ステップ160はステップ118と類似する。例えば、プラズマエッチングが使用される。図12は、ステップ160が行われた後の磁気接合300を示す。即ち、犠牲挿入層304が除去される。また、第1強磁性層312’の一部領域が除去される。これにより少し薄い強磁性層312’が示される。
一実施形態において、自由層の残余領域はステップ162により蒸着される。例えば、第2強磁性CoFeB層が、露出した第1強磁性層312’上に蒸着される。図13は、ステップ162の後の磁気接合300を示す。即ち、第2強磁性層(CoFeB)314が蒸着される。層(312’、314)は合わせて自由層310を形成する。
非磁性スペーサ層がステップ164により提供される。一実施形態において、結晶質MgOバリア層がステップ164で提供される。図14はステップ164が行われた後の磁気接合300を示す。即ち、非磁性スペーサ層(MgO)320が製造される。
ステップ166により被固定層の第1領域が蒸着される。ステップ166はステップ132と類似する。従って、強磁性層及び/又は非磁性層を含む単一層又は多層が蒸着される。図15は、ステップ166の後の磁気接合300を示す。即ち、強磁性層332を示す。図15〜図24に示す実施形態において、全体の下部層/SAF被固定層の多層はステップ166で提供される。しかし、他の実施形態において、強磁性層332のより多くの層又はより少ない層がステップ166で蒸着される。
ステップ166’により追加的な犠牲挿入層が強磁性層332上に蒸着される。ステップ166’はステップ134と類似する、従って、上述した物質及び厚さが使用される。図16は、ステップ166’が行われた後の磁気接合300を示す。即ち、犠牲挿入層(W)306を示す。
ステップ168により層(302、312’、314、320、306)がアニーリングされる。ステップ168はステップ136と類似する。例えば、上述した温度でRTAが行われる。アニーリングの温度と他の特性は結晶質MgOトンネルバリア層のような非磁性スペーサ層が悪影響を受けないように十分に低いことが要求される。
アニーリングの後、ステップ170により犠牲挿入層下部の磁気接合300の領域がフォトリソグラフィーで定義される。ステップ170はステップ138と類似する。図17はステップ170過程の磁気接合を示す。即ち、マスク360が犠牲挿入層306上に提供される。図18はステップ170の後の磁気接合を示す。即ち、二つの磁気接合の領域が定義される。詳しくは、自由層310、非磁性層320、及び強磁性層332が定義される。
その後、ステップ172によりリフィル(refill)ステップが行われる。これにより、アルミナのような非磁性絶縁層が蒸着され、平坦化される。ステップ172はステップ140と類似する。図19及び図20はステップ172の途中とその後の磁気接合を示す。即ち、リフィル物質308を図19に示す。図20はステップ172が完了した後の磁気接合300を示す。即ち、リフィル物質308の上面が平坦化される。
その後、犠牲層はステップ174により除去される。ステップ174はステップ142と類似する。任意に、被固定層の残余領域は後にステップ176により蒸着される。ステップ176はステップ144と類似する。図21はステップ174が完了した後の磁気接合300の一実施形態を示す。図示した実施形態で、全体の下部強磁性層(又は多層)332はステップ166で蒸着される。従って、Ru及び他の磁気層のような非磁性層がステップ176で蒸着される。即ち、Ru層334のような非磁性層と強磁性層336を示す。層(334、336)が二つの磁気接合300に亘って延長されることが分かる。層(332、334、336)はSAF被固定層を形成する。
ステップ178により磁気接合の残余領域が定義される。ステップ178はステップ146と類似する。ステップ178はステップ170と類似のフォトリソグラフィー方法により行われる。しかし、自由層が既にステップ170で定義されたため、ステップ178では異なる密度パターンが使用される。従って、磁気接合の上部は、下部より広くないか、下部と同じ大きさであるか、又は下部より広い。一実施形態において、被固定層の上部領域は多層磁気接合により延長される。図22はステップ178が行われた後の磁気接合300の一実施形態を示す。即ち、被固定層330が定義される。図示した実施形態で、被固定層330の上部はその下部と同じ大きさである。
図23及び図24は、ステップ166で蒸着された層332の一部領域を含む磁気接合300’の一実施形態を示す。図23はステップ176が行われた後の実施形態を示す。即ち、層(333、334、336)を示す。層(333、331)は合わせてSAF被固定層330’の下部強磁性層332’を形成する。図24はステップ178を行った後の磁気接合を示す。即ち、磁気接合300’の上部領域を定義する。
磁気接合(300、300’)は、磁気接合200、磁気接合200’、磁気接合200’’、及び/又は磁気接合200’’’の効果を共有する。従って、磁気接合(300、300’)は向上した磁気抵抗、減少した減衰、及びスイッチ電流を有し、これと共に又は別途に磁気デバイスでより密にパッキング(packed)される。
図25は、磁気接合200、磁気接合200’、磁気接合200’’、磁気接合200’’’、磁気接合300、及び/又は磁気接合300’のうちの少なくとも一つを使用した磁気メモリ400の一実施形態を示す。磁気メモリ400は、リード/ライト列選択ドライバ(402、406)だけでなく、ワードライン選択ドライバ404を含む。他の及び/又は異なる構成が提供されることに留意する。磁気メモリ400の保存領域は磁気記憶セル410含む。磁気記憶セルのそれぞれは少なくとも一つの磁気接合412及び少なくとも一つの選択素子414を含む。一実施形態において、選択素子414はトランジスタである。磁気接合412は、本明細書で開示した磁気接合200、磁気接合200’、磁気接合200’’、磁気接合200’’’、磁気接合300、及び/又は磁気接合300’のうちの一つである。図に示した実施形態で、磁気記憶セル410当たりの一つの磁気接合412を示すが、他の実施形態において、セル当り異なる数の磁気接合412が提供される。これにより、磁気メモリ400は上述した効果を有する。
上記磁気接合を用いて製造された磁気接合及びメモリを提供する方法及びシステムについて説明した。上記方法及びシステムを、図示した例示的な実施形態に合わせて説明したが、本発明が属する技術分野で通常の知識を有する者は、上記実施形態を変形することができ、上記方法及びシステムの思想及び範囲から外れない範囲でいかなる変更も可能なことが簡単に理解される。従って、本発明は、請求項の思想及び範囲を外れず、本発明が属する技術分野で通常の知識を有する者によって多様に変更され得る。
200、200’、200’’、200’’’、200’’’’、300、300’、412 磁気接合
201 基板
202 下部コンタクト
204、302 (選択的)シード層(MgO)
206 (選択的)キャッピング層
208 上部コンタクト
210、310 自由層
220、240、320 非磁性スペーサ層(MgO)
230、230’、250 被固定層
211、231、251 磁気モーメント
232、236、331、332、333 強磁性層
234 非磁性層
260 選択的Fe挿入層
270 選択的PEL
304、306 犠牲挿入層(W)
308 リフィル(物質)
312、312’ 第1強磁性層(CoFeB)
314 第2強磁性層(CoFeB)
332’ 下部強磁性層
334 Ru層
360 マスク
400 磁気メモリ
402、406 リード/ライト列選択ドライバ
404 ワードライン選択ドライバ
410 磁気記憶セル
414 選択素子

Claims (20)

  1. 磁気デバイスで使用可能な磁気接合を基板上に提供する方法であって、
    書き込み電流が磁気接合を通して流れる際に複数の安定した磁気状態の間でスイッチされる自由層(free layer)を提供するステップと、
    非磁性スペーサ層(nonmagnetic spacer layer)を提供するステップと、
    被固定層(pinned layer)を提供するステップと、を有し、
    前記非磁性スペーサ層は、前記自由層と前記被固定層との間に配置され、
    前記自由層を提供するステップ及び前記被固定層を提供するステップのうちの少なくとも一つは、複数のステップを含み、
    前記自由層を提供するステップの少なくとも1つのステップは、第1複数のステップを含み、
    前記被固定層を提供するステップの少なくとも1つのステップは、第2複数のステップを含み、
    前記第1複数のステップは、
    前記自由層の第1領域を蒸着するステップと、
    第1犠牲層を蒸着するステップと、
    少なくとも前記自由層の第1領域と前記第1犠牲層とを摂氏25℃より高い第1温度でアニーリングするステップと、
    前記第1犠牲層を除去するステップと、
    前記自由層の第2領域を蒸着するステップと、を含み、
    前記第2複数のステップは、
    前記被固定層の第1領域を蒸着するステップと、
    第2犠牲層を蒸着するステップと、
    少なくとも前記被固定層の第1領域と前記第2犠牲層とを摂氏25℃より高い第2温度でアニーリングするステップと、
    前記自由層、前記非磁性スペーサ層、及び前記被固定層の第1領域を含む磁気接合の領域を定義するステップと、
    前記第2犠牲層を除去するステップと、
    前記被固定層の第2領域を蒸着するステップと、を含むことを特徴とする磁気接合提供方法。
  2. 前記自由層を提供するステップは、前記第1複数のステップを含み、
    前記自由層は、面外消磁エネルギー(out−of−plane demagnetization energy)より大きい垂直磁気異方性エネルギー(perpendicular magnetic anisotropy energy)を有することを特徴とする請求項1に記載の磁気接合提供方法。
  3. 前記自由層は、15Åより厚い厚さを有することを特徴とする請求項2に記載の磁気接合提供方法。
  4. 前記自由層の厚さは、25Å以下であることを特徴とする請求項3に記載の磁気接合提供方法。
  5. 前記第1犠牲層は、Bi、W、I、Zn、Nb、Ag、Cd、Hf、Os、Mo、Ca、Hg、Sc、Y、Sr、Mg、Ti、Ba、K、Na、Rb、Pb、及びZrのうちの少なくとも一つを含むことを特徴とする請求項2に記載の磁気接合提供方法。
  6. 前記自由層を提供するステップの前にMgOシード層を蒸着するステップを更に含むことを特徴とする請求項2に記載の磁気接合提供方法。
  7. 前記アニーリングするステップは、高速熱アニール(RTA:rapid thermal anneal)を行うステップを含むことを特徴とする請求項2に記載の磁気接合提供方法。
  8. 前記自由層の第1領域は第1厚さを有し、前記自由層の第2領域は第2厚さを有し、
    前記第1厚さは15Å未満であり、前記第2厚さは15Å未満であることを特徴とする請求項2に記載の磁気接合提供方法。
  9. 前記第2複数のステップを含む被固定層を提供するステップは、前記第2犠牲層を除去するステップの前に少なくとも一つのリフィル(refill)物質を蒸着するステップを更に含むことを特徴とする請求項1に記載の磁気接合提供方法。
  10. 前記少なくとも一つのリフィル物質を蒸着するステップの後に平坦化(planarization)を行うステップを更に含むことを特徴とする請求項9に記載の磁気接合提供方法。
  11. 前記被固定層は、第1強磁性層、第2強磁性層、及び前記第1強磁性層と前記第2強磁性層との間のカップリング層を含む合成反強磁性(synthetic antiferromagnetic)であり、
    前記被固定層の第2領域を蒸着するステップは、
    少なくとも一つの非磁性スペーサ層を蒸着するステップと、
    前記第2強磁性層を蒸着するステップと、を含むことを特徴とする請求項9に記載の磁気接合提供方法。
  12. 前記被固定層の第2領域を蒸着するステップは、前記第1強磁性層の領域を蒸着するステップを更に含むことを特徴とする請求項11に記載の磁気接合提供方法。
  13. 前記第1強磁性層及び前記第2強磁性層のうちの少なくとも一つは、多層(multilayer)であることを特徴とする請求項11に記載の磁気接合提供方法。
  14. 前記被固定層の残余領域を定義するステップを更に含むことを特徴とする請求項11に記載の磁気接合提供方法。
  15. 前記第2複数のステップを含む被固定層を提供するステップは、少なくとも一つのリフィル物質を蒸着するステップの前に磁気接合の領域を定義するステップを更に含み、
    前記磁気接合の領域を定義するステップは、
    前記磁気接合に対応する前記第2犠牲層の領域を覆うフォトレジストマスクを前記第2犠牲層上に提供するステップと、
    前記第2犠牲層の露出領域、前記被固定層の第1領域、前記非磁性スペーサ層、及び前記フォトレジストマスクによって露出した前記自由層を除去するステップと、を更に含むことを特徴とする請求項9に記載の磁気接合提供方法。
  16. 追加的な非磁性スペーサ層を提供するステップと、
    追加的な被固定層を提供するステップと、を更に含み、
    前記自由層は、前記追加的な非磁性スペーサ層と前記非磁性スペーサ層との間にあり、
    前記追加的な非磁性スペーサ層は、前記追加的な被固定層と前記自由層との間にあることを特徴とする請求項1に記載の磁気接合提供方法。
  17. 磁気デバイスで使用可能な磁気メモリを基板上に提供する方法であって、
    15Åの厚さ以下であるCoFeB層を含む自由層の第1強磁性層を基板上に蒸着するステップと、
    前記第1強磁性層上に、Bi、W、I、Zn、Nb、Ag、Cd、Hf、Os、Mo、Ca、Hg、Sc、Y、Sr、Mg、Ti、Ba、K、Na、Rb、Pb、及びZrのうちの少なくとも一つを含み、4Åの厚さ以下である第1犠牲層を蒸着するステップと、
    少なくとも前記第1強磁性層及び前記第1犠牲層を第1高速熱アニール(RTA)により摂氏25℃より高い第1温度でアニーリングするステップと、
    少なくとも前記第1犠牲層を除去するステップと、
    前記第1強磁性層の残余領域上に、前記第1強磁性層の残余領域と合わせて25Åの厚さ以下を有するように15Åの厚さ以下のCoFeB層を含む前記自由層の第2強磁性層を蒸着するステップと、
    被固定層と前記自由層との間に形成される非磁性スペーサ層を提供するステップと、
    前記被固定層の第1領域を蒸着するステップと、
    Bi、W、I、Zn、Nb、Ag、Cd、Hf、Os、Mo、Ca、Hg、Sc、Y、Sr、Mg、Ti、Ba、K、Na、Rb、Pb、及びZrのうちの少なくとも一つを含む4Åの厚さ以下である第2犠牲層を蒸着するステップと、
    少なくとも前記被固定層の第1領域、前記第1強磁性層の残余領域、前記第2強磁性層、及び前記第2犠牲層を第2高速熱アニール(RTA)により摂氏25℃より高い第2温度でアニーリングするステップと、
    前記第2高速熱アニールによりアニーリングするステップの後に少なくとも一つの磁気接合に対応する犠牲層の領域を覆うフォトレジストマスクを該犠牲層上に提供するステップと、
    前記フォトレジストマスクを使用して、前記自由層、前記非磁性スペーサ層、及び前記被固定層の第1領域を含む少なくとも一つの磁気接合の領域を定義するステップと、
    少なくとも一つのリフィル物質を蒸着するステップと、
    前記少なくとも一つのリフィル物質を蒸着するステップの後に平坦化(planarization)を行うステップと、
    前記平坦化を行うステップの後に前記第2犠牲層を除去するステップと、
    前記被固定層の少なくとも第2領域を蒸着するステップと、
    前記被固定層の少なくとも第2領域を蒸着した後に前記少なくとも一つの磁気接合の残余領域を定義するステップと、を有し、
    前記自由層は、面外消磁エネルギーより大きい垂直磁気異方性エネルギーを有し、書き込み電流が前記磁気接合を通して流れる際に複数の安定した磁気状態の間でスイッチされることを特徴とする磁気メモリ提供方法。
  18. 磁気デバイスで使用可能な磁気接合であって、
    書き込み電流が磁気接合を通して流れる際に複数の安定した磁気状態の間でスイッチされ、面外消磁エネルギーより大きい垂直磁気異方性エネルギーを有し、15Åの厚さより厚い強磁性層を有する自由層と、
    非磁性スペーサ層と、
    被固定層と、を備え、
    前記非磁性スペーサ層は、前記被固定層と前記自由層との間に形成されることを特徴とする磁気接合。
  19. 前記強磁性層は、前記面外消磁エネルギーより大きい垂直磁気異方性エネルギーを有するCoFeB層を含むことを特徴とする請求項18に記載の磁気接合。
  20. 前記非磁性スペーサ層は、結晶質MgOトンネルバリア層であり、
    前記磁気接合は、MgOシード層を更に含み、
    前記強磁性層は、前記MgOシード層と前記結晶質MgOトンネルバリア層との間に配置されることを特徴とする請求項18に記載の磁気接合。
JP2015054656A 2014-03-18 2015-03-18 犠牲挿入層を用いるスピン移動トルク磁気デバイスで使用可能な垂直磁気異方性磁気接合を提供する方法 Active JP6548415B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461955142P 2014-03-18 2014-03-18
US61/955,142 2014-03-18
US201462020932P 2014-07-03 2014-07-03
US62/020,932 2014-07-03

Publications (2)

Publication Number Publication Date
JP2015179844A true JP2015179844A (ja) 2015-10-08
JP6548415B2 JP6548415B2 (ja) 2019-07-24

Family

ID=54053784

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015054656A Active JP6548415B2 (ja) 2014-03-18 2015-03-18 犠牲挿入層を用いるスピン移動トルク磁気デバイスで使用可能な垂直磁気異方性磁気接合を提供する方法

Country Status (5)

Country Link
JP (1) JP6548415B2 (ja)
KR (1) KR102144660B1 (ja)
CN (1) CN104934529B (ja)
DE (1) DE102015103968B4 (ja)
TW (1) TWI644460B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019004075A (ja) * 2017-06-16 2019-01-10 東京エレクトロン株式会社 磁気抵抗素子の製造方法
JPWO2018139276A1 (ja) * 2017-01-24 2019-11-07 国立大学法人東北大学 トンネル磁気抵抗素子の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609630A (zh) * 2016-02-01 2016-05-25 唐山市众基钢结构有限公司 一种铁磁-反铁磁薄膜异质结构、制备方法及磁存储设备
US10553642B2 (en) * 2017-08-28 2020-02-04 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions utilizing metal oxide layer(s)
CN110660435B (zh) * 2018-06-28 2021-09-21 中电海康集团有限公司 Mram存储器单元、阵列及存储器
TWI815948B (zh) * 2019-08-14 2023-09-21 聯華電子股份有限公司 半導體元件及其製作方法
KR102632986B1 (ko) * 2019-10-01 2024-02-05 에스케이하이닉스 주식회사 전자 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239120A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP2010102757A (ja) * 2008-10-21 2010-05-06 Showa Denko Kk 磁気記憶媒体、磁気記憶媒体製造方法および情報記憶装置
JP2011198809A (ja) * 2010-03-17 2011-10-06 Toshiba Corp 磁気抵抗効果素子およびその製造方法ならびに磁気メモリ
JP2012142578A (ja) * 2010-12-31 2012-07-26 Apalkov Dmytro スピントランスファトルクメモリ用の挿入層を有する磁性層を提供するための方法及びシステム
JP2013008865A (ja) * 2011-06-24 2013-01-10 Fujitsu Ltd 磁気抵抗素子及び磁気記憶装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004877A (en) 1998-02-26 1999-12-21 Vanguard International Semiconductor Corporation Method of forming a tungsten layer with N2 plasma treatment
US20030104680A1 (en) 2001-11-13 2003-06-05 Memc Electronic Materials, Inc. Process for the removal of copper from polished boron-doped silicon wafers
US7045368B2 (en) 2004-05-19 2006-05-16 Headway Technologies, Inc. MRAM cell structure and method of fabrication
US7368299B2 (en) 2004-07-14 2008-05-06 Infineon Technologies Ag MTJ patterning using free layer wet etching and lift off techniques
US7443638B2 (en) * 2005-04-22 2008-10-28 Taiwan Semiconductor Manufacturing Company Ltd. Magnetoresistive structures and fabrication methods
US7524381B2 (en) 2005-12-22 2009-04-28 Hitachi Global Storage Technologies Netherlands B.V. Method for controlling magnetostriction in a free layer of a magnetoresistive sensor
US7782577B2 (en) * 2006-06-06 2010-08-24 Infineon Technologies Ag MRAM structure using sacrificial layer for anti-ferromagnet and method of manufacture
US20090073737A1 (en) 2007-09-17 2009-03-19 Ulrich Klostermann Integrated Circuits; Methods for Manufacturing an Integrating Circuit; Memory Modules
US9136463B2 (en) * 2007-11-20 2015-09-15 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
KR100939111B1 (ko) * 2007-12-21 2010-01-28 주식회사 하이닉스반도체 자기터널접합소자 제조방법
US20090266790A1 (en) * 2008-04-28 2009-10-29 Hamid Balamane Method of making a magnetoresistive reader structure
JP5010565B2 (ja) * 2008-09-26 2012-08-29 株式会社東芝 磁気抵抗素子及び磁気メモリ
US7829964B2 (en) * 2008-10-31 2010-11-09 Industrial Technology Research Institute Magnetic memory element utilizing spin transfer switching
US8546896B2 (en) * 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
US9054298B2 (en) * 2010-12-10 2015-06-09 Avalanche Technology, Inc. Magnetic random access memory (MRAM) with enhanced magnetic stiffness and method of making same
US8704319B2 (en) * 2010-12-31 2014-04-22 Samsung Electronics Co., Ltd. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239120A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP2010102757A (ja) * 2008-10-21 2010-05-06 Showa Denko Kk 磁気記憶媒体、磁気記憶媒体製造方法および情報記憶装置
JP2011198809A (ja) * 2010-03-17 2011-10-06 Toshiba Corp 磁気抵抗効果素子およびその製造方法ならびに磁気メモリ
JP2012142578A (ja) * 2010-12-31 2012-07-26 Apalkov Dmytro スピントランスファトルクメモリ用の挿入層を有する磁性層を提供するための方法及びシステム
JP2013008865A (ja) * 2011-06-24 2013-01-10 Fujitsu Ltd 磁気抵抗素子及び磁気記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2018139276A1 (ja) * 2017-01-24 2019-11-07 国立大学法人東北大学 トンネル磁気抵抗素子の製造方法
JP2019004075A (ja) * 2017-06-16 2019-01-10 東京エレクトロン株式会社 磁気抵抗素子の製造方法

Also Published As

Publication number Publication date
JP6548415B2 (ja) 2019-07-24
TWI644460B (zh) 2018-12-11
KR102144660B1 (ko) 2020-08-18
TW201603340A (zh) 2016-01-16
CN104934529B (zh) 2019-03-12
DE102015103968A1 (de) 2015-09-24
DE102015103968B4 (de) 2023-07-27
CN104934529A (zh) 2015-09-23
KR20150108793A (ko) 2015-09-30

Similar Documents

Publication Publication Date Title
KR102353406B1 (ko) 스핀 궤도 토크를 이용하여 강화된 감쇠 프로그램 및 경사진 자화 용이축을 갖는 자기 접합부를 포함하는 자기 소자
KR102145269B1 (ko) 스핀 전달 토크 자기 램의 응용 분야들에서 사용할 수 있는 이중 수직 자기 이방성 자기 접합
KR102264836B1 (ko) 패키지 구조체를 포함하며 스핀 전달 토크 메모리들에서 사용될 수 있는 자기 접합들을 제공하는 방법 및 시스템
US9559296B2 (en) Method for providing a perpendicular magnetic anisotropy magnetic junction usable in spin transfer torque magnetic devices using a sacrificial insertion layer
JP6088167B2 (ja) 半金属強磁性体を用いた磁気接合を提供するための方法及びシステム
US10953319B2 (en) Spin transfer MRAM element having a voltage bias control
KR102198034B1 (ko) 호이슬러 다중층을 포함하는 자기 접합을 제공하는 방법 및 시스템
JP6548415B2 (ja) 犠牲挿入層を用いるスピン移動トルク磁気デバイスで使用可能な垂直磁気異方性磁気接合を提供する方法
US9461243B2 (en) STT-MRAM and method of manufacturing the same
KR102188529B1 (ko) 스핀 전달 토크 자기 램의 응용 분야에서 사용될 수 있는 수직 자기 접합의 벌크 수직 자기 이방성 자유 층을 제공하는 방법 및 시스템
TWI791782B (zh) 磁性裝置、使用其的磁性記憶體及用於提供其的方法
KR102537054B1 (ko) 스핀 전달 토크 응용에 사용 가능하고 자기 배리어층을 포함하는 자기 접합을 제공하기 위한 방법 및 시스템
KR102325455B1 (ko) 희토류-전이 금속층을 갖는 자기 접합부를 제공하기 위한 장치 및 그 방법
TWI676169B (zh) 磁性接合、磁性記憶體以及提供所述磁性接合的方法
US10297301B2 (en) Method and system for providing magnetic junctions utilizing high crystallization temperature-containing insertion layer(s)
KR102350684B1 (ko) 자기 접합의 제조 방법 및 자기 메모리
US20160197267A1 (en) Method and system for providing a bottom pinned layer in a perpendicular magnetic junction usable in spin transfer torque magnetic random access memory applications
KR102300702B1 (ko) 스핀 전달 토크 어플리케이션에서 사용 가능한 낮은 모멘트 자유층 자기 접합부 및 그것을 제공하기 위한 방법
US10170518B2 (en) Self-assembled pattern process for fabricating magnetic junctions usable in spin transfer torque applications
KR102480077B1 (ko) 마그네틱 장치에서 이용가능하고 기판 상에 위치하는 마그네틱 접합 및 그의 제조 방법
TWI684294B (zh) 磁性接面及提供所述磁性接面的方法和磁性記憶體
US10438638B2 (en) Method and system for providing a magnetic layer in a magnetic junction usable in spin transfer or spin orbit torque applications using a sacrificial oxide layer
KR102557397B1 (ko) 흡수 층들을 이용한 다중 단계 원소 제거
US9666794B2 (en) Multi-stage element removal using absorption layers
KR102486320B1 (ko) 기판 상에 배치되고 자기 소자에 사용할 수 있는 자기 접합 및 이를 포함하는 자기 메모리 및 이를 제공하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190625

R150 Certificate of patent or registration of utility model

Ref document number: 6548415

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250