JP2015179844A - 犠牲挿入層を用いるスピン移動トルク磁気デバイスで使用可能な垂直磁気異方性磁気接合を提供する方法 - Google Patents
犠牲挿入層を用いるスピン移動トルク磁気デバイスで使用可能な垂直磁気異方性磁気接合を提供する方法 Download PDFInfo
- Publication number
- JP2015179844A JP2015179844A JP2015054656A JP2015054656A JP2015179844A JP 2015179844 A JP2015179844 A JP 2015179844A JP 2015054656 A JP2015054656 A JP 2015054656A JP 2015054656 A JP2015054656 A JP 2015054656A JP 2015179844 A JP2015179844 A JP 2015179844A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic
- region
- providing
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
【解決手段】磁気デバイスで使用可能な磁気接合を提供する方法は、自由層、非磁性スペーサ層、及び被固定層をそれぞれ提供するステップを有し、自由層は書き込み電流が磁気接合を通して流れる際に複数の安定した磁気状態の間でスイッチされ、自由層を提供するステップ及び被固定層を提供するステップのうちの少なくとも一つは複数のステップを含み、自由層を提供する少なくとも一つのステップは第1複数のステップを含み、被固定層を提供する少なくとも一つのステップは第2複数のステップを含み、第1及び第2複数のステップは、層の一部領域を蒸着するステップ、犠牲層を蒸着するステップ、犠牲層の下の磁気接合の領域を蒸着するステップ、及び層の残余領域を蒸着するステップを含み、層は、自由層、被固定層、又は両方を含む。
【選択図】図2
Description
前記自由層は、15Åより厚い厚さを有し得る。
前記自由層の厚さは、25Å以下であり得る。
前記第1犠牲層は、Bi、W、I、Zn、Nb、Ag、Cd、Hf、Os、Mo、Ca、Hg、Sc、Y、Sr、Mg、Ti、Ba、K、Na、Rb、Pb、及びZrのうちの少なくとも一つを含み得る。
前記磁気接合提供方法は、前記自由層を提供する前にMgOシード層を蒸着するステップを更に含むことができる。
前記アニーリングするステップは、高速熱アニール(RTA:rapid thermal anneal)を行うステップを含み得る。
前記自由層の第1領域は第1厚さを有し、前記自由層の第2領域は第2厚さを有し、前記第1厚さは15Å未満であり、前記第2厚さは15Å未満であり得る。
前記第2複数のステップを含む被固定層を提供するステップは、前記第2犠牲層を除去するステップの前に少なくとも一つのリフィル(refill)物質を蒸着するステップを更に含み得る。
前記磁気接合提供方法は、前記少なくとも一つのリフィル物質を蒸着するステップの後に平坦化(planarization)を行うステップを更に含むことができる。
前記被固定層は、第1強磁性層、第2強磁性層、及び前記第1強磁性層と前記第2強磁性層との間のカップリング層を含む合成反強磁性(synthetic antiferromagnetic)であり、前記被固定層の第2領域を蒸着するステップは、少なくとも一つの非磁性層スペーサを蒸着するステップと、前記第2強磁性層を蒸着するステップと、を含み得る。
前記被固定層の第2領域を蒸着するステップは、前記第1強磁性層の領域を蒸着するステップを更に含み得る。
前記第1強磁性層及び前記第2強磁性層のうちの少なくとも一つは、多層(multilayer)であり得る。
前記磁気接合提供方法は、前記被固定層の残余領域を定義するステップを更に含むことができる。
前記第2複数のステップを含む被固定層を提供するステップは、少なくとも一つのリフィル物質を蒸着するステップの前に磁気接合の領域を定義するステップを更に含み、前記磁気接合の領域を定義するステップは、前記磁気接合に対応する前記第2犠牲層の領域を覆うフォトレジストマスクを前記第2犠牲層上に提供するステップと、前記第2犠牲層の露出領域、前記被固定層の第1領域、前記非磁性スペーサ層、及び前記フォトレジストマスクによって露出した前記自由層を除去するステップと、を更に含み得る。
前記磁気接合提供方法は、追加的な非磁性スペーサ層を提供するステップと、追加的な被固定層を提供するステップと、を更に含み、前記自由層は、前記追加的な非磁性スペーサ層と前記非磁性スペーサ層との間にあり、前記追加的な非磁性スペーサ層は、前記追加的な被固定層と前記自由層との間にあり得る。
前記非磁性スペーサ層は、結晶質MgOトンネルバリア層であり、前記磁気接合は、MgOシード層を更に含み、前記強磁性層は、前記MgOシード層と前記結晶質MgOトンネルバリア層との間に配置され得る。
201 基板
202 下部コンタクト
204、302 (選択的)シード層(MgO)
206 (選択的)キャッピング層
208 上部コンタクト
210、310 自由層
220、240、320 非磁性スペーサ層(MgO)
230、230’、250 被固定層
211、231、251 磁気モーメント
232、236、331、332、333 強磁性層
234 非磁性層
260 選択的Fe挿入層
270 選択的PEL
304、306 犠牲挿入層(W)
308 リフィル(物質)
312、312’ 第1強磁性層(CoFeB)
314 第2強磁性層(CoFeB)
332’ 下部強磁性層
334 Ru層
360 マスク
400 磁気メモリ
402、406 リード/ライト列選択ドライバ
404 ワードライン選択ドライバ
410 磁気記憶セル
414 選択素子
Claims (20)
- 磁気デバイスで使用可能な磁気接合を基板上に提供する方法であって、
書き込み電流が磁気接合を通して流れる際に複数の安定した磁気状態の間でスイッチされる自由層(free layer)を提供するステップと、
非磁性スペーサ層(nonmagnetic spacer layer)を提供するステップと、
被固定層(pinned layer)を提供するステップと、を有し、
前記非磁性スペーサ層は、前記自由層と前記被固定層との間に配置され、
前記自由層を提供するステップ及び前記被固定層を提供するステップのうちの少なくとも一つは、複数のステップを含み、
前記自由層を提供するステップの少なくとも1つのステップは、第1複数のステップを含み、
前記被固定層を提供するステップの少なくとも1つのステップは、第2複数のステップを含み、
前記第1複数のステップは、
前記自由層の第1領域を蒸着するステップと、
第1犠牲層を蒸着するステップと、
少なくとも前記自由層の第1領域と前記第1犠牲層とを摂氏25℃より高い第1温度でアニーリングするステップと、
前記第1犠牲層を除去するステップと、
前記自由層の第2領域を蒸着するステップと、を含み、
前記第2複数のステップは、
前記被固定層の第1領域を蒸着するステップと、
第2犠牲層を蒸着するステップと、
少なくとも前記被固定層の第1領域と前記第2犠牲層とを摂氏25℃より高い第2温度でアニーリングするステップと、
前記自由層、前記非磁性スペーサ層、及び前記被固定層の第1領域を含む磁気接合の領域を定義するステップと、
前記第2犠牲層を除去するステップと、
前記被固定層の第2領域を蒸着するステップと、を含むことを特徴とする磁気接合提供方法。 - 前記自由層を提供するステップは、前記第1複数のステップを含み、
前記自由層は、面外消磁エネルギー(out−of−plane demagnetization energy)より大きい垂直磁気異方性エネルギー(perpendicular magnetic anisotropy energy)を有することを特徴とする請求項1に記載の磁気接合提供方法。 - 前記自由層は、15Åより厚い厚さを有することを特徴とする請求項2に記載の磁気接合提供方法。
- 前記自由層の厚さは、25Å以下であることを特徴とする請求項3に記載の磁気接合提供方法。
- 前記第1犠牲層は、Bi、W、I、Zn、Nb、Ag、Cd、Hf、Os、Mo、Ca、Hg、Sc、Y、Sr、Mg、Ti、Ba、K、Na、Rb、Pb、及びZrのうちの少なくとも一つを含むことを特徴とする請求項2に記載の磁気接合提供方法。
- 前記自由層を提供するステップの前にMgOシード層を蒸着するステップを更に含むことを特徴とする請求項2に記載の磁気接合提供方法。
- 前記アニーリングするステップは、高速熱アニール(RTA:rapid thermal anneal)を行うステップを含むことを特徴とする請求項2に記載の磁気接合提供方法。
- 前記自由層の第1領域は第1厚さを有し、前記自由層の第2領域は第2厚さを有し、
前記第1厚さは15Å未満であり、前記第2厚さは15Å未満であることを特徴とする請求項2に記載の磁気接合提供方法。 - 前記第2複数のステップを含む被固定層を提供するステップは、前記第2犠牲層を除去するステップの前に少なくとも一つのリフィル(refill)物質を蒸着するステップを更に含むことを特徴とする請求項1に記載の磁気接合提供方法。
- 前記少なくとも一つのリフィル物質を蒸着するステップの後に平坦化(planarization)を行うステップを更に含むことを特徴とする請求項9に記載の磁気接合提供方法。
- 前記被固定層は、第1強磁性層、第2強磁性層、及び前記第1強磁性層と前記第2強磁性層との間のカップリング層を含む合成反強磁性(synthetic antiferromagnetic)であり、
前記被固定層の第2領域を蒸着するステップは、
少なくとも一つの非磁性スペーサ層を蒸着するステップと、
前記第2強磁性層を蒸着するステップと、を含むことを特徴とする請求項9に記載の磁気接合提供方法。 - 前記被固定層の第2領域を蒸着するステップは、前記第1強磁性層の領域を蒸着するステップを更に含むことを特徴とする請求項11に記載の磁気接合提供方法。
- 前記第1強磁性層及び前記第2強磁性層のうちの少なくとも一つは、多層(multilayer)であることを特徴とする請求項11に記載の磁気接合提供方法。
- 前記被固定層の残余領域を定義するステップを更に含むことを特徴とする請求項11に記載の磁気接合提供方法。
- 前記第2複数のステップを含む被固定層を提供するステップは、少なくとも一つのリフィル物質を蒸着するステップの前に磁気接合の領域を定義するステップを更に含み、
前記磁気接合の領域を定義するステップは、
前記磁気接合に対応する前記第2犠牲層の領域を覆うフォトレジストマスクを前記第2犠牲層上に提供するステップと、
前記第2犠牲層の露出領域、前記被固定層の第1領域、前記非磁性スペーサ層、及び前記フォトレジストマスクによって露出した前記自由層を除去するステップと、を更に含むことを特徴とする請求項9に記載の磁気接合提供方法。 - 追加的な非磁性スペーサ層を提供するステップと、
追加的な被固定層を提供するステップと、を更に含み、
前記自由層は、前記追加的な非磁性スペーサ層と前記非磁性スペーサ層との間にあり、
前記追加的な非磁性スペーサ層は、前記追加的な被固定層と前記自由層との間にあることを特徴とする請求項1に記載の磁気接合提供方法。 - 磁気デバイスで使用可能な磁気メモリを基板上に提供する方法であって、
15Åの厚さ以下であるCoFeB層を含む自由層の第1強磁性層を基板上に蒸着するステップと、
前記第1強磁性層上に、Bi、W、I、Zn、Nb、Ag、Cd、Hf、Os、Mo、Ca、Hg、Sc、Y、Sr、Mg、Ti、Ba、K、Na、Rb、Pb、及びZrのうちの少なくとも一つを含み、4Åの厚さ以下である第1犠牲層を蒸着するステップと、
少なくとも前記第1強磁性層及び前記第1犠牲層を第1高速熱アニール(RTA)により摂氏25℃より高い第1温度でアニーリングするステップと、
少なくとも前記第1犠牲層を除去するステップと、
前記第1強磁性層の残余領域上に、前記第1強磁性層の残余領域と合わせて25Åの厚さ以下を有するように15Åの厚さ以下のCoFeB層を含む前記自由層の第2強磁性層を蒸着するステップと、
被固定層と前記自由層との間に形成される非磁性スペーサ層を提供するステップと、
前記被固定層の第1領域を蒸着するステップと、
Bi、W、I、Zn、Nb、Ag、Cd、Hf、Os、Mo、Ca、Hg、Sc、Y、Sr、Mg、Ti、Ba、K、Na、Rb、Pb、及びZrのうちの少なくとも一つを含む4Åの厚さ以下である第2犠牲層を蒸着するステップと、
少なくとも前記被固定層の第1領域、前記第1強磁性層の残余領域、前記第2強磁性層、及び前記第2犠牲層を第2高速熱アニール(RTA)により摂氏25℃より高い第2温度でアニーリングするステップと、
前記第2高速熱アニールによりアニーリングするステップの後に少なくとも一つの磁気接合に対応する犠牲層の領域を覆うフォトレジストマスクを該犠牲層上に提供するステップと、
前記フォトレジストマスクを使用して、前記自由層、前記非磁性スペーサ層、及び前記被固定層の第1領域を含む少なくとも一つの磁気接合の領域を定義するステップと、
少なくとも一つのリフィル物質を蒸着するステップと、
前記少なくとも一つのリフィル物質を蒸着するステップの後に平坦化(planarization)を行うステップと、
前記平坦化を行うステップの後に前記第2犠牲層を除去するステップと、
前記被固定層の少なくとも第2領域を蒸着するステップと、
前記被固定層の少なくとも第2領域を蒸着した後に前記少なくとも一つの磁気接合の残余領域を定義するステップと、を有し、
前記自由層は、面外消磁エネルギーより大きい垂直磁気異方性エネルギーを有し、書き込み電流が前記磁気接合を通して流れる際に複数の安定した磁気状態の間でスイッチされることを特徴とする磁気メモリ提供方法。 - 磁気デバイスで使用可能な磁気接合であって、
書き込み電流が磁気接合を通して流れる際に複数の安定した磁気状態の間でスイッチされ、面外消磁エネルギーより大きい垂直磁気異方性エネルギーを有し、15Åの厚さより厚い強磁性層を有する自由層と、
非磁性スペーサ層と、
被固定層と、を備え、
前記非磁性スペーサ層は、前記被固定層と前記自由層との間に形成されることを特徴とする磁気接合。 - 前記強磁性層は、前記面外消磁エネルギーより大きい垂直磁気異方性エネルギーを有するCoFeB層を含むことを特徴とする請求項18に記載の磁気接合。
- 前記非磁性スペーサ層は、結晶質MgOトンネルバリア層であり、
前記磁気接合は、MgOシード層を更に含み、
前記強磁性層は、前記MgOシード層と前記結晶質MgOトンネルバリア層との間に配置されることを特徴とする請求項18に記載の磁気接合。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201461955142P | 2014-03-18 | 2014-03-18 | |
US61/955,142 | 2014-03-18 | ||
US201462020932P | 2014-07-03 | 2014-07-03 | |
US62/020,932 | 2014-07-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015179844A true JP2015179844A (ja) | 2015-10-08 |
JP6548415B2 JP6548415B2 (ja) | 2019-07-24 |
Family
ID=54053784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015054656A Active JP6548415B2 (ja) | 2014-03-18 | 2015-03-18 | 犠牲挿入層を用いるスピン移動トルク磁気デバイスで使用可能な垂直磁気異方性磁気接合を提供する方法 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP6548415B2 (ja) |
KR (1) | KR102144660B1 (ja) |
CN (1) | CN104934529B (ja) |
DE (1) | DE102015103968B4 (ja) |
TW (1) | TWI644460B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019004075A (ja) * | 2017-06-16 | 2019-01-10 | 東京エレクトロン株式会社 | 磁気抵抗素子の製造方法 |
JPWO2018139276A1 (ja) * | 2017-01-24 | 2019-11-07 | 国立大学法人東北大学 | トンネル磁気抵抗素子の製造方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105609630A (zh) * | 2016-02-01 | 2016-05-25 | 唐山市众基钢结构有限公司 | 一种铁磁-反铁磁薄膜异质结构、制备方法及磁存储设备 |
US10553642B2 (en) * | 2017-08-28 | 2020-02-04 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic junctions utilizing metal oxide layer(s) |
CN110660435B (zh) * | 2018-06-28 | 2021-09-21 | 中电海康集团有限公司 | Mram存储器单元、阵列及存储器 |
TWI815948B (zh) * | 2019-08-14 | 2023-09-21 | 聯華電子股份有限公司 | 半導體元件及其製作方法 |
KR102632986B1 (ko) * | 2019-10-01 | 2024-02-05 | 에스케이하이닉스 주식회사 | 전자 장치 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009239120A (ja) * | 2008-03-27 | 2009-10-15 | Toshiba Corp | 磁気抵抗素子及び磁気メモリ |
JP2010102757A (ja) * | 2008-10-21 | 2010-05-06 | Showa Denko Kk | 磁気記憶媒体、磁気記憶媒体製造方法および情報記憶装置 |
JP2011198809A (ja) * | 2010-03-17 | 2011-10-06 | Toshiba Corp | 磁気抵抗効果素子およびその製造方法ならびに磁気メモリ |
JP2012142578A (ja) * | 2010-12-31 | 2012-07-26 | Apalkov Dmytro | スピントランスファトルクメモリ用の挿入層を有する磁性層を提供するための方法及びシステム |
JP2013008865A (ja) * | 2011-06-24 | 2013-01-10 | Fujitsu Ltd | 磁気抵抗素子及び磁気記憶装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6004877A (en) | 1998-02-26 | 1999-12-21 | Vanguard International Semiconductor Corporation | Method of forming a tungsten layer with N2 plasma treatment |
US20030104680A1 (en) | 2001-11-13 | 2003-06-05 | Memc Electronic Materials, Inc. | Process for the removal of copper from polished boron-doped silicon wafers |
US7045368B2 (en) | 2004-05-19 | 2006-05-16 | Headway Technologies, Inc. | MRAM cell structure and method of fabrication |
US7368299B2 (en) | 2004-07-14 | 2008-05-06 | Infineon Technologies Ag | MTJ patterning using free layer wet etching and lift off techniques |
US7443638B2 (en) * | 2005-04-22 | 2008-10-28 | Taiwan Semiconductor Manufacturing Company Ltd. | Magnetoresistive structures and fabrication methods |
US7524381B2 (en) | 2005-12-22 | 2009-04-28 | Hitachi Global Storage Technologies Netherlands B.V. | Method for controlling magnetostriction in a free layer of a magnetoresistive sensor |
US7782577B2 (en) * | 2006-06-06 | 2010-08-24 | Infineon Technologies Ag | MRAM structure using sacrificial layer for anti-ferromagnet and method of manufacture |
US20090073737A1 (en) | 2007-09-17 | 2009-03-19 | Ulrich Klostermann | Integrated Circuits; Methods for Manufacturing an Integrating Circuit; Memory Modules |
US9136463B2 (en) * | 2007-11-20 | 2015-09-15 | Qualcomm Incorporated | Method of forming a magnetic tunnel junction structure |
KR100939111B1 (ko) * | 2007-12-21 | 2010-01-28 | 주식회사 하이닉스반도체 | 자기터널접합소자 제조방법 |
US20090266790A1 (en) * | 2008-04-28 | 2009-10-29 | Hamid Balamane | Method of making a magnetoresistive reader structure |
JP5010565B2 (ja) * | 2008-09-26 | 2012-08-29 | 株式会社東芝 | 磁気抵抗素子及び磁気メモリ |
US7829964B2 (en) * | 2008-10-31 | 2010-11-09 | Industrial Technology Research Institute | Magnetic memory element utilizing spin transfer switching |
US8546896B2 (en) * | 2010-07-16 | 2013-10-01 | Grandis, Inc. | Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements |
US9054298B2 (en) * | 2010-12-10 | 2015-06-09 | Avalanche Technology, Inc. | Magnetic random access memory (MRAM) with enhanced magnetic stiffness and method of making same |
US8704319B2 (en) * | 2010-12-31 | 2014-04-22 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories |
-
2015
- 2015-03-18 TW TW104108621A patent/TWI644460B/zh active
- 2015-03-18 DE DE102015103968.0A patent/DE102015103968B4/de active Active
- 2015-03-18 KR KR1020150037528A patent/KR102144660B1/ko active IP Right Grant
- 2015-03-18 JP JP2015054656A patent/JP6548415B2/ja active Active
- 2015-03-18 CN CN201510119636.2A patent/CN104934529B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009239120A (ja) * | 2008-03-27 | 2009-10-15 | Toshiba Corp | 磁気抵抗素子及び磁気メモリ |
JP2010102757A (ja) * | 2008-10-21 | 2010-05-06 | Showa Denko Kk | 磁気記憶媒体、磁気記憶媒体製造方法および情報記憶装置 |
JP2011198809A (ja) * | 2010-03-17 | 2011-10-06 | Toshiba Corp | 磁気抵抗効果素子およびその製造方法ならびに磁気メモリ |
JP2012142578A (ja) * | 2010-12-31 | 2012-07-26 | Apalkov Dmytro | スピントランスファトルクメモリ用の挿入層を有する磁性層を提供するための方法及びシステム |
JP2013008865A (ja) * | 2011-06-24 | 2013-01-10 | Fujitsu Ltd | 磁気抵抗素子及び磁気記憶装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2018139276A1 (ja) * | 2017-01-24 | 2019-11-07 | 国立大学法人東北大学 | トンネル磁気抵抗素子の製造方法 |
JP2019004075A (ja) * | 2017-06-16 | 2019-01-10 | 東京エレクトロン株式会社 | 磁気抵抗素子の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6548415B2 (ja) | 2019-07-24 |
TWI644460B (zh) | 2018-12-11 |
KR102144660B1 (ko) | 2020-08-18 |
TW201603340A (zh) | 2016-01-16 |
CN104934529B (zh) | 2019-03-12 |
DE102015103968A1 (de) | 2015-09-24 |
DE102015103968B4 (de) | 2023-07-27 |
CN104934529A (zh) | 2015-09-23 |
KR20150108793A (ko) | 2015-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102353406B1 (ko) | 스핀 궤도 토크를 이용하여 강화된 감쇠 프로그램 및 경사진 자화 용이축을 갖는 자기 접합부를 포함하는 자기 소자 | |
KR102145269B1 (ko) | 스핀 전달 토크 자기 램의 응용 분야들에서 사용할 수 있는 이중 수직 자기 이방성 자기 접합 | |
KR102264836B1 (ko) | 패키지 구조체를 포함하며 스핀 전달 토크 메모리들에서 사용될 수 있는 자기 접합들을 제공하는 방법 및 시스템 | |
US9559296B2 (en) | Method for providing a perpendicular magnetic anisotropy magnetic junction usable in spin transfer torque magnetic devices using a sacrificial insertion layer | |
JP6088167B2 (ja) | 半金属強磁性体を用いた磁気接合を提供するための方法及びシステム | |
US10953319B2 (en) | Spin transfer MRAM element having a voltage bias control | |
KR102198034B1 (ko) | 호이슬러 다중층을 포함하는 자기 접합을 제공하는 방법 및 시스템 | |
JP6548415B2 (ja) | 犠牲挿入層を用いるスピン移動トルク磁気デバイスで使用可能な垂直磁気異方性磁気接合を提供する方法 | |
US9461243B2 (en) | STT-MRAM and method of manufacturing the same | |
KR102188529B1 (ko) | 스핀 전달 토크 자기 램의 응용 분야에서 사용될 수 있는 수직 자기 접합의 벌크 수직 자기 이방성 자유 층을 제공하는 방법 및 시스템 | |
TWI791782B (zh) | 磁性裝置、使用其的磁性記憶體及用於提供其的方法 | |
KR102537054B1 (ko) | 스핀 전달 토크 응용에 사용 가능하고 자기 배리어층을 포함하는 자기 접합을 제공하기 위한 방법 및 시스템 | |
KR102325455B1 (ko) | 희토류-전이 금속층을 갖는 자기 접합부를 제공하기 위한 장치 및 그 방법 | |
TWI676169B (zh) | 磁性接合、磁性記憶體以及提供所述磁性接合的方法 | |
US10297301B2 (en) | Method and system for providing magnetic junctions utilizing high crystallization temperature-containing insertion layer(s) | |
KR102350684B1 (ko) | 자기 접합의 제조 방법 및 자기 메모리 | |
US20160197267A1 (en) | Method and system for providing a bottom pinned layer in a perpendicular magnetic junction usable in spin transfer torque magnetic random access memory applications | |
KR102300702B1 (ko) | 스핀 전달 토크 어플리케이션에서 사용 가능한 낮은 모멘트 자유층 자기 접합부 및 그것을 제공하기 위한 방법 | |
US10170518B2 (en) | Self-assembled pattern process for fabricating magnetic junctions usable in spin transfer torque applications | |
KR102480077B1 (ko) | 마그네틱 장치에서 이용가능하고 기판 상에 위치하는 마그네틱 접합 및 그의 제조 방법 | |
TWI684294B (zh) | 磁性接面及提供所述磁性接面的方法和磁性記憶體 | |
US10438638B2 (en) | Method and system for providing a magnetic layer in a magnetic junction usable in spin transfer or spin orbit torque applications using a sacrificial oxide layer | |
KR102557397B1 (ko) | 흡수 층들을 이용한 다중 단계 원소 제거 | |
US9666794B2 (en) | Multi-stage element removal using absorption layers | |
KR102486320B1 (ko) | 기판 상에 배치되고 자기 소자에 사용할 수 있는 자기 접합 및 이를 포함하는 자기 메모리 및 이를 제공하는 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190625 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6548415 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |