TWI644460B - 磁性接面、用於提供磁性接面以及磁性記憶體的方法 - Google Patents

磁性接面、用於提供磁性接面以及磁性記憶體的方法 Download PDF

Info

Publication number
TWI644460B
TWI644460B TW104108621A TW104108621A TWI644460B TW I644460 B TWI644460 B TW I644460B TW 104108621 A TW104108621 A TW 104108621A TW 104108621 A TW104108621 A TW 104108621A TW I644460 B TWI644460 B TW I644460B
Authority
TW
Taiwan
Prior art keywords
layer
magnetic
providing
depositing
junction
Prior art date
Application number
TW104108621A
Other languages
English (en)
Other versions
TW201603340A (zh
Inventor
達斯汀 威廉 埃裏克森
學體 唐
將銀 李
Original Assignee
三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星電子股份有限公司 filed Critical 三星電子股份有限公司
Publication of TW201603340A publication Critical patent/TW201603340A/zh
Application granted granted Critical
Publication of TWI644460B publication Critical patent/TWI644460B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本發明描述一種用於提供可在磁性元件中使用的磁性接面的方法及所述磁性接面。所述方法包含提供自由層、固定層及在自由層與固定層之間的非磁性分隔層。當寫入電流通過磁性接面時，自由層可在多個穩定磁性狀態之間切換。提供自由層的步驟中的至少一者包含第一多個步驟，且提供固定層的步驟包含第二多個步驟。第一及第二多個步驟包含沈積一層之一部分、沈積犧牲層、使在犧牲層下的磁性接面的部分退火以及沈積層的剩餘部分。所述層可為自由層、固定層或自由層及固定層兩者。

Description

磁性接面、用於提供磁性接面以及磁性記憶體的方法
本發明是關於可在磁性元件中使用的磁性接面及用於形成所述磁性接面的方法，特定言之是關於可在自旋轉移力矩磁性元件中使用的垂直磁各向異性磁性接面及用於使用犧牲插入層形成所述磁性接面的方法。
由於磁性記憶體尤其磁性隨機存取記憶體(magnetic random access memories；MRAM)在操作期間的高讀取/寫入速度、極好之耐久性、非揮發性及低功率消耗的潛能，其已引起不斷關注。MRAM可利用磁性材料作為資訊記錄媒體來儲存資訊。 一種類型的MRAM為自旋轉移力矩隨機存取記憶體(spin transfer torque random access memory；STT-MRAM)。STT-MRAM利用至少部分地由驅動通過磁性接面的電流進行寫入的磁性接面。驅動通過磁性接面的自旋極化電流對磁性接面中的磁矩施加自旋力矩。結果，具有回應於自旋力矩的磁矩的層可切換至所要狀態。
舉例而言，圖1描繪習知磁性穿隧接面(magnetic tunneling junction；MTJ)10，此是因為其可用於習知STT-MRAM中。習知MTJ 10通常位於基板12上。底部接點14及頂部接點22可用以驅動電流通過習知MTJ 10。習知MTJ使用習知晶種層(未繪示)，可包含罩蓋層(未繪示)且可包含習知反鐵磁性(antiferromagnetic；AFM)層(未繪示)。習知磁性接面10包含習知固定層16、習知穿隧障壁層18及習知自由層20。亦繪示頂部接點22。習知接點14及接點22用於在電流垂直於平面(current-perpendicular-to-plane；CPP)方向上或沿如圖1中所示的z軸驅動電流。通常，習知固定層16在層16、層18及層20中最接近基板12。
習知固定層16及習知自由層20是磁性的。習知固定層16之磁化17固定或釘紮在特定方向上。雖然經描繪為簡單(單一)層，但習知固定層16可包含多個層。舉例而言，習知固定層16可為合成反鐵磁性(synthetic antiferromagnetic；SAF)層，其包含經由諸如Ru的薄導電層以反鐵磁性方式耦合的多個磁性層。在此SAF中，可使用與薄的Ru層交錯的多個磁性層。在另一實施例中，跨所述Ru層的耦合可為鐵磁性的。
習知自由層20具有可變磁化21。雖然經描繪為簡單層，但習知自由層20亦可包含多個層。舉例而言，習知自由層20可為合成層，其包含經由諸如Ru的薄導電層以反鐵磁性方式或以鐵磁性方式耦合的多個磁性層。雖然繪示為垂直於平面，但習知自由層20的磁化21可在平面中。因此，固定層16及自由層20可 使所述層的磁化17及磁化21分別垂直於所述層的平面而定向。
為切換習知自由層20之磁化21，垂直於平面(在z方向上)驅動電流。當將足夠電流自頂部接點22驅動至底部接點14時，習知自由層20之磁化21可切換成平行於習知固定層16的磁化17。當將足夠電流自底部接點14驅動至頂部接點22時，所述自由層的磁化21可切換成反向平行於固定層16的磁化。磁性組態之差異對應於習知MTJ 10之不同磁阻且因此對應於不同邏輯狀態(例如，邏輯「0」及邏輯「1」)。
由於所述差異可能供多種應用使用，故磁性記憶體之研究在進行中。舉例而言，需要用於改良STT-RAM之效能的機制。因此，需要的是可改良基於自旋轉移力矩的記憶體之效能的方法及系統。本文中所描述之方法及系統解決此需要。
本發明描述一種用於提供可在磁性元件中使用之磁性接面的方法及所述磁性接面。所述方法包含提供自由層、固定層及在自由層與固定層之間的非磁性分隔層。當寫入電流通過磁性接面時，自由層可在穩定磁性狀態之間切換。提供自由層的步驟中的至少一者包含第一多個步驟，且提供固定層的步驟包含第二多個步驟。所述第一及第二多個步驟包含沈積一層之一部分、沈積犧牲層、使在犧牲層下的磁性接面的部分退火以及沈積層之一剩餘部分。所述層可為自由層、固定層或自由層及固定層兩者。因此，第一多個步驟包含：沈積自由層之第一部分；沈積第一犧牲 層；在高於攝氏25度的第一溫度下使至少自由層之第一部分及第一犧牲層退火；移除第一犧牲層；以及沈積自由層之第二部分。 第二多個步驟包含：沈積固定層之第一部分；沈積第二犧牲層；在高於攝氏25度之第二溫度下使至少固定層之第一部分及第二犧牲層退火；界定包含自由層、非磁性分隔層及固定層之第一部分的磁性接面之一部分；移除第二犧牲層；以及沈積固定層之第二部分。
10‧‧‧磁性穿隧接面
12、201‧‧‧基板
14、202‧‧‧底部接點
16‧‧‧固定層
17‧‧‧磁化
18‧‧‧穿隧障壁層
20‧‧‧自由層
21‧‧‧可變磁化
22、208‧‧‧頂部接點
100‧‧‧用於製造磁性接面之方法
102、104、106、112、114、116、118、120、132、134、136、138、140、142、144、146、152、154、156、158、160、162、164、166、168、170、172、174、176、178‧‧‧步驟
110‧‧‧用於製造磁性接面之一部分的方法
130‧‧‧用於製造磁性接面之一部分的方法
150‧‧‧用於製造磁性接面之方法
200、200'、200"、200'''、412、300、300'‧‧‧磁性接面
204‧‧‧可選晶種層
206‧‧‧可選罩蓋層
210、310‧‧‧自由層
211、231、231A、231B、251‧‧‧磁矩
220‧‧‧非磁性分隔層
230、230'‧‧‧固定層
232、236、331、332、333、336‧‧‧鐵磁性層
234‧‧‧非磁性層
240、320‧‧‧非磁性分隔層
250、330‧‧‧固定層
260‧‧‧可選Fe插入層
270‧‧‧可選極化增強層
302‧‧‧MgO晶種層
304、306‧‧‧犧牲插入層
308‧‧‧再填充物
312、312'‧‧‧第一鐵磁性層
314‧‧‧第二鐵磁性層
330'‧‧‧SAF固定層
332'‧‧‧底部鐵磁性層
334‧‧‧Ru層
360‧‧‧罩幕
400‧‧‧記憶體
402、406‧‧‧讀取/寫入行選擇驅動器
404‧‧‧字線選擇驅動器
410‧‧‧磁性儲存單元
414‧‧‧選擇元件
d1、d2‧‧‧距離
圖1描繪習知磁性接面。
圖2描繪用於提供可在磁性記憶體中使用且可使用自旋轉移力矩程式化的磁性接面的方法的例示性實施例。
圖3描繪可在磁性記憶體中使用、可使用自旋轉移力矩程式化的磁性接面的例示性實施例。
圖4描繪可在磁性記憶體中使用、可使用自旋轉移力矩程式化的磁性接面的另一例示性實施例。
圖5描繪用於提供可在磁性記憶體中使用且可使用自旋轉移力矩程式化的磁性接面的一部分的方法的另一例示性實施例。
圖6描繪可在磁性記憶體中使用、可使用自旋轉移力矩程式化的磁性接面的例示性實施例。
圖7描繪用於提供可在磁性記憶體中使用且可使用自旋轉移力矩程式化的磁性接面的方法的另一例示性實施例。
圖8描繪可在磁性記憶體中使用、可使用自旋轉移力矩程式化的磁性接面的例示性實施例。
圖9描繪用於提供可在磁性記憶體中使用且可使用自旋轉移力矩程式化的磁性接面的方法之另一例示性實施例。
圖10至圖22描繪可在磁性記憶體中使用、在製造期間可使用自旋轉移力矩程式化的磁性接面的例示性實施例。
圖23至圖24描繪可在磁性記憶體中使用且在製造期間可使用自旋轉移力矩程式化的磁性接面的另一例示性實施例。
圖25描繪利用儲存單元的記憶體部件中的磁性接面的記憶體之例示性實施例。
例示性實施例是有關於可在諸如磁性記憶體的磁性元件中使用的磁性接面，及使用這些磁性接面的元件。磁性記憶體可包含自旋轉移力矩磁性隨機存取記憶體(spin transfer torque magnetic random access memory；STT-MRAM)，且可在使用非揮發性記憶體的電子元件中使用。這些電子元件包含(但不限於)行動電話、智慧型電話、工作台(table)、膝上型電腦及其他攜帶型及非攜帶型計算元件。呈現以下描述內容以使一般熟習此項技術者能夠製作並使用本發明，且在專利申請案及其要求的上下文中提供以下描述內容。將易見的是，對本文中所描述的例示性實施例以及一般原理及特徵的各種修改。主要就提供於特定實施中的特定方法及系統而言描述例示性實施例。然而，所述方法及系 統將於其他實施中有效地操作。諸如「例示性實施例」、「一個實施例」及「另一實施例」的片語可指相同或不同實施例以及指多個實施例。將關於具有某些組件的系統及/或元件來描述實施例。 然而，所述系統及/或元件可包含多於或少於所繪示之組件的組件，且在不脫離本發明的範疇的情況下，可做出所述組件的配置及類型的變化。將亦在具有某些步驟的特定方法的上下文中描述例示性實施例。然而，對於具有不同及/或額外步驟，及按不符合例示性實施例的不同次序的步驟的其他方法，所述方法及系統仍能有效地操作。因此，本發明並不意欲限於所繪示的實施例，而是應符合與本文中所描述的原理及特徵一致的最廣範疇。
本發明描述用於提供磁性接面的方法及系統以及利用所述磁性接面的磁性記憶體。例示性實施例提供一種用於提供可在磁性元件中使用的磁性接面的方法及所述磁性接面。所述方法包含提供自由層、固定層(pinned layer)及在所述自由層與所述固定層之間的非磁性分隔層。當寫入電流通過磁性接面時，自由層可在穩定磁性狀態之間切換。提供自由層的步驟中之至少一者包含第一多個步驟，且提供固定層的步驟包含第二多個步驟。所述第一及第二多個步驟包含沈積一層之一部分、沈積犧牲層、使磁性接面的在犧牲層下的部分退火(anneal)以及沈積所述層的剩餘部分。所述層可為自由層、固定層或自由層及固定層兩者。因此，所述第一多個步驟包含：沈積自由層的第一部分；沈積第一犧牲層；在高於攝氏25度的第一溫度下使至少自由層的第一部分及第一犧牲層退火；移除第一犧牲層；以及沈積自由層的第二部分。 所述第二多個步驟包含：沈積固定層的第一部分；沈積第二犧牲層；在高於攝氏25度的第二溫度下使至少固定層的第一部分及第二犧牲層退火；界定磁性接面的一部分，所述磁性接面的一部分包含自由層、非磁性分隔層及固定層的第一部分；移除第二犧牲層；以及沈積固定層的第二部分。
在特定方法、磁性接面及具有某些組件的磁性記憶體的上下文中描述例示性實施例。一般熟習此項技術者將容易地辨識，本發明與使用具有與本發明不一致的其他及/或額外組件及/或其他特徵的磁性接面及磁性記憶體一致。亦在當前理解自旋轉移現象、磁各向異性及其他物理現象的上下文中描述所述方法及系統。因此，一般熟習此項技術者將容易地辨識，所述方法及系統的行為的理論解釋是基於對自旋轉移、磁各向異性及其他物理現象的當前理解而達成。然而，本文中所描述的方法及系統並不取決於特定實體解釋。一般熟習此項技術者將亦容易地辨識，在與基板具有特定關係的結構的上下文中描述所述方法及系統。然而，一般熟習此項技術者將容易地辨識，所述方法及系統符合其他結構。另外，在某些層為合成的及/或簡單的上下文中描述所述方法及系統。然而，一般熟習此項技術者將容易地辨識，所述層可具有另一結構。此外，在具有特定層的磁性接面及/或子結構的上下文中描述所述方法及系統。然而，一般熟習此項技術者將容易地辨識，亦可使用與所述方法及系統不一致的具有額外及/或不同層的磁性接面及/或子結構。此外，將某些組件描述為是磁性的、鐵磁性的及次鐵磁性(ferrimagnetic)的。如本文中所使用，術語 磁性可包含鐵磁性、次鐵磁性或類似結構。因此，如本文中所使用，術語「磁性」或「鐵磁性」包含(但不限於)鐵磁體(ferromagnet)及次鐵磁體(ferrimagnet)。如本文中所使用，「共平面(in-plane)」實質上屬於或平行於磁性接面的層中的一或多者的平面。相反，「垂直」及「垂直於平面」對應於實質上垂直於磁性接面的層中的一或多者的方向。
圖2描繪用於製造可在磁性元件諸如自旋轉移力矩隨機存取記憶體(STT-RAM)中使用且因此可在多種電子元件中使用的磁性接面的方法100之例示性實施例。為簡單起見，一些步驟可被省略、在另一步驟中執行或進行組合。此外，方法100可在形成磁性記憶體中的其他步驟已執行之後開始。
經由步驟102來提供自由層。步驟102包含沈積用於自由層的材料。自由層可沈積於晶種層上。可針對包含(但不限於)自由層之所要晶體結構、自由層的磁各向異性及/或磁阻尼的各種目的來選擇晶種層。舉例而言，自由層可提供於諸如結晶MgO層之晶種層上，所述晶種層促進自由層中的垂直磁各向異性。若製造雙磁性接面，則自由層可形成於另一非磁性分隔層上。此非磁性分隔層可為上文所討論的MgO晶種層。固定層形成於此分隔層下。
提供於步驟102中的自由層具有超過去磁能量之垂直磁各向異性可以是所要的。自由層的磁矩可因此在平面外(包含垂直於平面)為穩定的。另外，極化增強層(polarization enhancement layer；PEL)可作為自由層的部分或除自由層外而提供。PEL包含 高度自旋極化材料。提供於步驟102中的自由層亦經設置以在寫入電流通過磁性接面時在穩定磁性狀態之間切換。因此，自由層可利用自旋轉移力矩來切換。提供於步驟102中的自由層是磁性的，且在操作溫度下為熱穩定的。雖然在提供自由層的上下文中進行論述步驟102，但自由層的邊緣可自稍後時間提供的堆疊界定。
在一些實施例中，步驟102包含額外步驟。在這些實施例中，首先沈積自由層的第一部分。自由層的第一部分可包含磁性層，所述磁性層包含Co、Fe及/或B。舉例而言，可沈積具有不大於20原子%之B的CoFeB層。在此實施例中，步驟102亦包含在第一鐵磁性層上沈積犧牲插入層，以使得所述層共用界面。 犧牲插入層可包含具有針對硼的親和力、具有低擴散且是針對下伏層的相對良好晶格匹配的材料。舉例而言，下伏鐵磁性層與犧牲插入層之間的晶格參數的差異可小於10%。犧牲插入層可為薄的。在一些實施例中，犧牲插入層在厚度上小於十埃。在一些這種實施例中，犧牲插入層可不超過四埃且大於一埃。在其他實施例中，可使用其他厚度。接著在高於室溫(例如，高於攝氏二十五度)的溫度下使犧牲插入層及下伏層退火。舉例而言，可使用在攝氏300至400度範圍內的溫度下的快速熱退火(rapid thermal anneal；RTA)。在其他實施例中，退火可以另一方式執行，包含(但不限於)塊加熱。退火亦可在其他溫度下執行。在退火之後，(例如)經由電漿蝕刻來移除犧牲插入層。在其他實施例中，可以另一方式(包含但不限於離子研磨或化學機械平坦化)來移除犧 牲插入層。在移除步驟中，可移除下伏鐵磁性層的某一部分。若存在自由層的剩餘部分，則可接著沈積自由層的剩餘部分。舉例而言，可在曝露的第一鐵磁性層上沈積第二鐵磁性層。所述第二鐵磁性層可為另一CoFeB。在一些實施例中，所提供的磁性材料之總量允許自由層具有超過去磁能量的垂直磁各向異性。舉例而言，在步驟102結束時第一及第二鐵磁性層一起可具有不超過三十埃且大於十五埃的總厚度。在一些這種實施例中，總厚度不超過二十五埃。舉例而言，總厚度可為至少十六埃且小於二十埃。 在其他實施例中，自由層可以另一方式形成。
經由步驟104來提供非磁性分隔層。在一些實施例中，對於將形成之磁性接面，結晶MgO穿隧障壁層可以是所要的。步驟104可包含沈積形成穿隧障壁層的MgO。在一些實施例中，步驟104可包含使用(例如)射頻(radio frequency；RF)濺鍍來沈積MgO。在步驟104中可沈積金屬Mg、接著氧化以提供Mg的天然氧化物。MgO障壁層/非磁性分隔層亦可以另一方式形成。如上文關於步驟102所論述，非磁性分隔層的邊緣可在稍後時間例如在沈積磁性接面的剩餘層之後界定。步驟104可包含使已形成的磁性接面的部分退火以提供具有用於磁性接面之增強型穿隧磁阻(enhanced tunneling magnetoresistance；TMR)的(100)定向的結晶MgO穿隧障壁。
經由步驟106來提供固定層。因此，非磁性分隔層是在固定層與自由層之間。在一些實施例中，固定層是在自由層於步驟102中形成之後在步驟106中形成。在其他實施例中，可首先 形成自由層。固定層為磁性的，且在至少一部分的磁性接面的操作期間可將其磁化(magnetization)釘紮或固定在特定方向上。固定層可因此在操作溫度下熱穩定。在步驟106中形成的固定層可為簡單(單一)層或可包含多個層。舉例而言，在步驟106中形成的固定層可為SAF，所述SAF包含經由諸如Ru的薄的非磁性層以反鐵磁性方式或以鐵磁性方式耦合的多個磁性層。在此SAF中，每一磁性層亦可包含多個層。固定層亦可為另一多層。在步驟106中形成的固定層可具有超過平面外去磁能量(out-of-plane demagnetization energy)的垂直各向異性能量。因此，固定層可使其磁矩垂直於平面定向。固定層的磁化的其他定向是可能的。另外，應注意，諸如PEL或耦合層的其他層可插入於固定層與非磁性分隔層之間。
在一些實施例中，步驟106包含類似於上文針對步驟102所描述的步驟的多個步驟。舉例而言，首先沈積固定層的第一部分。固定層的第一部分可包含磁性層，所述磁性層包含Co、Fe及/或B。舉例而言，可沈積具有不大於20原子%之B的CoFeB層。 PEL或其他結構可能亦已沈積在固定層與非磁性分隔層之間。在此實施例中，步驟106亦包含在已形成的固定層的部分上沈積另一犧牲插入層。在一些實施例中，直接在鐵磁性層上沈積犧牲插入層。在其他實施例中，可在鐵磁性層與犧牲插入層之間沈積其他層。犧牲插入層可包含具有針對硼的親和力、具有低擴散且是下伏層的相對良好晶格匹配的材料。舉例而言，下伏鐵磁性層與犧牲插入層之間的晶格參數的差異可小於10%。犧牲插入層可為 薄的。在一些實施例中，犧牲插入層具有與上文針對自由層所描述的厚度相同的厚度。在其他實施例中，可使用其他厚度。然而，希望犧牲插入層為連續的以允許下文所論述之圖案化。接著在高於室溫的溫度下使犧牲插入層及下伏層退火。舉例而言，可使用在攝氏300度至400度範圍內之溫度下的RTA。在其他實施例中，退火可以另一方式執行。在退火之後，界定磁性接面的在犧牲插入層下的部分。舉例而言，磁性接面的邊緣可使用光微影罩幕及用於蝕刻層的離子研磨或其他機制來界定。可沈積諸如氧化鋁的非磁性絕緣層以再填充磁性接面周圍的區域。亦可執行平坦化。 可接著例如經由電漿蝕刻來移除犧牲層。亦可使用其他移除方法。在移除步驟中，可移除下伏鐵磁性層的某一部分。若存在固定層之剩餘部分，則可接著沈積固定層之剩餘部分。舉例而言，可直接在曝露的第一鐵磁性層上沈積額外鐵磁性層。在固定層為SAF的實施例中，可沈積諸如Ru的非磁性層，且在所述非磁性層上提供另一磁性層。在其他實施例中，固定層可以另一方式形成。
圖3描繪可使用方法100製造的磁性接面200以及周圍結構的例示性實施例。為清楚起見，圖3並未按比例繪製。磁性接面200可在諸如STT-RAM之磁性元件中使用，且因此可在多種電子元件中使用。磁性接面200包含具有磁矩211的自由層210、非磁性分隔層220及具有磁矩231的固定層230。亦繪示下伏基板201，在所述下伏基板中可形成包含(但不限於)電晶體的元件。 亦繪示底部接點202、頂部接點208、可選晶種層204及可選罩蓋層206。如圖3中可見，固定層230更接近磁性接面200的頂部(距 基板201最遠)。可選固定層(未繪示)可用以固定固定層230的磁化(未繪示)。在一些實施例中，可選固定層可為藉由交換偏置相互作用(exchange-bias interaction)來釘紮固定層230的磁化(未繪示)的AFM層或多層。然而，在其他實施例中，可省略可選固定層，或可使用另一結構。另外，在一些實施例中，固定層230及自由層210至基板201的定向可顛倒。因此，在替代實施例中，固定層230可比自由層210更接近基板。
在圖3中所示的實施例中，固定層230及自由層210的垂直磁各向異性能量各自超過固定層230及自由層210的平面外去磁能量。因此，自由層210及固定層230之磁矩211及磁矩231可分別地垂直於平面。換言之，自由層210的穩定磁性狀態可為磁矩定向在+z方向或-z方向上。自由層210及固定層230各自包含指示層210及/或230之部分可分開地使用犧牲插入層而形成的虛線，所述犧牲插入層在磁性接面200完成之前經移除。
磁性接面200亦經設置以允許自由層210在寫入電流通過磁性接面200時在穩定之磁性狀態之間切換。因此，當寫入電流在電流垂直於平面(current perpendicular-to-plane；CPP)方向上驅動通過磁性接面200時，自由層210可利用自旋轉移力矩切換。儲存於磁性接面200中的資料且因此自由層210的磁化方向可藉由驅動讀取電流通過磁性接面200來讀取。亦可在CPP方向上驅動讀取電流通過磁性接面200。因此，磁性接面200的磁阻提供讀取信號。
由於使用步驟102及/或步驟106來製造，磁性接面200 及自由層210可具有改良的效能。在下文描述關於特定實體機制的益處。然而，一般熟習此項技術者將容易地辨識，本文中所描述的方法及系統並不取決於特定實體解釋。若自由層210是在步驟102中使用犧牲插入層而形成，則自由層210可更厚、仍具有磁矩211的垂直於平面的穩定狀態、改良之磁阻及/或較低阻尼。 若不用犧牲插入層而形成，則自由層通常不大於約十二埃厚，以便維持垂直於平面的磁矩。舉例而言，大約十五埃厚的鐵磁性CoFeB層具有共平面磁矩。雖然較薄自由層具有垂直於平面的磁矩，但磁阻可能被減小。若自由層在兩個MgO層之間，則此減小可特別顯著，其中所述兩個MgO層諸如MgO晶種層及MgO非磁性分隔層。咸信，穿隧磁阻的減小可歸因於自由層及MgO層的結晶度上的衝突。替代地，自由層可在兩個磁性層之間用永久插入層形成。這樣的自由層可具有大於十二埃的總厚度。所述磁性層仍由永久插入層分隔開。所述磁性層中之每一者仍為不大於十二埃厚的數量級以便維持垂直於平面的磁矩。這些較薄磁性層/自由層可具有垂直於平面的磁矩。另外，磁阻可得到改良。舉例而言，諸如W的永久插入層可減少諸如MgO層的周圍層及自由層的結晶度之間的衝突。此情形可允許較高磁阻。然而，阻尼可比所要的阻尼高。此高阻尼可使開關電流(切換自由層的磁矩的狀態所需的寫入電流)增加。較高開關電流大體上並非所要的。因此，此磁性接面之效能可能受到損害。
與這些磁性接面相比，磁性接面200可由於在製造期間使用了犧牲插入層(圖3中未示)而具有較高磁阻。犧牲插入層 的使用及自由層210的底部部分的後續退火可允許自由層210在非磁性分隔層220形成之前結晶。咸信，此情形可至少部分地歸因於犧牲插入層對於可另外存在於自由層210中的B及O的親和力。自由層210因此可製造達較大厚度，同時仍維持所要晶體結構及垂直各向異性。舉例而言，自由層210較十五埃厚，但仍可具有垂直於平面的磁矩211。在一些實施例中，自由層210不厚於二十五埃。舉例而言，自由層210厚度可為至少十六埃且不大於二十埃。磁性接面200因此可具有較高磁阻。犧牲插入層之移除亦可減小自由層210中的阻尼。自由層210因此可展現較低開關電流。可在程式化磁性接面中使用較小寫入電流。效能可因此得到改良。
步驟106中固定層230的製造亦可改良磁性元件中的磁性接面200的效能。因為底部的層204、層210、層220及部分的層230可在沈積整個固定層230之前界定，所以磁性接面200的較薄部分是在此界定步驟期間移除。此界定步驟期間由磁性元件中之最近相鄰磁性接面引起的遮蔽現象(shadow)可被減輕。可在界定磁性接面200的剩餘部分時達成類似益處，其中所述磁性接面200的剩餘部分諸如罩蓋層206及層230之剩餘部分。因此，磁性接面200可更接近另一磁性接面(圖3中未示)置放而不會不利地影響製造。因此，製作可得到改良，且可達成更緻密封裝的記憶體元件。若步驟102及步驟106兩者均使用犧牲插入層，則可達成上文針對磁性接面的效能及磁性元件的封裝/製造兩者所描述的益處。
圖4描繪可使用方法100製造的磁性接面200'以及周圍結構的例示性實施例。為清楚起見，圖4並未按比例繪製。磁性接面200'可在諸如STT-RAM的磁性元件中使用且因此可在多種電子元件中使用。磁性接面200'類似於磁性接面200。因此，類似組件具有類似標記。磁性接面200'包含具有磁矩211的自由層210、非磁性分隔層220及具有磁矩231的固定層230，所述層類似於磁性接面200中所描繪的具有磁矩211的自由層210、非磁性分隔層220及具有磁矩231的固定層230。亦繪示下伏基板201、底部接點202、頂部接點208、可選晶種層204及可選罩蓋層206，前述各者類似於用於磁性接面200的基板201、底部接點202、頂部接點208、可選晶種層204及可選罩蓋層206。
圖4中所示之磁性接面200'為雙磁性接面。因此，磁性接面200'亦包含額外非磁性分隔層240及額外固定層250。固定層250可類似於固定層230。因此，固定層250可具有垂直於平面的磁矩251。在所繪示之實施例中，磁性接面200'處於雙狀態。因此，磁矩231與磁矩251反向平行。在另一實施例中，磁矩231與磁矩251可處於反向雙狀態(antidual state)或平行狀態。在又其他實施例中，磁矩231及磁矩251可在操作期間在反向雙狀態與雙狀態之間切換。非磁性分隔層240類似於非磁性分隔層220。然而，非磁性分隔層240相對於非磁性分隔層220可具有不同厚度及/或由不同材料形成。舉例而言，層220及層240均可為(100)MgO。然而，一個層(諸如非磁性分隔層240)可更薄。在一些實施例中，層240可比層220薄30%的數量級。
雙磁性接面200'可共用磁性接面200之益處。因此，磁性接面200'可具有改良的磁阻、減小的阻尼及開關電流、及/或可更緻密地封裝在磁性元件中。
圖5描繪用於製造可在諸如STT-RAM之磁性元件中使用且因此可在多種電子元件中使用的磁性接面之一部分的方法110的例示性實施例。為簡單起見，一些步驟可被省略、在另一步驟中執行或組合。此外，方法110可在形成磁性記憶體的其他步驟已執行之後開始。方法110可在執行方法100的步驟102中使用。 然而，在其他實施例中，方法110可在製造磁性接面200的另一部分諸如固定層中使用，及/或可結合另一製造製程使用。
方法110可在諸如晶種層的其他層已形成之後開始。舉例而言，在一個實施例中，方法110在具有(100)定向之結晶MgO晶種層沈積之後開始。若製造雙磁性接面，則MgO「晶種」層可為已形成於固定層上的另一非磁性分隔層。另外，PEL可作為部分之自由層或除自由層外而提供。
經由步驟112來沈積自由層的第一部分。自由層的第一部分可包含磁性層，所述磁性層包含Co、Fe及/或B。舉例而言，可沈積具有不大於20原子%之B的CoFeB層。在一些實施例中，此鐵磁性層的厚度至多可為二十五埃。在一些實施例中，鐵磁性層可為至少十五埃。然而，在其他實施例中，其他厚度及/或其他層是可能的。
經由步驟114在第一鐵磁性層上沈積犧牲插入層，以使得所述層共用界面。犧牲插入層因此可包含具有針對硼的親和 力、具有低擴散且是下伏CoFeB層之相對良好晶格匹配的材料。 舉例而言，下伏鐵磁性層與犧牲插入層之間的晶格參數的差異可小於10%。犧牲插入層可包含Bi、W、I、Zn、Nb、Ag、Cd、Hf、Os、Mo、Ca、Hg、Sc、Y、Sr、Mg、Ti、Ba、K、Na、Rb、Pb及Zr中的一或多者。在一些實施例中，犧牲插入層由Bi、W、I、Zn、Nb、Ag、Cd、Hf、Os、Mo、Ca、Hg、Sc、Y、Sr、Mg、Ti、Ba、K、Na、Rb、Pb及/或Zr構成。犧牲插入層可為薄的，例如厚度小於十埃。在一些這種實施例中，犧牲插入層可不超過四埃且大於一埃。在其他實施例中，可使用其他厚度。
接著經由步驟116在高於室溫的溫度下使犧牲插入層及下伏層退火。舉例而言，可使用在攝氏300度至400度範圍內的溫度下的RTA。在其他實施例中，退火可以另一方式及/或在其他溫度下執行。可執行步驟116的退火，以使得下伏CoFeB層以所要結構及定向結晶。另外，CoFeB層中的過量B及/或鐵磁性層中的過量氧可在退火期間由插入層吸收。
在退火之後，經由步驟118來移除犧牲插入層。舉例而言，可使用電漿蝕刻。在其他實施例中，可以包含(但不限於)離子研磨或化學機械平坦化的另一方式來移除犧牲插入層。在步驟118中，可移除下伏CoFeB層的某一部分。在步驟118之後，CoFeB的剩餘厚度大於零但不大於十五埃可以是所要的。在一些實施例中，於步驟112中形成的CoFeB層的剩餘部分可不大於十二埃。在一些這種實施例中，CoFeB層在步驟118之後不大於十埃厚。然而，CoFeB層的完全移除並非所要的。
可接著經由步驟120來沈積自由層的剩餘部分(若存在自由層的剩餘部分的話)。舉例而言，可在曝露的第一鐵磁性層上沈積第二CoFeB鐵磁性層。因此，第一及第二磁性(例如，CoFeB)層可共用界面。替代地，可形成包含多層的另一層。不管存在的磁性材料的總量如何，自由層應具有超過去磁能量的垂直磁各向異性。步驟118之後的第一鐵磁性層之剩餘部分及提供於步驟120中的第二鐵磁性層一起具有大於十五埃的總厚度。這兩個層的總厚度可以不超過三十埃。在一些這種實施例中，總厚度不超過二十五埃。舉例而言，總厚度可為至少十六埃且小於二十埃。在一些實施例中，第一鐵磁性層及第二鐵磁性層中之每一者的厚度不大於十五埃厚。
圖6描繪可使用方法110製造的磁性接面200"的例示性實施例。為清楚起見，圖6並未按比例繪製。磁性接面200"可在諸如STT-RAM的磁性元件中使用且因此可在多種電子元件中使用。磁性接面200"類似於磁性接面200。因此，類似組件具有類似標記。磁性接面200"包含具有磁矩211'的自由層210'、非磁性分隔層220及具有磁矩231A/231B的固定層230'，所述層類似於磁性接面200中所描繪的具有磁矩211的自由層210、非磁性分隔層220及具有磁矩231的固定層230。亦繪示類似於用於磁性接面200之可選晶種層204的下伏可選晶種層204。晶種層204在所繪示的實施例中可為結晶MgO晶種層。MgO晶種層204可增強自由層210'的垂直磁各向異性。
圖6中亦繪示可選Fe插入層260及可選PEL 270。舉例 而言，PEL 270可為CoFeB合金層、FeB合金層、Fe/CoFeB雙層、半金屬層或霍氏(Heusler)合金層。亦可提供其他高度自旋極化材料。在一些實施例中，PEL 270亦經設置以增強固定層230'的垂直磁各向異性。另外，固定層230'為SAF，其包含由非磁性層234分隔開的鐵磁性層232及鐵磁性層236。鐵磁性層232及鐵磁性層236是經由非磁性層234以反鐵磁性方式耦合。在一些實施例中，鐵磁性層232可為多層。可使用方法100的步驟106來製造固定層230'。因此，磁性接面200"的多個部分可在形成部分的固定層230'之前經界定。在其他實施例中，可在磁性接面200"的邊緣經界定之前沈積層232、層234及層236。
使用用於方法100之步驟102的方法110來形成圖6中所繪示的磁性接面200"。自由層210'因此包含由虛線分離的兩個部分。自由層210'的在虛線下的底部部分在步驟112中沈積。此層之某一部分可能已在步驟118中移除。自由層210'的在虛線上的頂部部分在步驟120中沈積。雖然虛線實質上對半地分割自由層210'，但不同分數的自由層210'可在虛線之上或以下。自由層210'因此可被視為包含具有大於十五埃之厚度的單一鐵磁性層。然而，此鐵磁性層的多個部分是在方法110的不同步驟中沈積。在圖6中所繪示的實施例中，自由層210'由此單一鐵磁性層組成。 在一些實施例中，此鐵磁性層為包含不大於20原子%之B的CoFeB層。
因為自由層210'是在方法110中使用犧牲插入層而形成，所以自由層210'可更厚、仍具有磁矩211'的垂直於平面的穩 定狀態、改良之磁阻及/或較低阻尼。步驟116至步驟118中所使用的犧牲插入層及退火可改良自由層210'的結晶度。此情形可允許較高磁阻。在沈積自由層210'之剩餘部分之前在步驟118中犧牲插入層的移除改良自由層210'的阻尼。自由層210'因此可製造達較大厚度，同時仍維持所要晶體結構及垂直各向異性。舉例而言，自由層210'較十五埃厚，但仍可具有垂直於平面的磁矩211'。 在一些實施例中，自由層210'不大於二十五埃厚。舉例而言，自由層210'可為至少十六埃厚且不大於二十埃厚。磁性接面200"因此可具有較高磁阻。犧牲插入層的移除亦可減小自由層210'中的阻尼。自由層210'因此可展現較低開關電流。較小寫入電流可在程式化磁性接面中使用。效能因此可得到改良。
固定層230'亦可改良磁性接面200"在磁性元件中的效能。詳言之，可首先界定包含層210、層260、層220、層270及某一部分的層230'的部分的磁性接面。稍後界定固定層230'的剩餘部分。這些界定步驟期間的遮蔽現象可被減輕。因此，製作可得到改良且可達成更緻密封裝的記憶體元件。
圖7描繪用於製造可在諸如STT-RAM之磁性元件中使用且因此可在多種電子元件中使用之磁性接面的部分的方法130之例示性實施例。為簡單起見，一些步驟可被省略、在另一步驟中執行或進行組合。此外，方法130可在形成磁性記憶體中之其他步驟已執行之後開始。方法130類似於方法100的步驟106的實施例。因此，方法130可在已提供自由層及非磁性分隔層之後開始。
經由步驟132來沈積固定層的第一部分。固定層的此第一部分可為單層或多層。舉例而言，固定層的第一部分可包含磁性層，所述磁性層包含Co、Fe及/或B。舉例而言，可沈積具有不大於20原子%之B的CoFeB層。PEL或其他結構可能亦已沈積在固定層與非磁性分隔層之間。亦可能沈積包含與非磁性層交錯之鐵磁性層的多層，諸如Co/Pt多層。若於方法130中形成的固定層為SAF，則步驟132可包含沈積以下各者：磁性(多)層的一部分；磁體(多)層及非磁性層的一些或全部；或磁性(多)層、非磁性層及頂部磁性(多)層的一部分。然而，一般而言，固定層的較小部分是在步驟132中沈積。此情形允許在以下步驟138中界定更薄結構。
經由步驟134在固定層的已形成之部分上沈積犧牲插入層。犧牲插入層可包含具有針對硼之親和力、具有低擴散且是下伏層之相對良好晶格匹配的材料。舉例而言，下伏鐵磁性層與犧牲插入層之間的晶格參數的差異可小於10%。舉例而言，犧牲插入層可包含Bi、W、I、Zn、Nb、Ag、Cd、Hf、Os、Mo、Ca、Hg、Sc、Y、Sr、Mg、Ti、Ba、K、Na、Rb、Pb及Zr中的一或多者。在一些實施例中，犧牲插入層由Bi、W、I、Zn、Nb、Ag、Cd、Hf、Os、Mo、Ca、Hg、Sc、Y、Sr、Mg、Ti、Ba、K、Na、Rb、Pb及/或Zr組成。犧牲插入層可為薄的。然而，希望犧牲插入層為連續的以允許下文所論述之圖案化。
接著經由步驟136而使犧牲插入層及下伏層退火。舉例而言，可使用攝氏300度至400度範圍內之溫度下的RTA。在其 他實施例中，退火可以另一方式執行。因此，不僅在步驟132中所沈積的固定層之部分及犧牲插入層是在步驟136中退火，而且可位於犧牲插入層以下的非磁性分隔層及自由層是在所述步驟中退火。因此，退火的溫度及其他特性足夠低可以是所要的，以使得諸如結晶MgO穿隧障壁層的非磁性分隔層不會受到不利影響。
在退火之後，經由步驟138而以光微影方式界定在犧牲插入層下的磁性接面之部分。步驟138因此可包含提供光阻層及圖案化所述光阻層以提供光阻罩幕。其他材料亦可用於所述罩幕。罩幕覆蓋所沈積的層的將形成磁性接面之部分的多個部分。 曝露磁性接面周圍的區域。可使用離子研磨或用於蝕刻所述層之曝露部分的其他機制來界定磁性接面的邊緣。離子研磨可相對於犧牲層之頂部的法線以小角度進行。
接著經由步驟140來執行再填充步驟。因此，可沈積諸如氧化鋁的非磁性絕緣層。亦可執行平坦化以便提供平坦表面供後續處理使用。
可接著經由步驟142來移除犧牲層。步驟142可經由電漿蝕刻來執行。亦可使用其他移除方法。在移除步驟中，可移除固定層的下伏部分的某一部分。可接著經由步驟144來沈積固定層的剩餘部分(若存在固定層的剩餘部分的話)。舉例而言，可直接在曝露的第一鐵磁性層上沈積額外鐵磁性層。在固定層為SAF的實施例中，所沈積的層取決於在步驟132中所沈積的固定層的分數。舉例而言，若在步驟132中沈積了整個底部鐵磁性層(或多層)，則在步驟144中可沈積諸如Ru的非磁性層及另一磁性層。 在其他實施例中，固定層可以另一方式形成。
可經由步驟146來界定磁性接面的剩餘部分。步驟146可以光微影方式、以類似於步驟138的方式進行。然而，因為自由層已在步驟138中經界定，所以可在步驟146中使用較低密度圖案。因此，磁性接面的頂部可在寬度上小於底部。在其他實施例中，磁性接面的上部部分在大小上可與磁性接面的下部部分相同或更寬。在一些實施例中，固定層的頂部部分可能在多個磁性接面上方延伸。
圖8描繪包含磁性接面200'''之磁性記憶體的例示性實施例，所述磁性接面可使用方法130製造。為清楚起見，圖8並未按比例繪製。磁性接面200'''可在諸如STT-RAM的磁性元件中使用且因此可在多種電子元件中使用。磁性接面200'''類似於磁性接面200、200'及/或200"。然而；為簡單起見，未繪示磁性接面200'''的個別層。
如圖8中可見，在步驟138中界定的磁性接面200'''的下部部分以距離d1隔開。在步驟146中界定的磁性接面200'''的上部部分以距離d2分隔開。此外，d1<d2。因此，用於步驟138及步驟146的光阻罩幕具有不同密度。在其他實施例中，密度可相同，以使得d1=d2。在又其他實施例中，步驟146中所使用的罩幕的密度可大於步驟138中所使用的罩幕的密度。因此，在此實施例中，d1>d2。在又其他實施例中，磁性接面200'''的頂部部分可經連接。此外，磁性接面200'''的頂部及底部的縱橫比、佔據面積及其他幾何參數可不同。雖然僅繪示三個磁性接面，但另一數目個 磁性接面通常在一起製造。另外，通常在基板上一起製造磁性接面的二維陣列。為清楚起見，僅繪示一行三個磁性接面。
使用方法130，磁性接面200'''的效能及製造可得到改良。可首先界定磁性接面200'''的下部部分。稍後界定固定層的剩餘部分。在步驟138及步驟146中所界定的堆疊之多個部分較薄。 因此可減輕這些界定步驟期間的遮蔽現象。因此，磁性接面200'''的底部部分可經更緊密地封裝且更好地界定。磁性接面200'''的上部部分不包含自由層。磁性接面200'''的這些部分之間的間距不太重要。這些部分可隔開更遠。因此，可達成較好的製程控制及整合。此外，獨立地設置磁性接面200'''的這些區段可允許訂製幾何形狀以達成改良的效能。因此，製作可得到改良，且可達成更緻密封裝的記憶體元件。若使用方法110來製造磁性接面200'''的自由層，則效能可得到進一步改良。
圖9描繪用於製造可在諸如STT-RAM的磁性元件中使用且因此可在多種電子元件中使用的磁性接面的方法150之例示性實施例。為簡單起見，一些步驟可被省略、在另一步驟中執行或進行組合。此外，方法150可在形成磁性記憶體的其他步驟已執行之後開始。圖10至圖24描繪使用方法150的製造期間磁性接面的實施例。圖10至圖24並未按比例繪製。
經由步驟152來沈積結晶MgO晶種層。在一些實施例中，步驟152形成一個非磁性分隔層以作為雙磁性接面。因此，固定層將位於結晶MgO層以下。在其他實施例中，步驟152中所沈積的層可為用於底部磁性接面的晶種層。
經由步驟154來沈積自由層的第一CoFeB層。此層類似於上文在步驟102及步驟112中所描述的那些層。在一些實施例中，鐵磁性層可為至少十五埃。然而，在其他實施例中，其他厚度及/或其他層是可能的。圖10描繪在執行步驟154之後的磁性接面300。因此，繪示MgO晶種層302及自由層的第一鐵磁性層312。
經由步驟156在第一鐵磁性層312上沈積犧牲插入層。 步驟156因此類似於步驟114。犧牲插入層的材料及厚度因此如上所述。圖11描繪在執行步驟156之後的磁性接面300。因此，繪示犧牲插入層304。在一些實施例中，犧牲插入層304的材料及厚度類似於上文針對方法100及方法110所描述的材料及厚度。
接著經由步驟158使層302、層304及層312退火。舉例而言，可使用攝氏300度至400度範圍內的溫度下的RTA。步驟158的退火因此類似於步驟116的退火。在退火之後，經由步驟160來移除犧牲插入層304。步驟160類似於步驟118。舉例而言，可使用電漿蝕刻。圖12描繪在執行步驟160之後的磁性接面300。 因此，犧牲插入層304已被移除。第一鐵磁性層312'的某一部分可能經移除。因此繪示稍微較薄的鐵磁性層312'。
在一些實施例中，經由步驟162來沈積自由層的剩餘部分。舉例而言，可在曝露的第一鐵磁性層312'上沈積第二CoFeB鐵磁性層。圖13描繪步驟162之後的磁性接面300。因此，第二鐵磁性層314已沈積。層312'及層314一起用於自由層310。
經由步驟164來提供非磁性分隔層。在一些實施例中，結晶MgO障壁層是在步驟164中提供。圖14描繪在執行步驟164 之後的磁性接面300。因此，已製造出非磁性分隔層320。
經由步驟166來沈積固定層的第一部分。步驟166類似於步驟132。因此，可沈積單一層或包含鐵磁性層及/或非磁性層的多層。圖15描繪步驟166之後的磁性接面300。因此，繪示鐵磁性層332。在圖15至圖24中所描繪的實施例中，SAF固定層的整個下部層/多層是在步驟166中提供。然而，在其他實施例中，可在步驟166中沈積磁性層332之更多層或更少層。
經由步驟166在鐵磁性層332上沈積額外犧牲插入層。 步驟166類似於步驟134。因此，可使用上文所描述的材料及厚度。圖16描繪在執行步驟168之後的磁性接面300。因此，繪示犧牲插入層306。
經由步驟168使層302、層312'、層314、層320及層306退火。步驟168類似於步驟136。舉例而言，可執行上文所述的溫度下的RTA。退火的溫度及其他特性足夠低可以是所要的，以使得諸如結晶MgO穿隧障壁層的非磁性分隔層不會受到不利影響。
在退火之後，經由步驟170以光微影方式界定在犧牲插入層下的磁性接面300之部分。步驟170類似於步驟138。圖17描繪步驟170期間的磁性接面。因此，罩幕360已提供於犧牲插入層306上。圖18描繪步驟170之後的磁性接面。因此，已界定兩個磁性接面300之部分。詳言之，已界定自由層310、非磁性層320及鐵磁性層332。
接著經由步驟172執行再填充步驟。因此，可沈積並平坦化諸如氧化鋁的非磁性絕緣層。步驟172類似於步驟140。圖 19至圖20描繪步驟172期間及步驟172之後的磁性接面。因此，在圖19中描繪再填充材料308。圖20描繪步驟172完成之後的磁性接面300。因此，再填充物308之頂部表面已被平坦化。
可接著經由步驟174移除犧牲層。步驟174類似於步驟142。可接著經由步驟176沈積固定層的剩餘部分(若存在固定層的剩餘部分的話)。步驟176類似於步驟144。圖21描繪步驟174完成之後的磁性接面300之一個實施例。在所繪示的實施例中，整個底部鐵磁性層(或多層)332是在步驟166中沈積。因此，諸如Ru的非磁性層及另一磁性層可在步驟174中沈積。因此，繪示諸如Ru層334的非磁性層及鐵磁性層336。應注意，層334及層336跨兩個接面300延伸。層332、層334及層336形成SAF固定層。
可經由步驟178來界定磁性接面的剩餘部分。步驟178類似於步驟146。步驟178可以光微影方式、以類似於步驟170的方式進行。然而，因為自由層已在步驟170中經界定，所以可在步驟178中使用不同密度的圖案。因此，磁性接面的頂部相較於底部可較窄、大小相同或更寬。在一些實施例中，固定層的頂部部分可在多個磁性接面上方延伸。圖22描繪在進行步驟178之後的磁性接面300的實施例。因此，已界定了固定層330。在所繪示的實施例中，固定層330的頂部在大小上與底部相同。
圖23至圖24描繪其中並非全部層332是在步驟166中沈積的磁性接面300'的實施例。圖23描繪在執行步驟176之後的這種實施例。因此，繪示層333、層334及層336。層333及層331 一起形成SAF固定層330'的底部鐵磁性層332'。圖24描繪在執行步驟178之後的磁性接面。因此，已界定了磁性接面300'的頂部部分。
磁性接面300及磁性接面300'可共用磁性接面200、磁性接面200'、磁性接面200"及/或磁性接面200'''的益處。因此，磁性接面300及磁性接面300'可具有改良的磁阻、減小的阻尼及開關電流，及/或可更緻密地封裝在磁性元件中。
圖25描繪可使用磁性接面200、磁性接面200'、磁性接面200"、磁性接面200'''、磁性接面300及/或磁性接面300'中的一或多者的記憶體400的例示性實施例。磁性記憶體400包含讀取/寫入行選擇驅動器402及讀取/寫入行選擇驅動器406以及字線選擇驅動器404。應注意，可提供其他及/或不同組件。記憶體400的儲存區域包含磁性儲存單元410。每一磁性儲存單元包含至少一個磁性接面412及至少一個選擇元件414。在一些實施例中，選擇元件414為電晶體。磁性接面412可為本文中所揭露的磁性接面200、磁性接面200'、磁性接面200"、磁性接面200'''、磁性接面300及/或磁性接面300'中的一者。雖然每個單元410繪示一個磁性接面412，但在其他實施例中，每個單元可提供另一數目個磁性接面412。因此，磁性記憶體400可享有上文所述的益處。
描述了用於提供磁性接面的方法及系統、及使用磁性接面製造的記憶體。已根據所繪示的例示性實施例描述所述方法及系統，且一般熟習此項技術者將容易地辨識，所述實施例可存在變化，且任何變化將在所述方法及系統的精神及範疇內。因此， 在不脫離所附申請專利範圍的精神及範疇的情況下，一般熟習此 項技術者可作出許多修改。

Claims (17)

  1. 一種用於在基板上提供可在磁性元件中使用的磁性接面的方法，所述方法包括：提供自由層，所述自由層在寫入電流通過所述磁性接面時可在多個穩定磁性狀態之間切換；提供非磁性分隔層；以及提供固定層，所述非磁性分隔層位於所述固定層與所述自由層之間；其中提供所述自由層的步驟中的至少一者包含第一多個步驟，且提供所述固定層的步驟包含第二多個步驟，所述第一多個步驟包含：沈積所述自由層的第一部分；沈積第一犧牲層；在高於攝氏25度的第一溫度下使至少所述自由層的所述第一部分及所述第一犧牲層退火；移除所述第一犧牲層；以及沈積所述自由層的第二部分；所述第二多個步驟包含：沈積所述固定層的第一部分；沈積第二犧牲層；在高於攝氏25度的第二溫度下使至少所述固定層的所述第一部分及所述第二犧牲層退火；界定所述磁性接面的部分，所述部分包含所述自由層、所述非磁性分隔層及所述固定層的所述第一部分； 移除所述第二犧牲層；以及沈積所述固定層的第二部分。
  2. 如申請專利範圍第1項所述的用於在基板上提供可在磁性元件中使用的磁性接面的方法，其中提供所述自由層的所述步驟包含所述第一多個步驟，且其中所述自由層具有大於平面外去磁能量的垂直磁各向異性能量。
  3. 如申請專利範圍第2項所述的用於在基板上提供可在磁性元件中使用的磁性接面的方法，其中所述自由層具有大於十五埃的厚度。
  4. 如申請專利範圍第3項所述的用於在基板上提供可在磁性元件中使用的磁性接面的方法，其中所述自由層的厚度不超過二十五埃。
  5. 如申請專利範圍第2項所述的用於在基板上提供可在磁性元件中使用的磁性接面的方法，其中所述第一犧牲層包含Bi、W、I、Zn、Nb、Ag、Cd、Hf、Os、Mo、Ca、Hg、Sc、Y、Sr、Mg、Ti、Ba、K、Na、Rb、Pb以及Zr中的至少一者。
  6. 如申請專利範圍第2項所述的用於在基板上提供可在磁性元件中使用的磁性接面的方法，更包括：在提供所述自由層的所述步驟之前沈積MgO晶種層。
  7. 如申請專利範圍第2項所述的用於在基板上提供可在磁性元件中使用的磁性接面的方法，其中所述退火的步驟包含執行快速熱退火。
  8. 如申請專利範圍第2項所述的用於在基板上提供可在磁 性元件中使用的磁性接面的方法，其中所述自由層的所述第一部分具有第一厚度，所述自由層的所述第二部分具有第二厚度，所述第一厚度小於十五埃，所述第二厚度小於十五埃。
  9. 如申請專利範圍第1項所述的用於在基板上提供可在磁性元件中使用的磁性接面的方法，其中提供所述固定層的步驟包含所述第二多個步驟，且其中所述用於在基板上提供可在磁性元件中使用的磁性接面的方法更包含：在移除所述第二犧牲層的步驟之前沈積至少一種再填充材料。
  10. 如申請專利範圍第9項所述的用於在基板上提供可在磁性元件中使用的磁性接面的方法，更包括：在沈積至少一種所述再填充材料的步驟之後執行平坦化。
  11. 如申請專利範圍第9項所述的用於在基板上提供可在磁性元件中使用的磁性接面的方法，其中所述固定層為包含第一鐵磁性層、第二鐵磁性層及所述第一鐵磁性層與所述第二鐵磁性層之間的耦合層的合成反鐵磁性層，沈積所述固定層的所述第二部分的步驟包含：至少沈積所述非磁性分隔層；以及沈積所述第二鐵磁性層。
  12. 如申請專利範圍第11項所述的用於在基板上提供可在磁性元件中使用的磁性接面的方法，其中沈積所述固定層的所述第二部分的所述步驟更包含沈積所述第一鐵磁性層之部分。
  13. 如申請專利範圍第11項所述的用於在基板上提供可在磁 性元件中使用的磁性接面的方法，其中所述第一鐵磁性層及所述第二鐵磁性層中的至少一者為多層。
  14. 如申請專利範圍第11項所述的用於在基板上提供可在磁性元件中使用的磁性接面的方法，更包括：界定所述固定層的剩餘部分。
  15. 如申請專利範圍第9項所述的用於在基板上提供可在磁性元件中使用的磁性接面的方法，其中界定所述磁性接面的部分的步驟更包含：在所述第二犧牲層上提供光阻罩幕，所述光阻罩幕覆蓋所述第二犧牲層的對應於所述磁性接面的部分；以及移除由所述光阻罩幕曝露的所述第二犧牲層、所述固定層之所述第一部分、所述非磁性分隔層及所述自由層的曝露部分。
  16. 如申請專利範圍第1項所述的用於在基板上提供可在磁性元件中使用的磁性接面的方法，更包括：提供額外非磁性分隔層，所述自由層在所述額外非磁性分隔層與所述非磁性分隔層之間；以及提供額外固定層，所述額外非磁性分隔層在所述額外固定層與所述自由層之間。
  17. 一種用於在基板上提供可在磁性元件中使用的磁性記憶體的方法，所述方法包括：沈積自由層的第一鐵磁性層，所述自由層的所述第一鐵磁性層包含不大於十五埃厚的CoFeB層；在所述第一鐵磁性層上沈積第一犧牲層，所述第一犧牲層不 大於四埃厚且包含Bi、W、I、Zn、Nb、Ag、Cd、Hf、Os、Mo、Ca、Hg、Sc、Y、Sr、Mg、Ti、Ba、K、Na、Rb、Pb以及Zr中的至少一者；在高於攝氏25度的第一溫度下使至少所述第一鐵磁性層及所述第一犧牲層退火，所述退火更包含執行第一快速熱退火(RTA)；至少移除所述第一犧牲層；以及在所述第一鐵磁性層的剩餘部分上沈積所述自由層的第二鐵磁性層，所述第二鐵磁性層包含不超過十五埃厚的CoFeB層，以使得所述第一鐵磁性層的所述剩餘部分及所述第二鐵磁性層一起具有不大於二十五埃的厚度，且所述自由層具有大於平面外去磁能量的垂直磁各向異性能量，所述自由層在寫入電流通過磁性接面時可在多個穩定磁性狀態之間切換；提供MgO穿隧障壁層；沈積固定層的第一部分，非磁性分隔層位在所述固定層與所述自由層之間；沈積第二犧牲層，所述第二犧牲層不大於四埃厚且包含Bi、W、I、Zn、Nb、Ag、Cd、Hf、Os、Mo、Ca、Hg、Sc、Y、Sr、Mg、Ti、Ba、K、Na、Rb、Pb以及Zr中的至少一者；在高於攝氏25度的第二溫度下使至少所述固定層的所述第一部分、所述第一鐵磁性層的所述剩餘部分、所述第二鐵磁性層及所述第二犧牲層退火，所述退火更包含執行第二RTA；在所述第二RTA之後在所述第二犧牲層上提供光阻罩幕，所 述光阻罩幕覆蓋所述第二犧牲層的對應於至少一磁性接面的部分；使用所述光阻罩幕界定所述至少一磁性接面的包含所述自由層、所述非磁性分隔層及所述固定層之所述第一部分的部分；沈積至少一種再填充材料；在沈積至少一種所述再填充材料的步驟之後執行平坦化；在所述平坦化之後移除所述第二犧牲層；沈積所述固定層的至少第二部分；以及在沈積所述固定層的所述至少第二部分的步驟之後界定所述至少一磁性接面的剩餘部分。
TW104108621A 2014-03-18 2015-03-18 磁性接面、用於提供磁性接面以及磁性記憶體的方法 TWI644460B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461955142P 2014-03-18 2014-03-18
US61/955,142 2014-03-18
US201462020932P 2014-07-03 2014-07-03
US62/020,932 2014-07-03

Publications (2)

Publication Number Publication Date
TW201603340A TW201603340A (zh) 2016-01-16
TWI644460B true TWI644460B (zh) 2018-12-11

Family

ID=54053784

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104108621A TWI644460B (zh) 2014-03-18 2015-03-18 磁性接面、用於提供磁性接面以及磁性記憶體的方法

Country Status (5)

Country Link
JP (1) JP6548415B2 (zh)
KR (1) KR102144660B1 (zh)
CN (1) CN104934529B (zh)
DE (1) DE102015103968B4 (zh)
TW (1) TWI644460B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI815948B (zh) * 2019-08-14 2023-09-21 聯華電子股份有限公司 半導體元件及其製作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105609630A (zh) * 2016-02-01 2016-05-25 唐山市众基钢结构有限公司 一种铁磁-反铁磁薄膜异质结构、制备方法及磁存储设备
CN110178236B (zh) * 2017-01-24 2023-09-26 国立大学法人东北大学 隧道磁阻元件的制造方法
JP6917205B2 (ja) * 2017-06-16 2021-08-11 東京エレクトロン株式会社 磁気抵抗素子の製造方法
US10553642B2 (en) * 2017-08-28 2020-02-04 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions utilizing metal oxide layer(s)
CN110660435B (zh) * 2018-06-28 2021-09-21 中电海康集团有限公司 Mram存储器单元、阵列及存储器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070278602A1 (en) * 2006-06-06 2007-12-06 Wolfgang Raberg MRAM structure using sacrificial layer for anti-ferromagnet and method of manufacture
US20090073737A1 (en) * 2007-09-17 2009-03-19 Ulrich Klostermann Integrated Circuits; Methods for Manufacturing an Integrating Circuit; Memory Modules
US20090159562A1 (en) * 2007-12-21 2009-06-25 Hynix Semiconductor Inc. Method for fabricating magnetic tunnel junction device
US20090266790A1 (en) * 2008-04-28 2009-10-29 Hamid Balamane Method of making a magnetoresistive reader structure
US20120012953A1 (en) * 2010-07-16 2012-01-19 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having laminated free layers and memories using such magnetic elements
US20120261776A1 (en) * 2010-12-31 2012-10-18 Samsung Electronics Co., Ltd. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US20120264234A1 (en) * 2010-12-10 2012-10-18 Avalanche Technology Inc. Magnetic random access memory (mram) with enhanced magnetic stiffness and method of making same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004877A (en) 1998-02-26 1999-12-21 Vanguard International Semiconductor Corporation Method of forming a tungsten layer with N2 plasma treatment
US20030104680A1 (en) 2001-11-13 2003-06-05 Memc Electronic Materials, Inc. Process for the removal of copper from polished boron-doped silicon wafers
US7045368B2 (en) 2004-05-19 2006-05-16 Headway Technologies, Inc. MRAM cell structure and method of fabrication
US7368299B2 (en) 2004-07-14 2008-05-06 Infineon Technologies Ag MTJ patterning using free layer wet etching and lift off techniques
US7443638B2 (en) * 2005-04-22 2008-10-28 Taiwan Semiconductor Manufacturing Company Ltd. Magnetoresistive structures and fabrication methods
US7524381B2 (en) 2005-12-22 2009-04-28 Hitachi Global Storage Technologies Netherlands B.V. Method for controlling magnetostriction in a free layer of a magnetoresistive sensor
US9136463B2 (en) * 2007-11-20 2015-09-15 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
JP4599425B2 (ja) * 2008-03-27 2010-12-15 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5010565B2 (ja) * 2008-09-26 2012-08-29 株式会社東芝 磁気抵抗素子及び磁気メモリ
JP5178451B2 (ja) * 2008-10-21 2013-04-10 昭和電工株式会社 磁気記憶媒体製造方法
US7829964B2 (en) * 2008-10-31 2010-11-09 Industrial Technology Research Institute Magnetic memory element utilizing spin transfer switching
JP5175886B2 (ja) * 2010-03-17 2013-04-03 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US8432009B2 (en) * 2010-12-31 2013-04-30 Grandis, Inc. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
JP5824907B2 (ja) * 2011-06-24 2015-12-02 富士通株式会社 磁気抵抗素子及び磁気記憶装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070278602A1 (en) * 2006-06-06 2007-12-06 Wolfgang Raberg MRAM structure using sacrificial layer for anti-ferromagnet and method of manufacture
US20090073737A1 (en) * 2007-09-17 2009-03-19 Ulrich Klostermann Integrated Circuits; Methods for Manufacturing an Integrating Circuit; Memory Modules
US20090159562A1 (en) * 2007-12-21 2009-06-25 Hynix Semiconductor Inc. Method for fabricating magnetic tunnel junction device
US20090266790A1 (en) * 2008-04-28 2009-10-29 Hamid Balamane Method of making a magnetoresistive reader structure
US20120012953A1 (en) * 2010-07-16 2012-01-19 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having laminated free layers and memories using such magnetic elements
US20120264234A1 (en) * 2010-12-10 2012-10-18 Avalanche Technology Inc. Magnetic random access memory (mram) with enhanced magnetic stiffness and method of making same
US20120261776A1 (en) * 2010-12-31 2012-10-18 Samsung Electronics Co., Ltd. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI815948B (zh) * 2019-08-14 2023-09-21 聯華電子股份有限公司 半導體元件及其製作方法
US11818960B2 (en) 2019-08-14 2023-11-14 United Microelectronics Corp. Semiconductor device and method for fabricating the same

Also Published As

Publication number Publication date
CN104934529B (zh) 2019-03-12
JP2015179844A (ja) 2015-10-08
KR20150108793A (ko) 2015-09-30
CN104934529A (zh) 2015-09-23
JP6548415B2 (ja) 2019-07-24
DE102015103968B4 (de) 2023-07-27
KR102144660B1 (ko) 2020-08-18
TW201603340A (zh) 2016-01-16
DE102015103968A1 (de) 2015-09-24

Similar Documents

Publication Publication Date Title
US9559296B2 (en) Method for providing a perpendicular magnetic anisotropy magnetic junction usable in spin transfer torque magnetic devices using a sacrificial insertion layer
KR102264836B1 (ko) 패키지 구조체를 포함하며 스핀 전달 토크 메모리들에서 사용될 수 있는 자기 접합들을 제공하는 방법 및 시스템
KR102145269B1 (ko) 스핀 전달 토크 자기 램의 응용 분야들에서 사용할 수 있는 이중 수직 자기 이방성 자기 접합
EP2593938B1 (en) Method and system for providing magnetic tunneling junction elements having laminated free layers and memories using such magnetic elements
TWI644460B (zh) 磁性接面、用於提供磁性接面以及磁性記憶體的方法
US10953319B2 (en) Spin transfer MRAM element having a voltage bias control
US20160149124A1 (en) Mram having spin hall effect writing and method of making the same
US9461243B2 (en) STT-MRAM and method of manufacturing the same
TWI791782B (zh) 磁性裝置、使用其的磁性記憶體及用於提供其的方法
US20140198564A1 (en) Magnetoresistive element and method of manufacturing the same
US10608170B2 (en) Electric field assisted perpendicular STT-MRAM
KR102188529B1 (ko) 스핀 전달 토크 자기 램의 응용 분야에서 사용될 수 있는 수직 자기 접합의 벌크 수직 자기 이방성 자유 층을 제공하는 방법 및 시스템
JP2015156501A (ja) 磁気積層体設計
US20150129996A1 (en) Method and system for providing a top pinned layer perpendicular magnetic anisotropy magnetic junction usable in spin transfer torque magnetic random access memory applications
US20160086645A1 (en) METHOD FOR PROVIDING FOR THIN (001) ORIENTATION MgO LAYERS FOR MAGNETIC JUNCTIONS USABLE IN SPIN TRANSFER TORQUE MAGNETIC MEMORY APPLICATIONS AND THE MAGNETIC JUNCTIONS SO FORMED
KR102537054B1 (ko) 스핀 전달 토크 응용에 사용 가능하고 자기 배리어층을 포함하는 자기 접합을 제공하기 위한 방법 및 시스템
TW201719947A (zh) 具延長之自由層的磁性接面及提供其的方法及磁性記憶體
TWI676169B (zh) 磁性接合、磁性記憶體以及提供所述磁性接合的方法
US11038100B1 (en) Magnetoresistive element having a perpendicular AFM structure
US8987006B2 (en) Method and system for providing a magnetic junction having an engineered barrier layer
KR102350684B1 (ko) 자기 접합의 제조 방법 및 자기 메모리
US20190067366A1 (en) Method and system for providing magnetic junctions utilizing metal oxide layer(s)
US10170518B2 (en) Self-assembled pattern process for fabricating magnetic junctions usable in spin transfer torque applications
US10867651B2 (en) Initialization process for magnetic random access memory (MRAM) production
KR102557397B1 (ko) 흡수 층들을 이용한 다중 단계 원소 제거