JP4215609B2 - 磁気セル及び磁気メモリ - Google Patents

磁気セル及び磁気メモリ Download PDF

Info

Publication number
JP4215609B2
JP4215609B2 JP2003338099A JP2003338099A JP4215609B2 JP 4215609 B2 JP4215609 B2 JP 4215609B2 JP 2003338099 A JP2003338099 A JP 2003338099A JP 2003338099 A JP2003338099 A JP 2003338099A JP 4215609 B2 JP4215609 B2 JP 4215609B2
Authority
JP
Japan
Prior art keywords
layer
magnetic
film
cell
magnetic cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003338099A
Other languages
English (en)
Other versions
JP2005109013A (ja
Inventor
茂 羽根田
村 志 保 中
沢 裕 一 大
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003338099A priority Critical patent/JP4215609B2/ja
Priority to US10/943,835 priority patent/US7042758B2/en
Publication of JP2005109013A publication Critical patent/JP2005109013A/ja
Application granted granted Critical
Publication of JP4215609B2 publication Critical patent/JP4215609B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、磁気セル及び磁気メモリに関する。
磁性体の磁化方向を制御するためには、従来、磁場を印加する方法が採られてきた。例えば、ハードディスクドライブ(hard disk drive)においては、記録ヘッドから発生する磁場により、媒体の磁化方向を反転させ、書き込みを行なっている。また、固体磁気メモリでは、磁気抵抗効果素子の近傍に設けられた配線に電流を流すことで生じる電流磁場をメモリセルに印加することで、メモリセルの磁化方向制御を行なう。これらの外部磁場による磁化方向制御は古い歴史をもち、確立された技術といえる。
一方、昨今のナノテクノロジーの進歩により、磁性材料も急激に微細化し、磁化制御もナノスケールで局所的に行なう必要が出てきた。しかしながら、磁場は根本的に空間に広がる性質を有するので、局所化が難しい。ビットやメモリセルのサイズが微小化するにつれ、特定のビットやメモリセルを選択してその磁化方向を制御させる場合に、隣のビットやメモリセルにまで磁場が及んでしまう「クロストーク」の問題が顕著となる。また、磁場を局所化させるために磁場発生源を小さくすると、十分な発生磁場が得られないという問題が生じる。
最近、磁性体に電流を流すことにより磁化反転を起こす「電流直接駆動型磁化反転」が見出された(例えば、非特許文献1参照)。
電流による磁化の反転は、スピン偏極した電流が磁性体を通過する際に発生するスピン偏極電子の角運動量が、磁化反転させたい磁性体の角運動量に伝達・作用することで磁化の反転を起こす現象である。この現象を用いれば、ナノスケールの磁性体に対して、より直接的に作用させることが可能であり、より微小な磁性体に対する記録が可能になる。
これまでの電流直接駆動型磁化反転を利用した磁気素子においては、積層した磁性体膜を直接ミリングあるいはRIE(Reactive Ion Etching)などの方法で直接エッチングする方法が用いられている。しかし、これらの直接エッチングする方法では、サイズが100nm以下の非常に微細な素子をエッチングする場合に、エッチング時のダメージやエッチング材料の再付着などによりMR特性の発現率が高くかつバラツキがなく形成することは難しいという問題がある。また小さな素子ピラーを形成するために素子そのものの倒壊を防止することが課題であった。
また、素子の倒壊を防止しエッチングによらずに微細素子を形成するために、絶縁体中に微細なホールを形成して埋め込みによって形成しようと試みられてきている(例えば、非特許文献2参照)が、製膜装置に高指向性を要求する上に、電流直接駆動する磁性体膜部分の構造膜厚を増加させた場合には埋め込み構造では、作製できなくなるという問題がある。
F. J. Albert, et al., Appl. Phys. Lett. 77, 3809 (2000) J. Z. Sun, et al., Appl. Phys. Lett. 81, 2202 (2002)
本発明は、上記事情を考慮してなされたものであって、素子倒壊がなく、MR特性の発現率が高くかつバラツキの少ない磁気セルおよびこの磁気セルを有する磁気メモリを提供することを目的とする。
本発明の第1の態様による磁気セルは、下部電極と、前記下部電極上に形成された導電性ピラーと、前記導電性ピラー上に形成され少なくとも二つ以上の強磁性体層とそれら強磁性体層の間に設けられた中間層を有する磁気抵抗効果膜と、前記磁気抵抗効果膜上に形成された上部電極と、前記導電性ピラーの側面に直接あるいは絶縁層を介して少なくとも一つのメタルで形成されたサポート層と、前記サポート層と前記下部電極との間に設けられた電流拡散防止層と、を備え、前記導電性ピラーの高さをh、前記電流拡散防止層の厚さをt1、前記サポート層の厚さをt2、素子の短辺方向の長さをL(nm)とした場合に
Figure 0004215609
であることを特徴とする。
なお、前記磁気抵抗効果膜は、磁化方向が固着された強磁性体層を含む参照磁性層と、強磁性体層を含む記録磁性層と、前記参照磁性層と前記記録磁性層とに間に設けられた中間層とを備え、前記参照磁性層から前記記録磁性層に対して、書き込み電流を流すことにより前記磁気記録層にスピン偏極した電子電流が流入し、前記スピン偏極した電子電流により前記磁気記録層の前記強磁性体層の磁化が前記略平行または略反平行な向きに向けられるように構成してもよい。
なお、前記磁気抵抗効果膜は、磁化が第一の方向に固着された第一の強磁性体層を含む第一の参照磁性層と、磁化が第二の方向に固着された第二の強磁性体層を含む第二の参照磁性層と、前記第一と第二の参照磁性層の間に設けられ、第三の強磁性体層を含む記録磁性層と、前記第一の参照磁性層と前記記録磁性層との間に設けられた中間層と、前記第二の参照磁性層と前記記録磁性層との間に設けられた非磁性層とを備えるように構成してもよい。
なお、前記第一の参照磁性層から前記記録磁性層に対して、書き込み電流を流すことにより前記磁気記録層にスピン偏極した電子電流が流入し、前記スピン偏極した電子電流により前記磁気記録層の前記強磁性体層の磁化が前記略平行または略反平行な向きに向けられるように構成してもよい。
なお、前記中間層は、ピンホールを有する絶縁体からなり、前記ピンホールは、銅(Cu)、銀(Ag)、金(Au)等の貴金属の少なくとも一つを含む材料によって充填されるように構成してもよい。
なお、前記中間層は、ピンホールを有する絶縁体からなり、前記ピンホールは、前記中間層の両側に隣接する前記強磁性体層の材料によって充填されてなるように構成してもよい。
なお、前記記録磁性層の前記強磁性体層は、前記参照磁性層の前記強磁性体層よりも軟磁性の材料からなるように構成してもよい。
なお、前記参照磁性層に交換バイアス磁場を印加する反強磁性層をさらに備えるように構成してもよい。
なお、前記導電性ピラー部がT型形状をしていてもよい。
また、本発明の第2の態様による磁気メモリは、上述の磁気セルが複数個アレイ状に配置されたメモリセルアレイと、前記メモリセルアレイの磁気セルを選択して書き込み電流またはセンス電流を流す選択手段と、を備えたことを特徴とする。
なお、前記選択手段は、各磁気セルに対応して設けられ、ドレインが対応する磁気セルの前記下部電極および前記上部電極の一方に接続される選択トランジスタと、同一列に配置された磁気セルに対応する選択トランジスタのゲートに接続されるワード線と、同一行に配置された磁気セルの前記下部電極および前記上部電極の他方に接続されるビット線とを有していることを特徴とする請求項10記載の磁気メモリ。
なお、前記選択手段は、各磁気セルに対応して設けられ、ドレインが対応する磁気セルの前記下部電極に接続される第1選択トランジスタと、各磁気セルに対応して設けられ、ドレインが対応する磁気セルの前記上部電極に接続される第2選択トランジスタと、同一列に配置された磁気セルに対応する第1選択トランジスタのゲートに接続される第1ワード線と、同一列に配置された磁気セルに対応する第2選択トランジスタのゲートに接続される第2ワード線と、同一行に配置された磁気セルの前記記録磁性層に接続されるビット線とを有していてもよい。
本発明よれば、素子倒壊がなく、MR特性及び電流直接駆動における磁化方向制御の発現率が高くかつバラツキの少ない磁気セルおよびこの磁気セルを有する磁気メモリを得ることができる。
(第1実施形態)
本発明の第1実施形態による磁気セルの構成を図1に示す。この実施形態による磁気セルは、下部電極4と、下部電極4上に形成された導電性ピラー6aと、この導電性ピラー6a上に形成された磁気抵抗効果膜12(以下、MR膜12ともいう)と、MR膜12上に形成された上部電極20と、導電性ピラー6aの側面に形成されたサポート層12Aと、このサポート層12Aと下部電極4との間に形成された電流拡散防止層10とを備えている。
サポート層12Aは、導電性ピラー層6aの側面に、絶縁膜10を介して設けられている。そして、本実施形態においては、導電性ピラー高さをh、電流拡散防止層厚をt1、サポート層厚をt2、導電性ピラー6aの短辺方向の長さをL(nm)とした場合に
Figure 0004215609
であるように構成されている。なお、「電流直接駆動型磁化反転」が発現するためには、L≦200nmが必須であり、本発明者の検討の結果によれば、この関係式の範囲内である際に、素子の倒壊防止が顕著となることが判明した。
次に、本実施形態による磁気セルの製造工程を、図7乃至図16を参照して説明する。
最初に、図7に示すように、厚さが約600μmで直径が3インチのシリコン基板2上に、通常のスパッタ法を用いて基板側から膜厚5nmのTaと膜厚400nmのCuと膜厚40 nmのTaを積層し下部電極層4を形成する。そして、この下部電極層4をCMP(Chemical Mechanical Polishing)により、表面を平坦・平滑化した後、測定用の電極端子部(図示せず)を形成する。
次に、平坦化した下部電極層4上に導電性ピラーとなる導電膜6を100nm積層した(図8参照)。ここで、導電膜の材料としては、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、モリブデン(Mo)、タングステン(W)、銅(Cu)、銀(Ag)、金(Au)、白金(Pt)、パラジウム(Pd)、ロジウム(Rh)、オスミウム(Os)、ルテニウム(Ru)ならびにアルミニウム(Al)、シリコン(Si)などを用いることができる。そして、より好ましくは、チタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、モリブデン(Mo)、タングステン(W)、アルミニウム(Al)、シリコン(Si)の少なくとも一種を含む合金や、これらの酸化物(例えば、TiOx、ZrOx、HfOx、TaOx、CrOx等)や窒化物(例えば、TiNx、ZrNx、HfNx、TaNx、CrNx,MoNx,WNx,AlNx,SiNx等)ならびにこれらの酸窒化合物であって、導電性を有するものを挙げることができる。なお、本実施形態における導電膜6としては、膜厚90nmのMoTaと膜厚10nmのTaとの積層膜を用いた。
続いて、フォトレジストあるいは電子線描画用(以下EB)レジストを用いて、図9に示すようにT型形状のレジストパターン8を形成した。ここで、レジストパターン8のサイズとしては、長方形、あるいは縦長(横長)の六角形などとすることが望ましい。すなわち、縦横比で1:1〜1:5程度で、導電膜6上に形成される磁性膜に一軸性の形状磁気異方性を有するようにサイズであることが望ましい。またそれぞれのサイズは、長手方向の一辺を5nm以上1000nm以下の範囲とすることが望ましい。なお、本実施形態におけるレジストパターン8のサイズは約100nm×200nmである。
次に、イオンミリング装置を用いて、レジストパターン8をマスクとして導電膜6をパターニングすることにより、高さ100nmの導電性ピラー6aを形成する。その後、電流拡散防止層10となる絶縁体を積層した。なお、絶縁体としては、酸化シリコン(SiOx)や酸化アルミニウム(AlOx)などを用いることができる。本実施形態では、反応性スパッタを用いて、SiOxを膜厚20nmになるまで形成した。絶縁体形成後に、レジストパターン8を有機溶剤にて除去して図10に示すような導電性ピラー部6aと電流拡散防止層10を形成した。
MR膜12は、図2に示すように、磁化の向きが可変の記録磁性層12a(ソフト磁性層12aとも云う)と、中間層12bと、磁化の向きが固定された参照磁性層12c(ハード磁性層12cともい云う)とを備えている。
続いて、図11に示すように、MR膜12となるソフト磁性層、中間層、ハード磁性層からなる積層膜を形成した。図11以降においては、基板2は省略してある。なお、ハード磁性層と、ソフト磁性層の材料としては、それぞれ、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、または、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、マンガン(Mn)及びクロム(Cr)よりなる群から選択された少なくともいずれかの元素を含む合金、「パーマロイ」と呼ばれるニッケル鉄(NiFe)系合金、あるいはコバルト・ニオブ・ジルコニウム(CoNbZr)系合金、鉄タンタル炭素(FeTaC)系合金、コバルト・タンタル・ジルコニウム(CoTaZr)系合金、鉄アルミニウム・シリコン(FeAlSi)系合金、鉄ボロン(FeB)系合金、コバルト鉄ボロン(CoFeB)系合金などの軟磁性材料、ホイスラー合金、磁性半導体、あるいはハーフメタル磁性体酸化物(または窒化物)などを用いることができる。なお、ソフト磁性層は、ハード磁性層の材料よりも軟磁性の材料から構成されることが好ましい。
磁性半導体としては、例えば、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、クロム(Cr)、マンガン(Mn)のいずれかひとつ以上の磁性元素と化合物半導体あるいは酸化物半導体とからなる磁性半導体を用いることができる。このような材料としては、具体的には、GaMnN、MnAs、CrAs、GaCrAs、ZnO:Fe、MgFeOなどをあげることができる。
またハーフメタル磁性体酸化物(窒化物)としては、例えば、CrO、Fe、La1−xSrMnO、などをあげることができる。すなわち、これらの材料のうちから、用途に応じた磁気特性を有するものとを適宜選択して用いればよい。
また、一方、磁性層としては連続的な磁性体からなる膜でもよく、または、非磁性体からなるマトリックス中に磁性体微粒子が形成または析出した構造の膜を用いることもできる。
また、特にソフト磁性層については、コバルト(Co)あるいはコバルト鉄(CoFe)合金からなる第一の層と、ニッケル鉄(NiFe)あるいはニッケル鉄コバルト(NiFeCo)からなるパーマロイ合金あるいはニッケル(Ni)からなる第二の層と、からなる二層構造とするか、あるいは、コバルト(Co)あるいはコバルト鉄(CoFe)合金からなる第一の層と、ニッケル鉄(NiFe)あるいはニッケル鉄コバルト(NiFeCo)からなるパーマロイ合金あるいはニッケル(Ni)からなる第二の層と、コバルト(Co)あるいはコバルト鉄(CoFe)合金からなる第三の層と、からなる三層構造としてもよい。
これらの多層構造からなる磁性層の場合、コバルト(Co)あるいはコバルト鉄(CoFe)合金の厚さは、0.2nm以上1nm以下の範囲であることが望ましい。
さらに、ソフト磁性層として、層間交換結合したパーマロイなどの磁性層/銅(Cu)、ルテニウム(Ru)などの非磁性層(厚さ0.2nm以上3nm以下)/パーマロイなどの磁性層からなる三層膜とすることも望ましい。
ハード磁性層の磁化を固着するためには、これらハード磁性層に積層される反強磁性層を設けて交換バイアスを印加するか、あるいは、ハード磁性層にルテニウム(Ru)や銅(Cu)などの非磁性層と強磁性層と反強磁性層とを積層して交換バイアスを印加すると、磁化方向制御及び磁気抵抗効果の大きな信号出力を得るために有利である。そのための反強磁性材料としては、鉄マンガン(FeMn)、白金マンガン(PtMn)、パラジウムマンガン(PdMn)、パラジウム白金マンガン(PdPtMn)などを用いることが望ましい。
中間層としては、銅(Cu)、銀(Ag)、金(Au)などの貴金属のいずれか一つ、またはこれらのいずれかひとつ以上を含んだ非磁性導電性の合金をポイントコンタクトとして含むか、または、これらの貴金属のいずれか一つ、またはこれらのいずれかひとつ以上を含んだ非磁性導電性の合金からなる層であることが望ましい。
ここで、ハード磁性膜の厚さは、0.6nm〜100nmの範囲内とすることが好ましく、ソフト磁性層の厚さは、0.2nm〜50nmの範囲内とすることが望ましい。また、中間層の厚さは、0.2nm〜100nmの範囲内とすることが望ましい。
(変形例)
また中間層には、例えば図3に示すように、中間層12bに「ポイントコンタクト」すなわち、接触面積が100nm以下の微小接点12bが設けられており、この微小接点12bを介してソフト磁性層12aと、ハード磁性層12cは、電気的に接続される。微小接点12bは、ハード磁性層12cと、ソフト磁性層12aの一部が延出したように形成されている場合や、銅(Cu)、銀(Ag)、金(Au)などの貴金属、及びいずれかひとつ以上を含んだ合金で形成されている場合があり、中間層12bにおいて、微小接点12bの周囲は酸化シリコン(SiOx)、酸化アルミニウム(AlOx)などの絶縁体12bにより覆われている。
そして、図3に示すように、この微小接点12bは、コーン状の断面を有していてもよく、あるいは図4に示すようにピラー状の断面を有していてもよい。またさらに、図5及び図6に示したように、複数の微小接点12bが設けられていてもよい。
このような微小接点のサイズを微細化すると、磁場の印加に対する電気抵抗が減少する。このような電気抵抗の減少が発現するサイズは、微小接点の断面形状にもよるが、本発明者の検討の結果によれば、微小接点の最大幅を概ね20nm以下とすると、電気抵抗の減少が顕著となることが判明した。このときに、磁気抵抗変化率が20%以上となる大きな磁気抵抗効果が発生する。ただし、微小接点の断面形状が極端に扁平な場合などは、その最大幅が20nmを越えても、磁場の印加による電気抵抗の現象が生ずる場合がある。このような微小接点を有する磁気セルも、本発明の範囲に包含される。
また、このような微小接点を設ける場合、中間層12bにおいて微小接点の周囲の材料は、絶縁性の材料により形成し、また、中間層の膜厚は、0.2nm〜1000nm程度の範囲まで厚膜化してもよい。
なお、本実施形態においては、膜厚5nmのTa下地層と、膜厚2.5nmのCoFeからなるソフト磁性層と、膜厚6nmのCuからなる中間層と、膜厚15nmのCoFeからなるハード磁性層と、膜厚15nmのPtMnの反強磁性層と、膜厚5nmのTa保護層が積層されたMR膜12を図11に示すように、導電性ピラー6aの上部とピラー6aを取り囲む電流拡散防止層10上に、通常のスパッタ法で形成した。以降、導電性ピラー6a上に形成されたMR膜をMR膜12とし、導電性ピラー6aの側面、すなわち電流拡散防止層10上に形成されたMR膜をサポート層12Aと称す。
その後、8×10A/mの磁場を印加した状態で、真空中で270℃において約10時間の熱処理を施すことにより、MR膜12のハード磁性層に一軸性の磁気異方性を付与した。
次に、図12に示すように、MR膜12上およびサポート層12A上に厚さ250nmの絶縁体層14を形成した。ここでは、絶縁体層14としてSiOxを用いた。形成には、反応性スパッタを用い、さらに高周波のバイアスを印加して、MR膜12付近のテーパ角度を調整した。
次に、厚さ1.2μmの平坦化レジスト(図示せず)を塗布しベーキングを施し、平坦化レジストと絶縁体層14とに対して、平行平板タイプのRIE(Reactive Ion Etching)装置にて、四フッ化炭素(CF)をエッチングガスとして用いてエッチバックを行い、表面を比較的平らにする(図13参照)。なお、エッチバックの方法としては、RIEの代わりに平坦化レジストと絶縁体層14のエッチング速度が略等しい条件が得られるイオンミリング、RIBE(Reactive Ion Beam Etching)や、ICP(Inductively Coupled Plasma)等他のエッチング方法や、平坦化レジストを塗布しないで直接CMPを行なう方法など他の方法を用いることも可能である。
次に、略平坦化した絶縁体層14上に、フォトレジストを用いて図4(a)に表すようにT型形状のレジストパターン16を形成した。レジストパターン16のサイズとしては、MR膜12のサイズよりも大きく、サポート層12Aの部分の磁性膜を素子分離できるサイズとすることが望ましい。なお、本実施形態においては、10μm×10μmサイズを用いた。このレジストパターン16をマスクとしてイオンミリングにて下部電極層4が露出するまで、絶縁体層14、サポート層12A、電流拡散防止層10を同時にパターニングした(図15参照)。
次に、レジストパターン16をそのままにして、絶縁体層18を堆積し、この絶縁体層18の表面を略平坦になるよう形成する。その後、レジストパターン16を有機溶剤にてリフトオフし、素子分離を行った(図16参照)。パターニングされた絶縁体層14と新たに堆積された絶縁体層18を以降、絶縁体層18として表示する。
続いて、下部電極層4とのコンタクトホール用のレジストパターン(図示せず)をフォトレジストにて形成し、下部電極層の測定用電極部用のコンタクトホール(図示せず)を形成した。その後、図1に示すように上部電極層20を形成した。上部電極層20の構成は下から、膜厚5nmのTaと、膜厚400nmのCuと、膜厚200nmのAuをから成り、それぞれ通常のスパッタ法にて形成した。なお、Cu製膜時に埋め込み状態を改善するために、高周波バイアスを印加した。この後、下部電極層4と上部電極層20の測定用レジストパターン(図示せず)を形成し、イオンミリングのエッチング等を施して、磁気セルを形成した。
このようにして、本実施形態に基づいてサポート層12Aをメタルで形成した磁気セルと、導電性ピラー6aの側面のサポート層12Aを、レジストプロセスを用いて除去し、すべて絶縁体で形成した磁気セルであってサポート層12Aを磁化固着前に除去した磁気セルを比較例1とし、磁化固着後に除去した磁気セルを比較例2とし、導電性ピラー6aを用いずに素子をミリングプロセスにて形成した比較例3からなる磁気セルとに対して、ウエハ毎の磁気セルの外部磁場と抵抗の関係(MR特性)の発現率を測定した結果を図17に示す。
図17から分かるように、本実施形態によるメタルでサポート層12Aを形成した磁気セルでは、どのウエハでも95%以上の高い発現率が得られた。これに対して、サポート層をすべて絶縁体で形成した比較例1の磁気セルでは、発現率の高いウエハでも40%程度と低く、ウエハ毎のばらつきも非常に大きくなっている。この比較例1の導電性ピラー付近を断面TEM(Transmission Electron Microscope)にて観察した結果、導電性ピラー6aが倒れていることが確認された。これは、サポート層が絶縁体で形成されているために、磁化固着時の熱による絶縁体とピラー部6aのメタルとの熱膨張係数の違いによる歪みによるためではないかと考えられる。さらに、磁化固着後にサポート層部分のメタルを除去した比較例2の磁気セルでも、発現率は高くても50%程度であり、この比較例2の断面TEM観察結果においてもピラー部分6aが倒れていた。これは、製膜時のエネルギーでの歪みによるものではないかと考えられる。
さらに、ピラーを用いずにミリングプロセスで形成した比較例3の磁気セルでは、発現率の高い磁気セルでも20%程度であり、ウエハによってはほぼ0と、ピラーを用いない場合と比較しても非常にバラツキが大きくなっていた。これは、ミリングにより直接素子をエッチングして形成しているために、エッチング時のダメージやエッチングされたメタルの再付着により素子そのものが、MR特性を発現できなくなっているためではないかと考えられる。
本実施形態の磁気セルでは、MR特性の高い発現率が維持され、導電性ピラーとサポート層の有効性が確認できた。
以上説明したように、本実施形態によれば、素子倒壊がなく、MR特性の発現率が高くかつバラツキの少ない磁気セルを得ることができる。
次に、本発明に係るソフト磁性層、中間層、およびハード磁性層からなるMR膜において、電流直接駆動におけるソフト磁性層の磁化方向の制御を、図27、図28を参照して説明する。
すなわち、まず図27に示すように、ハード磁性層12cからソフト磁性層12aに向けて電子電流を流すと、ソフト磁性層12aに対して、ハード磁性層12cの磁化と同じ方向の書き込みができる。つまり、この方向に電子電流を流した場合、電子のスピンはまずハード磁性層12cにおいてその磁化の方向に応じて偏極される。そして、このようにスピン偏極された電子がソフト磁性層12aに流入して、その磁化をハード磁性層12cの磁化と同じ方向に反転させる。
これに対して、図28に示すように、ソフト磁性層12aからハード磁性層12cに向けて電子電流を流すと、これとは逆方向に書き込むことができる。すなわち、ハード磁性層12cの磁化と対応したスピン電子は、ハード磁性層12cを容易に通過できるのに対して、磁化と逆方向のスピン電子は、高い確率で反射される。そして、このように反射されたスピン偏極電子がソフト磁性層12aに戻ることにより、ソフト磁性層12aの磁化を、ハード磁性層12cとは逆の方向に反転させる。
第1実施形態において製作した磁気セルに対して、書き込みに必要な電流値をIwとし、読み出しを行なう電流値をIrとした際にIw>Irなる関係を満たすようにして、電流直接駆動型の記録と、磁気抵抗効果による再生が可能であることを確認した。なお、この電流直接駆動型の記録と再生の確認は、第1実施形態においてMR特性が発現したセルのほぼ100%で実現できた。
また、磁気セル1を2×2のマトリクス状に配置したメモリセルアレイを形成し、図29に示すような接続の磁気メモリを作製した。すなわち、第1実施形態による磁気セル1の一端(下部電極または上部電極)を対応するビット線BL1またはBL2に接続し、他端を選択トランジスタ50のドレインに接続する。この選択トランジスタ50はゲートが対応するワード線WL1またはWL2に接続される。このアレイ構造において、ビット線とワード線を適宜選択することにより、任意のセルに対して書き込みと読み出しを行なうことができた。
(第2実施形態)
次に、本発明の第2実施形態による磁気セルを、図18乃至図20を参照して説明する。図18乃至図20は、本実施形態による磁気セルの製造工程を示す断面図である。本実施形態による磁気セルは、図1に示す第1実施形態による磁気セルにおいて、下部電極4と導電ピラー6aを同じ材料を用いて一体化して形成した構成となっている。この実施形態による磁気セルの構成を図18乃至図20の製造工程断面図を参照して説明する。
まず、図18に示すように、基板2上に、下からTa(5)/Cu−Ag(400)/Ta(10)の順にスパッタ法にて形成し、CMPによって平坦・平滑化された電極層5を形成した。なお、括弧内の数字は膜厚(nm)を示す。この電極層5に対し、電極端子部(図示せず)を形成した。続いて、フォトレジストあるいは電子線描画用(以下EB)レジストを用いて、T型形状のレジストパターン8を形成した。ここで、レジストパターン8のサイズとしては、約100nm×200nmである。
次に、イオンミリング装置を用いて、電極層5エッチングして、高さが100nmの導電性ピラー部となる凸部5aを形成した後、SiOxからなる膜厚20nmの電流拡散防止層10を堆積した。その後に、レジストパターン8を有機溶剤にて除去して図19に示すような導電性ピラー部5aと電流拡散防止層10を得た。
次に、第1実施形態と同様にMR膜12を形成し、SiOx膜18の埋め込み、エッチバックし、サポート層12Aの素子分離を行い、下部電極層5との電極端子のコンタクトホール(図示せず)を形成し、上部電極20を形成し、磁気セルを形成した(図20参照)。
このようにして、本実施形態に基づいてサポート層12Aをメタルで形成した磁気セルでは、第1実施形態と同様に、メタルで形成されたサポート層12Aと導電性ピラー5aの有効性が確認された。
以上説明したように、本実施形態によれば、素子倒壊がなく、MR特性の発現率が高くかつバラツキの少ない磁気セルを得ることができる。
なお、電流直接駆動型の記録と再生の確認をしたところ、第2実施形態においてMR特性が発現したセルのほぼ100%で実現できた。また、第2実施形態による磁気セルを2×2のマトリクス状に配置したメモリセルアレイを有する磁気メモリに対しても書き込みと読み出しを行なうことが出来た。
(第3実施形態)
次に、本発明の第3実施形態による磁気セルを、図21乃至図26を参照して説明する。図21乃至図26は、本実施形態による磁気セルの製造工程を示す断面図である。
まず、基板(図示せず)上に、下からTa(5)/Cu−Ag(400)/Ta(40)の順にスパッタ法にて積層し、CMPによって平坦化された下部電極層4を形成した。括弧内の数字は膜厚(nm)を示す。平坦化した下部電極層4上に、膜厚90nmのCu層7aと膜厚10nmのTa層7bからなる導電性膜7を形成した(図21参照)。
次に、この導電性膜7上にフォトレジストあるいは電子線描画用レジストを用いて、図22に示すようにT型形状のレジストパターン8を形成した。レジストパターン8のサイズは100nm×200nmとした。
次に、このレジストパターン8をマスクとして反応性イオンエッチング(RIE)を用いて導電性膜7のパターニングを行い、図23に示すように導電性膜7をT字形に形成した。この導電性膜7がT型形状の導電性ピラーとなる。続いて、レジストパターン8をそのままにして、電流拡散防止層として機能するSiO膜10を20nm積層した。さらにマスクを有機溶剤にてリフトオフし、T字形形状をした導電性ピラー7と電流拡散防止層10を形成した(図23参照)。続いて、MR膜12すなわち、下から膜厚5nmのTa層、膜厚2.5nmのCoFeからなるソフト磁性層、膜厚6nmのCuからなる中間層、膜厚15nmのCoFeからなるハード磁性層、膜厚15nmのPtMnからなる反強磁性層、膜厚5nmのTa層からなる積層膜12を形成し、真空中で磁場中アニールを実施して、一軸異方性をハード磁性層に固着した。導電性膜7上に形成された積層膜がMR膜となり、電流拡散防止層10上に形成された積層膜がサポート層12Aとなる(図23参照)。
次に、MR膜12およびサポート層12Aを覆うように、SiO膜14を250nm成膜した(図24参照)。続いて、SiO膜14上に平坦化レジスト(図示せず)を塗布し、エッチバックを行い、SiO膜14を略平坦化した(図25参照)。その後、下部電極層4とのコンタクトホール用のレジストパターン(図示せず)をフォトレジストにて形成し、下部電極層4の測定用電極部用のコンタクトホール(図示せず)を形成した。
次に、図26に示すように、上部電極層20を形成した。膜構成は下から、膜厚5nmのTaと膜厚400nmのCuと膜厚200nmのAuを通常のスパッタ法にて形成した。なお、Cu成膜時に埋め込み状態を改善するために、高周波バイアスを印加した。この後、下部電極層4と上部電極層20の測定用レジストパターン(図示せず)を形成し、イオンミリングのエッチング等を施して、磁気セルを形成した。
このようにして、本実施形態に基づいてサポート層をメタルで形成した磁気セルでは、第1実施形態と同様に、メタルで形成されたサポート層と導電性ピラーの有効性が確認された。
以上説明したように、本実施形態によれば、素子倒壊がなく、MR特性の発現率が高くかつバラツキの少ない磁気セルを得ることができる。
なお、電流直接駆動型の記録と再生の確認をしたところ、第3実施形態においてMR特性が発現したセルのほぼ100%で実現できた。また、第3実施形態による磁気セルを2×2のマトリクス状に配置したメモリセルアレイを有する磁気メモリに対しても書き込みと読み出しを行なうことが出来た。
(第4実施形態)
次に、本発明の第4実施形態による磁気セルを、図30乃至図35を参照して説明する。図30乃至図35は、本実施形態による磁気セルの製造工程断面図である。
まず、図30に示すように、第1実施形態と同様に、下部電極層4上に導電性ピラー部6aと電流拡散防止層10を形成した。
次に、MR膜22として、第1ハード磁性膜/中間層/ソフト磁性膜/非磁性層22d/第2ハード磁性層という構造を持つ五層構造の磁気セルを作製した。ここで、第1および第2ハード磁性層、中間層、ソフト磁性層の材料としては、前述したとおりの材料系で形成することが望ましい。また、非磁性層の材料としては、アルミニウム(Al)、チタン(Ti)、タンタル(Ta)、コバルト(Co)、ニッケル(Ni)、シリコン(Si)、及び鉄(Fe)よりなる群から少なくともいずれかの元素を含む酸化物あるいは窒化物、フッ化物からなる絶縁体を用いることが望ましい。ここで、非磁性層の厚さは0.2nm〜10nmの範囲内とすることが望ましい。なお、図3乃至図6のそれぞれに例示したように、非磁性層に様々な形態の「ポイントコンタクト」すなわち微小接点が設けられていてもよい。
本実施形態においては、このような構成のMR膜22は、下から、膜厚5nmのTa層22a、膜厚15nmのPtMnからなる反強磁性層22b、膜厚15nmのCoFeからなる第1ハード磁性層22c、膜厚6nmのCuからなる中間層22d、膜厚2.5nmのCoFeからなるソフト磁性層22e、Alからなる膜厚3nmの非磁性層22f、膜厚10nmのCoFeからなる第2ハード磁性層22g、膜厚15nmのPtMnからなる反強磁性層22h、膜厚5nmのTa層22iからなる積層膜である。MR膜22の成膜後、一軸異方性を第1および第2ハード磁性層22c、22gに印加するために、熱処理を実施した。
次に、図31に示すように、絶縁体層24を形成し、平坦化レジストを用いて絶縁体層24の略平坦化を行った。続いて、フォトレジストパターン(図示せず)を10μm×20μmのサイズで縦断面がT型形状に形成し、このレジストパターンをマスクとして下部電極層4までミリングし、そのままSiOx膜28を表面が略平坦になるまで埋込製膜して、素子分離を行いレジストパターンを有機溶剤にて除去した(図32参照)。
続いて、10μm×10μmサイズのT型レジストパターン(図示せず)を形成し、このレジストパターンをマスクとしてサポート層22AのAl層22fが露出するまでミリングし、そのままSiOx膜30を略平坦になるまで埋込製膜して、レジストパターンを有機溶剤にて除去した(図33参照)。
次に、直径5μmの開口部を有するレジストパターン(図示せず)を形成し、このレジストパターンをマスクとしてサポート層22Aのソフト磁性層22eが露出するまでミリングし、中間測定用電極34として機能する電極膜をスパッタ粒子の指向性の高いIBD(Ion Beam Deposition)で成膜し、レジストを有機溶剤にて除去した。本実施例では、膜厚70nmのCuからなる電極34を形成した(図34参照)。
続いて、下部電極層4とのコンタクトホール用のレジストパターン(図示せず)をフォトレジストにて形成し、下部電極層の測定用電極部用のコンタクトホール(図示せず)を形成した。
次に、電極膜を形成した。膜構成は下から、膜厚5nmのTa層と、膜厚400nmのCu層と、膜厚200nmのAuからなり、これらの層を通常のスパッタ法にて形成した。なお、Cu成膜時に埋め込み状態を改善するために、高周波バイアスを印加した。この後、下部電極4、上部電極層36、ソフト磁性層22eとの測定用電極を形成するためのレジストパターン(図示せず)を形成し、このレジストパターンをマスクとして電極膜および下部電極層をイオンミリングのエッチング等を施して、下部電極4、上部電極36、測定用電極38を形成し、磁気セル40を完成した。
このようにして本実施形態による磁気セル40は、下部電極と中間測定用電極、上部電極との間に電位差を設けることにより、ソフト磁性層に対して電流直接駆動型の記録が行なえ、記録内容を磁気抵抗効果による再生が可能であることが確認できた。
本実施形態による磁気セル40を2×2のマトリクス状に配置したメモリセルアレイを形成し、図36に示すように接続した磁気メモリを作製した。なお、図36においては、磁気セル40を構成するMR膜22は第1ハード磁性層22c、中間層22d、ソフト磁性層22e、非磁性層22f、第2ハード磁性層22gのみを示し、反強磁性層とは省略してある。また、導電性ピラー6aも省略してある。下部電極4は、選択トランジスタ60のドレインに接続され、この選択トランジスタ60のゲートが対応する書き込み用ワード線WLWi(i=1、2)に接続されている。上部電極36が選択トランジスタ62のドレインに接続され、この選択トランジスタ62のゲートが対応する読み出し用ワード線WLRi(i=1、2)に接続された構成となっている。なお、選択トランジスタ60、62は磁気セル40毎に設けられる。また、ソフト磁性層22eに接続した測定用電極は対応するビット線BL1またはBL2に接続されている。このアレイ構造において、書き込みする場合には、書き込み用ワード線WLWi(i=1、2)と、ビット線BLj(j=1、2)を適宜選択することにより、選択した磁気セルに対して書き込みが行え、読み出す場合には読み出し用ワード線WLRi(i=1、2)と、ビット線BLj(j=1、2)を適宜選択することにより、選択した磁気セルからの読み出しを行なうことができる。
(第5実施形態)
次に、本発明の第5実施形態による磁気セルを説明する。この実施形態による磁気セルは、第2実施形態と同様に形成した導電性ピラーと電流拡散防止層上に、第5実施形態と同様に下から、膜厚5nmのTa層、膜厚15nmのPtMnからなる反強磁性層、膜厚15nmのCoFeからなる第1ハード層、膜厚6nmのCuからなる中間層、膜厚2.5nmのCoFeからなるソフト磁性層、膜厚3nmのAlからなる非磁性層、膜厚10nmのCoFeからなる第2ハード磁性層、膜厚15nmのPtMnからなる反強磁性層、膜厚5nmのTa層を形成し、中間測定用電極を含んだ電極層までの形成を行った。
このようにして形成した磁気セルも、第4実施形態と同様に電流直接駆動型の記録、再生が可能であることが確認できた。
本実施形態による磁気セルを2×2のマトリクス状に配置したメモリセルアレイを形成し、図36に示すように接続した磁気メモリを作製した。このアレイ構造において、書き込みする場合には、書き込み用ワード線WLWi(i=1、2)と、ビット線BLj(j=1、2)を適宜選択することにより、選択した磁気セルに対して書き込みが行え、読み出す場合には読み出し用ワード線WLRi(i=1、2)と、ビット線BLj(j=1、2)を適宜選択することにより、選択した磁気セルからの読み出しを行なうことができる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気セルを構成する各要素の具体的な寸法関係や材料、その他、電極、パッシベーション、絶縁構造などの形状や材質に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、磁気セルにおける反強磁性層、ハード磁性層、中間層、ソフト磁性層、非磁性層などの構成要素は、それぞれ単層として形成してもよく、あるいは2以上の層を積層した構造としてもよい。
その他、本発明の実施の形態として上述した磁気セルや磁気メモリを基にして、当業者が適宜設計変更して実施しうるすべての磁気セル、磁気メモリも、本発明の要旨を包含する限り、本発明の範囲に属する。
以上説明したように、主にメタルで形成されたサポート層の存在により、アニールや堆積時の熱膨張係数差による導電性ピラー及び多層機能層部の倒壊を防止できる。さらに、MR膜に対するミリングレスプロセスのため、ダメージレスでリデポが無く、さらに製膜装置の指向特性やMR膜に依存せず、多端子構造にも対応できる、再現性の高い素子を提供でき、これらの磁気セルは極めて微小であるために、磁気素子の高密度化、高機能化、さらには磁気素子を含むデバイスの全体サイズ縮小化へ効果大であり産業上のメリットは多大である。
本発明の第1実施形態による磁気セルの構成を示す断面図。 本発明の一実施形態に係るMR膜の構成を示す断面図。 本発明の一実施形態に係るMR膜の構成を示す断面図。 本発明の一実施形態に係るMR膜の構成を示す断面図。 本発明の一実施形態に係るMR膜の構成を示す断面図。 本発明の一実施形態に係るMR膜の構成を示す断面図。 本発明の第1実施形態による磁気セルの製造工程断面図。 本発明の第1実施形態による磁気セルの製造工程断面図。 本発明の第1実施形態による磁気セルの製造工程断面図。 本発明の第1実施形態による磁気セルの製造工程断面図。 本発明の第1実施形態による磁気セルの製造工程断面図。 本発明の第1実施形態による磁気セルの製造工程断面図。 本発明の第1実施形態による磁気セルの製造工程断面図。 本発明の第1実施形態による磁気セルの製造工程断面図。 本発明の第1実施形態による磁気セルの製造工程断面図。 本発明の第1実施形態による磁気セルの製造工程断面図。 第1実施形態と比較例との効果を説明する図。 本発明の第2実施形態による磁気セルの製造工程断面図。 本発明の第2実施形態による磁気セルの製造工程断面図。 本発明の第2実施形態による磁気セルの製造工程断面図。 本発明の第3実施形態による磁気セルの製造工程断面図。 本発明の第3実施形態による磁気セルの製造工程断面図。 本発明の第3実施形態による磁気セルの製造工程断面図。 本発明の第3実施形態による磁気セルの製造工程断面図。 本発明の第3実施形態による磁気セルの製造工程断面図。 本発明の第3実施形態による磁気セルの製造工程断面図。 ソフト磁性層の磁化方向の制御を説明する図。 ソフト磁性層の磁化方向の制御を説明する図。 第1実施形態の磁気セルをマトリクス状に配置した磁気メモリの配線図。 本発明の第4実施形態による磁気セルの製造工程断面図。 本発明の第4実施形態による磁気セルの製造工程断面図。 本発明の第4実施形態による磁気セルの製造工程断面図。 本発明の第4実施形態による磁気セルの製造工程断面図。 本発明の第4実施形態による磁気セルの製造工程断面図。 本発明の第4実施形態による磁気セルの製造工程断面図。 第4実施形態の磁気セルをマトリクス状に配置した磁気メモリの配線図。
符号の説明
1 磁気セル
2 基板
4 下部電極
6 電極膜
6a 導電性ピラー
8 T型レジストパターン
10 電流拡散防止層
12 MR膜
12a ソフト磁性層
12b 中間層
12b1 ポイントコンタクト
12b2 絶縁体層
12c ハード磁性層
12A サポート層
18 絶縁体層
20 上部電極

Claims (8)

  1. 下部電極と、前記下部電極上に形成された導電性ピラーと、前記導電性ピラー上に形成され少なくとも二つ以上の強磁性体層とそれら強磁性体層の間に設けられた中間層を有する磁気抵抗効果膜と、前記磁気抵抗効果膜上に形成された上部電極と、前記導電性ピラーの側面を覆うように、前記導電性ピラーの側面に直接あるいは絶縁層を介して少なくとも一つのメタルで形成され前記導電性ピラーの倒壊を防止するサポート層と、前記サポート層と前記下部電極との間に設けられた電流拡散防止層と、
    を備え、前記導電性ピラーの高さをh(nm)、前記電流拡散防止層の厚さをt1(nm)、前記サポート層の厚さをt2(nm)前記導電性ピラーの短辺方向の長さをL(nm)とした場合に
    Figure 0004215609
    かつ
    0< L ≦ 200nm
    あることを特徴とする磁気セル。
  2. 前記磁気抵抗効果膜は、磁化方向が固着された強磁性体層を含む参照磁性層と、強磁性体層を含む記録磁性層と、前記参照磁性層と前記記録磁性層とに間に設けられた中間層とを備え、前記参照磁性層前記記録磁性層との間に、書き込み電流を流すことにより前記記録磁性層にスピン偏極した電子電流が流入し、前記スピン偏極した電子電流により前記記録磁性層の前記強磁性体層の磁化が前記略平行または略反平行な向きに向けられることを特徴とする請求項1記載の磁気セル。
  3. 前記中間層は、ピンホールを有する絶縁体からなり、前記ピンホールは、銅(Cu)、銀(Ag)、金(Au)等の貴金属の少なくとも一つを含む材料によって充填されてなることを特徴とする請求項1または2記載の磁気セル。
  4. 前記中間層は、ピンホールを有する絶縁体からなり、前記ピンホールは、前記中間層の両側に隣接する前記強磁性体層の材料によって充填されてなることを特徴とする請求項1または2記載の磁気セル。
  5. 前記記録磁性層の前記強磁性体層は、前記参照磁性層の前記強磁性体層よりも軟磁性の材料からなることを特徴とする請求項2乃至4いずれかに記載の磁気セル。
  6. 前記参照磁性層に交換バイアス磁場を印加する反強磁性層をさらに備えたことを特徴とする請求項2乃至5のいずれかに記載の磁気セル。
  7. 請求項1乃至6のいずれかに記載の磁気セルが複数個アレイ状に配置されたメモリセルアレイと、前記メモリセルアレイの磁気セルを選択して書き込み電流またはセンス電流を流す選択手段と、を備えたことを特徴とする磁気メモリ。
  8. 前記選択手段は、各磁気セルに対応して設けられ、ドレインが対応する磁気セルの前記下部電極および前記上部電極の一方に接続される選択トランジスタと、同一列に配置された磁気セルに対応する選択トランジスタのゲートに接続されるワード線と、同一行に配置された磁気セルの前記下部電極および前記上部電極の他方に接続されるビット線とを有していることを特徴とする請求項7記載の磁気メモリ。
JP2003338099A 2003-09-29 2003-09-29 磁気セル及び磁気メモリ Expired - Fee Related JP4215609B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003338099A JP4215609B2 (ja) 2003-09-29 2003-09-29 磁気セル及び磁気メモリ
US10/943,835 US7042758B2 (en) 2003-09-29 2004-09-20 Magnetic cell and magnetic memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003338099A JP4215609B2 (ja) 2003-09-29 2003-09-29 磁気セル及び磁気メモリ

Publications (2)

Publication Number Publication Date
JP2005109013A JP2005109013A (ja) 2005-04-21
JP4215609B2 true JP4215609B2 (ja) 2009-01-28

Family

ID=34533720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003338099A Expired - Fee Related JP4215609B2 (ja) 2003-09-29 2003-09-29 磁気セル及び磁気メモリ

Country Status (2)

Country Link
US (1) US7042758B2 (ja)
JP (1) JP4215609B2 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6937447B2 (en) * 2001-09-19 2005-08-30 Kabushiki Kaisha Toshiba Magnetoresistance effect element, its manufacturing method, magnetic reproducing element and magnetic memory
JP4008420B2 (ja) * 2004-02-23 2007-11-14 Tdk株式会社 磁気記録媒体の製造方法
US7749911B2 (en) * 2004-11-30 2010-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an improved T-shaped gate structure
US8540852B2 (en) 2005-09-13 2013-09-24 Canon Anelva Corporation Method and apparatus for manufacturing magnetoresistive devices
JP5193419B2 (ja) * 2005-10-28 2013-05-08 株式会社東芝 スピン注入磁気ランダムアクセスメモリとその書き込み方法
US20070253245A1 (en) * 2006-04-27 2007-11-01 Yadav Technology High Capacity Low Cost Multi-Stacked Cross-Line Magnetic Memory
US8363457B2 (en) * 2006-02-25 2013-01-29 Avalanche Technology, Inc. Magnetic memory sensing circuit
US8084835B2 (en) * 2006-10-20 2011-12-27 Avalanche Technology, Inc. Non-uniform switching based non-volatile magnetic based memory
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8018011B2 (en) * 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
US8063459B2 (en) * 2007-02-12 2011-11-22 Avalanche Technologies, Inc. Non-volatile magnetic memory element with graded layer
US8535952B2 (en) * 2006-02-25 2013-09-17 Avalanche Technology, Inc. Method for manufacturing non-volatile magnetic memory
US8183652B2 (en) * 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US20080246104A1 (en) * 2007-02-12 2008-10-09 Yadav Technology High Capacity Low Cost Multi-State Magnetic Memory
US8508984B2 (en) * 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
US8058696B2 (en) * 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US8120949B2 (en) * 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
US8542524B2 (en) * 2007-02-12 2013-09-24 Avalanche Technology, Inc. Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement
US20090218645A1 (en) * 2007-02-12 2009-09-03 Yadav Technology Inc. multi-state spin-torque transfer magnetic random access memory
US7869266B2 (en) * 2007-10-31 2011-01-11 Avalanche Technology, Inc. Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion
US8802451B2 (en) 2008-02-29 2014-08-12 Avalanche Technology Inc. Method for manufacturing high density non-volatile magnetic memory
KR101774937B1 (ko) * 2010-12-07 2017-09-05 삼성전자 주식회사 수평 자기 이방성 물질의 자유 자성층을 포함하는 스토리지 노드, 이를 포함하는 자기 메모리 소자 및 그 제조방법
KR101854185B1 (ko) * 2011-10-19 2018-06-21 삼성전자주식회사 수직 자기 이방성 물질의 자유 자성층을 포함하는 스토리지 노드, 이를 포함하는 자기 메모리 소자 및 그 제조방법
CN102569642B (zh) * 2010-12-07 2016-08-03 三星电子株式会社 存储节点、包括该存储节点的磁存储器件及其制造方法
KR101684916B1 (ko) * 2012-11-02 2016-12-09 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8981446B2 (en) 2013-03-22 2015-03-17 Takashi Nakazawa Magnetic memory and manufacturing method thereof
KR102138820B1 (ko) 2014-01-08 2020-07-28 삼성전자주식회사 자기 기억 소자
KR102140048B1 (ko) 2014-02-18 2020-07-31 삼성전자주식회사 자기 메모리 소자를 위한 자기 터널 접합 구조물 형성 방법
US10026888B2 (en) * 2014-08-06 2018-07-17 Toshiba Memory Corporation Magnetoresistive effect element and magnetic memory
CN110875421B (zh) * 2018-09-04 2023-05-23 联华电子股份有限公司 磁阻式存储单元及其制造方法
US12004357B2 (en) * 2019-05-02 2024-06-04 Sandisk Technologies Llc Cross-point magnetoresistive random memory array and method of making thereof using self-aligned patterning
US12004356B2 (en) * 2019-05-02 2024-06-04 Sandisk Technologies Llc Cross-point magnetoresistive random memory array and method of making thereof using self-aligned patterning
US12041787B2 (en) * 2019-05-02 2024-07-16 Sandisk Technologies Llc Cross-point magnetoresistive random memory array and method of making thereof using self-aligned patterning

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847509B2 (en) * 2001-02-01 2005-01-25 Kabushiki Kaisha Toshiba Magnetoresistive head and perpendicular magnetic recording-reproducing apparatus
US6914575B2 (en) * 2003-08-05 2005-07-05 Harris Corporation Selectable reflector and sub-reflector system using fluidic dielectrics

Also Published As

Publication number Publication date
JP2005109013A (ja) 2005-04-21
US20050105325A1 (en) 2005-05-19
US7042758B2 (en) 2006-05-09

Similar Documents

Publication Publication Date Title
JP4215609B2 (ja) 磁気セル及び磁気メモリ
JP3863484B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP3824600B2 (ja) 磁気抵抗効果素子および磁気メモリ
US8134193B2 (en) Magneto-resistance effect element and magnetic memory
JP4253225B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP3873015B2 (ja) 磁気メモリ
JP4504273B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP4952725B2 (ja) 不揮発性磁気メモリ装置
JP5460606B2 (ja) 分離cppアシスト書込を行うスピン注入mramデバイス
US7266012B2 (en) Magnetoresistive effect element and magnetic memory
JP5069034B2 (ja) 磁気トンネル接合素子およびその形成方法
JP4080982B2 (ja) 磁気メモリ
JP4406242B2 (ja) 磁気メモリ
JP2012069607A (ja) 磁気ランダムアクセスメモリ及びその製造方法
JP2006278645A (ja) 磁気メモリ装置
JP4516086B2 (ja) 磁気抵抗効果素子及びその製造方法、磁気メモリ、磁気ヘッド並びに磁気記録装置
JP5087067B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP5327293B2 (ja) 不揮発性磁気メモリ装置
JP2006148039A (ja) 磁気抵抗効果素子および磁気メモリ
JP2005123298A (ja) 磁気メモリー装置及びその製造方法
JP2009146995A (ja) 磁気記憶装置
JP2008124479A (ja) 磁気抵抗効果素子及び磁気メモリー装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081028

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081104

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131114

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees