JP2005109013A - 磁気セル及び磁気メモリ - Google Patents

Abstract

【課題】 素子倒壊がなく、ＭＲ特性の発現率が高くかつバラツキの少ない磁気セルおよびこの磁気セルを有する磁気メモリを得ることを可能にする。
【解決手段】 下部電極４と、下部電極上に形成された導電性ピラー６ａと、導電性ピラー上に形成され少なくとも二つ以上の強磁性体層とそれら強磁性体層の間に設けられた中間層を有する磁気抵抗効果膜１２と、磁気抵抗効果膜上に形成された上部電極２０と、導電性ピラーの側面に直接あるいは絶縁層を介して少なくとも一つのメタルで形成されたサポート層１２Ａと、サポート層と下部電極との間に設けられた電流拡散防止層１０と、を備え、導電性ピラーの高さをｈ、前記電流拡散防止層の厚さをｔ１、サポート層の厚さをｔ２、素子の短辺方向の長さをＬ（ｎｍ）とした場合に
【数１】

であることを特徴とする。
【選択図】 図１

Description

本発明は、磁気セル及び磁気メモリに関する。

磁性体の磁化方向を制御するためには、従来、磁場を印加する方法が採られてきた。例えば、ハードディスクドライブ（hard disk drive）においては、記録ヘッドから発生する磁場により、媒体の磁化方向を反転させ、書き込みを行なっている。また、固体磁気メモリでは、磁気抵抗効果素子の近傍に設けられた配線に電流を流すことで生じる電流磁場をメモリセルに印加することで、メモリセルの磁化方向制御を行なう。これらの外部磁場による磁化方向制御は古い歴史をもち、確立された技術といえる。

一方、昨今のナノテクノロジーの進歩により、磁性材料も急激に微細化し、磁化制御もナノスケールで局所的に行なう必要が出てきた。しかしながら、磁場は根本的に空間に広がる性質を有するので、局所化が難しい。ビットやメモリセルのサイズが微小化するにつれ、特定のビットやメモリセルを選択してその磁化方向を制御させる場合に、隣のビットやメモリセルにまで磁場が及んでしまう「クロストーク」の問題が顕著となる。また、磁場を局所化させるために磁場発生源を小さくすると、十分な発生磁場が得られないという問題が生じる。

最近、磁性体に電流を流すことにより磁化反転を起こす「電流直接駆動型磁化反転」が見出された（例えば、非特許文献１参照）。

電流による磁化の反転は、スピン偏極した電流が磁性体を通過する際に発生するスピン偏極電子の角運動量が、磁化反転させたい磁性体の角運動量に伝達・作用することで磁化の反転を起こす現象である。この現象を用いれば、ナノスケールの磁性体に対して、より直接的に作用させることが可能であり、より微小な磁性体に対する記録が可能になる。

これまでの電流直接駆動型磁化反転を利用した磁気素子においては、積層した磁性体膜を直接ミリングあるいはＲＩＥ（Reactive Ion Etching）などの方法で直接エッチングする方法が用いられている。しかし、これらの直接エッチングする方法では、サイズが１００ｎｍ以下の非常に微細な素子をエッチングする場合に、エッチング時のダメージやエッチング材料の再付着などによりＭＲ特性の発現率が高くかつバラツキがなく形成することは難しいという問題がある。また小さな素子ピラーを形成するために素子そのものの倒壊を防止することが課題であった。

また、素子の倒壊を防止しエッチングによらずに微細素子を形成するために、絶縁体中に微細なホールを形成して埋め込みによって形成しようと試みられてきている（例えば、非特許文献２参照）が、製膜装置に高指向性を要求する上に、電流直接駆動する磁性体膜部分の構造膜厚を増加させた場合には埋め込み構造では、作製できなくなるという問題がある。
F. J. Albert, et al., Appl. Phys. Lett. 77, 3809 (2000) J. Z. Sun, et al., Appl. Phys. Lett. 81, 2202 (2002)

本発明は、上記事情を考慮してなされたものであって、素子倒壊がなく、ＭＲ特性の発現率が高くかつバラツキの少ない磁気セルおよびこの磁気セルを有する磁気メモリを提供することを目的とする。

本発明の第１の態様による磁気セルは、下部電極と、前記下部電極上に形成された導電性ピラーと、前記導電性ピラー上に形成され少なくとも二つ以上の強磁性体層とそれら強磁性体層の間に設けられた中間層を有する磁気抵抗効果膜と、前記磁気抵抗効果膜上に形成された上部電極と、前記導電性ピラーの側面に直接あるいは絶縁層を介して少なくとも一つのメタルで形成されたサポート層と、前記サポート層と前記下部電極との間に設けられた電流拡散防止層と、を備え、前記導電性ピラーの高さをｈ、前記電流拡散防止層の厚さをｔ１、前記サポート層の厚さをｔ２、素子の短辺方向の長さをＬ（ｎｍ）とした場合に

であることを特徴とする。

なお、前記磁気抵抗効果膜は、磁化方向が固着された強磁性体層を含む参照磁性層と、強磁性体層を含む記録磁性層と、前記参照磁性層と前記記録磁性層とに間に設けられた中間層とを備え、前記参照磁性層から前記記録磁性層に対して、書き込み電流を流すことにより前記磁気記録層にスピン偏極した電子電流が流入し、前記スピン偏極した電子電流により前記磁気記録層の前記強磁性体層の磁化が前記略平行または略反平行な向きに向けられるように構成してもよい。

なお、前記磁気抵抗効果膜は、磁化が第一の方向に固着された第一の強磁性体層を含む第一の参照磁性層と、磁化が第二の方向に固着された第二の強磁性体層を含む第二の参照磁性層と、前記第一と第二の参照磁性層の間に設けられ、第三の強磁性体層を含む記録磁性層と、前記第一の参照磁性層と前記記録磁性層との間に設けられた中間層と、前記第二の参照磁性層と前記記録磁性層との間に設けられた非磁性層とを備えるように構成してもよい。

なお、前記第一の参照磁性層から前記記録磁性層に対して、書き込み電流を流すことにより前記磁気記録層にスピン偏極した電子電流が流入し、前記スピン偏極した電子電流により前記磁気記録層の前記強磁性体層の磁化が前記略平行または略反平行な向きに向けられるように構成してもよい。

なお、前記中間層は、ピンホールを有する絶縁体からなり、前記ピンホールは、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）等の貴金属の少なくとも一つを含む材料によって充填されるように構成してもよい。

なお、前記中間層は、ピンホールを有する絶縁体からなり、前記ピンホールは、前記中間層の両側に隣接する前記強磁性体層の材料によって充填されてなるように構成してもよい。

なお、前記記録磁性層の前記強磁性体層は、前記参照磁性層の前記強磁性体層よりも軟磁性の材料からなるように構成してもよい。

なお、前記参照磁性層に交換バイアス磁場を印加する反強磁性層をさらに備えるように構成してもよい。

なお、前記導電性ピラー部がＴ型形状をしていてもよい。

また、本発明の第２の態様による磁気メモリは、上述の磁気セルが複数個アレイ状に配置されたメモリセルアレイと、前記メモリセルアレイの磁気セルを選択して書き込み電流またはセンス電流を流す選択手段と、を備えたことを特徴とする。

なお、前記選択手段は、各磁気セルに対応して設けられ、ドレインが対応する磁気セルの前記下部電極および前記上部電極の一方に接続される選択トランジスタと、同一列に配置された磁気セルに対応する選択トランジスタのゲートに接続されるワード線と、同一行に配置された磁気セルの前記下部電極および前記上部電極の他方に接続されるビット線とを有していることを特徴とする請求項１０記載の磁気メモリ。

なお、前記選択手段は、各磁気セルに対応して設けられ、ドレインが対応する磁気セルの前記下部電極に接続される第１選択トランジスタと、各磁気セルに対応して設けられ、ドレインが対応する磁気セルの前記上部電極に接続される第２選択トランジスタと、同一列に配置された磁気セルに対応する第１選択トランジスタのゲートに接続される第１ワード線と、同一列に配置された磁気セルに対応する第２選択トランジスタのゲートに接続される第２ワード線と、同一行に配置された磁気セルの前記記録磁性層に接続されるビット線とを有していてもよい。

本発明よれば、素子倒壊がなく、ＭＲ特性及び電流直接駆動における磁化方向制御の発現率が高くかつバラツキの少ない磁気セルおよびこの磁気セルを有する磁気メモリを得ることができる。

（第１実施形態）
本発明の第１実施形態による磁気セルの構成を図１に示す。この実施形態による磁気セルは、下部電極４と、下部電極４上に形成された導電性ピラー６ａと、この導電性ピラー６ａ上に形成された磁気抵抗効果膜１２（以下、ＭＲ膜１２ともいう）と、ＭＲ膜１２上に形成された上部電極２０と、導電性ピラー６ａの側面に形成されたサポート層１２Ａと、このサポート層１２Ａと下部電極４との間に形成された電流拡散防止層１０とを備えている。

サポート層１２Ａは、導電性ピラー層６ａの側面に、絶縁膜１０を介して設けられている。そして、本実施形態においては、導電性ピラー高さをｈ、電流拡散防止層厚をｔ１、サポート層厚をｔ２、導電性ピラー６ａの短辺方向の長さをＬ（ｎｍ）とした場合に

であるように構成されている。なお、「電流直接駆動型磁化反転」が発現するためには、Ｌ≦２００ｎｍが必須であり、本発明者の検討の結果によれば、この関係式の範囲内である際に、素子の倒壊防止が顕著となることが判明した。

次に、本実施形態による磁気セルの製造工程を、図７乃至図１６を参照して説明する。

最初に、図７に示すように、厚さが約６００μｍで直径が３インチのシリコン基板２上に、通常のスパッタ法を用いて基板側から膜厚５ｎｍのＴａと膜厚４００ｎｍのＣｕと膜厚４０ ｎｍのＴａを積層し下部電極層４を形成する。そして、この下部電極層４をＣＭＰ(Chemical Mechanical Polishing）により、表面を平坦・平滑化した後、測定用の電極端子部（図示せず）を形成する。

次に、平坦化した下部電極層４上に導電性ピラーとなる導電膜６を１００ｎｍ積層した（図８参照）。ここで、導電膜の材料としては、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、ロジウム（Ｒｈ）、オスミウム（Ｏｓ）、ルテニウム（Ｒｕ）ならびにアルミニウム（Ａｌ）、シリコン（Ｓｉ）などを用いることができる。そして、より好ましくは、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、シリコン（Ｓｉ）の少なくとも一種を含む合金や、これらの酸化物（例えば、ＴｉＯｘ、ＺｒＯｘ、ＨｆＯｘ、ＴａＯｘ、ＣｒＯｘ等）や窒化物（例えば、ＴｉＮｘ、ＺｒＮｘ、ＨｆＮｘ、ＴａＮｘ、ＣｒＮｘ，ＭｏＮｘ，ＷＮｘ，ＡｌＮｘ，ＳｉＮｘ等）ならびにこれらの酸窒化合物であって、導電性を有するものを挙げることができる。なお、本実施形態における導電膜６としては、膜厚９０ｎｍのＭｏＴａと膜厚１０ｎｍのＴａとの積層膜を用いた。

続いて、フォトレジストあるいは電子線描画用（以下ＥＢ）レジストを用いて、図９に示すようにＴ型形状のレジストパターン８を形成した。ここで、レジストパターン８のサイズとしては、長方形、あるいは縦長（横長）の六角形などとすることが望ましい。すなわち、縦横比で１：１〜１：５程度で、導電膜６上に形成される磁性膜に一軸性の形状磁気異方性を有するようにサイズであることが望ましい。またそれぞれのサイズは、長手方向の一辺を５ｎｍ以上１０００ｎｍ以下の範囲とすることが望ましい。なお、本実施形態におけるレジストパターン８のサイズは約１００ｎｍ×２００ｎｍである。

次に、イオンミリング装置を用いて、レジストパターン８をマスクとして導電膜６をパターニングすることにより、高さ１００ｎｍの導電性ピラー６ａを形成する。その後、電流拡散防止層１０となる絶縁体を積層した。なお、絶縁体としては、酸化シリコン（ＳｉＯｘ）や酸化アルミニウム（ＡｌＯｘ）などを用いることができる。本実施形態では、反応性スパッタを用いて、ＳｉＯｘを膜厚２０ｎｍになるまで形成した。絶縁体形成後に、レジストパターン８を有機溶剤にて除去して図１０に示すような導電性ピラー部６ａと電流拡散防止層１０を形成した。

ＭＲ膜１２は、図２に示すように、磁化の向きが可変の記録磁性層１２ａ（ソフト磁性層１２ａとも云う）と、中間層１２ｂと、磁化の向きが固定された参照磁性層１２ｃ（ハード磁性層１２ｃともい云う）とを備えている。

続いて、図１１に示すように、ＭＲ膜１２となるソフト磁性層、中間層、ハード磁性層からなる積層膜を形成した。図１１以降においては、基板２は省略してある。なお、ハード磁性層と、ソフト磁性層の材料としては、それぞれ、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、または、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びクロム（Ｃｒ）よりなる群から選択された少なくともいずれかの元素を含む合金、「パーマロイ」と呼ばれるニッケル鉄（ＮｉＦｅ）系合金、あるいはコバルト・ニオブ・ジルコニウム（ＣｏＮｂＺｒ）系合金、鉄タンタル炭素（ＦｅＴａＣ）系合金、コバルト・タンタル・ジルコニウム（ＣｏＴａＺｒ）系合金、鉄アルミニウム・シリコン（ＦｅＡｌＳｉ）系合金、鉄ボロン（ＦｅＢ）系合金、コバルト鉄ボロン（ＣｏＦｅＢ）系合金などの軟磁性材料、ホイスラー合金、磁性半導体、あるいはハーフメタル磁性体酸化物（または窒化物）などを用いることができる。なお、ソフト磁性層は、ハード磁性層の材料よりも軟磁性の材料から構成されることが好ましい。

磁性半導体としては、例えば、鉄（Ｆｅ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、マンガン（Ｍｎ）のいずれかひとつ以上の磁性元素と化合物半導体あるいは酸化物半導体とからなる磁性半導体を用いることができる。このような材料としては、具体的には、ＧａＭｎＮ、ＭｎＡｓ、ＣｒＡｓ、ＧａＣｒＡｓ、ＺｎＯ：Ｆｅ、ＭｇＦｅＯなどをあげることができる。

またハーフメタル磁性体酸化物（窒化物）としては、例えば、ＣｒＯ_２、Ｆｅ_３Ｏ_４、Ｌａ_１−ｘＳｒ_ｘＭｎＯ_３、などをあげることができる。すなわち、これらの材料のうちから、用途に応じた磁気特性を有するものとを適宜選択して用いればよい。

また、一方、磁性層としては連続的な磁性体からなる膜でもよく、または、非磁性体からなるマトリックス中に磁性体微粒子が形成または析出した構造の膜を用いることもできる。

また、特にソフト磁性層については、コバルト（Ｃｏ）あるいはコバルト鉄（ＣｏＦｅ）合金からなる第一の層と、ニッケル鉄（ＮｉＦｅ）あるいはニッケル鉄コバルト（ＮｉＦｅＣｏ）からなるパーマロイ合金あるいはニッケル（Ｎｉ）からなる第二の層と、からなる二層構造とするか、あるいは、コバルト（Ｃｏ）あるいはコバルト鉄（ＣｏＦｅ）合金からなる第一の層と、ニッケル鉄（ＮｉＦｅ）あるいはニッケル鉄コバルト（ＮｉＦｅＣｏ）からなるパーマロイ合金あるいはニッケル（Ｎｉ）からなる第二の層と、コバルト（Ｃｏ）あるいはコバルト鉄（ＣｏＦｅ）合金からなる第三の層と、からなる三層構造としてもよい。

これらの多層構造からなる磁性層の場合、コバルト（Ｃｏ）あるいはコバルト鉄（ＣｏＦｅ）合金の厚さは、０．２ｎｍ以上１ｎｍ以下の範囲であることが望ましい。

さらに、ソフト磁性層として、層間交換結合したパーマロイなどの磁性層／銅（Ｃｕ）、ルテニウム（Ｒｕ）などの非磁性層（厚さ０．２ｎｍ以上３ｎｍ以下）／パーマロイなどの磁性層からなる三層膜とすることも望ましい。

ハード磁性層の磁化を固着するためには、これらハード磁性層に積層される反強磁性層を設けて交換バイアスを印加するか、あるいは、ハード磁性層にルテニウム（Ｒｕ）や銅（Ｃｕ）などの非磁性層と強磁性層と反強磁性層とを積層して交換バイアスを印加すると、磁化方向制御及び磁気抵抗効果の大きな信号出力を得るために有利である。そのための反強磁性材料としては、鉄マンガン（ＦｅＭｎ）、白金マンガン（ＰｔＭｎ）、パラジウムマンガン（ＰｄＭｎ）、パラジウム白金マンガン（ＰｄＰｔＭｎ）などを用いることが望ましい。

中間層としては、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）などの貴金属のいずれか一つ、またはこれらのいずれかひとつ以上を含んだ非磁性導電性の合金をポイントコンタクトとして含むか、または、これらの貴金属のいずれか一つ、またはこれらのいずれかひとつ以上を含んだ非磁性導電性の合金からなる層であることが望ましい。

ここで、ハード磁性膜の厚さは、０．６ｎｍ〜１００ｎｍの範囲内とすることが好ましく、ソフト磁性層の厚さは、０．２ｎｍ〜５０ｎｍの範囲内とすることが望ましい。また、中間層の厚さは、０．２ｎｍ〜１００ｎｍの範囲内とすることが望ましい。

(変形例)
また中間層には、例えば図３に示すように、中間層１２ｂに「ポイントコンタクト」すなわち、接触面積が１００ｎｍ^２以下の微小接点１２ｂ_１が設けられており、この微小接点１２ｂ_１を介してソフト磁性層１２ａと、ハード磁性層１２ｃは、電気的に接続される。微小接点１２ｂ_１は、ハード磁性層１２ｃと、ソフト磁性層１２ａの一部が延出したように形成されている場合や、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）などの貴金属、及びいずれかひとつ以上を含んだ合金で形成されている場合があり、中間層１２ｂにおいて、微小接点１２ｂ_１の周囲は酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（ＡｌＯｘ）などの絶縁体１２ｂ_２により覆われている。

そして、図３に示すように、この微小接点１２ｂ_１は、コーン状の断面を有していてもよく、あるいは図４に示すようにピラー状の断面を有していてもよい。またさらに、図５及び図６に示したように、複数の微小接点１２ｂ_１が設けられていてもよい。

このような微小接点のサイズを微細化すると、磁場の印加に対する電気抵抗が減少する。このような電気抵抗の減少が発現するサイズは、微小接点の断面形状にもよるが、本発明者の検討の結果によれば、微小接点の最大幅を概ね２０ｎｍ以下とすると、電気抵抗の減少が顕著となることが判明した。このときに、磁気抵抗変化率が２０％以上となる大きな磁気抵抗効果が発生する。ただし、微小接点の断面形状が極端に扁平な場合などは、その最大幅が２０ｎｍを越えても、磁場の印加による電気抵抗の現象が生ずる場合がある。このような微小接点を有する磁気セルも、本発明の範囲に包含される。

また、このような微小接点を設ける場合、中間層１２ｂにおいて微小接点の周囲の材料は、絶縁性の材料により形成し、また、中間層の膜厚は、０．２ｎｍ〜１０００ｎｍ程度の範囲まで厚膜化してもよい。

なお、本実施形態においては、膜厚５ｎｍのＴａ下地層と、膜厚２．５ｎｍのＣｏＦｅからなるソフト磁性層と、膜厚６ｎｍのＣｕからなる中間層と、膜厚１５ｎｍのＣｏＦｅからなるハード磁性層と、膜厚１５ｎｍのＰｔＭｎの反強磁性層と、膜厚５ｎｍのＴａ保護層が積層されたＭＲ膜１２を図１１に示すように、導電性ピラー６ａの上部とピラー６ａを取り囲む電流拡散防止層１０上に、通常のスパッタ法で形成した。以降、導電性ピラー６ａ上に形成されたＭＲ膜をＭＲ膜１２とし、導電性ピラー６ａの側面、すなわち電流拡散防止層１０上に形成されたＭＲ膜をサポート層１２Ａと称す。

その後、８×１０^５Ａ／ｍの磁場を印加した状態で、真空中で２７０℃において約１０時間の熱処理を施すことにより、ＭＲ膜１２のハード磁性層に一軸性の磁気異方性を付与した。

次に、図１２に示すように、ＭＲ膜１２上およびサポート層１２Ａ上に厚さ２５０ｎｍの絶縁体層１４を形成した。ここでは、絶縁体層１４としてＳｉＯｘを用いた。形成には、反応性スパッタを用い、さらに高周波のバイアスを印加して、ＭＲ膜１２付近のテーパ角度を調整した。

次に、厚さ１．２μｍの平坦化レジスト（図示せず）を塗布しベーキングを施し、平坦化レジストと絶縁体層１４とに対して、平行平板タイプのＲＩＥ（Reactive Ion Etching）装置にて、四フッ化炭素（ＣＦ_４）をエッチングガスとして用いてエッチバックを行い、表面を比較的平らにする（図１３参照）。なお、エッチバックの方法としては、ＲＩＥの代わりに平坦化レジストと絶縁体層１４のエッチング速度が略等しい条件が得られるイオンミリング、ＲＩＢＥ（Reactive Ion Beam Etching）や、ＩＣＰ（Inductively Coupled Plasma）等他のエッチング方法や、平坦化レジストを塗布しないで直接ＣＭＰを行なう方法など他の方法を用いることも可能である。

次に、略平坦化した絶縁体層１４上に、フォトレジストを用いて図４（ａ）に表すようにＴ型形状のレジストパターン１６を形成した。レジストパターン１６のサイズとしては、ＭＲ膜１２のサイズよりも大きく、サポート層１２Ａの部分の磁性膜を素子分離できるサイズとすることが望ましい。なお、本実施形態においては、１０μｍ×１０μｍサイズを用いた。このレジストパターン１６をマスクとしてイオンミリングにて下部電極層４が露出するまで、絶縁体層１４、サポート層１２Ａ、電流拡散防止層１０を同時にパターニングした（図１５参照）。

次に、レジストパターン１６をそのままにして、絶縁体層１８を堆積し、この絶縁体層１８の表面を略平坦になるよう形成する。その後、レジストパターン１６を有機溶剤にてリフトオフし、素子分離を行った（図１６参照）。パターニングされた絶縁体層１４と新たに堆積された絶縁体層１８を以降、絶縁体層１８として表示する。

続いて、下部電極層４とのコンタクトホール用のレジストパターン（図示せず）をフォトレジストにて形成し、下部電極層の測定用電極部用のコンタクトホール（図示せず）を形成した。その後、図１に示すように上部電極層２０を形成した。上部電極層２０の構成は下から、膜厚５ｎｍのＴａと、膜厚４００ｎｍのＣｕと、膜厚２００ｎｍのＡｕをから成り、それぞれ通常のスパッタ法にて形成した。なお、Ｃｕ製膜時に埋め込み状態を改善するために、高周波バイアスを印加した。この後、下部電極層４と上部電極層２０の測定用レジストパターン（図示せず）を形成し、イオンミリングのエッチング等を施して、磁気セルを形成した。

このようにして、本実施形態に基づいてサポート層１２Ａをメタルで形成した磁気セルと、導電性ピラー６ａの側面のサポート層１２Ａを、レジストプロセスを用いて除去し、すべて絶縁体で形成した磁気セルであってサポート層１２Ａを磁化固着前に除去した磁気セルを比較例１とし、磁化固着後に除去した磁気セルを比較例２とし、導電性ピラー６ａを用いずに素子をミリングプロセスにて形成した比較例３からなる磁気セルとに対して、ウエハ毎の磁気セルの外部磁場と抵抗の関係（ＭＲ特性）の発現率を測定した結果を図１７に示す。

図１７から分かるように、本実施形態によるメタルでサポート層１２Ａを形成した磁気セルでは、どのウエハでも９５％以上の高い発現率が得られた。これに対して、サポート層をすべて絶縁体で形成した比較例１の磁気セルでは、発現率の高いウエハでも４０％程度と低く、ウエハ毎のばらつきも非常に大きくなっている。この比較例１の導電性ピラー付近を断面ＴＥＭ（Transmission Electron Microscope）にて観察した結果、導電性ピラー６ａが倒れていることが確認された。これは、サポート層が絶縁体で形成されているために、磁化固着時の熱による絶縁体とピラー部６ａのメタルとの熱膨張係数の違いによる歪みによるためではないかと考えられる。さらに、磁化固着後にサポート層部分のメタルを除去した比較例２の磁気セルでも、発現率は高くても５０％程度であり、この比較例２の断面ＴＥＭ観察結果においてもピラー部分６ａが倒れていた。これは、製膜時のエネルギーでの歪みによるものではないかと考えられる。

さらに、ピラーを用いずにミリングプロセスで形成した比較例３の磁気セルでは、発現率の高い磁気セルでも２０％程度であり、ウエハによってはほぼ０と、ピラーを用いない場合と比較しても非常にバラツキが大きくなっていた。これは、ミリングにより直接素子をエッチングして形成しているために、エッチング時のダメージやエッチングされたメタルの再付着により素子そのものが、ＭＲ特性を発現できなくなっているためではないかと考えられる。

本実施形態の磁気セルでは、ＭＲ特性の高い発現率が維持され、導電性ピラーとサポート層の有効性が確認できた。

以上説明したように、本実施形態によれば、素子倒壊がなく、ＭＲ特性の発現率が高くかつバラツキの少ない磁気セルを得ることができる。

次に、本発明に係るソフト磁性層、中間層、およびハード磁性層からなるＭＲ膜において、電流直接駆動におけるソフト磁性層の磁化方向の制御を、図２７、図２８を参照して説明する。

すなわち、まず図２７に示すように、ハード磁性層１２ｃからソフト磁性層１２ａに向けて電子電流を流すと、ソフト磁性層１２ａに対して、ハード磁性層１２ｃの磁化と同じ方向の書き込みができる。つまり、この方向に電子電流を流した場合、電子のスピンはまずハード磁性層１２ｃにおいてその磁化の方向に応じて偏極される。そして、このようにスピン偏極された電子がソフト磁性層１２ａに流入して、その磁化をハード磁性層１２ｃの磁化と同じ方向に反転させる。

これに対して、図２８に示すように、ソフト磁性層１２ａからハード磁性層１２ｃに向けて電子電流を流すと、これとは逆方向に書き込むことができる。すなわち、ハード磁性層１２ｃの磁化と対応したスピン電子は、ハード磁性層１２ｃを容易に通過できるのに対して、磁化と逆方向のスピン電子は、高い確率で反射される。そして、このように反射されたスピン偏極電子がソフト磁性層１２ａに戻ることにより、ソフト磁性層１２ａの磁化を、ハード磁性層１２ｃとは逆の方向に反転させる。

第１実施形態において製作した磁気セルに対して、書き込みに必要な電流値をＩｗとし、読み出しを行なう電流値をＩｒとした際にＩｗ＞Ｉｒなる関係を満たすようにして、電流直接駆動型の記録と、磁気抵抗効果による再生が可能であることを確認した。なお、この電流直接駆動型の記録と再生の確認は、第１実施形態においてＭＲ特性が発現したセルのほぼ１００％で実現できた。

また、磁気セル１を２×２のマトリクス状に配置したメモリセルアレイを形成し、図２９に示すような接続の磁気メモリを作製した。すなわち、第１実施形態による磁気セル１の一端（下部電極または上部電極）を対応するビット線ＢＬ１またはＢＬ２に接続し、他端を選択トランジスタ５０のドレインに接続する。この選択トランジスタ５０はゲートが対応するワード線ＷＬ１またはＷＬ２に接続される。このアレイ構造において、ビット線とワード線を適宜選択することにより、任意のセルに対して書き込みと読み出しを行なうことができた。

（第２実施形態）
次に、本発明の第２実施形態による磁気セルを、図１８乃至図２０を参照して説明する。図１８乃至図２０は、本実施形態による磁気セルの製造工程を示す断面図である。本実施形態による磁気セルは、図１に示す第１実施形態による磁気セルにおいて、下部電極４と導電ピラー６ａを同じ材料を用いて一体化して形成した構成となっている。この実施形態による磁気セルの構成を図１８乃至図２０の製造工程断面図を参照して説明する。

まず、図１８に示すように、基板２上に、下からＴａ（５）／Ｃｕ−Ａｇ（４００）／Ｔａ（１０）の順にスパッタ法にて形成し、ＣＭＰによって平坦・平滑化された電極層５を形成した。なお、括弧内の数字は膜厚（ｎｍ）を示す。この電極層５に対し、電極端子部（図示せず）を形成した。続いて、フォトレジストあるいは電子線描画用（以下ＥＢ）レジストを用いて、Ｔ型形状のレジストパターン８を形成した。ここで、レジストパターン８のサイズとしては、約１００ｎｍ×２００ｎｍである。

次に、イオンミリング装置を用いて、電極層５エッチングして、高さが１００ｎｍの導電性ピラー部となる凸部５ａを形成した後、ＳｉＯｘからなる膜厚２０ｎｍの電流拡散防止層１０を堆積した。その後に、レジストパターン８を有機溶剤にて除去して図１９に示すような導電性ピラー部５ａと電流拡散防止層１０を得た。

次に、第１実施形態と同様にＭＲ膜１２を形成し、ＳｉＯｘ膜１８の埋め込み、エッチバックし、サポート層１２Ａの素子分離を行い、下部電極層５との電極端子のコンタクトホール（図示せず）を形成し、上部電極２０を形成し、磁気セルを形成した（図２０参照）。

このようにして、本実施形態に基づいてサポート層１２Ａをメタルで形成した磁気セルでは、第１実施形態と同様に、メタルで形成されたサポート層１２Ａと導電性ピラー５ａの有効性が確認された。

以上説明したように、本実施形態によれば、素子倒壊がなく、ＭＲ特性の発現率が高くかつバラツキの少ない磁気セルを得ることができる。

なお、電流直接駆動型の記録と再生の確認をしたところ、第２実施形態においてＭＲ特性が発現したセルのほぼ１００％で実現できた。また、第２実施形態による磁気セルを２×２のマトリクス状に配置したメモリセルアレイを有する磁気メモリに対しても書き込みと読み出しを行なうことが出来た。

（第３実施形態）
次に、本発明の第３実施形態による磁気セルを、図２１乃至図２６を参照して説明する。図２１乃至図２６は、本実施形態による磁気セルの製造工程を示す断面図である。

まず、基板（図示せず）上に、下からＴａ（５）／Ｃｕ−Ａｇ（４００）／Ｔａ（４０）の順にスパッタ法にて積層し、ＣＭＰによって平坦化された下部電極層４を形成した。括弧内の数字は膜厚（ｎｍ）を示す。平坦化した下部電極層４上に、膜厚９０ｎｍのＣｕ層７ａと膜厚１０ｎｍのＴａ層７ｂからなる導電性膜７を形成した（図２１参照）。

次に、この導電性膜７上にフォトレジストあるいは電子線描画用レジストを用いて、図２２に示すようにＴ型形状のレジストパターン８を形成した。レジストパターン８のサイズは１００ｎｍ×２００ｎｍとした。

次に、このレジストパターン８をマスクとして反応性イオンエッチング（ＲＩＥ）を用いて導電性膜７のパターニングを行い、図２３に示すように導電性膜７をＴ字形に形成した。この導電性膜７がＴ型形状の導電性ピラーとなる。続いて、レジストパターン８をそのままにして、電流拡散防止層として機能するＳｉＯ_２膜１０を２０ｎｍ積層した。さらにマスクを有機溶剤にてリフトオフし、Ｔ字形形状をした導電性ピラー７と電流拡散防止層１０を形成した（図２３参照）。続いて、ＭＲ膜１２すなわち、下から膜厚５ｎｍのＴａ層、膜厚２．５ｎｍのＣｏＦｅからなるソフト磁性層、膜厚６ｎｍのＣｕからなる中間層、膜厚１５ｎｍのＣｏＦｅからなるハード磁性層、膜厚１５ｎｍのＰｔＭｎからなる反強磁性層、膜厚５ｎｍのＴａ層からなる積層膜１２を形成し、真空中で磁場中アニールを実施して、一軸異方性をハード磁性層に固着した。導電性膜７上に形成された積層膜がＭＲ膜となり、電流拡散防止層１０上に形成された積層膜がサポート層１２Ａとなる（図２３参照）。

次に、ＭＲ膜１２およびサポート層１２Ａを覆うように、ＳｉＯ_２膜１４を２５０ｎｍ成膜した（図２４参照）。続いて、ＳｉＯ_２膜１４上に平坦化レジスト（図示せず）を塗布し、エッチバックを行い、ＳｉＯ_２膜１４を略平坦化した（図２５参照）。その後、下部電極層４とのコンタクトホール用のレジストパターン（図示せず）をフォトレジストにて形成し、下部電極層４の測定用電極部用のコンタクトホール（図示せず）を形成した。

次に、図２６に示すように、上部電極層２０を形成した。膜構成は下から、膜厚５ｎｍのＴａと膜厚４００ｎｍのＣｕと膜厚２００ｎｍのＡｕを通常のスパッタ法にて形成した。なお、Ｃｕ成膜時に埋め込み状態を改善するために、高周波バイアスを印加した。この後、下部電極層４と上部電極層２０の測定用レジストパターン（図示せず）を形成し、イオンミリングのエッチング等を施して、磁気セルを形成した。

このようにして、本実施形態に基づいてサポート層をメタルで形成した磁気セルでは、第１実施形態と同様に、メタルで形成されたサポート層と導電性ピラーの有効性が確認された。

以上説明したように、本実施形態によれば、素子倒壊がなく、ＭＲ特性の発現率が高くかつバラツキの少ない磁気セルを得ることができる。

なお、電流直接駆動型の記録と再生の確認をしたところ、第３実施形態においてＭＲ特性が発現したセルのほぼ１００％で実現できた。また、第３実施形態による磁気セルを２×２のマトリクス状に配置したメモリセルアレイを有する磁気メモリに対しても書き込みと読み出しを行なうことが出来た。

（第４実施形態）
次に、本発明の第４実施形態による磁気セルを、図３０乃至図３５を参照して説明する。図３０乃至図３５は、本実施形態による磁気セルの製造工程断面図である。

まず、図３０に示すように、第１実施形態と同様に、下部電極層４上に導電性ピラー部６ａと電流拡散防止層１０を形成した。

次に、ＭＲ膜２２として、第１ハード磁性膜／中間層／ソフト磁性膜／非磁性層２２ｄ／第２ハード磁性層という構造を持つ五層構造の磁気セルを作製した。ここで、第１および第２ハード磁性層、中間層、ソフト磁性層の材料としては、前述したとおりの材料系で形成することが望ましい。また、非磁性層の材料としては、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、シリコン（Ｓｉ）、及び鉄（Ｆｅ）よりなる群から少なくともいずれかの元素を含む酸化物あるいは窒化物、フッ化物からなる絶縁体を用いることが望ましい。ここで、非磁性層の厚さは０．２ｎｍ〜１０ｎｍの範囲内とすることが望ましい。なお、図３乃至図６のそれぞれに例示したように、非磁性層に様々な形態の「ポイントコンタクト」すなわち微小接点が設けられていてもよい。

本実施形態においては、このような構成のＭＲ膜２２は、下から、膜厚５ｎｍのＴａ層２２ａ、膜厚１５ｎｍのＰｔＭｎからなる反強磁性層２２ｂ、膜厚１５ｎｍのＣｏＦｅからなる第１ハード磁性層２２ｃ、膜厚６ｎｍのＣｕからなる中間層２２ｄ、膜厚２．５ｎｍのＣｏＦｅからなるソフト磁性層２２ｅ、Ａｌ_２Ｏ_３からなる膜厚３ｎｍの非磁性層２２ｆ、膜厚１０ｎｍのＣｏＦｅからなる第２ハード磁性層２２ｇ、膜厚１５ｎｍのＰｔＭｎからなる反強磁性層２２ｈ、膜厚５ｎｍのＴａ層２２ｉからなる積層膜である。ＭＲ膜２２の成膜後、一軸異方性を第１および第２ハード磁性層２２ｃ、２２ｇに印加するために、熱処理を実施した。

次に、図３１に示すように、絶縁体層２４を形成し、平坦化レジストを用いて絶縁体層２４の略平坦化を行った。続いて、フォトレジストパターン（図示せず）を１０μｍ×２０μｍのサイズで縦断面がＴ型形状に形成し、このレジストパターンをマスクとして下部電極層４までミリングし、そのままＳｉＯｘ膜２８を表面が略平坦になるまで埋込製膜して、素子分離を行いレジストパターンを有機溶剤にて除去した（図３２参照）。

続いて、１０μｍ×１０μｍサイズのＴ型レジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてサポート層２２ＡのＡｌ_２Ｏ_３層２２ｆが露出するまでミリングし、そのままＳｉＯｘ膜３０を略平坦になるまで埋込製膜して、レジストパターンを有機溶剤にて除去した（図３３参照）。

次に、直径５μｍの開口部を有するレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしてサポート層２２Ａのソフト磁性層２２ｅが露出するまでミリングし、中間測定用電極３４として機能する電極膜をスパッタ粒子の指向性の高いＩＢＤ（Ion Beam Deposition）で成膜し、レジストを有機溶剤にて除去した。本実施例では、膜厚７０ｎｍのＣｕからなる電極３４を形成した（図３４参照）。

続いて、下部電極層４とのコンタクトホール用のレジストパターン（図示せず）をフォトレジストにて形成し、下部電極層の測定用電極部用のコンタクトホール（図示せず）を形成した。

次に、電極膜を形成した。膜構成は下から、膜厚５ｎｍのＴａ層と、膜厚４００ｎｍのＣｕ層と、膜厚２００ｎｍのＡｕからなり、これらの層を通常のスパッタ法にて形成した。なお、Ｃｕ成膜時に埋め込み状態を改善するために、高周波バイアスを印加した。この後、下部電極４、上部電極層３６、ソフト磁性層２２ｅとの測定用電極を形成するためのレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして電極膜および下部電極層をイオンミリングのエッチング等を施して、下部電極４、上部電極３６、測定用電極３８を形成し、磁気セル４０を完成した。

このようにして本実施形態による磁気セル４０は、下部電極と中間測定用電極、上部電極との間に電位差を設けることにより、ソフト磁性層に対して電流直接駆動型の記録が行なえ、記録内容を磁気抵抗効果による再生が可能であることが確認できた。

本実施形態による磁気セル４０を２×２のマトリクス状に配置したメモリセルアレイを形成し、図３６に示すように接続した磁気メモリを作製した。なお、図３６においては、磁気セル４０を構成するＭＲ膜２２は第１ハード磁性層２２ｃ、中間層２２ｄ、ソフト磁性層２２ｅ、非磁性層２２ｆ、第２ハード磁性層２２ｇのみを示し、反強磁性層とは省略してある。また、導電性ピラー６ａも省略してある。下部電極４は、選択トランジスタ６０のドレインに接続され、この選択トランジスタ６０のゲートが対応する書き込み用ワード線ＷＬＷｉ（ｉ＝１、２）に接続されている。上部電極３６が選択トランジスタ６２のドレインに接続され、この選択トランジスタ６２のゲートが対応する読み出し用ワード線ＷＬＲｉ（ｉ＝１、２）に接続された構成となっている。なお、選択トランジスタ６０、６２は磁気セル４０毎に設けられる。また、ソフト磁性層２２ｅに接続した測定用電極は対応するビット線ＢＬ１またはＢＬ２に接続されている。このアレイ構造において、書き込みする場合には、書き込み用ワード線ＷＬＷｉ（ｉ＝１、２）と、ビット線ＢＬｊ（ｊ＝１、２）を適宜選択することにより、選択した磁気セルに対して書き込みが行え、読み出す場合には読み出し用ワード線ＷＬＲｉ（ｉ＝１、２）と、ビット線ＢＬｊ（ｊ＝１、２）を適宜選択することにより、選択した磁気セルからの読み出しを行なうことができる。

（第５実施形態）
次に、本発明の第５実施形態による磁気セルを説明する。この実施形態による磁気セルは、第２実施形態と同様に形成した導電性ピラーと電流拡散防止層上に、第５実施形態と同様に下から、膜厚５ｎｍのＴａ層、膜厚１５ｎｍのＰｔＭｎからなる反強磁性層、膜厚１５ｎｍのＣｏＦｅからなる第１ハード層、膜厚６ｎｍのＣｕからなる中間層、膜厚２．５ｎｍのＣｏＦｅからなるソフト磁性層、膜厚３ｎｍのＡｌ_２Ｏ_３からなる非磁性層、膜厚１０ｎｍのＣｏＦｅからなる第２ハード磁性層、膜厚１５ｎｍのＰｔＭｎからなる反強磁性層、膜厚５ｎｍのＴａ層を形成し、中間測定用電極を含んだ電極層までの形成を行った。

このようにして形成した磁気セルも、第４実施形態と同様に電流直接駆動型の記録、再生が可能であることが確認できた。

本実施形態による磁気セルを２×２のマトリクス状に配置したメモリセルアレイを形成し、図３６に示すように接続した磁気メモリを作製した。このアレイ構造において、書き込みする場合には、書き込み用ワード線ＷＬＷｉ（ｉ＝１、２）と、ビット線ＢＬｊ（ｊ＝１、２）を適宜選択することにより、選択した磁気セルに対して書き込みが行え、読み出す場合には読み出し用ワード線ＷＬＲｉ（ｉ＝１、２）と、ビット線ＢＬｊ（ｊ＝１、２）を適宜選択することにより、選択した磁気セルからの読み出しを行なうことができる。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気セルを構成する各要素の具体的な寸法関係や材料、その他、電極、パッシベーション、絶縁構造などの形状や材質に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。

また、磁気セルにおける反強磁性層、ハード磁性層、中間層、ソフト磁性層、非磁性層などの構成要素は、それぞれ単層として形成してもよく、あるいは２以上の層を積層した構造としてもよい。

その他、本発明の実施の形態として上述した磁気セルや磁気メモリを基にして、当業者が適宜設計変更して実施しうるすべての磁気セル、磁気メモリも、本発明の要旨を包含する限り、本発明の範囲に属する。

以上説明したように、主にメタルで形成されたサポート層の存在により、アニールや堆積時の熱膨張係数差による導電性ピラー及び多層機能層部の倒壊を防止できる。さらに、ＭＲ膜に対するミリングレスプロセスのため、ダメージレスでリデポが無く、さらに製膜装置の指向特性やＭＲ膜に依存せず、多端子構造にも対応できる、再現性の高い素子を提供でき、これらの磁気セルは極めて微小であるために、磁気素子の高密度化、高機能化、さらには磁気素子を含むデバイスの全体サイズ縮小化へ効果大であり産業上のメリットは多大である。

本発明の第１実施形態による磁気セルの構成を示す断面図。 本発明の一実施形態に係るＭＲ膜の構成を示す断面図。 本発明の一実施形態に係るＭＲ膜の構成を示す断面図。 本発明の一実施形態に係るＭＲ膜の構成を示す断面図。 本発明の一実施形態に係るＭＲ膜の構成を示す断面図。 本発明の一実施形態に係るＭＲ膜の構成を示す断面図。 本発明の第１実施形態による磁気セルの製造工程断面図。 本発明の第１実施形態による磁気セルの製造工程断面図。 本発明の第１実施形態による磁気セルの製造工程断面図。 本発明の第１実施形態による磁気セルの製造工程断面図。 本発明の第１実施形態による磁気セルの製造工程断面図。 本発明の第１実施形態による磁気セルの製造工程断面図。 本発明の第１実施形態による磁気セルの製造工程断面図。 本発明の第１実施形態による磁気セルの製造工程断面図。 本発明の第１実施形態による磁気セルの製造工程断面図。 本発明の第１実施形態による磁気セルの製造工程断面図。 第１実施形態と比較例との効果を説明する図。 本発明の第２実施形態による磁気セルの製造工程断面図。 本発明の第２実施形態による磁気セルの製造工程断面図。 本発明の第２実施形態による磁気セルの製造工程断面図。 本発明の第３実施形態による磁気セルの製造工程断面図。 本発明の第３実施形態による磁気セルの製造工程断面図。 本発明の第３実施形態による磁気セルの製造工程断面図。 本発明の第３実施形態による磁気セルの製造工程断面図。 本発明の第３実施形態による磁気セルの製造工程断面図。 本発明の第３実施形態による磁気セルの製造工程断面図。 ソフト磁性層の磁化方向の制御を説明する図。 ソフト磁性層の磁化方向の制御を説明する図。 第１実施形態の磁気セルをマトリクス状に配置した磁気メモリの配線図。 本発明の第４実施形態による磁気セルの製造工程断面図。 本発明の第４実施形態による磁気セルの製造工程断面図。 本発明の第４実施形態による磁気セルの製造工程断面図。 本発明の第４実施形態による磁気セルの製造工程断面図。 本発明の第４実施形態による磁気セルの製造工程断面図。 本発明の第４実施形態による磁気セルの製造工程断面図。 第４実施形態の磁気セルをマトリクス状に配置した磁気メモリの配線図。

符号の説明

１ 磁気セル
２ 基板
４ 下部電極
６ 電極膜
６ａ 導電性ピラー
８ Ｔ型レジストパターン
１０ 電流拡散防止層
１２ ＭＲ膜
１２ａ ソフト磁性層
１２ｂ 中間層
１２ｂ１ ポイントコンタクト
１２ｂ２ 絶縁体層
１２ｃ ハード磁性層
１２Ａ サポート層
１８ 絶縁体層
２０ 上部電極

Claims (13)

1. 下部電極と、前記下部電極上に形成された導電性ピラーと、前記導電性ピラー上に形成され少なくとも二つ以上の強磁性体層とそれら強磁性体層の間に設けられた中間層を有する磁気抵抗効果膜と、前記磁気抵抗効果膜上に形成された上部電極と、前記導電性ピラーの側面に直接あるいは絶縁層を介して少なくとも一つのメタルで形成されたサポート層と、前記サポート層と前記下部電極との間に設けられた電流拡散防止層と、
   を備え、前記導電性ピラーの高さをｈ、前記電流拡散防止層の厚さをｔ１、前記サポート層の厚さをｔ２、素子の短辺方向の長さをＬ（ｎｍ）とした場合に
   

   

   であることを特徴とする磁気セル。
2. 前記磁気抵抗効果膜は、磁化方向が固着された強磁性体層を含む参照磁性層と、強磁性体層を含む記録磁性層と、前記参照磁性層と前記記録磁性層とに間に設けられた中間層とを備え、前記参照磁性層から前記記録磁性層に対して、書き込み電流を流すことにより前記磁気記録層にスピン偏極した電子電流が流入し、前記スピン偏極した電子電流により前記磁気記録層の前記強磁性体層の磁化が前記略平行または略反平行な向きに向けられることを特徴とする請求項１記載の磁気セル。
3. 前記磁気抵抗効果膜は、磁化が第一の方向に固着された第一の強磁性体層を含む第一の参照磁性層と、
   磁化が第二の方向に固着された第二の強磁性体層を含む第二の参照磁性層と、
   前記第一と第二の参照磁性層の間に設けられ、第三の強磁性体層を含む記録磁性層と、
   前記第一の参照磁性層と前記記録磁性層との間に設けられた中間層と、
   前記第二の参照磁性層と前記記録磁性層との間に設けられた非磁性層とを備えたことを特徴とする請求項１記載の磁気セル。
4. 前記第一の参照磁性層から前記記録磁性層に対して、書き込み電流を流すことにより前記磁気記録層にスピン偏極した電子電流が流入し、前記スピン偏極した電子電流により前記磁気記録層の前記強磁性体層の磁化が前記略平行または略反平行な向きに向けられることを特徴とする請求項３記載の磁気セル。
5. 前記中間層は、ピンホールを有する絶縁体からなり、前記ピンホールは、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）等の貴金属の少なくとも一つを含む材料によって充填されてなることを特徴とする請求項１乃至４のいずれかに記載の磁気セル。
6. 前記中間層は、ピンホールを有する絶縁体からなり、前記ピンホールは、前記中間層の両側に隣接する前記強磁性体層の材料によって充填されてなることを特徴とする請求項１乃至４のいずれかに記載の磁気セル。
7. 前記記録磁性層の前記強磁性体層は、前記参照磁性層の前記強磁性体層よりも軟磁性の材料からなることを特徴とする請求項１乃至６いずれかに記載の磁気セル。
8. 前記参照磁性層に交換バイアス磁場を印加する反強磁性層をさらに備えたことを特徴とする請求項１乃至７のいずれかに記載の磁気セル。
9. 前記導電性ピラー部がＴ型形状をしていることを特徴とする請求項１乃至８のいずれかに記載の磁気セル。
10. 請求項１記載の磁気セルが複数個アレイ状に配置されたメモリセルアレイと、前記メモリセルアレイの磁気セルを選択して書き込み電流またはセンス電流を流す選択手段と、を備えたことを特徴とする磁気メモリ。
11. 前記選択手段は、各磁気セルに対応して設けられ、ドレインが対応する磁気セルの前記下部電極および前記上部電極の一方に接続される選択トランジスタと、同一列に配置された磁気セルに対応する選択トランジスタのゲートに接続されるワード線と、同一行に配置された磁気セルの前記下部電極および前記上部電極の他方に接続されるビット線とを有していることを特徴とする請求項１０記載の磁気メモリ。
12. 請求項３記載の磁気セルが複数個アレイ状に配置されたメモリセルアレイと、前記メモリセルアレイの磁気セルを選択して書き込み電流またはセンス電流を流す選択手段と、を備えたことを特徴とする磁気メモリ。
13. 前記選択手段は、各磁気セルに対応して設けられ、ドレインが対応する磁気セルの前記下部電極に接続される第１選択トランジスタと、各磁気セルに対応して設けられ、ドレインが対応する磁気セルの前記上部電極に接続される第２選択トランジスタと、同一列に配置された磁気セルに対応する第１選択トランジスタのゲートに接続される第１ワード線と、同一列に配置された磁気セルに対応する第２選択トランジスタのゲートに接続される第２ワード線と、同一行に配置された磁気セルの前記記録磁性層に接続されるビット線とを有していることを特徴とする請求項１２記載の磁気メモリ。

Images