JP4406242B2 - 磁気メモリ - Google Patents

Description

本発明は、磁気メモリに関し、より詳細には、強磁性トンネル接合型あるいはスピンバルブ型などの構造を有する磁気抵抗効果素子を用いた磁気メモリに関する。

磁性体膜を用いた磁気抵抗効果素子は、磁気ヘッド、磁気センサーなどに用いられているとともに、固体磁気メモリ（磁気抵抗効果メモリ：ＭＲＡＭ（Magnetic Random Access Memory））に用いることが提案されている。

２つの磁性金属層の間に１層の非磁性導電層を挿入した、いわゆるスピンバルブ構造膜において、膜面に対して垂直に電流を流し、巨大磁気抵抗効果（Giant Magneto-Resistance effect：ＧＭＲ）が得られる磁気抵抗効果素子が提案されている。

また近年、２つの磁性金属層の間に１層の誘電体を挿入したサンドイッチ構造膜において、膜面に対して垂直に電流を流し、トンネル電流を利用した磁気抵抗効果素子として、いわゆる「強磁性トンネル接合素子（Tunneling Magneto-Resistance effect：ＴＭＲ素子）」が提案されている。強磁性トンネル接合素子においては、２０％以上の磁気抵抗変化率が得られるようになったことから、ＭＲＡＭへの民生化応用の可能性が高まってきた。

この強磁性トンネル接合素子は、強磁性電極上に０．６ｎｍ〜２．０ｎｍ厚の薄いＡｌ（アルミニウム）層を成膜した後、その表面を酸素グロー放電または酸素ガスに曝すことによって、Ａｌ_２Ｏ_３からなるトンネルバリア層を形成することにより、実現できる。

また、この強磁性１重トンネル接合の片側一方の強磁性層に反強磁性層を付与し、片方を磁化固定層とした構造を有する強磁性１重トンネル接合が提案されている（例えば、特許文献１参照）。

また、誘電体中に分散した磁性粒子を介した強磁性トンネル接合や、強磁性２重トンネル接合（連続膜）も提案されている。

これらにおいても、２０〜５０％の磁気抵抗変化率が得られるようになったこと、及び、所望の出力電圧値を得るため強磁性トンネル接合素子に印加する電圧値を増やしても磁気抵抗変化率の減少が抑えられることから、ＭＲＡＭへの応用の可能性がある。

これら強磁性１重トンネル接合あるいは強磁性２重トンネル接合を用いた磁気記録素子は、不揮発性で、書き込み読み出し時間も１０ナノ秒以下と速く、書き換え回数も１０^１５回以上というポテンシャルを有する。特に、強磁性２重トンネル接合を用いた磁気記録素子は、上述したように、所望の出力電圧値を得るため強磁性トンネル接合素子に印加する電圧値を増やしても磁気抵抗変化率の減少が抑えられるため、大きな出力電圧が得られ、磁気記録素子として好ましい特性を示す。

しかし、メモリのセルサイズに関しては、１Ｔｒ（トランジスタ）−１ＴＭＲアーキテクチャを用いた場合、半導体のＤＲＡＭ（Dynamic Random Access Memory）以下にサイズを小さくできないという問題がある。

この問題を解決するために、ビット（bit）線とワード（word）線との間にＴＭＲセルとダイオードを直列接続したダイオード型アーキテクチャや、ビット線とワード線の間にＴＭＲセルを配置した単純マトリックス型アーキテクチャが提案されている。

ところで、スピンバルブ型やトンネル接合型などの磁気抵抗効果素子を用いた磁気センサや磁気ヘッドあるいは磁気メモリを作成する場合、磁気抵抗効果素子の上に厚い金属層を設ける必要が生ずる場合が多い。例えば、これら磁気抵抗効果素子をＭＲＡＭに応用する場合、磁気抵抗効果素子の上側に厚い金属ハードマスク層や、金属ビア、厚いビット線などを形成する必要がある（例えば、非特許文献１及び２参照）
特開平１０−４２２７号公報 J. Appl. Phys. 79, 4724 (1996) J. Appl. Phys. 85, 5828 (1999)

しかし、本発明者の検討の結果、これらスピンバルブ型やトンネル接合型などの磁気抵抗効果素子を用いて磁気センサや磁気ヘッドあるいは磁気メモリなどを形成した場合、磁化自由層（「フリー層」、「磁化容易層」などとも称される）の磁化反転のための必要なスイッチング磁界が所定値から「ばらつく」傾向があることが判明した。例えば、これら磁気抵抗効果素子をＭＲＡＭへ応用しようとした場合、書き込みの際のスイッチング磁界の「ばらつき」が大きく、クロストークなど誤動作も生じやすくなり、大容量化するとその確率がさらに増えて歩留まりが悪くなるという問題があることが判明した。

そして、本発明者のさらなる検討の結果、このようなスイッチング磁界の「ばらつき」を誘発する原因のひとつは、磁気抵抗効果素子の上側に厚い導電層を形成することにあることが分かった。例えば、磁気抵抗効果素子の上に、前述の如く、厚い金属ハードマスク層や金属ビア、厚いビット線のなどを形成すると、フリー層に歪が導入されやすく、その結果生ずる磁歪がスイッチング磁界の「ばらつき」を誘発することが分かった。

本発明は、かかる課題の認識に基づいてなされたものであり、その目的は、フリー層のスイッチング磁界の「ばらつき」を抑えることができる磁気抵抗効果素子を用いた磁気メモリを提供することにある。

上記課題を解決するために、本発明の実施の形態によれば、磁気抵抗効果素子を備え、前記磁気抵抗効果素子の磁化自由層の磁化方向を制御することにより情報を記録する磁気メモリであって、前記磁気抵抗効果素子は、磁化方向が実質的に一方向に固着された第１の強磁性体膜を含む磁化固着層と、前記磁化固着層の上に設けられた非磁性層と、前記非磁性層の上に設けられ、磁化方向が外部磁界に対応して変化する第２の強磁性体膜を含む磁化自由層と、前記磁化自由層の上に設けられた均一に非結晶質の導電層と、を有し、前記導電層は、Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｍｏ及びＷよりなる群から選択された少なくとも１つの元素と、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｉｒ，Ｏｓ，Ｒｅ，Ａｕ及びＡｌよりなる群から選択された少なくとも１つの元素と、を含む厚みが１００ナノメータ以上の非磁性合金からなることを特徴とする磁気メモリが提供される。
また、本発明の他の実施の形態によれば、磁気抵抗効果素子を備え、前記磁気抵抗効果素子の磁化自由層の磁化方向を制御することにより情報を記録する磁気メモリであって、前記磁気抵抗効果素子は、磁化方向が実質的に一方向に固着された第１の強磁性体膜を含む磁化固着層と、前記磁化固着層の上に設けられた非磁性層と、前記非磁性層の上に設けられ、磁化方向が外部磁界に対応して変化する第２の強磁性体膜を含む磁化自由層と、前記磁化自由層の上に設けられた均一に非結晶質の導電層と、を有し、前記導電層は、Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ及びＷよりなる群から選択された少なくとも１つの元素と、Ｆｅ，Ｎｉ，Ｃｒ及びＣｕよりなる群から選択された少なくとも１つの元素と、を含む厚みが１００ナノメータ以上の非磁性合金からなることを特徴とする磁気メモリが提供される。

また、本発明の他の実施の形態によれば、磁気抵抗効果素子を備え、前記磁気抵抗効果素子の磁化自由層の磁化方向を制御することにより情報を記録する磁気メモリであって、前記磁気抵抗効果素子は、磁化方向が実質的に一方向に固着された第１の強磁性体膜を含む磁化固着層と、前記磁化固着層の上に設けられた非磁性層と、前記非磁性層の上に設けられ、磁化方向が外部磁界に対応して変化する第２の強磁性体膜を含む磁化自由層と、前記磁化自由層の上に設けられた均一に非結晶質の導電層と、を有し、前記導電層は、Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ及びＬｕよりなる群から選択された少なくとも１つの元素と、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｉｒ，Ｏｓ，Ｒｅ，Ａｕ及びＡｌよりなる群から選択された少なくとも１つの元素とを含む厚みが１００ナノメータ以上の非磁性合金からなることを特徴とする磁気メモリが提供される。
また、本発明の他の実施の形態によれば、磁気抵抗効果素子を備え、前記磁気抵抗効果素子の磁化自由層の磁化方向を制御することにより情報を記録する磁気メモリであって、前記磁気抵抗効果素子は、磁化方向が実質的に一方向に固着された第１の強磁性体膜を含む磁化固着層と、前記磁化固着層の上に設けられた非磁性層と、前記非磁性層の上に設けられ、磁化方向が外部磁界に対応して変化する第２の強磁性体膜を含む磁化自由層と、前記磁化自由層の上に設けられた均一に非結晶質の導電層と、を有し、前記導電層は、厚みが１００ナノメータ以上の非磁性の酸化物導電体からなることを特徴とする磁気メモリが提供される。

また、本発明の他の実施の形態によれば、第１の方向に延在する第１の配線と、前記第１の配線の上に設けられた磁気抵抗効果素子と、前記磁気抵抗効果素子の上において、前記第１の方向と交差する方向に延在する第２の配線と、を備え、前記第１及び第２の配線にそれぞれ電流を流すことにより形成される磁界によって前記磁気抵抗効果素子の磁化自由層の磁化方向を制御することにより２値情報のいずれかを記録することを特徴とする磁気メモリであって、前記磁気抵抗効果素子は、磁化方向が実質的に一方向に固着された第１の強磁性体膜を含む磁化固着層と、前記磁化固着層の上に設けられた非磁性層と、前記非磁性層の上に設けられ、磁化方向が外部磁界に対応して変化する第２の強磁性体膜を含む磁化自由層と、前記磁化自由層の上に設けられた均一に非結晶質の導電層と、を有し、前記導電層は、Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｍｏ及びＷよりなる群から選択された少なくとも１つの元素と、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｉｒ，Ｏｓ，Ｒｅ，Ａｕ及びＡｌよりなる群から選択された少なくとも１つの元素と、を含む厚みが１００ナノメータ以上の非磁性合金からなることを特徴とする磁気メモリが提供される。
また、本発明の他の実施の形態によれば、第１の方向に延在する第１の配線と、前記第１の配線の上に設けられた磁気抵抗効果素子と、前記磁気抵抗効果素子の上において、前記第１の方向と交差する方向に延在する第２の配線と、を備え、前記第１及び第２の配線にそれぞれ電流を流すことにより形成される磁界によって前記磁気抵抗効果素子の磁化自由層の磁化方向を制御することにより２値情報のいずれかを記録することを特徴とする磁気メモリであって、前記磁気抵抗効果素子は、磁化方向が実質的に一方向に固着された第１の強磁性体膜を含む磁化固着層と、前記磁化固着層の上に設けられた非磁性層と、前記非磁性層の上に設けられ、磁化方向が外部磁界に対応して変化する第２の強磁性体膜を含む磁化自由層と、前記磁化自由層の上に設けられた均一に非結晶質の導電層と、を有し、前記導電層は、Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ及びＷよりなる群から選択された少なくとも１つの元素と、Ｆｅ，Ｎｉ，Ｃｒ及びＣｕよりなる群から選択された少なくとも１つの元素と、を含む厚みが１００ナノメータ以上の非磁性合金からなることを特徴とする磁気メモリが提供される。
また、本発明の他の実施の形態によれば、第１の方向に延在する第１の配線と、前記第１の配線の上に設けられた磁気抵抗効果素子と、前記磁気抵抗効果素子の上において、前記第１の方向と交差する方向に延在する第２の配線と、を備え、前記第１及び第２の配線にそれぞれ電流を流すことにより形成される磁界によって前記磁気抵抗効果素子の磁化自由層の磁化方向を制御することにより２値情報のいずれかを記録することを特徴とする磁気メモリであって、前記磁気抵抗効果素子は、磁化方向が実質的に一方向に固着された第１の強磁性体膜を含む磁化固着層と、前記磁化固着層の上に設けられた非磁性層と、前記非磁性層の上に設けられ、磁化方向が外部磁界に対応して変化する第２の強磁性体膜を含む磁化自由層と、前記磁化自由層の上に設けられた均一に非結晶質の導電層と、を有し、前記導電層は、Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ及びＬｕよりなる群から選択された少なくとも１つの元素と、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｉｒ，Ｏｓ，Ｒｅ，Ａｕ及びＡｌよりなる群から選択された少なくとも１つの元素とを含む厚みが１００ナノメータ以上の非磁性合金からなることを特徴とする磁気メモリが提供される。
また、本発明の他の実施の形態によれば、第１の方向に延在する第１の配線と、前記第１の配線の上に設けられた磁気抵抗効果素子と、前記磁気抵抗効果素子の上において、前記第１の方向と交差する方向に延在する第２の配線と、を備え、前記第１及び第２の配線にそれぞれ電流を流すことにより形成される磁界によって前記磁気抵抗効果素子の磁化自由層の磁化方向を制御することにより２値情報のいずれかを記録することを特徴とする磁気メモリであって、前記磁気抵抗効果素子は、磁化方向が実質的に一方向に固着された第１の強磁性体膜を含む磁化固着層と、前記磁化固着層の上に設けられた非磁性層と、前記非磁性層の上に設けられ、磁化方向が外部磁界に対応して変化する第２の強磁性体膜を含む磁化自由層と、前記磁化自由層の上に設けられた均一に非結晶質の導電層と、を有し、前記導電層は、厚みが１００ナノメータ以上の非磁性の酸化物導電体からなることを特徴とする磁気メモリが提供される。

なお、本願明細書において、「非結晶質」とは、単結晶状態または多結晶状態ではなく、アモルファス（非晶質）または、アモルファスの中に微細結晶が分散した状態を意味するものとする。アモルファスの中に微細結晶が分散した状態の場合、例えば、Ｘ線回折により、結晶質のピークが実質的に観察されないものは、「非結晶質」ということができる。

以上詳述したように、本発明によれば、磁気抵抗効果素子のフリー層におけるスイッチング磁界の「ばらつき」を低減できるので、大容量の磁気不揮発性メモリを実現することができ、産業上のメリットは多大である。

以下、図面を参照しつつ本発明の実施の形態について説明する。

図１は、本発明の実施の形態にかかる磁気抵抗効果素子の断面構造を例示する模式図である。すなわち、本具体例は、トンネル接合型の磁気抵抗効果素子であり、下側電極ＬＥの上に、反強磁性層ＡＦ、ピン層（磁化固着層）ＰＬ、トンネルバリア層ＴＬ、フリー層（磁化自由層）ＦＬがこの順に積層された構造を有する。

そしてさらに、本実施形態においては、フリー層ＦＬの上に、非結晶質の導電層ＡＬが積層されている。導電層ＡＬは、後に詳述するように、ハードマスク層、キャップ層、ビア層、あるいは上側電極などとして設けられている。そして、導電層ＡＬは、単結晶または多結晶体ではなく、アモルファス（非晶質）の構造を有する。このような導電層ＡＬを設けることにより、フリー層ＦＬに歪みが導入されることを阻止し、磁歪によるフリー層ＦＬのスイッチング磁界（磁化反転のために必要な磁界）の「ばらつき」の発生を抑止することができる。

図２は、比較例として、フリー層ＦＬの上に、結晶質の導電層ＣＬが積層された磁気抵抗効果素子を表す。各層の厚みついて説明すると、通常、下側電極ＬＥの厚みは、３０ナノメータ程度であり、反強磁性層ＡＦからフリー層ＦＬまでの厚みの合計は３０ナノメータ程度である。これに対して、ハードマスク層やキャップ層などとして導電層ＣＬを形成する場合、その厚みは、１００ナノメータ以上とする場合が多い。またさらに、ビア層や上側電極などとして導電層ＣＬを設ける場合、その厚みは３００ナノメータ以上とすることもある。

このように、フリー層ＦＬの上に結晶質の厚い導電層ＣＬを積層すると、フリー層ＦＬに歪が導入される。この歪は、磁性体からなるフリー層ＦＬに対して磁歪として作用し、フリー層ＦＬの磁化Ｍが反転する磁界を変化させる。つまり、結晶質の導電層ＣＬを積層させた場合、フリー層ＦＬに磁歪が作用して、その反転磁界が変化してしまう。このため、磁気センサや磁気ヘッドあるいは磁気メモリなどを形成した場合に、その感度が変動したり、メモリセル毎に反転磁界がばらつくなどの問題が生ずる。

これに対して、本発明者は、フリー層ＦＬの上に、結晶質の導電層ＣＬの代わりに非結晶質の導電層ＡＬを積層することにより、このような歪によるフリー層のスイッチング磁界の「ばらつき」の問題を解消できることを見いだした。すなわち、導電層を結晶質ではなく非結晶質に形成すると、歪を緩和する作用が顕著となる。このため、非結晶質の導電層ＡＬを積層することにより、フリー層ＦＬに比べて極端に厚く形成される上層のビット線やハードマスク、あるいはビアなどから印加される歪を効果的に緩和することができる。その結果として、磁歪の発生を大幅に低減させ、フリー層ＦＬのスイッチング磁界の「ばらつき」を抑制することができる。

非結晶質の導電層ＡＬの材料としては、（Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｍｏ，Ｗ）の少なくとも１元素と、（Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｉｒ，Ｏｓ，Ｒｅ，Ａｕ，Ａｌ）の少なくとも１元素を含む合金を用いることができる。
または、導電層ＡＬの材料としては、（Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ）の少なくとも１元素と、（Ｆｅ， Ｎｉ，Ｃｒ，Ｃｕ）の少なくとも１元素を含む合金を用いることもできる。
または、導電層ＡＬの材料としては、（Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ）の少なくとも１元素と、（Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｉｒ，Ｏｓ，Ｒｅ，Ａｕ，Ａｌ） の少なくとも１元素を含む合金を用いることもできる。

または、導電層ＡＬの材料としては、インジウム・チタン合金の酸化物（Indium-Titan-Oxide）や、インジウム亜鉛合金の酸化物（Indium-Zinc-Oxide）などの酸化物導電体を用いることもできる。

導電層ＡＬの材料として、上述した合金や酸化物導電体を用いると、スイッチング磁界の「ばらつき」は著しく低減した。これは、上述した合金や酸化物導電体の場合、結晶質の材料からなる層（例えば、フリー層ＦＬ）の上に堆積した場合でも、非結晶質状に形成することが容易だからである。さらにまた、これらの合金や酸化物導電体は、膜堆積後に摂氏４００度で２時間程度アニールしても、Ｘ線的にみて非結晶質状態を維持し、再結晶化しない。したがって、これら合金や酸化物導電体を用いると、シンターアニールなどの加熱プロセスの後でもウェーハ内に均一にアモルファス層が維持され、良好なスイッチング磁界特性を得ることができる。

トンネル接合型の磁気抵抗効果素子の平面形状アスペクト比が、（長軸／短軸）＞３の場合には、形状磁気異方性が大きくなるため、フリー層ＦＬのスイッチング磁界の「ばらつき」は、ある程度抑えられる。これに対して、磁気メモリの大容量化に必須な低アスペクトの場合（すなわち、トンネル接合型の磁気抵抗効果素子の平面形状アスペクト比が、（長軸／短軸）＜３である場合）には、非結晶質の導電層ＡＬを設けることにより、スイッチング磁界の「ばらつき」を抑制する効果が顕著に得られる。

これらの磁気抵抗効果素子において、ピン層ＰＬ、フリー層ＦＬとして用いることができる強磁性体としては、例えば、Ｆｅ（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）またはこれらの合金や、（Ｃｏ，Ｆｅ，Ｎｉ）−（Ｓｉ，Ｂ）系またはＣｏ−（Ｚｒ，Ｈｆ，Ｎｂ，Ｔａ，Ｔｉ）などのアモルファス材料、（Ｆｅ，Ｃｏ）−（Ｂ，Ｓｉ，Ｈｆ，Ｚｒ，Ｓｍ，Ｔａ，Ａｌ）−（Ｆ，Ｏ，Ｎ）系などの金属−非金属ナノグラニュラー膜、スピン分極率の大きいマグネタイト、ＣｒＯ_２、ＲＸＭｎＯ_３−ｙ（ここでＲは希土類、ＸはＣａ（カルシウム）、Ｂａ（バリウム）、Ｓｒ（ストロンチウム）のいずれかを表す）などの酸化物、あるいは、ＮｉＭｎＳｂ（ニッケル・マンガン・アンチモン）、ＰｔＭｎＳｂ（白金マンガン・アンチモン）、（ＣｏＦｅ）−Ｃｒ−Ａｌ（コバルト鉄・クロム・アルミ）などのホイスラー合金などを挙げることができる。

これらの材料からなるピン層ＰＬは、一方向異方性を有することが望ましい。また、フリー層ＦＬは、一軸異方性を有することが望ましい。また、それらの厚さは、０．１ナノメータ以上１００ナノメータ以下の範囲内とすることが好ましい。さらに、これら強磁性体からなる層の膜厚は、超常磁性にならない程度の厚さが必要であり、０．４ナノメータ以上であることがより望ましい。

また、ピン層ＰＬとして用いる強磁性層には、反強磁性層ＡＦを付加して磁化を固着することが望ましい。そのような反強磁性層ＡＦの材料としては、Ｆｅ（鉄）−Ｍｎ（マンガン）、Ｐｔ（白金）−Ｍｎ（マンガン）、Ｐｔ（白金）−Ｃｒ（クロム）−Ｍｎ（マンガン）、Ｎｉ（ニッケル）−Ｍｎ（マンガン）、Ｉｒ（イリジウム）−Ｍｎ（マンガン）、ＮｉＯ（酸化ニッケル）、Ｆｅ_２Ｏ_３（酸化鉄）などを挙げることができる。

また、これら磁性体には、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｍｇ（マグネシウム）、Ｓｉ（シリコン）、Ｂｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）、Ｂ（ボロン）などの非磁性元素を添加して、磁気特性を調節したり、その他、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。

一方、ピン層ＰＬや、フリー層ＦＬとして、強磁性層と非磁性層との積層膜を用いても良い。例えば、強磁性層／非磁性層／強磁性層という３層構造または、３層以上の多層膜を用いることができる。この場合、非磁性層を介して両側の強磁性層に相互作用が弱い強磁性的または反強磁性的な層間の相互作用が働いていることが望ましい。

より具体的には、磁性層を一方向に固着する方法として、Ｃｏ（Ｃｏ−Ｆｅ）／Ｒｕ（ルテニウム）／Ｃｏ（Ｃｏ−Ｆｅ）、 Ｃｏ（Ｃｏ−Ｆｅ）／Ｉｒ（イリジウム）／Ｃｏ（Ｃｏ−Ｆｅ）、 Ｃｏ（Ｃｏ−Ｆｅ）／Ｏｓ（オスミウム）／Ｃｏ（Ｃｏ−Ｆｅ）、Ｃｏ（Ｃｏ−Ｆｅ）／Ｒｅ（レニウム）／Ｃｏ（Ｃｏ−Ｆｅ）、Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層／Ｒｕ（ルテニウム）／Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層、 Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層／Ｉｒ（イリジウム）／Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層、 Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層／Ｏｓ（オスミウム）／Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層、Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層／Ｒｅ（レニウム）／Ｃｏ−Ｆｅ−Ｂなどのアモルファス材料層、などの３層構造の積層膜を用いることができる。

これら積層膜をピン層ＰＬとして用いる場合は、さらに、これに隣接して反強磁性層を設けることが望ましい。この場合の反強磁性層としても、前述したものと同様に、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ、Ｆｅ_２Ｏ_３などを用いることができる。この構造を用いると、ピン層ＰＬの磁化が、磁気メモリのビット線やワード線からの電流磁界の影響をより受け難く、しっかりと磁化が固着される。また、ピン層ＰＬからの漏洩磁界（stray field）を減少（あるいは調節）でき、ピン層ＰＬを形成する２層の強磁性層の膜厚を変えることにより、磁気記録層（フリー層ＦＬ）の磁化シフトを調整することができる。

さらに、この強磁性層の膜厚も、超常磁性にならない程度の厚さが必要であり、０．４ナノメータ以上であることがより望ましい。

また、フリー層ＦＬとして、軟磁性層／強磁性層という２層構造、または、強磁性層／軟磁性層／強磁性層という３層構造を用いても良い。フリー層ＦＬとして、強磁性層／非磁性層／強磁性層という３層構造、強磁性層／非磁性層／強磁性層／非磁性層／強磁性層という５層構造を用いて、強磁性層の層間の相互作用の強さを制御することにより、メモリセルであるフリー層（磁気記録層）ＦＬのセル幅がサブミクロン以下になった場合でも、電流磁界の消費電力を増大させずに済むというより好ましい効果が得られる。この際、強磁性層の種類、膜厚を変えてもよい。

また、フリー層ＦＬとして、これら積層構造を採用した場合、トンネルバリア層ＴＬに接した強磁性層にはＭＲが大きくなるＣｏ−Ｆｅ，Ｃｏ−Ｆｅ−Ｎｉ、ＦｅリッチＮｉ−Ｆｅなどを用い、トンネルバリア層ＴＬと接していない強磁性層にはＮｉリッチＮｉ−Ｆｅ，ＮｉリッチＮｉ−Ｆｅ−Ｃｏなどを用いると、ＭＲを大きく保ったままスイッチング磁界を低減でき、より好ましい。

これら積層構造における非磁性材料としては、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｒｕ（ルテニウム）、Ｏｓ（オスミウム），Ｒｅ（レニウム），Ｓｉ（シリコン）、Ｂｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）、またはそれら合金を用いることができる。

また、強磁性層においても、上述した磁性体に、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｒｕ（ルテニウム）、Ｏｓ（オスミウム），Ｒｅ（レニウム），Ｍｇ（マグネシウム）、Ｓｉ（シリコン）、Ｂｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）などの非磁性元素を添加して、磁気特性を調節したり、その他、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。

一方、ピン層ＰＬとフリー層ＦＬとの間に設けられるトンネルバリア層ＴＬの材料としては、Ａｌ_２Ｏ_３（酸化アルミニウム）、ＳｉＯ_２（酸化シリコン）、ＭｇＯ（酸化マグネシウム）、ＡｌＮ（窒化アルミニウム）、Ｂｉ_２Ｏ_３（酸化ビスマス）、ＭｇＦ_２（フッ化マグネシウム）、ＣａＦ_２（フッ化カルシウム）、ＳｒＴｉＯ_２（酸化チタン・ストロンチウム）、ＡｌＬａＯ_３（酸化ランタン・アルミニウム）、Ａｌ−Ｎ−Ｏ（酸化窒化アルミニウム）などの各種の絶縁体（誘電体）を用いることができる。

これらの化合物は、化学量論的にみて完全に正確な組成である必要はなく、酸素、窒素、フッ素などの欠損、あるいは過不足が存在していてもよい。また、トンネルバリア層ＴＬの厚さは、トンネル電流が流れる程度に薄いこと望ましく、実際上は、１０ｎｍ以下であることが望ましい。

このような磁気抵抗効果素子は、スパッタ法、蒸着法、分子線エピタキシャル法などの各種の薄膜形成手段を用いて、所定の基板上に形成することができる。この場合の基板としては、例えば、Ｓｉ（シリコン）、ＳｉＯ_２（酸化シリコン）、Ａｌ_２Ｏ_３（酸化アルミニウム）、スピネル、ＡｌＮ（窒化アルミニウム）など各種の材料からなる基板を用いることができる。

また、基板の上に、下地層や保護層、ハードマスクなどとして、Ｔａ（タンタル）、Ｔｉ（チタン）、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ａｕ（金）、Ｔｉ（チタン）／Ｐｔ（白金）、Ｔａ（タンタル）／Ｐｔ（白金）、Ｔｉ（チタン）／Ｐｄ（パラジウム）、Ｔａ（タンタル）／Ｐｄ（パラジウム）、Ｃｕ（銅）、Ａｌ（アルミニウム）‐Ｃｕ（銅）、Ｒｕ（ルテニウム）、Ｉｒ（イリジウム）、Ｏｓ（オスミウム）などからなる層を設けてもよい。

以上、本発明の実施の形態にかかるトンネル接合型の磁気抵抗効果素子材料について説明した。
次に、本発明の実施の形態にかかるスピンバルブ型の磁気抵抗効果素子について説明する。
図３は、本発明の実施の形態にかかる磁気抵抗効果素子の断面構造を例示する模式図である。すなわち、本具体例は、スピンバルブ型の磁気抵抗効果素子であり、下側電極ＬＥの上に、反強磁性層ＡＦ、ピン層（磁化固着層）ＰＬ、スペーサ層ＳＬ、フリー層（磁化自由層）ＦＬがこの順に積層された構造を有する。

そして、本実施形態においても、フリー層ＦＬの上に、非結晶質の導電層ＡＬが積層されている。導電層ＡＬは、図１に関して前述したように、ハードマスク層、キャップ層、ビア層、あるいは上側電極などとして設けられている。本具体例においても、導電層ＡＬは、単結晶または多結晶体ではなく、アモルファス（非晶質）または、アモルファスの中に微細結晶が分散した構造を有する。このような導電層ＡＬを設けることにより、フリー層ＦＬに歪みが導入されることを阻止し、磁歪によるフリー層ＦＬのスイッチング磁界の「ばらつき」の発生を抑止することができる。

スピンバルブ型の素子の場合には、ピン層ＰＬとフリー層ＦＬとの間に、これらの磁気結合を遮断するためのスペーサ層ＳＬが設けられている。ピン層ＰＬは、その磁化Ｍが所定の方向に固着されている。フリー層ＦＬは、その磁化Ｍが外部から印加される磁界に応じて変化しうる。そして、ピン層ＰＬとフリー層ＦＬの磁化の相対的な方向に応じて、その素子を流れるセンス電流に対する抵抗が変化する。

本具体例においても、ピン層ＰＬ及びフリー層ＦＬは、図１に関して前述したものと同様の材料、構成を有するものとすることができる。一方、スペーサ層ＳＬは、導電性の非磁性材料により形成されている。すなわち、スペーサ層ＳＬを構成する材料としては、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｒｕ（ルテニウム）、Ｏｓ（オスミウム），Ｒｅ（レニウム），Ｓｉ（シリコン）、Ｂｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）、またはそれら合金などを挙げることができる。

またさらに、スペーサ層ＳＬは、非磁性であり、且つ、絶縁性の部分と導電性の部分とを有するものとすることもできる。つまり、センス電流を膜面に対して垂直方向に流した場合（current perpendicular to plane：ＣＰＰ）に、スペーサ層ＳＬに局所的に形成された導電性の部分がピン層ＰＬとフリー層ＦＬとを接続する電流経路として機能するようにしてもよい。このようにすると、ＣＰＰ型のスピンバルブ型の磁気抵抗効果素子において、素子の抵抗値を適度に増加させ、大きな磁気抵抗変化を得ることが容易となる。

以上、図１乃至図３を参照しつつ、本発明を適用したトンネル接合型及びスピンバルブ型の磁気抵抗効果素子について説明した。

次に、これら磁気抵抗効果素子を用いた磁気メモリのセル構造について具体例を挙げて説明する。

図４は、本発明の実施の形態にかかる磁気メモリのセル構造を表す模式断面図である。

すなわち、同図は、ＭＯＳトランジスタを用いた場合のメモリのアーキテクチャを表す。本具体例の場合、下部選択トランジスタＴｒの主電極が磁気抵抗効果素子１０の下側電極ＬＥに接続されている。下側電極ＬＥの上には、バッファ層（下地層）ＢＦが設けられている。また、磁気抵抗効果素子１０の下方には、これと絶縁されたワード線ＷＬが配線されている。一方、磁気抵抗効果素子１０の上側電極は、ワード線ＷＬと略直交して配線されたビット線ＢＬに接続されている。そして、磁気抵抗効果素子１０のフリー層ＦＬの上には、非結晶質の導電層ＡＬがキャップ層として形成され、その上に形成されたハードマスクあるいはビアＸＬを介してビット線ＢＬに接続されている。

一方、ワード線ＷＬ及びビット線ＢＬの側面と、磁気抵抗効果素子１０からみた反対側の壁面には、磁性材料からなる磁性被覆層ＳＭが設けられている。これら磁性被覆層ＳＭは、ビット線ＢＬ、ワード線ＷＬをそれぞれ磁気的にシールドし、電流磁界の漏洩を防止するとともに、電流磁界が磁気抵抗効果素子１０のフリー層ＦＬに効率的に印加されるように「磁気ヨーク」の役割も有する。

データの読み出しは、下部選択トランジスタＴｒをオン（ＯＮ）にし、磁気抵抗効果素子１０を介してビット線ＢＬにセンス電流を流すことにより実行する。一方、データの書きこみは、略直交するビット線ＢＬとワード線ＷＬとにそれぞれ書き込み電流を流し、これらの生ずる電流磁場の合成磁界を磁気抵抗効果素子１０のフリー層ＦＬに印加してその磁化を反転させることにより行う。

そして、本発明によれば、フリー層ＦＬの上に非結晶質の導電層ＡＬを設けることにより、その上に形成されるハードマスクあるいはビアＸＬからフリー層ＦＬに歪みが導入されることを防ぐことができる。その結果として、フリー層ＦＬにおける磁歪の発生を防ぎ、スイッチング磁界の「ばらつき」を解消することができる。
なお、図４においては、ビット線ＢＬとワード線ＷＬに磁性被覆層ＳＭが設けられている例を表したが、本発明はこれに限定されず、磁性被覆層ＳＭを設けなくてもよい。

図５は、本発明の実施の形態にかかる磁気メモリのセル構造の第２の具体例を表す模式断面図である。同図については、図１乃至図４に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。すなわち、図５も、ＭＯＳトランジスタを用いた場合のメモリのアーキテクチャを表す。

本具体例の場合、フリー層ＦＬの上に設けられる非結晶質の導電層ＡＬがハードマスクあるいはビアとしての役割を有する。そして、その上にビット線ＢＬが接続されている。本具体例の場合、導電層ＡＬの膜厚は、１００ナノメータあるいはそれ以上となる場合もある。このように厚い非結晶質の導電層ＡＬをフリー層ＦＬの上に設けることにより、その上に形成する厚い（３００ナノメータ以上とする場合もある）ビット線ＢＬからフリー層ＦＬへの歪みの導入を防ぐことができる。その結果として、その結果として、フリー層ＦＬにおける磁歪の発生を防ぎ、スイッチング磁界の「ばらつき」を解消することができる。
図６は、本発明の実施の形態にかかる磁気メモリのセル構造の第３の具体例を表す模式断面図である。同図についても、図１乃至図５に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。

本具体例の場合、フリー層ＦＬの上に、非結晶質の第１の導電層ＡＬ１と、非結晶質の第２の導電層ＡＬ２とが積層されている。これら第１及び第２の導電層ＡＬは、ハードマスクあるいはビアとしての役割を有する。そして、その上に、ビット線ＢＬが接続されている。

このように、非結晶質の導電層ＡＬ１、ＡＬ２をフリー層ＦＬとビット線ＢＬと間に設けることにより、ビット線ＢＬからフリー層ＦＬへの歪みの導入を防ぐことができる。その結果として、その結果として、フリー層ＦＬにおける磁歪の発生を防ぎ、スイッチング磁界の「ばらつき」を解消することができる。
そしてさらに、第１の導電層ＡＬ１と第２の導電層ＡＬ２の材料を適宜変えることにより、設計の自由度が増加し、また製造プロセスが容易となるという効果も得られる。例えば、第１の導電層ＡＬは、所定のＲＩＥ（reactive ion etching）などのエッチングに対して、エッチングされにくい材料により形成し、また、第２の導電層ＡＬは、そのエッチングに対して、エッチングされやすい材料により形成することができる。このようにすると、第２の導電層ＡＬ２をパターニングする際に、第１の導電層ＡＬ１をエッチングストップ層あるいはマスク層として用いることができる。

なお、図４乃至図６においては、読み出しＭＯＳトランジスタＴｒを用いた具体例を表したが、本発明のメモリセルのアーキテクチャはこれらに限定されない。すなわち、これらの他にも、単純クロスマトリックス型、それにダイオードを付与した１ダイオード−１ＭＲ素子型、選択書き込みＭＯＳトランジスタを用いて一本の配線で書き込みを行う書き込みトランジスタ型、スピン注入で書き込みを行うスピン偏極電流書き込み型など、各種のアーキテクチャにおいても、磁気抵抗効果素子のフリー層の上に非結晶質の導電層を設けることにより、その上に形成される、ハードマスク、ビア、配線などからフリー層に歪が導入されることを防ぐことができる。その結果として、フリー層における磁歪の発生を防ぎ、スイッチング磁界の「ばらつき」を防ぐことができる。

以下、実施例を参照しつつ本発明の実施の形態についてさらに詳細に説明する。

まず、本発明の第１の実施例として、図４に表したアーキテクチャの磁気メモリを作製した実施例について説明する。

この磁気メモリの構造について、その製造手順に沿って説明すれば、以下の如くである。

すなわち、図７に表したように、ＭＯＳトランジスタＴｒ、ビアＶＷ、ワード線ＷＬをそれぞれ形成し絶縁層ＩＬに埋め込んだ基板を形成する。そして、この基板上に、まず、下側電極ＬＥ／バッファ層ＢＦ／反強磁性層ＡＦ／ピン層ＰＬ／トンネルバリア層ＴＬ（またはスペーサ層ＳＬ）／フリー層ＦＬ／導電層ＡＬ（キャップ層）／Ｐｔ層またはＲｕ層／金属ハードマスクＨＭを成膜する。本実施例では、下側電極ＬＥは、タンタル（Ｔａ）により形成した。そして、その上に、下側から順に、Ｔａ（５ｎｍ）／Ｒｕ（３ｎｍ）／Ｉｒ−Ｍｎ（１０ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ（０．９ｎｍ）／ＣｏＦｅ（３．２５ｎｍ）／ＡｌＯｘ（１．４ｎｍ）／ＣｏＮｉＦｅ（３ｎｍ）を形成した。

すなわち、バッファ層ＢＦとしてＴａ（５ｎｍ）／Ｒｕ（３ｎｍ）を形成し、反強磁性層ＡＦとしてＩｒ−Ｍｎ（１０ｎｍ）を形成し、ピン層ＰＬとしてＣｏＦｅ（３ｎｍ）／Ｒｕ（０．９ｎｍ）／ＣｏＦｅ（３．２５ｎｍ）を形成し、トンネルバリア層ＴＬとしてＡｌＯｘ（１．４ｎｍ）を形成し、フリー層ＦＬとしてＣｏＮｉＦｅ（３ｎｍ）を形成した。

その上に、導電層ＡＬとして、Ｔａ−Ｉｒ（タンタル−イリジウム）からなるアモルファス合金を２０ｎｍの厚みに成膜した後、Ｒｕ導電層を１０ｎｍの厚みに形成し、さらにハードマスクＨＭとしてタンタル（Ｔａ）を１２０ｎｍの厚みに成膜した。ここで、導電層ＡＬの組成は、Ｔａ_６５Ｉｒ_３５とした。

その後、３００℃で磁場中アニールを行った。磁場中アニールを行った後Ｘ線回折で調べたところ、導電層ＡＬを構成するＴａ−Ｉｒの回折ピークは観測されず、導電層ＡＬがアモルファスまたはＸ線の干渉長以下のサイズのマイクロクリスタル（微結晶）であることが確認できた。

その後、レジストを塗布し、ＰＥＰ（photo-engraving process）を行った後、塩素系ガスでＴａからなるハードマスクＨＭをＲＩＥエッチングし、その下のＲｕ金属層でストップさせた。

その後、レジストを剥離し、ＴａハードマスクＨＭをマスクとして利用して、Ｉｒ−Ｍｎ層までイオンミリングによりエッチングして、強磁性トンネル接合を接合分離した。トンネル接合の平面形状は、アスペクト比が１：２．５の楕円形とした。またそのサイズは、０．３μｍ×０．７５μｍとした。

その後、ＳｉＯｘ保護膜を成膜し、レジストを塗布し、ＰＥＰを行った後、下側電極ＬＥをＲＩＥエッチングによりパターニングした。その後、レジストを除去し、ＳｉＯｘからなる層間絶縁膜を成膜した後、エッチバックを行い、平坦化してＴａハードマスクＨＭの表面を露出させた。

その後、スパッタエッチングした後にビット線ＢＬと、磁性被覆（磁気ヨーク）層ＳＭを成膜し、レジスト塗布、ＰＥＰ、ＲＩＥ、レジスト除去のプロセスを順次実施することにより、図７に表した磁気メモリを作製した。

このようにして得られた磁気メモリセルのＣｏＮｉＦｅフリー層ＦＬの長軸方向に磁場を印加してその磁化特性を測定した。

図８は、１６個の磁気メモリセルのアステロイド曲線を測定した結果を表すグラフ図である。同図から、これら１６個のメモリセルのフリー層のアステロイド曲線はよく重なっており、スイッチング磁界の「ばらつき」が十分に小さいことが分かる。つまり、大容量磁気メモリを形成した場合でも、書き込みエラーや、クロストークなどの問題を抑制できることが分かる。

本実施例とは別に実施した実験において、フリー層ＦＬの上に形成する非結晶質の導電層ＡＬの材料として、ＴａＰｔ，ＷＰｔ，ＺｒＰｔ、ＮｂＰｔ、ＭｏＰｔ、ＶＰｔ、ＣｒＰｔ、ＴａＲｕ，ＷＲｕ，ＺｒＲｕ、ＮｂＲｕ、ＭｏＲｕ、ＶＲｕ、ＣｒＲｕ、ＷＩｒ，ＺｒＡｌ、ＮｂＡｌ、ＭｏＡｌ、ＶＡｌ及びＣｒＡｌを用いた場合のいずれにおいても、図８に表した結果と同様にスイッチング磁界の「ばらつき」が小さく良好な特性が得られた。

次に、本発明の第２の実施例として、図５に表したアーキテクチャの磁気メモリを作製した実施例について説明する。本実施例においては、ハードマスクとして非結晶質の導電層ＡＬを設けたサンプル（サンプル１）と、絶縁層の中に埋め込まれた配線ビアとして非結晶質の導電層ＡＬを設けたサンプル（サンプル２）と、を作成した。

これら磁気メモリの構造について、その製造手順に沿って説明すれば、以下の如くである。
すなわち、まず、第１実施例と同様に、ＭＯＳトランジスタＴｒ、ビアＶＷ、ワード線ＷＬなどを絶縁層ＩＬに埋め込んだ基板を形成した。

そして、この基板の上に、「サンプル１」として、下側電極ＬＥ／ＴＭＲ／Ｐｔ層またはＲｕ層／導電層ＡＬを成膜した。後に説明するように、この導電層ＡＬは、ＴＭＲをパターニングするための「ハードマスク」として用いられる。

一方、これとは別に、「サンプル２」として、基板の上に、下側電極ＬＥ／ＴＭＲ／Ｐｔ層またはＲｕ層を成膜した。つまり、ハードマスクとしての非結晶質の導電層ＡＬを設けないものを「サンプル２」として作成した。

ここで、下側電極ＬＥは、下側から順に、Ｔａ／Ａｌ／Ｔａという積層構造とした。
また、「サンプル１」のＴＭＲは、下側から順に、Ｔａ（５ｎｍ）／Ｒｕ（３ｎｍ）／Ｐｔ−Ｍｎ（１５ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ（０．９ｎｍ）／ＣｏＦｅ（３．２５ｎｍ）／ＡｌＯｘ（１．４ｎｍ）／ＣｏＦｅＢ（３ｎｍ）／Ｒｕ（１８ｎｍ）とした。

すなわち、バッファ層ＢＦとしてＴａ（５ｎｍ）／Ｒｕ（３ｎｍ）を形成し、反強磁性層ＡＦとしてＰｔ−Ｍｎ（１５ｎｍ）を形成し、ピン層ＰＬとしてＣｏＦｅ（３ｎｍ）／Ｒｕ（０．９ｎｍ）／ＣｏＦｅ（３．２５ｎｍ）を形成し、トンネルバリア層ＴＬとしてＡｌＯｘ（１．４ｎｍ）を形成し、フリー層ＦＬとしてＣｏＦｅＢ（３ｎｍ）を形成した。

一方、「サンプル２」のＴＭＲは、下側から順に、Ｔａ（５ｎｍ）／Ｒｕ（３ｎｍ）／Ｐｔ−Ｍｎ（１５ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ（０．９ｎｍ）／ＣｏＦｅ（３．２５ｎｍ）／ＡｌＯｘ（１．４ｎｍ）／ＣｏＦｅＮｉ（３ｎｍ）／Ｒｕ（１８ｎｍ）とした。

また、「サンプル１」におけるハードマスクとしての導電層ＡＬとしては、Ｔａ−Ａｌアモルファス合金を１２０ｎｍ成膜した。また、導電層ＡＬの組成は、Ｔａ_６０Ａｌ_４０とした。

その後、３００度Ｃで磁場中アニールを行った。磁場中アニールを行った後Ｘ線回折で調べたところ「サンプル１」における導電層ＡＬを構成するＴａ−Ａｌの回折ピークは観測されず、アモルファスまたは微結晶であることが確認された。

その後、「サンプル１」においては、レジストを塗布し、ＰＥＰを行った後、塩素系ガスで導電層ＡＬ（Ｔａ−Ａｌアモルファス合金）をＲＩＥし、その下のＲｕ層でエッチングをストップさせた。その後、レジストを剥離し、導電層ＡＬをハードマスクとして、ＴＭＲを構成するＰｔＭｎ層までイオンミリングでエッチングし、強磁性トンネル接合を接合分離した。トンネル接合の平面形状は、アスペクト比１：２の楕円形とした。サイズは、直径０．３μｍ×０．６μｍとした。その後、ＳｉＯｘ保護膜を成膜し、レジストを塗布して、ＰＥＰし、下側電極ＬＥをＲＩＥによってパターニングした。その後、レジストを除去し、ＳｉＯｘ層間絶縁膜を成膜した後にエッチバックを行い、表面を平坦化するとともに、導電層ＡＬ（Ｔａ−Ａｌアモルファス合金ハードマスク層）の表面を露出させた。

その後、スパッタエッチングした後に上側配線ＢＬを形成し、さらに、その側面及び上面に磁性被覆（磁気ヨーク）層ＳＭを成膜し、レジスト塗布、ＰＥＰ、ＲＩＥ、レジスト除去、の各工程を経て、図５に表した構造の磁気メモリを作製した。

一方、「サンプル２」については、基板の上にＴＭＲの積層構造を形成した後、ハードマスク層を形成せずに、レジストマスクを用いてパターニングしてＴＭＲを接合分離した。その後、レジストを除去し、ＳｉＯｘ層間絶縁膜を成膜した後、ＰＥＰを行いフッ素（Ｆ）系ガスを用いてＳｉＯｘ層にビア穴を開け、その底部にＴＭＲ積層構造の上側のＲｕ層の表面を露出させた。その後、スパッタエッチングした後に、配線ビアとしてＴａ−Ａｌアモルファス合金からなる導電層ＡＬを成膜し、その上に上側配線ＢＬを形成し、その側面と上面に磁性被覆（磁気ヨーク）層ＳＭを成膜し、レジスト塗布、ＰＥＰ、ＲＩＥ、レジスト除去、の各工程を経て、図５に表した構造の磁気メモリを作製した。ここでも、導電層ＡＬの組成は、Ｔａ_６０Ａｌ_４０とした。

その後、磁場中アニールにより、上側配線ＢＬの直下のＣｏＦｅＢ層（サンプル１）、ＣｏＦｅＮｉ層（サンプル２）の長軸方向に磁場を印加した。

図９及び図１０は、それぞれサンプル１及び２において１６個の素子のアステロイド曲線を測定した結果を表すグラフ図である。いずれのサンプルにおいても、スイッチング磁界の「ばらつき」が小さいことがわかり、大容量磁気メモリとして望ましい特性が得られた。

本実施例とは別に実施した実験において、ハードマスクまたは配線ビアとして形成する非結晶質の導電層ＡＬの材料として、ＰｒＰｔ、ＰｒＲｕ、ＰｒＩｒ、ＰｒＡｌ、ＰｒＡｕ、ＰｒＰｄ、ＮｄＰｔ、ＮｄＲｕ、ＮｄＩｒ、ＮｄＡｌ、ＮｄＡｕ、ＮｄＰｄ、ＧｄＰｔ、ＧｄＲｕ、ＧｄＩｒ、ＤｙＡｌ、ＤｙＡｕ及びＥｒＰｄを用いた場合のいずれにおいても、図８に表した結果と同様にスイッチング磁界の「ばらつき」が小さく良好な特性が得られた。

（比較例）
第２実施例の比較例として、結晶質のＴａからなるハードマスク（サンプル３）、結晶質のＴａからなる配線ビア（サンプル４）を用いた磁気メモリについて説明する。

本比較例の磁気メモリの作製方法は、サンプル１及び２における導電層ＡＬ（Ｔａ−Ａｌアモルファス合金）を、Ｔａからなる金属層に変えた以外は、第２実施例と同様である。サンプル３及び４の作成後、磁場中アニールを施して、上側配線ＢＬの直下のＣｏＦｅＢ層（サンプル３）、ＣｏＦｅＮｉ層（サンプル４）の長軸方向に磁場を印加した。磁場中アニールを行った後にＸ線回折で調べたところ、Ｔａハードマスク（サンプル３）、Ｔａ配線ビア（サンプル４）において、それぞれＴａの回折ピークが観測され、これらのＴａ層が結晶質のα−Ｔａからなることが分かった。

図１１及び図１２は、それぞれサンプル３及び４において１６個の素子のアステロイド曲線を測定した結果を表すグラフ図である。いずれのサンプルにおいても、スイッチング磁界の「ばらつき」が大きく、大容量磁気メモリとして用いた場合には、書き込みエラーや、クロストークなどの問題が生じやすい点で改善の余地があることが分かる。

本発明の第３の実施例として、図６に表した２層構造の導電層ＡＬ１、ＡＬ２を有する磁気メモリを作製した実施例について説明する。

この本実施例の磁気メモリの構造について、その製造手順に沿って説明すれば、以下の如くである。
すなわち、まず、第１実施例と同様に、ＭＯＳトランジスタＴｒ、ビアＶＷ、ワード線ＷＬなどを絶縁層ＩＬに埋め込んだ基板を形成した。次に、この基板の上に、下側電極ＬＥ／ＴＭＲ／Ｐｔ層またはＲｕ層／非結晶質の導電層（ハードマスク層）ＡＬ２を成膜したものを形成した。

本実施例においては、下側電極ＬＥとして下側から順に、Ｔａ／Ａｌ／Ｔａなる積層構造を形成した。また、ＴＭＲは、下側から順に、Ｔａ（５ｎｍ）／Ｒｕ（３ｎｍ）／Ｐｔ−Ｍｎ（１５ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ（０．９ｎｍ）／ＣｏＦｅ（３．２５ｎｍ）／ＡｌＯｘ（１．４ｎｍ）／ＣｏＦｅＮｉ（３ｎｍ））／Ｔａ−Ｆｅ導電層ＡＬ１（アモルファスキャップ層）（１８ｎｍ）なる積層構造とした。

すなわち、バッファ層ＢＦとしてＴａ（５ｎｍ）／Ｒｕ（３ｎｍ）を形成し、反強磁性層ＡＦとしてＰｔ−Ｍｎ（１５ｎｍ）を形成し、ピン層ＰＬとしてＣｏＦｅ（３ｎｍ）／Ｒｕ（０．９ｎｍ）／ＣｏＦｅ（３．２５ｎｍ）を形成し、トンネルバリア層ＴＬとしてＡｌＯｘ（１．４ｎｍ）を形成し、フリー層ＦＬとしてＣｏＮｉＦｅ（３ｎｍ）を形成した。また、導電層ＡＬの組成は、Ｔａ_４５Ｆｅ_５５とした。

そして、この上にアモルファスハードマスク層として、Ｔａ−Ａｌアモルファス合金からなる導電層ＡＬ２を１２０ｎｍの厚みに成膜した。

その後、３００℃で磁場中アニールを行った。磁場中アニールを行った後にＸ線回折で調べたところ導電層ＡＬ１（Ｔａ−Ｆｅアモルファス合金）、導電層ＡＬ２（Ｔａ−Ａｌアモルファス合金）ともに回折ピークは観測されず、アモルファスまたは微結晶であることが確認できた。

次に、レジストを塗布し、ＰＥＰを行った後、塩素系ガスで導電層ＡＬ２（Ｔａ−Ａｌアモルファス合金）をＲＩＥし、導電層ＡＬ１（Ｔａ−Ｆｅアモルファス合金）でエッチングをストップさせた。

その後、レジストを剥離し、導電層ＡＬ２（Ｔａ−Ａｌアモルファス合金）をハードマスクとして、ＴＭＲのＰｔＭｎ層までイオンミリングによりエッチングして、強磁性トンネル接合を接合分離した。トンネル接合の平面形状は、アスペクト比１：２の楕円形とした。サイズは、直径０．３μｍ×０．６μｍとした。

次に、ＳｉＯｘ保護膜を成膜し、レジストを塗布して、ＰＥＰし、下側電極ＬＥをＲＩＥによりパターニングして形成した。その後、レジストを除去し、ＳｉＯｘ層間絶縁膜を成膜した後に、エッチバックを行い、層間絶縁膜の表面を平坦化するとともに、導電層ＡＬ２（Ｔａ−Ａｌアモルファス合金）の表面を露出させた。その後、スパッタエッチングした後に、上側配線ＢＬを形成し、さらにその側面及び上面に磁性被覆（磁気ヨーク）層ＳＭを形成して、図６に表した構造を作製した。

その後、磁場中アニールを施して、上側配線ＢＬの直下のＣｏＦｅＮｉ磁性層の長軸方向に磁場を印加した。

図１３は、このようにして形成した１６個の素子のアステロイド曲線を測定した結果を表すグラフ図である。

スイッチング磁界の「ばらつき」が十分に小さく、大容量磁気メモリとして望ましい特性が得られていることが確認できた。

なお、本実施例において、ＲＩＥによりエッチングされにくい第１の導電層ＡＬ１の材料としては、ＷＦｅ，ＺｒＦｅ、ＮｂＦｅ、ＭｏＦｅ、ＶＦｅ、ＴａＮｉ，ＷＮｉ，ＺｒＮｉ、ＮｂＮｉ、ＭｏＮｉ、Ｖｎｉ、ＴａＣｒ，ＷＣｒ，ＺｒＣｕ、ＮｂＣｕ、ＭｏＣｕ、ＶＣｕ ＴａＰｔ，ＷＰｔ，ＺｒＰｔ、ＮｂＰｔ、ＭｏＰｔ、ＶＰｔ、ＣｒＰｔ、ＴａＲｕ，ＷＲｕ，ＺｒＲｕ、ＮｂＲｕ、ＭｏＲｕ、ＶＲｕ及びＣｒＲｕのいずれかを用い、ＲＩＥによりエッチングされやすい第２の導電層ＡＬ２としては、ＷＡｌ，ＺｒＡｌ、ＮｂＡｌ、ＭｏＡｌ、ＶＡｌ及びＣｒＡｌのいずれかを用いることもできる。

次に、本発明の第４の実施例として、ＣＰＰ型の磁気抵抗効果素子の具体例を挙げて説明する。

図１４及び図１５は、本発明の実施の形態にかかる磁気抵抗効果素子の要部構成を模式的に表す概念図である。すなわち、これらの図は、磁気抵抗効果素子を磁気ヘッドに組み込んだ状態を表し、図１４は、磁気記録媒体（図示せず）に対向する媒体対向面Ｐに対して略平行な方向に磁気抵抗効果素子を切断した断面図である。また、図１５は、この磁気抵抗効果素子を媒体対向面Ｐに対して垂直な方向に切断した断面図である。

図１４及び図１５に例示した磁気抵抗効果素子は、ハード・アバッテッド（hard abutted）構造を有している素子であり、磁気抵抗効果膜１４の上下には、下部電極１２と上部電極２０とがそれぞれ設けられ、また、図１４において、磁気抵抗効果膜１４の両側の側面には、バイアス磁界印加膜１６と絶縁膜１８とが積層して設けられている。さらに、図１５に例示したように、磁気抵抗効果膜４の媒体対向面には、保護層３０が設けられている。

磁気抵抗効果膜４は、トンネル接合型またはスピンバルブ型の構造を有し、図１乃至図１３に関して前述したように、本発明の実施の形態にかかる構造を有する。すなわち、フリー層の上に非結晶質の導電層が積層され、その上に形成されるハードマスクや上部電極２０から歪が導入されることを抑制している。または、上部電極２０を非結晶質の導電層として形成してもよい。

磁気抵抗効果膜４に対するセンス電流は、その上下に配置された電極１２、２０によって矢印Ａで示したように、膜面に対して略垂直方向に通電される。また、左右に設けられた一対のバイアス磁界印加膜１６、１６により、磁気抵抗効果膜１４にはバイアス磁界が印加される。このバイアス磁界により、磁気抵抗効果膜１４のフリー層の磁気異方性を制御して単磁区化することによりその磁区構造が安定化し、磁壁の移動に伴うバルクハウゼンノイズ（Barkhausen noise）を抑制することができる。

そして、本発明によれば、磁気抵抗効果膜１４のフリー層の上に非結晶質の導電層を積層させることにより、フリー層における磁歪の発生を抑制することができる。その結果として、磁気抵抗効果素子の感度の「ばらつき」や低下を抑制することが可能となり、例えば、磁気ヘッドに応用した場合に、高感度で再現性のよい磁気再生が可能となる。

次に、本発明の第５の実施例として、本発明の磁気抵抗効果素子を搭載した磁気再生装置について説明する。すなわち、図１乃至図１５に関して説明した本発明の磁気抵抗効果素子あるいは磁気ヘッドは、例えば、記録再生一体型の磁気ヘッドアセンブリに組み込まれ、磁気記録再生装置に搭載することができる。

図１６は、このような磁気記録再生装置の概略構成を例示する要部斜視図である。すなわち、本発明の磁気記録再生装置１５０は、ロータリーアクチュエータを用いた形式の装置である。同図において、記録用媒体ディスク２００は、スピンドル１５２に装着され、図示しない駆動装置制御部からの制御信号に応答する図示しないモータにより矢印Ａの方向に回転する。本発明の磁気記録再生装置１５０は、複数の媒体ディスク２００を備えたものとしてもよい。

媒体ディスク２００に格納する情報の記録再生を行うヘッドスライダ１５３は、薄膜状のサスペンション１５４の先端に取り付けられている。ここで、ヘッドスライダ１５３は、例えば、前述したいずれかの実施の形態にかかる磁気抵抗効果素子あるいは磁気ヘッドをその先端付近に搭載している。

媒体ディスク２００が回転すると、ヘッドスライダ１５３の媒体対向面（ＡＢＳ）は媒体ディスク２００の表面から所定の浮上量をもって保持される。あるいはスライダが媒体ディスク２００と接触するいわゆる「接触走行型」であってもよい。

サスペンション１５４は、図示しない駆動コイルを保持するボビン部などを有するアクチュエータアーム１５５の一端に接続されている。アクチュエータアーム１５５の他端には、リニアモータの一種であるボイスコイルモータ１５６が設けられている。ボイスコイルモータ１５６は、アクチュエータアーム１５５のボビン部に巻き上げられた図示しない駆動コイルと、このコイルを挟み込むように対向して配置された永久磁石および対向ヨークからなる磁気回路とから構成される。

アクチュエータアーム１５５は、スピンドル１５７の上下２箇所に設けられた図示しないボールベアリングによって保持され、ボイスコイルモータ１５６により回転摺動が自在にできるようになっている。

図１７は、アクチュエータアーム１５５から先の磁気ヘッドアセンブリをディスク側から眺めた拡大斜視図である。すなわち、磁気ヘッドアッセンブリ１６０は、例えば駆動コイルを保持するボビン部などを有するアクチュエータアーム１５５を有し、アクチュエータアーム１５５の一端にはサスペンション１５４が接続されている。
サスペンション１５４の先端には、図１乃至図１５に関して前述したいずれかの磁気抵抗効果素子あるいは磁気ヘッドを具備するヘッドスライダ１５３が取り付けられている。サスペンション１５４は信号の書き込みおよび読み取り用のリード線１６４を有し、このリード線１６４とヘッドスライダ１５３に組み込まれた磁気ヘッドの各電極とが電気的に接続されている。図中１６５は磁気ヘッドアッセンブリ１６０の電極パッドである。

本発明によれば、図１乃至図１５に関して前述したような本発明の磁気抵抗効果素子あるいは磁気ヘッドを具備することにより、感度の「ばらつき」や低下を抑制し、従来よりも高い記録密度で媒体ディスク２００に磁気的に記録された情報を確実に読みとることが可能となる。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気抵抗効果素子を構成する強磁性層、絶縁層、反強磁性層、中間層、非磁性金属層、電極などの具体的な材料や、膜厚、形状、寸法などに関しては、当業者が適宜選択することにより本発明を同様に実施し、同様の効果を得ることができるものも本発明の範囲に包含される。

同様に、本発明の磁気メモリを構成する各要素の構造、材質、形状、寸法についても、当業者が適宜選択することにより本発明を同様に実施し、同様の効果を得ることができるものも本発明の範囲に包含される。

その他、本発明の実施の形態として上述した磁気抵抗効果素子を基にして、当業者が適宜設計変更して実施しうるすべての磁気抵抗効果素子も同様に本発明の範囲に属する。

本発明の実施の形態にかかる磁気抵抗効果素子の断面構造を例示する模式図である。 比較例として、フリー層ＦＬの上に、結晶質の金属層ＣＬが積層された磁気抵抗効果素子を表す。 本発明の実施の形態にかかる磁気抵抗効果素子の断面構造を例示する模式図である。 本発明の実施の形態にかかる磁気メモリのセル構造を表す模式断面図である。 本発明の実施の形態にかかる磁気メモリのセル構造の第２の具体例を表す模式断面図である。 本発明の実施の形態にかかる磁気メモリのセル構造の第３の具体例を表す模式断面図である。 本発明の第１の実施例にかかる磁気メモリを表す模式断面図である。 １６個の磁気メモリセルのアステロイド曲線を測定した結果を表すグラフ図である。 サンプル１において１６個の素子のアステロイド曲線を測定した結果を表すグラフ図である。 サンプル２において１６個の素子のアステロイド曲線を測定した結果を表すグラフ図である。 サンプル３において１６個の素子のアステロイド曲線を測定した結果を表すグラフ図である。 サンプル４において１６個の素子のアステロイド曲線を測定した結果を表すグラフ図である。 本発明の第３の実施例の磁気メモリの１６個の素子のアステロイド曲線を測定した結果を表すグラフ図である。 本発明の実施の形態にかかる磁気抵抗効果素子を磁気ヘッドの磁気記録媒体（図示せず）に対向する媒体対向面Ｐに対して略平行な方向に磁気抵抗効果素子を切断した断面図である。 図１４の磁気抵抗効果素子を媒体対向面Ｐに対して垂直な方向に切断した断面図である。 本発明の実施の形態にかかる磁気記録再生装置の概略構成を例示する要部斜視図である。 アクチュエータアーム１５５から先の磁気ヘッドアセンブリをディスク側から眺めた拡大斜視図である。

符号の説明

ＡＦ 反強磁性層
ＢＬ ビット線
ＦＬ フリー層
ＬＥ 下側電極
ＷＬ ワード線
ＮＭ 非磁性層
ＩＬ 絶縁層
ＰＬ ピン層
ＳＭ 磁性被覆層
ＳＬ 非磁性中間層
Ｔｒ 選択トランジスタ
ＴＢ トンネルバリア層
ＵＬ 上側電極

Claims (12)

1. 磁気抵抗効果素子を備え、前記磁気抵抗効果素子の磁化自由層の磁化方向を制御することにより情報を記録する磁気メモリであって、
   前記磁気抵抗効果素子は、
   磁化方向が実質的に一方向に固着された第１の強磁性体膜を含む磁化固着層と、
   前記磁化固着層の上に設けられた非磁性層と、
   前記非磁性層の上に設けられ、磁化方向が外部磁界に対応して変化する第２の強磁性体膜を含む磁化自由層と、
   前記磁化自由層の上に設けられた均一に非結晶質の導電層と、
   を有し、
   前記導電層は、Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｍｏ及びＷよりなる群から選択された少なくとも１つの元素と、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｉｒ，Ｏｓ，Ｒｅ，Ａｕ及びＡｌよりなる群から選択された少なくとも１つの元素と、を含む厚みが１００ナノメータ以上の非磁性合金からなることを特徴とする磁気メモリ。
2. 磁気抵抗効果素子を備え、前記磁気抵抗効果素子の磁化自由層の磁化方向を制御することにより情報を記録する磁気メモリであって、
   前記磁気抵抗効果素子は、
   磁化方向が実質的に一方向に固着された第１の強磁性体膜を含む磁化固着層と、
   前記磁化固着層の上に設けられた非磁性層と、
   前記非磁性層の上に設けられ、磁化方向が外部磁界に対応して変化する第２の強磁性体膜を含む磁化自由層と、
   前記磁化自由層の上に設けられた均一に非結晶質の導電層と、
   を有し、
   前記導電層は、Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ及びＷよりなる群から選択された少なくとも１つの元素と、Ｆｅ，Ｎｉ，Ｃｒ及びＣｕよりなる群から選択された少なくとも１つの元素と、を含む厚みが１００ナノメータ以上の非磁性合金からなることを特徴とする磁気メモリ。
3. 磁気抵抗効果素子を備え、前記磁気抵抗効果素子の磁化自由層の磁化方向を制御することにより情報を記録する磁気メモリであって、
   前記磁気抵抗効果素子は、
   磁化方向が実質的に一方向に固着された第１の強磁性体膜を含む磁化固着層と、
   前記磁化固着層の上に設けられた非磁性層と、
   前記非磁性層の上に設けられ、磁化方向が外部磁界に対応して変化する第２の強磁性体膜を含む磁化自由層と、
   前記磁化自由層の上に設けられた均一に非結晶質の導電層と、
   を有し、
   前記導電層は、Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ及びＬｕよりなる群から選択された少なくとも１つの元素と、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｉｒ，Ｏｓ，Ｒｅ，Ａｕ及びＡｌよりなる群から選択された少なくとも１つの元素とを含む厚みが１００ナノメータ以上の非磁性合金からなることを特徴とする磁気メモリ。
4. 磁気抵抗効果素子を備え、前記磁気抵抗効果素子の磁化自由層の磁化方向を制御することにより情報を記録する磁気メモリであって、
   前記磁気抵抗効果素子は、
   磁化方向が実質的に一方向に固着された第１の強磁性体膜を含む磁化固着層と、
   前記磁化固着層の上に設けられた非磁性層と、
   前記非磁性層の上に設けられ、磁化方向が外部磁界に対応して変化する第２の強磁性体膜を含む磁化自由層と、
   前記磁化自由層の上に設けられた均一に非結晶質の導電層と、
   を有し、
   前記導電層は、厚みが１００ナノメータ以上の非磁性の酸化物導電体からなることを特徴とする磁気メモリ。
5. 第１の方向に延在する第１の配線と、
   前記第１の配線の上に設けられた磁気抵抗効果素子と、
   前記磁気抵抗効果素子の上において、前記第１の方向と交差する方向に延在する第２の配線と、
   を備え、前記第１及び第２の配線にそれぞれ電流を流すことにより形成される磁界によって前記磁気抵抗効果素子の磁化自由層の磁化方向を制御することにより２値情報のいずれかを記録することを特徴とする磁気メモリであって、
   前記磁気抵抗効果素子は、
   磁化方向が実質的に一方向に固着された第１の強磁性体膜を含む磁化固着層と、
   前記磁化固着層の上に設けられた非磁性層と、
   前記非磁性層の上に設けられ、磁化方向が外部磁界に対応して変化する第２の強磁性体膜を含む磁化自由層と、
   前記磁化自由層の上に設けられた均一に非結晶質の導電層と、
   を有し、
   前記導電層は、Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｍｏ及びＷよりなる群から選択された少なくとも１つの元素と、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｉｒ，Ｏｓ，Ｒｅ，Ａｕ及びＡｌよりなる群から選択された少なくとも１つの元素と、を含む厚みが１００ナノメータ以上の非磁性合金からなることを特徴とする磁気メモリ。
6. 第１の方向に延在する第１の配線と、
   前記第１の配線の上に設けられた磁気抵抗効果素子と、
   前記磁気抵抗効果素子の上において、前記第１の方向と交差する方向に延在する第２の配線と、
   を備え、前記第１及び第２の配線にそれぞれ電流を流すことにより形成される磁界によって前記磁気抵抗効果素子の磁化自由層の磁化方向を制御することにより２値情報のいずれかを記録することを特徴とする磁気メモリであって、
   前記磁気抵抗効果素子は、
   磁化方向が実質的に一方向に固着された第１の強磁性体膜を含む磁化固着層と、
   前記磁化固着層の上に設けられた非磁性層と、
   前記非磁性層の上に設けられ、磁化方向が外部磁界に対応して変化する第２の強磁性体膜を含む磁化自由層と、
   前記磁化自由層の上に設けられた均一に非結晶質の導電層と、
   を有し、
   前記導電層は、Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ及びＷよりなる群から選択された少なくとも１つの元素と、Ｆｅ，Ｎｉ，Ｃｒ及びＣｕよりなる群から選択された少なくとも１つの元素と、を含む厚みが１００ナノメータ以上の非磁性合金からなることを特徴とする磁気メモリ。
7. 第１の方向に延在する第１の配線と、
   前記第１の配線の上に設けられた磁気抵抗効果素子と、
   前記磁気抵抗効果素子の上において、前記第１の方向と交差する方向に延在する第２の配線と、
   を備え、前記第１及び第２の配線にそれぞれ電流を流すことにより形成される磁界によって前記磁気抵抗効果素子の磁化自由層の磁化方向を制御することにより２値情報のいずれかを記録することを特徴とする磁気メモリであって、
   前記磁気抵抗効果素子は、
   磁化方向が実質的に一方向に固着された第１の強磁性体膜を含む磁化固着層と、
   前記磁化固着層の上に設けられた非磁性層と、
   前記非磁性層の上に設けられ、磁化方向が外部磁界に対応して変化する第２の強磁性体膜を含む磁化自由層と、
   前記磁化自由層の上に設けられた均一に非結晶質の導電層と、
   を有し、
   前記導電層は、Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ及びＬｕよりなる群から選択された少なくとも１つの元素と、Ｐｔ，Ｐｄ，Ｒｕ，Ｒｈ，Ｉｒ，Ｏｓ，Ｒｅ，Ａｕ及びＡｌよりなる群から選択された少なくとも１つの元素とを含む厚みが１００ナノメータ以上の非磁性合金からなることを特徴とする磁気メモリ。
8. 第１の方向に延在する第１の配線と、
   前記第１の配線の上に設けられた磁気抵抗効果素子と、
   前記磁気抵抗効果素子の上において、前記第１の方向と交差する方向に延在する第２の配線と、
   を備え、前記第１及び第２の配線にそれぞれ電流を流すことにより形成される磁界によって前記磁気抵抗効果素子の磁化自由層の磁化方向を制御することにより２値情報のいずれかを記録することを特徴とする磁気メモリであって、
   前記磁気抵抗効果素子は、
   磁化方向が実質的に一方向に固着された第１の強磁性体膜を含む磁化固着層と、
   前記磁化固着層の上に設けられた非磁性層と、
   前記非磁性層の上に設けられ、磁化方向が外部磁界に対応して変化する第２の強磁性体膜を含む磁化自由層と、
   前記磁化自由層の上に設けられた均一に非結晶質の導電層と、
   を有し、
   前記導電層は、厚みが１００ナノメータ以上の非磁性の酸化物導電体からなることを特徴とする磁気メモリ。
9. 前記第１及び第２の配線の少なくともいずれかは、少なくともその両側面に磁性体からなる被覆層を有することを特徴とする請求項５〜８のいずれか１つに記載の磁気メモリ。
10. 前記非磁性層は、その膜面に対して垂直な方向に電流のトンネリングが可能な絶縁体からなることを特徴とする請求項１〜９のいずれか１つに記載の磁気メモリ。
11. 前記非磁性層は、導電性を有することを特徴とする請求項１〜９のいずれか１つに記載の磁気メモリ。
12. 前記導電層の上に結晶質の金属配線が接続されてなることを特徴とする請求項１〜１１のいずれか１つに記載の磁気メモリ。

Images