JP2007288196A - 磁気トンネル接合素子およびその形成方法 - Google Patents

磁気トンネル接合素子およびその形成方法 Download PDF

Info

Publication number
JP2007288196A
JP2007288196A JP2007106481A JP2007106481A JP2007288196A JP 2007288196 A JP2007288196 A JP 2007288196A JP 2007106481 A JP2007106481 A JP 2007106481A JP 2007106481 A JP2007106481 A JP 2007106481A JP 2007288196 A JP2007288196 A JP 2007288196A
Authority
JP
Japan
Prior art keywords
layer
tunnel junction
magnetic tunnel
nifex
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007106481A
Other languages
English (en)
Other versions
JP5069034B2 (ja
Inventor
Cheng Tzong Horng
成宗 洪
Hui-Chuan Wang
▲恵▼娟 王
Min Li
民 李
Ru-Ying Tong
茹瑛 童
▲丹▼ ▲赴▼
Tong Zhao
Guo Yimin
一民 郭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagIC Technologies Inc
Original Assignee
MagIC Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagIC Technologies Inc filed Critical MagIC Technologies Inc
Publication of JP2007288196A publication Critical patent/JP2007288196A/ja
Application granted granted Critical
Publication of JP5069034B2 publication Critical patent/JP5069034B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Magnetic Heads (AREA)
  • Thin Magnetic Films (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

【課題】 MR比が大きく磁歪が最小限となるような磁気トンネル接合素子を得る。
【解決手段】 MRAM等に用いられるMTJエレメント36において、NiFeからなるフリー層50の上に形成されたキャップ層54を、非磁性のNiFeX層51およびTa層52からなる2層構造とする。あるいは、キャップ層54を、NiFeX層、Ta層およびRu層からなる3層構造とする。元素Xは、NiおよびFeよりも酸化電位が大きい元素(Mg、Hf、Zr、NbおよびTa等)である。NiFeX層51は、NiFeターゲットおよびXターゲットの並列スパッタリングにより形成する。MRAM用途の場合、元素XをMgとし、NiFeMg層中のMg含有量が50原子%以上になるようにすると、フリー層50から酸素を除去する酸素ゲッタリングパワーが増大する。
【選択図】 図1

Description

本発明は、磁気トンネル接合(MTJ:Magnetic Tunneling Junction )素子およびその形成方法に係わり、特に、2層または3層構造のキャップ層を有し、磁歪を最小化しつつ優れた磁気抵抗効果を発現することができる磁気トンネル接合素子およびその形成方法に関する。
MTJ技術とシリコンCMOS(complementary metal oxide semiconductor) 技術とを統合して実現される磁気抵抗効果ランダムアクセスメモリ(MRAM:Magnetoresistive Random Access Memory )は、SRAM(Static Random Access Memory) 、DRAM(Dinamic Random Access Memory)およびフラッシュメモリ等の既存の半導体メモリと激しく競合する重要な新興技術である。MRAM素子は、一般に、第1の水平面内において互いに平行に配列された複数の第1の導電線と、第1の水平面の上方にある第2の水平面内において互いに平行に、かつ第1の導電線と直交して配列された複数の第2の導電線と、第1の導電線と第2の導電線との間の両ラインが交差する位置に設けられたMTJ素子とを備えている。第1の導電線はワード線であり、第2の導電線はビット線である。但し、その逆の場合もある。あるいは、第1の導電線が区分されたラインとしての下部電極であり、第2の導電線がビット線(またはワード線)である場合もある。通常、第1の導電線の下方には、トランジスタやダイオードを含む他の素子のみならず、MRAMアレイの中から読み出しまたは書き込み対象の特定のMRAMセルを選択するのに用いられる周辺回路が存在する。
図8は、薄い絶縁層によって隔てられた2つの強磁性層を含んで構成された積層構造を有し、トンネル磁気抵抗効果(tunneling magneto-resistance (TMR) effect )に基づいて動作するMTJ素子の断面構造を表すものである。MRAM素子においては、MTJエレメント1は、例えば第1の導電線としての下部電極2と、第2の導電線としての上部電極9との間に設けられている。下部電極2は、通常、シード層/導電層/キャップ層というという3層構造を有する。具体的には、例えば、タンタル(Ta)/銅(Cu)/タンタル、窒化タンタル(TaN)/Ta/TaN、または、ニッケルクロム(NiCr)/ルテニウム(Ru)/Taという構造である。下部層3は、通常、例えばNiCrやTa/NiCrからなる1つ以上のシード層で構成されるが、これは、円滑かつ緻密な結晶成長を促進するためのものである。下部層3の上には、白金マンガン(PtMn)やイリジウムマンガン(IrMn)等からなる反強磁性(AFM)のピンニング層4が形成されている。ピンニング層4の上には、強磁性のピンド層5が設けられている。このピンド層5
は、コバルト鉄(CoFe)層を含む複数層からなる複合層として構成される。ピンド層5の上には、薄いトンネルバリア層6が設けられている。このトンネルバリア層6は、通常、酸化アルミニウム(AlOx )、酸化チタンアルミニウム(AlTiOx)、または結晶化された酸化マグネシウム(MgO)等の誘電体材料で構成される。トンネルバリア層6の上には、強磁性のフリー層7が形成されている。このフリー層7には、NiFeが好適に用いられる。その低いスイッチング磁界(Hc)とスイッチング磁界の均一性(σHc )によって実証されるように、再現性および信頼性の高いスイッチング特性を有するからである。MTJエレメント1の最上層は、キャップ層8である。このようなMTJ積層構造は、ボトム型スピンバルブ構造と呼ばれる。このような構成ではなく、トップ型スピンバルブ構造と呼ばれる構成にすることもできる。この場合には、シード層の上にフリー層を形成し、さらにその上に、トンネルバリア層、ピンド層、ピンニング層およびキャップ層を順次積層する。
ピンド層5は、y方向に磁化された隣接するピンド層4との間の交換結合によってy方向に固定された磁気モーメントを有する。フリー層7は、ピンド層5の磁気モーメントに対して平行または反平行の磁気モーメントを有する。トンネルバリア層6は、非常に薄いので、これを通過する電流の値は、伝導電子の量子力学トンネル効果によって決定される。フリー層7の磁気モーメントは外部磁界に応じて変化し、このフリー層7の磁気モーメントとピンド層5の磁気モーメントとの間の相対的方向角によって、トンネル電流、ひいてはトンネル接合の電気抵抗値が決まる。センス電流10がMTJ積層構造と垂直な方向に上部電極9から下部電極2へと流れたとき、フリー層7とピンド層5の磁気モーメントが平行ならば、より低い電気抵抗値が検出され(記憶状態“1”)、フリー層7とピンド層5の磁気モーメントが反平行ならば、より高い電気抵抗値が検出される(記憶状態“0”)。
読出動作時には、上方から下方へと面垂直方向にセルを流れるセンス電流によってMTJ素子の磁気状態(抵抗値レベル)を検出することにより、MRAMセルに記憶された情報が読み出される。書込動作時には、MTJエレメントの上方または下方で互いに交差するビット線およびワード線にそれぞれビット線電流およびワード線電流を流すことで生ずる外部磁界によってフリー層の磁気状態を適宜に変化させることにより、情報がMRAMセルに書き込まれる。ある種のMRAMアーキテクチャーには、上部電極または下部電極が読出動作と書き込動作の両方に関与するようになっているものもある。
MTJエレメントが高い性能をもつかどうかは、「dR/R」として規定されるMR比(抵抗変化率)の値が高いか否かで決まる。ここで、「R」はMTJエレメントの最小の電気抵抗値であり、「dR」は、フリー層の磁気状態を変化させたときに観測される電気抵抗の変化値である。30%を越えるMR比と、1×10-6以下の低い磁歪(λs )とを有することが望ましい。このような結果は、(a)フリー層の磁化およびスイッチングを良好に制御すること、(b)大きな交換磁界および高い熱的安定性をもつピンド層の磁化を良好に制御すること、および(c)トンネルバリア層に欠陥がないこと、という3つの条件によって達成される。トンネルバリアの良好な性質(例えば、特定の接合面積抵抗値(接合面積と抵抗値との積;RA)や高い破壊電圧(Vb))を得るためには、ピンホールのない均質なトンネルバリア層を形成する必要がある。このようなトンネルバリア層の均質性は、AFM(反強磁性)層およびピンド層を、平滑に、かつ緻密に詰まった状態に結晶成長させることで促進される。大きい面積「A」に対しては、約10000[Ω・μm2 ]という高いRA値が許容されるが、小さい面積「A」に対しては、1000[Ω・μm2 ]以下という、より小さいRA値が求められる。さもないと、抵抗「R」が大きすぎるため、MTJエレメントに接続されたトランジスタの比抵抗(resistivity )とのマッチングに支障が生ずるからである。
図9に示したように、MTJエレメント1は、上部導電体19を有するMRAMセル11における下部導電体16の上に配設される。基板12は、スタッド14によって下部導電体16に接続されたトランジスタ(図示せず)を含んでいる。MTJエレメント1の下方には、第1の絶縁層15の内部にワード線13が形成されている。この第1の絶縁層15は、通常、基板上に積層された2層以上の誘電体層からなる複合層である。MTJエレメント1は、下部導電体16の上に設けられた第2の絶縁層17の中に形成され、キャップ層18を介して上部導電体19(ビット線)に接続されている。上から下方を透視してみると(図示はしないが)、複数の下部導電体16の列と複数の上部導電体19の行との間に複数のMTJエレメントがアレイ状に形成されている。
MRAMへの応用例のほか、TMR読出ヘッドに応用する場合には、5[Ω・μm2 ]以下という極めて低いRA値をもったより薄いトンネルバリア層を有するMTJエレメントが用られる。図10は、基板21上に設けられたTMR読出ヘッド20の一部をエアベアリング面(ABS)から見た状態を表すものである。下部リード22(下部シールドS1)と上部リード30(上部シールドS2)との間には、MTJエレメント23が形成されている。MTJエレメント23は、下部リード22の上に順に形成された、シード層24、反強磁性層25、ピンド層26、トンネルバリア層27、フリー層28およびキャップ層29を有する。これらの各層は、上記したMTJエレメント1(図8)中の対応する各層と同様の構成および機能を有する。フリー層28は、CoFe/NiFeという構成の複合層である。ここに示した例では、下部リード22におけるNiFe層はS1を表し、上部リード30におけるNiFe層はS2を表す。読出動作時には、読出ヘッドをABSに沿ってz方向に記録媒体上を相対移動させる。記録媒体は、フリー層の磁化方向に影響を与える外部磁界を発する。
一般に、キャップ層の目的は、エッチングやCMP(化学機械研磨)のプロセス中にMTJエレメントにおける下方にある層を保護すること、および、上方の層であるビット線との電気的接触を確保することにある。特許文献1には、非磁性のキャップ層をTa,Ruまたはその酸化物で構成した磁気センサが記載されている。特許文献2には、Cu,Pd,Pt,Rh,Ti,Cr,Ru,Os等の金属、またはNiCrもしくはCuNi等の二元合金材料からなるキャップ層を有するMTJ積層体が記載されている。特許文献3には、Cu,Au,Ag,Rh,Ru,Al,またはTaのような高導電性金属をキャップ層に用いたことが記載されている。
スパッタリングシステムを用いて2つのターゲットの並行スパッタ(co-sputtering )を行うことにより磁性層を形成するという、いくつかの従来技術が存在する。特許文献4および関連する特許文献5には、強磁性合金と非磁性酸化物とを並行スパッタすることで磁性層を形成するという技術が記載されている。特許文献6には、基板上に磁気記録材料とシリコン酸化物(SiOx)等のマトリクス材料とを並行スパッタする反応性スパッタリングプロセスが記載されている。特許文献7には、非磁性(酸化物)ターゲットと磁性ターゲットとを並行スパッタすることで、微細な磁性ドットを非磁性マトリクス中に分散形成することが記載されている。
非特許文献1には、Taからなるキャップ層がRuからなるキャップ層よりも高い抵抗変化率dR/Rを示すことが記載されている。これは、RuよりもTaの方が酸化電位が高いことに起因する。Ruからなるキャップ層を用いたNiFe層は正に帯電する一方、Taからなるキャップ層を用いたNiFe層は負に帯電することも知られている。このように、TaはRuよりもフリー層中の酸素と反応しやすく、より効果的なゲッターとなる。非特許文献2には、酸素が、遷移金属およびその合金(例えば、NiFe,CoFe,Cu,Ru)中において非常に移動しやすく、その表面に析出する傾向が強いことが記載されている。
なお、本発明者は、下記の特許文献8,9に挙げた米国特許出願をしている。
米国特許第6, 266, 218号 米国特許第6, 909, 633号 米国特許第6, 909, 630号 米国特許6, 893, 714号 米国特許公開第2005/0271799号 米国特許公開第2006/0002026号 米国特許公開第2002/0045070号 米国特許公開第2005/0276099号 米国特許公開第2005/0254293号 Conceptual material design for MTJ cap layer for high MR ratio" in abstract ED-10, 50th MMM conference, San Jose, CA (2005) Oxygen as a surfactant in the growth of giant magnetoresistive spin valve" in J. Appl. Phys., 82, p.6142-51 (1997)
Taは、熱アニール中において、NiFeフリー層の中に元々あった酸素原子を吸着する能力が高い。その結果、NiFeフリー層が酸素汚染されることがより少なくて、トンネルバリア層とNiFeフリー層との界面がよりはっきりすることから、抵抗変化率dR/Rが改善される。Taキャップ層を用いることの欠点は、熱アニール中にTaがNiFe中に拡散して合金を形成してしまうことである。この合金は、フリー層モーメント(Bs)を低減するのみならず、NiFe層に5×10-6を越えるような磁歪λs をもたらしてしまう。したがって、先進のMRAMやTMR読出ヘッド技術におけるMTJには、高いMR比と低い磁歪の値λs とを同時に実現することが可能な改善されたキャップ層が必要である。
しかしながら、上記の各文献には、そのようなキャップ層に関する十分な改善案は提示されていない。
本発明はかかる問題に鑑みてなされたもので、その目的は、高いMR比(dR/R)と低い磁歪(λs )とを同時に実現することが可能な改善されたキャップ層を備えた磁気トンネル接合素子およびその形成方法を提供することにある。より具体的には、その第1の目的は、MTJエレメントにおいて、NiFeXなる組成を含むと共に、隣接するNiFe含有フリー層から酸素原子を非常に効果的に吸着除去することが可能な非磁性キャップ層を提供することにある。その第2の目的は、第1の目的に対応して、MTJエレメントにおいて30%以上の高いMR比(dR/R)と低い磁歪とを同時に達成することが可能な、NiFeXなる組成を含むキャップ層を提供することにある。その第3の目的は、NiFeターゲットと元素Xからなるターゲットとを並行スパッタすることにより、NiFeXなる組成のキャップ層を形成する方法を提供することにある。
これらの目的は、以下のようにして達成可能である。
第1の態様は、MTJエレメントをMRAMに適用した例である。MRAM構造が形成される下部導電電極を備えた基板を用意し、この下部導電電極の上に複数層を積層することによりMTJエレメントを形成する。一つの例としてのMTJ積層体は、シード層、反強磁性層、シンセティック反平行(SyAP)型ピンド層、トンネルバリア層、フリー層、およびキャップ層を順に積層してなるボトム型スピンバルブ構造を有する。ピンド層は、2つのCoFe層の間にRu層を挟んでなるSyAP型とするのが好ましい。トンネルバリア層は、非結晶性の酸化アルミニウム(AlOx)、酸化アルミニウムチタン(AlTiOx)、または結晶性の酸化マグネシウム(MgO)で構成する。トンネルバリア層の上には、磁歪を最小化するために、Fe含有量が17.5〜25原子%のNiFeを含むフリー層を形成する。主要な特徴は、トンネルバリア層に近い側に位置する内側層がNiFeXなる組成を有する、2層または3層構造のキャップ層である。ここで、元素Xは、NiやFeよりも酸化電位が大きいMg、Hf、Zr、NbまたはTa等の金属である。2層構造とする場合には、NiFeX層の上に、Taからなる外側層を形成する。3層構造とする場合には、内側のNiFeX層と外側のRu層との間にTa層を挟んでなる積層構造(NiFeX/Ta/Ru)とする。MTJ積層体のすべての層は、スパッタリングまたはイオンビームデポジション(IBD)によって形成する。トンネルバリア層は、典型的には、金属または合金を形成したのち、それを例えばラジカル酸化(ROX)法を用いて酸化することによって形成する。本発明者は、NiFeX層を形成する最もよい方法が、NiFeと元素Xとを並行スパッタ(co-sputtering )することであることを見い出した。MTJ積層体のすべての層を形成したのち、従来通りのパターニングとエッチングシーケンスを行うことにより、MTJエレメントを形成する。次に、基板およびMTJ積層体を覆うように絶縁層を形成したのち、これを薄く追い込んで、キャップ層と絶縁層とが共面になるように(表面同士が一致するように)する。そして、MTJ積層体および絶縁層の上に上部導電体を形成する。
第2の態様は、MTJエレメントをTMR読出ヘッドのセンサに適用した例である。基板上に、NiFe層とその上のTa等のシールドキャップ層とからなる下部シールド層を形成する。第1の実施の形態で説明したのと同様のMTJ積層体をシールドキャップ層の上に形成する。MTJエレメントは、Fe含有量が25原子%よりも大きいCoFe層と、Fe含有量が17.5原子%未満のNiFe層とからなる複合フリー層を有するのが好ましい。キーとなる要素は、上記したように、NiFeX/TaまたはNiFeX/Ta/Ruという構成のキャップ層である。公知のパターニングおよびエッチングプロセスにより、MTJエレメントを形成する。MTJエレメントの両側に絶縁層を形成することにより、その後に形成されるハードバイアス層からMTJエレメントを分離する。なお、このハードバイアス層は、フリー層に縦バイアスを印加するためのものである。ハードバイアス層の上に第2の絶縁層を形成し、MTJ積層体の最上面と共面になるように(表面同士が一致するように)する。そして、MTJ積層体の最上面および第2の絶縁層の上に、上部シールドとしての上部リードを形成する。
より具体的には、以下の各手段によって本発明の目的が達成される。
本発明の第1の磁気トンネル接合素子は、磁気デバイスの上部導電層と下部導電層との間に設けられた素子であって、フリー層の上に形成された非磁性のNiFeX層(Xはニ
ッケルおよび鉄よりも大きな酸化電位を有する元素)と、このNiFeX層の上に形成されたタンタル層とを含む複合キャップ層を備えたものである。ここでいう磁気デバイスは、例えば、ニッケル鉄からなるフリー層を有するMRAM素子、またはコバルト鉄層上にニッケル鉄層を積層してなるフリー層を有するTMR読出ヘッドである。これらのいずれの場合も、NiFeX層はニッケル鉄層の上に形成される。下部導電層の上には、シード層、反強磁性ピンニング層、シンセティックピンド層およびトンネルバリア層が順に積層され、トンネルバリア層の上にフリー層が形成される。
上記第1の磁気トンネル接合素子では、元素Xとして、マグネシウム(Mg)、ハフニ
ウム(Hf)、ニオブ(Nb)、ジルコニウム(Zr)またはタンタル(Ta)が挙げられる。元素Xがマグネシウムであり、磁気デバイスがMRAM素子である場合には、複合
キャップ層がNiR FeS MgT 層(但し、R+S+T=100、40≦R≦70、7≦S≦12、40≦T≦55(以上の各単位は原子%)、R/S=4/1)を含むようにするのが好ましい。また、元素Xがマグネシウムであり、磁気デバイスがTMR読出ヘッド
である場合には、複合キャップ層がNiR FeS MgT 層(但し、R+S+T=100、40≦R≦70、7≦S≦12、20≦T≦30(以上の各単位は原子%)、R/S=9/1)を含むようにするのが好ましい。
上記第1の磁気トンネル接合素子では、NiFeX層は1nmないし3nmの膜厚を有し、タンタル層は3nmないし10nmの膜厚を有するようにするのが好ましい。さらに、タンタル層の上に、3nmないし10nmの膜厚を有するルテニウム(Ru)層をさらに備えるのがより好ましい。NiFeX層の膜厚とNiFeX層中の元素Xの含有量とを変化させることにより、磁歪(λs)および抵抗変化率(dR/R)を調整することが可能である。
本発明の第2の磁気トンネル接合素子は、磁気デバイスの上部導電層と下部導電層との間に設けられた磁気トンネル接合素子であって、フリー層の上に形成された非磁性のNiFeX層を含むキャップ層を備え、元素Xがニッケルおよび鉄よりも大きな酸化電位を有
する元素であるようにしたものである。
本発明における第1の磁気トンネル接合素子の形成方法は、基板上に磁気トンネル接合素子を形成する方法であって、磁気トンネル接合積層構造におけるフリー層を形成するステップ(a)と、フリー層の上に、このフリー層に接するように設けられた非磁性のNiFeX層(但し、元素Xはニッケルおよび鉄よりも大きな酸化電位を有する元素)とその
上に設けられたタンタル層とを含むキャップ層を形成するステップ(b)とを含むようにしたものである。ここで、基板をMRAM構造の下部導電体またはTMR読出ヘッドの下部シールドとし、磁気トンネル接合積層構造を、前記基板上に順に形成されたシード層、反強磁性層、ピンド層およびトンネルバリア層を含むように形成し、かつ、フリー層を前記トンネルバリア層の上に形成することが可能である。この場合、フリー層をニッケル鉄層とし、NiFeX層をこのニッケル鉄からなるフリー層の上に形成するようにするのが好ましい。
本発明における第1の磁気トンネル接合素子の形成方法では、ステップ(b)を、2つのターゲットを並行スパッタ(co-sputtering )することが可能な少なくとも1つのチャンバーを有するスパッタリングシステムを用いて行うようにすることが好ましい。例えば、ニッケル鉄ターゲットと元素Xからなるターゲットとを並行スパッタすることでNiFeX層を形成することが可能である。元素Xがマグネシウムの場合には、30ワットないし80ワットのフォワードパワー(forward power )をマグネシウムターゲットに印加すると共に、100ワットないし500ワットのフォワードパワーをニッケル鉄ターゲットに印加することにより、NiR FeS MgT なる組成の層(但し、R+S+T=100、40≦R≦70、7≦S≦12、20≦T≦55(以上の各単位は原子%))を成膜するようにすることが可能である。元素Xとしては、マグネシウム、ハフニウム、ジルコニウム、ニオブまたはタンタルが挙げられる。
上記第1の磁気トンネル接合素子の形成方法では、NiFeX層を1nmないし3nmの膜厚に形成し、タンタル層を3nmないし10nmの膜厚に形成することが好ましい。また、タンタル層の上に、3nmないし10nmの膜厚を有するルテニウム層をさらに形成するのが好ましい。NiFeX層の膜厚とNiFeX層中の元素Xの含有量(原子%)とを変化させることにより磁歪および抵抗変化率(dR/R)を調整することが可能である。磁気トンネル接合素子が、フリー層を有するMRAM構造の一部をなし、元素Xがマグネシウムである場合には、NiFeX層中の元素Xの含有量を40原子%ないし55原子%とするのが好ましい。
本発明における第2の磁気トンネル接合素子の形成方法は、基板上に磁気トンネル接合素子を形成する方法であって、フリー層の上に、このフリー層に接するように設けられた非磁性のNiFeX層(但し、元素Xはニッケルおよび鉄よりも大きな酸化電位を有する
元素)を含むキャップ層を形成するようにしたものである。
本発明における磁気トンネル接合素子およびその形成方法によれば、フリー層の上に形成されるキャップ層が非磁性のNiFeX層(Xはニッケルおよび鉄よりも大きな酸化電
位を有する元素)を含むようにしたので、NiFeX層が、その下側のフリー層から酸素を除去する酸素吸着(ゲッター)層として機能し、その結果、高いMR比と低い磁歪とを同時に実現することが可能である。キャップ層を、NiFeX層とタンタル層の2層の複合層とした場合、NiFeX層は、ゲッター層として機能するのみならず、その上側のタンタル層からフリー層の中にタンタルが拡散するのを防ぐ拡散バリア層としても機能する。一方、タンタル層は、より少なくなるまで酸素を吸着するように機能する。さらに、タンタル層の上にルテニウム層を追加して3層構造とした場合には、ルテニウム層がタンタル層の酸化を防ぐので、タンタル層の酸化電位が高く保たれる。しかも、ルテニウム層は、上方の導電体線との良好な電気的接触をもたらすこと、アニール中に酸素に対して不活性であること、低抵抗の導電体であること等の点でも有利である。
以下、本発明を実施するための最良の形態(以下、単に実施の形態という。)について、図面を参照して詳細に説明する。
本実施の形態では、MTJエレメントのキャップ層がNiFeX(XはNiまたはFeよりも大きい酸化電位を有する元素)という組成を含むようにすることで、従来のMTJエレメントよりも高いMR比を有し、かつ低磁歪を達成したMTJエレメントが得られる。これらの性質は、小さいMTJサイズをもった高密度素子を実現するために必要な性質である。以下においては、MRAMやTMR読出ヘッドに応用する場合について説明するが、MTJ素子を用いた(当業者が考え得る)他の技術分野にも適用可能である。以下に掲げる図面は、あくまでも一例に過ぎず、本発明の範囲を限定するものではない。さらに、図面は、必ずしも同じスケールで描いたものではなく、様々な要素の相対的サイズは実際の素子のサイズとは異なっている。
[第1の実施の形態]
図1は、本発明の第1の実施の形態に係るMRAM構造の要部を表すものである。このMRAMセル構造36は、シリコンまたは他の半導体で構成された、トランジスタやダイオード等の素子を含む基板38を含んでいる。基板38の上には、酸化アルミニウム(Al2 3 )または酸化シリコン等からなる第1の絶縁層39が設けられている。第1の絶縁層39の中には、例えば銅からなる第1の導電線が第1の絶縁層39と共面となるように(表面同士が一致するように)設けられている。ここで、第1の導電線は、電流を+y方向または−y方向に流すために用いられるワード線40である。第1の導電線は、当業者の間では必要に応じて、ディジット線(digit line)、データ線、ロー線(row line)、あるいはカラム線(column line )とも呼ばれる。ワード線40の両側壁および底面は、薄い拡散バリア層またはクラッディング層(cladding layer)によって包まれていてもよい。ワード線40および第1の絶縁層39の上には、酸化アルミニウムまたは酸化シリコン等からなる第2の絶縁層41が設けられている。第2の絶縁層41の上には、基板38に設けられたトランジスタ(図示せず)に接続された下部導電層45が形成されている。下部導電層45は、通常、図示しない絶縁層と共面となるように(表面同士が一致するように)形成される。一例として、下部導電層45は、シード層42、導電層43およびキャップ層44を積層してなる複合層の構造をとる。
このMRAM構造はMRAMアレイの一部をなしているということを理解されたい。このMRAMアレイは、互いに平行に延びる複数のワード線(平行ワード線)を第1の導電層として形成すると共に、互いに平行に延びるビット線(平行ビット線)等の複数の上部導電電極をMTJアレイの上方の第2の導電層として形成してなるものである。そうではなくて、第1の導電層が平行ビット線であり、第2の導電層が平行ワード線であってもよい。ワード線とビット線とは互いに直交するように配置され、下部導電層は各MTJエレメントを基板のトランジスタと接続するのに用いられる。典型例として、MTJエレメントは、下部導電層とビット線との間の、ビット線とワード線とが交差する位置に配置される。
下部導電層45は、例えば、xy面内で矩形形状を有すると共にz方向に厚みを有する線分(sectioned line)である。これとは異なり、下部導電層45は、下方のワード線40および(のちにMTJの上に形成される)第2のワード線と直交するように配置されたビット線であってもよい。一例として、下部導電層45は、NiCr/Ru/Taという3層構造を有する。ここで、NiCr(ニッケルクロム)層は、第2の絶縁層41の上に形成されるシード層42である。必要に応じて、シード層42をタンタル(Ta)または窒化タンタル(TaN)で構成してもよい。シード層42の上には、導電層43が設けられる。この導電層43は、ルテニウム(Ru)で構成することが好ましいが、これに代えて、ロジウム(Rh)またはイリジウム(Ir)で構成してもよい。あるいは、導電層43として、金(Au)、銅(Cu)または非結晶性のTaを用いてもよい。但し、導電層43として非結晶性Taを用いた場合、この非結晶性Taは低抵抗の相(low resistance phase)を示すことになる。このような非結晶性Taは、通常、TaNからなるシード層42の上に成長させて形成される。
キャップ層44は、3nm〜5nmの膜厚を有するTa層で構成されるが、スパッタエッチングプロセスを用いて形成すると、非結晶性を有するようになる。一例として、シード層42、導電層43、Taキャップ層44およびその上のRu層(図示せず)は、スパッタリングまたはイオンビームデポジション(IBD)によって連続的に第2の絶縁層41の上に形成される。下部導電層45のうち、Ru層およびその下層のTa層の一部は、
スパッタエッチングによって除去され、非結晶質のTaキャップ層が形成される。この非結晶質のTaキャップ層の存在により、その後に形成されるMTJ積層構造の結晶成長が均質かつ緻密なものになる。
次に、下部導電層45の上に、MTJ積層構造を形成する。注目すべきは、このMTJ積層構造は、下部導電層の形成に用いたプロセスツールと同じものを用いて形成されるということである。下部導電層45およびMTJ積層構造は、例えば、アネルバ社製の薄膜スパッタリングシステム「C−7100」を用いて形成される。このシステムは、それぞれが5つのターゲットを有する3つの物理的気相成長(PVD)チャンバと、酸化チャンバと、スパッタエッチングチャンバとを備えている。3つのPVDチャンバのうちの少なくとも1つは、並行スパッタリング(co-sputtering )が可能になっている。そのようなスパッタ成膜プロセスでは、アルゴンスパッタガスを用い、基板上に成膜しようとする金属または合金からなるターゲットを用いる。処理量を高めるためにスパッタシステムを一回だけ真空引きしたのち、下部導電層45およびMTJ積層構造を形成する。
一例として、シード層46、反強磁性(AFM)層47、SyAPピンド層48、トンネルバリア層49、フリー層50およびキャップ層54を連続的に積層することにより、下部導電層45の上にMTJ積層構造を形成する。シード層46は、4nm〜6nm程度の膜厚を有するが、特に、Cr含有量が35〜45原子%で膜厚が4.5nm程度のNiCr層で構成するのが好ましい。但し、NiCrの代わりに、NiFeまたはNiFeCrを用いてシード層46を構成してもよい。シード層46は、非結晶性のTaキャップ層44の上に成長形成されることから、平滑で緻密な<111>配向のシード層構造が出来上がり、その結果、その上に形成されるMTJ積層構造の平滑で緻密な結晶成長が促進される。
AFM層47は、10nm〜20nm(より好ましくは15nm)程度の膜厚の白金マンガン(MnPt)で構成するのが好ましい。但し、これに代えて、5nm〜10nm程度の膜厚のIrMn層としてもよい。あるいは、NiMn、OsMn(オスミウムマンガン)、RuMn(ルテニウムマンガン)、RhMn(ロジウムマンガン)、PdMn(パラジウムマンガン)、RuRhMn、またはMnPtPd(白金パラジウムマンガン)からなる膜でAFM層47を構成してもよい。典型例として、AFM層47は、磁化方向がy方向を向くように配設される。MTJ積層構造のAFM層を形成している間、AFM層を特定方向軸に沿って磁化させるべく、外部磁界を印加する。
SyAPピンド層48は、AP2/Ru/AP1という3層シンセティック反平行構造(図示せず)を有する。AP2層は、AFM層47の上に形成されるが、Fe含有量が10原子%であって2nm〜3nm程度(より好ましくは、2.3nm)の膜厚を有するCoFe層とするのが好ましい。AP2層の磁気モーメントは、AP1層の磁気モーメントとは反平行の方向に固定される。AP2層とAP1層の膜厚にわずかな差を設けることにより、SyAPピンド層48全体として、y方向に沿って、小さな正味磁気モーメント(net magnetic moment )が生ずる。AP2層とAP1層との間の交換結合は、それらの間に設けられた結合層によって促進される。結合層は、0.75nm程度の膜厚のRuで構成するのが好ましいが、Ruに代えて、RhまたはIrを用いることもできる。一例として、Ru結合層の上に形成するAP1層は、Fe含有量が25〜50原子%で膜厚が1.5nm〜2.5nm(より好ましくは2nm)程度のCoFe層とする。必要に応じて、AP1層が極薄のNOL層(nano-oxide layer)を含むようにしてもよい。この場合には、例えば、1対のCoFe層の間に、鉄タンタル酸化膜(FeTaO)またはコバルト鉄酸化膜(CoFeO)からなるNOL層を挟み込むように形成する。NOL層を用いることで、AP1層の平滑性を高めることができる。
次に、SyAPピンド層48の上に、極薄のトンネルバリア層49を形成する。トンネルバリア層49は、酸素を含有する酸化アルミニウムで構成するのが好ましい。この酸化アルミニウムは、化学量論的には(stoichiometry )Al2 3 に近いが、以下においてはAlOx層と称する。トンネルバリア層49は、例えば次のようにして形成する。まず、0.7nm〜1.0nm程度の膜厚のアルミニウム層をSyAPピンド層48の上に形成したのち、このアルミニウム層を、引き続きそのままの位置でラジカル酸化法(ROX)によって酸化する。その結果、1.1nm〜1.5nm(より好ましくは1.4nm)程度の膜厚のAlOx層が形成される。トンネルバリア層49は、非常に優れた平滑性と均質性をもって形成される。Taキャップ層44の上に、平滑で緻密なシード層46、AFM層47およびSyAPピンド層48を成膜してあるからである。必要に応じて、トンネルバリア層49を、アルミニウムチタン酸化物(AlTiOx )または結晶性の酸化マグネシウム(MgO)により形成してもよい。
トンネルバリア層49の上に形成するフリー層50は、当業者に知られた適切なスピン分極材料で構成する。高いスピン分極を示す材料としては、例えば、Fe含有量が20原子%より大きいCoFe、Fe含有量が40原子%より大きいNiFe、または(CoFe)m n なる組成の合金(但し、CoFe中のFe含有量が25原子%より大きい)がある。より一般的には、高スピン分極材料とは、上記した合金以上の飽和磁化(Ms)値をもつものであり、適切なスピン分極材料とは、上記した合金よりも小さい飽和磁化をもつものとして規定される。
適切なスピン分極材料は、MTJエレメントにおける磁歪(λs)の最小化に寄与する。例えば、Fe含有量が17.5〜25原子%(より好ましくは17.5原子%)のNiFe層(以下、NiFe層(17.5%)と記する。)をフリー層50として採用するのが好ましい。この場合、NiFe層の膜厚は、3nm〜6nm(より好ましくは、4nm)程度にするのが好ましい。フリー層50は、磁化方向がy方向(ピンド層方向)に沿うように配設する。MTJエレメントを上から見たときの形状が楕円状になっている場合には(図4参照)、MTJエレメントの容易軸は長軸に沿った方向(y方向)となる。
本実施の形態の重要な特徴は、NiFeX層を含む2層または3層の構造をもち、フリー層50の上に形成されるキャップ層54にある。その一態様として、キャップ層54は、NiFeX/Taという2層構造を有する(図1)。この場合、フリー層50の上に、内側層として1nm〜5nm程度(より好ましくは1nm〜3nm)の膜厚のNiFeX層51を形成し、その上に、3nm〜10nm程度の膜厚のTaからなる外側層52を形成する。NiFeX層51は、非磁性層であり、元素Xは、強力な酸素反応(ゲッター)因子として機能する。したがって、元素Xは、NiやFeよりも大きい酸化電位を有する金属であることが好ましい。熱力学的に言えば、元素Xの電極電位(electrode potential )、すなわち電気陰性度(electronegativity )が、NiやFeよりも小さいということである。この要求を満たす金属としては、Hf(ハフニウム)、Mg、Nb(ニオブ)、Zr(ジルコニウム)およびTaが挙げられる。したがって、NiFeX層51としては、NiFeMg、NiFeHf、NiFeZr、NiFeNbおよびNiFeTaという非磁性合金が選ばれる。例えば、NiFeMgについて調べてみると、NiR FeS MgT (但し、Rは40〜70原子%、Sは7〜12原子%、Tは20〜55原子%)という組成の膜が非磁性であることがわかった。ここで、係数Rの係数Sに対する比(R/S比)は、4:1程度であるのが好ましい。また、MRAM用途では、NiFeX層は、後述するように、Ni80Fe20なる組成のターゲットとXターゲットとを用いて形成するのが好ましい。MRAMに用いられるMTJエレメントの場合、NiFeMg層51におけるMg含有量は40原子%よりも大きいことが好ましい。Mg含有量が50原子%またはそれを越えると、NiFeMg層は、NiFeフリー層50中の酸素原子をより強力に吸着(gettering )するようになる。
NiFeX層が非磁性となるのに必要な係数Tの最小値は、元素XがZrの場合で20原子%であり、元素XがNbまたはTaの場合で15原子%である。一方、元素Xの含有量が高すぎる場合には、元素X(特に、NbやTa)がフリー層50中に拡散し、フリー層としての特性を劣化させる。MRAMに用いられるMTJエレメントにおいては、NiFeX層51の組成は、上記したように、NiR FeS T (但し、Rは40〜70原子
%、Sは7〜12原子%、Tは20〜55原子%)と表され、R/S比は4:1程度である。
M.Chenらによる「Ternary NiFeX as a soft biasing film in a magnetoresistive sensor 」,J.Appl.Physics,69,p.5631-5633 (1991)によると、元素Xの含有量が10〜15原子%を越えるようなNiFeXターゲットは、その脆性(もろさ)のために、製造適性がない、とある。そこで、本発明者は、MTJ積層構造中のNiFeX層の好ましい形成方法を発見した。NiFeターゲットおよび元素Xターゲットを並行してスパッタリングするという方法である。その一例として、NiFeターゲットおよび元素Xターゲット
をスパッタ(PVD)チャンバ内に交互に配置する。例えばアネルバ社製C−7100スパッタチャンバの場合には、NiFeターゲットをポジション2に配置すると共に、元素Xターゲットをポジション4に配置する。必要に応じて、NiFeターゲットをポジション1に配置すると共に、元素Xターゲットをポジション3に配置する。一例として、MRAM用途の場合、NiFeターゲットには、Ni含有量が80原子%でFe含有量が20原子%のものを用いる。但し、後述するように、TMR読出ヘッド用途の場合には、Fe含有量が10原子%のNiFeターゲットを用いる。
注目すべきは、ある金属のスパッタ成膜レートは、ターゲットカソードに印加されるスパッタパワーに依存するということである。NiR FeS MgT 合金(すなわちNiFeX層)の密度(concentration )は、2つのターゲットのそれぞれに同時に印加されるパワーによって制御される。例えば、元素XがMgの場合、印加パワーが等しければ、Mgの成膜レートはNiFeの成膜レートよりも速い。この成膜レートの違いを補償するために、NiFeターゲットに対するフォワードパワー(forward power )を、Mgターゲットに対するフォワードパワーよりも高くする。好ましくは、0.3×133×10-3[Pa](=0.3[mTorr])を下回る圧力と室温という条件下において、例えば、Mgターゲットに対するフォワードパワーを30〜80[W](ワット)、より好ましくは50[W]とし、NiFeターゲットに対するフォワードパワーを100〜500[W]、より好ましくは200[W]とする。並行スパッタリングで形成したNiFeMg膜について、非磁性特性Bs(磁気モーメント)をB- Hルーパ(B-H looper)で測定した。非磁性のNiFeMg合金の組成は、電子顕微鏡を用いた周知のEDSシステムにより測定した。現状では、製造上十分なサイズを有し脆くないNiFeXターゲットを作製する技術は存在しないが、本発明は、そのようなNiFeXターゲットをスパッタしてNiFeX層を形成することを排除するものではなく、これを包含する。
内側層としてのNiFeX層51はまた、フリー層50とキャップ層54の外側層52との間の内部拡散バリアとしても機能する。さらに、NiFeX層51の膜厚および元素Xの含有量を調整することにより、フリー層50の磁歪をさらに低減することができる。
注目すべきは、Taからなる外側層52が酸素ゲッターとしても機能する点である。この外側層52は、低抵抗の非結晶質Ta層であることが好ましい。必要に応じて、キャップ層54の外側層52として、Ta以外の導電層を用いてもよい。
図2は、キャップ層54が、内側のNiFeX51と外側のRu層53との間にTa層52を挟み込むようにして構成したNiFeX/Ta/Ruという3層構造を有する場合を表すものである。Ru層53は3nm〜10nm程度の膜厚を有し、Ta層52の酸化を防止してTaの酸化電位を保持するように機能する。Ru層53のもつ他の好ましい性質としては、上方の図示しないビット線との電気的接触を良好に保つこと、アニール中に酸素に対して不活性であること、低抵抗の導電体であること、等が挙げられる。
MR比が増大することの原因メカニズムとして、キャップ層54のNiFeX層51がフリー層中の酸素を吸着すると共に、Ta層52によって、さらに少なくなるまで酸素を吸着することが考えられる。NiFeX層51を含む2層または3層構造のキャップ層54を採用することにより、その下層側のフリー層の酸素汚染が軽減され、より高い導電性が確保される結果、MR比dR/Rが増大する。
MTJエレメントのすべての層を成膜したのちにアニールを行うようにしたこともまた、本実施の形態の特徴の一つである。例えば、典型例では、MTJ積層体のアニールを、107 /4π[A/m](=104 [Oe])という大きさの磁界を250°C以上の温度下で(より好ましくは280°C)、5時間にわたってy方向に沿って印加しながら行う。
MTJ積層体のすべての層の成膜とアニールを完了したのち、側面と上面54aを有するMTJエレメントを形成する。具体的には、まず、第1のコーティング・パターニング工程によってキャップ層54の上に幅がwのフォトレジスト層55を形成する。次に、フォトレジスト層55をエッチングマスクとして用い、このエッチングマスクによって覆われていない領域のMTJ積層体の各層46〜54を、イオンビームエッチング(IBE)によって除去する。必要に応じて、フォトレジスト層55の形成に先立って、非結晶質Taのようなハードマスク(図示せず)をキャップ層54の上に成膜してもよい。この場合、パターニングされたフォトレジスト層55は、非保護領域のハードマスクを除去するためのRIE(反応性イオンエッチング)プロセスにおいてエッチングマスクとして機能する。そして、フォトレジスト層55を除去したのち、ハードマスクをエッチングマスクとして、第2のRIEプロセスを行うことにより、非保護領域の各層46〜54をエッチングして除去する。ハードマスクはそのまま残存してもよいが、通常の方法によって除去してもよい。こうして、幅wのキャップ層54とwよりも大きい幅のシード層46とを含んで傾斜した側面を有するMTJエレメンが出来上がる。
図3に示したように、MTJエレメントを画定するIBEプロセスののち、フォトレジスト層55を、ウェット除去法または酸素アッシング法等の通常の方法によって除去する。この除去ステップののち、有機残留物を完全に除去するために、標準的なクリーニング工程を行う。次に、まず、適切な誘電率をもつ絶縁材料の層を成膜したのち、MTJエレメントの上面54aと共面となるようにこの絶縁材料の層を平坦化することにより、下部電極45の上に、MTJ積層体の側壁と隣り合うように、第3の絶縁層56を形成する。
MRAMセル構造36を形成する場合には、続いて、第3の絶縁層56の上に、MTJエレメントの上面54aと接触するように、上部導電体57(ビット線)を形成する。ビット線57は、ワード線40と直交する方向に配設する。ビット線57は、1層またはそれ以上の層により構成するのが好ましい。例えば、Cu、AuまたはAl等からなる導電体の側面および底面を拡散バリア層で覆い包むようにしてビット線57を形成する。必要に応じて、ビット線57の1つ以上の側面にクラッド層を形成してもよい。ひとつ典型例では、ビット線57は+x方向または−x方向に電流を流すために用いられ、ワード線40はy方向を長手方向とする。下部導電層45が矩形状の線分であるとすると、その長い方の一辺がy方向に延び、短い方の一辺がx方向に延びるようにする。
良く知られた右手の法則によると、書込動作時において、ビット線57を流れる電流はフリー層の容易軸方向に第1の磁界を発生させ、ワード線40を流れる電流はフリー層の困難軸方向に第2の磁界を発生させる。ビット線電流およびワード線電流の方向と大きさとを変化させることにより、フリー層50の磁化方向が特定方向に設定される。
図4は、MRAMアレイの一部を上から見た様子を表すものである。ここでは、4つのMRAMセルと、4つのMTJエレメントと、2本のワード線40と、2本のビット線57を図示している。簡略化のため、下部導電層45は図示を省略している。ワード線40
は幅bを有し、ビット線57は幅vを有する。ビット線57の上面は、それを取り巻く第4の絶縁層58の上面の共面となるように形成されている。この第4の絶縁層58は、第1〜第3の絶縁層39,41,56と同様の誘電材料で構成されている。MTJエレメントの上面54aおよびMTJ積層体の各層46〜54は、楕円形状を呈するようにするのが好ましい。ここで、長軸方向(y方向)の長さは“w”であり、短軸(x方向)の幅は“a”である。但し、MTJエレメントの形状は、上から見たときに円形状、矩形状、菱形状あるいは眼の形になっていてもよい。ビット線57の幅vは、MTJエレメントの長さwよりも大きく、ワード線40の幅bは、MTJエレメントの幅aよりも大きい。
[第2の実施の形態]
次に、本発明の第2の実施の形態について説明する。
図5は、本発明の第2の実施の形態に係るTMR読出ヘッド60の断面構造を表すものである。本実施の形態では、MTJエレメントが、下部導電体(以下、下部(S1)シールド62という。)と、上部導電体(以下、上部(S2)シールド75という。)との間に配設されている。MTJ積層構造のフリー層70の上には、dR/Rを向上させると共に許容し得る磁歪λs をもたらすために、NiFeX層71を含むキャップ層74が形成されている。
基板としての下部シールド62は、NiFe等で構成される。一つの態様では、上記した方法により、下部シールド62の上にシールドキャップ層64を形成する。具体的には、下部シールド62の上に、5nm〜8nm程度の膜厚を有するTa層と、2nm〜3nm程度の膜厚を有するRu層とを順次成膜したのち、Ru層をスパッタエッチングによって除去する。このエッチングプロセスにおいて、同時に、下層側のTa層を部分的に除去する。これにより、シールドキャップ層64としての非結晶質Ta層が形成される。シールドキャップ層64は、3nm〜5nm程度の膜厚を有し、その後に形成されるMTJエレメントにおける各層の平滑かつ緻密な結晶成長を促進する。必要に応じて、シールドキャップ層64を複合層として構成してもよい。この場合、その複合層における最下層が、下部シールド62に対するキャップ層として機能すると同時に、その後に形成される各層の平滑かつ緻密な結晶成長を促進する。下部シールド62のキャップ層としては、例えば、非結晶質合金層(Co75Fe250.8 0.2 が用いられる。
次に、シールドキャップ層64の上に、MTJ積層構造を形成する。その成膜プロセスは、シールドキャップ層64の形成に用いたプロセスツールと同じものを用いて行う。そのようなツールとしては、並行スパッタリング(co-sputtering )が可能な(PVD)チャンバを少なくとも1つ備えると共に、一回の真空引きののちにMTJ積層構造のすべての層を形成することができるシステム(例えば、アネルバ社製のスパッタリングシステムC−7100)を用いるのが好ましい。
一例として、シールドキャップ層64の上に、シード層66、AFM層67、SyAPピンド層68、トンネルバリア層69、フリー層70およびキャップ層74を順次形成することにより、MTJ積層構造が出来上がる。シード層66は、第1の実施の形態におけるシード層46と同じ膜厚および組成を有するNiCr層により構成することができる。
同様にして、AFM層67、SyAPピンド層68およびトンネルバリア層69は、それぞれ、第1の実施の形態におけるAFM層47、SyAPピンド層48およびトンネルバリア層49と同じ組成をもつように構成可能である。但し、TMR読出ヘッド60の場合には、0.4nm〜0.6nm程度の膜厚のアルミニウム層を形成したのち、続いて、これを自然酸化(NOX)プロセスまたはラジカル酸化(ROX)プロセスにより酸化してトンネルバリア層69を形成する。
フリー層70は、FeCo/NiFeという組成の複合層として構成するのが好ましい。ここで、FeCo合金層は、Fe含有量が90原子%程度であり、0.5nm〜1.0nm程度(より好ましくは、1.0nm)の膜厚を有する。NiFe合金層は、Fe含有量が10〜17.5原子%程度であり、3.0nm〜4.0nm程度の膜厚を有する。フリー層70は、成膜中、磁化方向がx方向を向くように配設する。
本実施の形態の重要な特徴は、フリー層70の上に形成された、内側層であるNiFeX層71と外側層72の2層構造をもつキャップ層74にある。TMR読出ヘッドの場合、NiFeX層71は、上記実施の形態におけるNiFeX層51と同様の膜厚および性質を有する。NiFeX層71の組成は、NiR FeS MgT と表される。ここで、R+S+T=100、Rは40〜70原子%、Sは7〜12原子%、Tは20〜55原子%である。但し、NiFeX層71における元素Xの含有量は、上記第1の実施の形態におけるNiFeX層51の場合よりも低いのが好ましく、したがって、R/S比はNiFeX層51の場合よりも大きくなる。例えば、NiFeX層71中の元素XがMgである場合、Tは20〜30原子%程度である。そして、Ni90Fe10ターゲットを用いた場合、R/S比は9:1程度である。また、元素XがHf、Nb、TaまたはZrである場合も、R/S比は9:1程度である。また、非磁性のNiFeX膜を得るのに必要な元素Xの最小含有量は、XがZrの場合は20原子%であり、XがNbまたはTaの場合は15原子%である。
外側層72は、3nm〜10nm(より好ましくは2nm〜5nm)程度の膜厚を有し低い電気抵抗値をもつ非結晶質Ta層であるのが好ましい。NiFeX層71の膜厚を調整することにより、フリー層70の磁歪を低減することができる。NiFeX層71はまた、フリー層70から酸素を除去する酸素吸着層としても機能する。キャップ層74の外側(Ta)層72は平滑な表面を形成することができることから、その上に形成される上部リード(上部シールド75)との電気的接触が最適化される。
NiFeX層71は、例えば、Ni90Fe10ターゲットと元素Xターゲットとを並列スパッタリングすることにより、形成可能である。但し、TMR読出ヘッド60の場合、NiFeターゲット中のFe含有量は、上記第1の実施の形態(MRAM)の場合よりも低くする。NiFeX層71における望ましいFe含有量は、MRAMの場合のそれよりも低いからである。
図6は、図5の変形例を表すものである。この例では、TMR読出ヘッド60のキャップ層74が、内側のNiFeX層71とRuからなる外側層73との間にTa層72を挟んでなる3層構造を有する。この場合、NiFeX層71およびTa層72の両方が、フリー層70から酸素を除去する酸素吸着層として機能する。外側層73は、3nm〜10nm程度の膜厚を有し、上記第1の実施の形態で説明したRu層53と同様の性質を有する。必要に応じて、外側層73を、Ruではなく他の金属(例えばAu、CuおよびPt等)で構成してもよい。
本実施の形態では、MTJ積層構造のすべての層を成膜したのちに、1回以上のアニールを行う。例えば、y方向に沿って外部磁界を印加しながらAFM層をアニールする。TMR読出ヘッドの場合には、x方向に沿ってより小さい外部磁界を印加しながら、フリー層をアニールする。TMR読出ヘッドの製造のためのアニール工程は、通常、250°C以上の温度下で行う。
MTJ積層構造のすべての層を成膜したのち、これを選択エッチングすることにより、TMR読出ヘッドのMTJエレメントを作製する。より具体的には、MTJ積層構造の上面74aの上にリフトオフフォトレジストパターン(図示せず)を形成し、続いて、IBEエッチングプロセスにより、MTJ積層構造のうちフォトレジストマスクで保護されていない部分の各層66〜74を選択的に除去する。これにより、図7に示したように、シード層66の幅がキャップ層74の幅よりも大きくなるような傾斜側壁をもつMTJエレメントが出来上がる。この場合、上面74aの幅がトラック幅を画定する。なお、IBEエッチングプロセスに代えて、上記第1の実施の形態のMRAMの場合と同様にしてRIEエッチングプロセスを用いてもよい。RIEプロセスを用いると、IBEプロセスの場合よりも傾斜が小さくなる(垂直壁に近づく)。
RIEまたはIBEプロセスののち、CVD(化学気相成長)またはPVD(物理気相成長)プロセスにより、例えば10nm〜15nm程度の膜厚を有しAl2 3 等からなる第1の絶縁層76を、MTJエレメントの側壁およびシールドキャップ層64の上に形成する。次に、第1の絶縁層76の上に、例えばTiW/CoCrPt/Taなる構造のハードバイアス層77と第2の絶縁層78とを順に積層する。ハードバイアス層77の膜厚は、20nm〜30nm程度とし、第2の絶縁層78の膜厚は、20nm〜25nm程度とする。MTJエレメントの上方にある、フォトレジスト層、第1の絶縁層76層、ハードバイアス層77および第2の絶縁層78は、通常のリフトオフプロセスによって除去され、これにより、上面74aが露出する。このとき、MTJエレメントの上面74aが第2の絶縁層78の上面と共面となるようにするのが好ましい。第2の絶縁層78を平坦化するためには、CMP(化学機械研磨)プロセスを用いることができる。最後に、MTJエレメントの上面74aおよび第2の絶縁層78の上に、上部シールド75を形成する。これにより、TMR読出ヘッド60の製作が完了する。
本実施の形態に係るTMRセンサにおいて、下部導電体上に形成したMTJ積層構造の性能を確認するための実験を行った。
フリー層70として、1nmの膜厚のFeCo内側層と、4nmの膜厚のNi90Fe10
外側層とを積層した複合層構造を用いた。MTJ積層構造は、次のような構造とした。
シード層/AFM層/SyAPピンド層/トンネルバリア層/フリー層/キャップ層
より具体的には、次のような構造とした。
NiCr4/MnPt10/CoFe(10%)2.3/Ru/CoFe(25%) 2/AlOx0.7/フリー層/キャップ層
ここで、NiCr4はシード層、MnPt10はAFM層、CoFe(10%)2.3/Ru/CoFe(25%) 2はSyAPピンド層、AlOx0.7はトンネルバリア層である。また、例えば、「NiCr4」という表記は、4nmの膜厚のNiCr合金層を意味し、「CoFe(10%)2.3」という表記は、Fe含有量が10原子%で膜厚が2.3nmのCoFe合金層を意味する。その他の表記もこれに準ずる。
トンネルバリア層は、0.5nmの膜厚のアルミニウム層を酸化して形成した。MTJ積層構造の各層のアニールは、107 /4π[A/m]という磁界を印加しながら250°Cの温度下で5時間行った。B- Hルーパ、EDS、Capres CIPT(currentin plane tunneling) 、および磁歪測定ツールを用いて、表1に示した結果を得た。Capres CIPTツールは、パターニングしていないMTJ積層構造についてのRA値およびdR/Rを測定するためのものである。
Figure 2007288196
表1において、サンプル1〜3は2層構造のキャップ層の実施例を示し、サンプル5は3層構造のキャップ層の実施例を示す。サンプル4は、MTJ積層構造の上にRu/Taという2層構造のキャップ層を形成した場合の比較例データである。サンプル6は、本発明者が現在用いている現行プロセスの最高記録としての、Ru/Ta/Ruという3層構造のキャップ層に関するデータである。磁歪λs は、約1.0×10-6以下であることが好ましい。磁歪λs が−1.0×10-7〜+1.0×10-7の範囲にあるということは、フリー層が磁気抵抗効果を示さないことを意味する。なお、磁歪λs の符号は、「−」が圧縮応力を示し、「+」が引っ張り応力を示す。
サンプル1,2は、いずれも、NiFeMg/Taという構造のキャップ層に関するデータである。これらの実施例では、キャップ層は非磁性であり、比較例(サンプル4)と同等の低磁歪を示したが、MR比(dR/R)は比較例に比べて向上(ゲインが6〜7%)している。サンプル3は、同じくNiFeMg/Taという構造のキャップ層の場合であるが、Mg含有量が12.3原子%と低くなっている。このように、Mg含有量が23原子%を下回ると、NiFeMg層とFeCo/NiFeフリー層との界面がわずかに磁性的になる(NiFeMgキャップ層が磁性的になる)。
表1からわかるように、2層構造のキャップ層(サンプル1〜3)をもったMTJエレメントに比べて、サンプル5,6の3層構造のキャップ層(NiFeMg/Ta/Ru,Ru/Ta/Ru)をもったMTJエレメントの方が、より高いdR/Rが得られる。特に、サンプル5のNiFeMg/Ta/Ruというキャップ層の場合には、現行プロセスの3層構造(サンプル6)に比べて、8.7%というdR/Rゲインが得られた。比較例(サンプル4)に比べると、3層構造の実施例(サンプル5)では、実に15.7%というdR/Rゲインが得られた。このことは、3層構造のキャップ層のうちのTa中間層がフリー層中の酸素原子を吸着する酸素ゲッターとして有効であることを意味している。2層構造の方が、キャップ層のdR/Rが小さいことの理由は、次のように考えられる。アニールが高真空中で行われるとはいっても、アニール中にキャップ層のうちの0.7nm〜0.8nmという膜厚のTa層が酸化されて、2.2nm程度の膜厚の酸化タンタル(TaO)層が生ずるので、Ta/TaOという複合層構造になる。その結果、このTa/TaO構造の電極電位はTa層単体の場合の酸化電位よりも低下し、結果的にdR/Rが低下するのである。ところが、NiFeMg/Ta/Ruという3層構造のキャップ層の場合には、最上のRu層がTa層の酸化を防ぐので、Ta層の酸化電位が保たれる。しかも、Ru層は、上方の導電体線との良好な電気的接触をもたらす。
TMR読出ヘッドに係る第2の実施の形態において、MTJ積層構造のMR比(dR/R)の大きさについては、高い分極を示すFeCo(AlOX/FeCo)というインタ
ーフェイス層が支配的であって、Ni90Fe10/NiFeXという構造のキャップインターフェイス層の寄与は僅かである。第1の実施の形態として示したMRAM用途の場合、最も一般的に用いられるフリー層は、薄いNiFe合金(例えばNi80Fe20)である。
MRAM用途のMTJ積層構造において非磁性のNiFeMg層を作製するためには、より高い酸素ゲッター能力をもたらすべく、NiFeMg層中のMg濃度を50原子%程度にしなければならない。したがって、Ni80Fe20層がNi90Fe10層に比べてより高いスピン分極を示すこと、および、非磁性のNiFeMg層の酸素ゲッター能力が高いことを鑑みると、MRAM用途のMTJ積層構造において達成すべき、10%を越える高いdR/Rの向上が見込める。
このように、本実施の形態によれば、MTJ積層構造におけるキャップ層を、非磁性の
NiFeX(Xは、NiおよびFeよりも酸化電位が高い元素)なる合金層が含まれるように構成したので、高いMR比(dR/R)と共に、約1.0×10-6という低磁歪を達成することができる。特に、NiFeX層は、その下側のフリー層から酸素を除去する酸素ゲッター層として機能すると共に、その上側のTa層からTaがフリー層の中に拡散するのを防ぐ拡散バリア層としても機能する。NiFeX層は、フリー層と直接接触していることから、Ta層よりも効果的な酸素ゲッター層である。このように、MTJ積層構造におけるキャップ層を複合層で構成することにより、先進のMRAM用途またはTMRセンサ用途において、高いMR比、低いRA値および低磁歪という独特の特性組み合わせをもった高性能MTJエレメントが得られる。また、NiFeターゲットおよびXターゲットの並列スパッタリングにより、合金が非磁性となり得るのに必要な高いX含有量のNiFeX層を形成することが可能になる。
以上、いくつかの実施の形態および実施例を挙げて本発明を説明したが、本発明はこれらの実施の形態に限定されず、形状や詳細に関して種々の変形が可能である。例えば、各実施の形態の説明の中や表1で挙げた層構成の各層の膜厚は、そこに示した値に限定されるものではなく、また、層構成やそれらを構成する材料についても、そこに示したものに限定されるものではない。
本発明の第1の実施の形態におけるMRAM用途のMTJ素子の一製造工程を表す断面図である。 図1のMTJ素子の変形例を示す断面図である。 図1または図2に続く工程を示す断面図である。 MRAMアレイを上から見たときの状態を示す平面図である。 本発明の第2の実施の形態におけるTMR読出ヘッド用途のMTJ素子の一製造工程を表す断面図である。 図5のMTJ素子の変形例を示す断面図である。 図5または図6に続く工程を示す断面図である。 従来のMRAM構造において下部電極と上部電極との間に形成されたMTJ構造を表す断面図である。 下部導電電極とその上方のビット線との間にMTJ素子を形成すると共に下部導電体の下方の絶縁層中にワード線を設けるようにした従来のMRAM構造を表す断面図である。 下部シールド層と上部シールド層との間に形成され、TMR読出ヘッドにおけるセンサとして機能する従来のMTJ素子を表す断面図である。
符号の説明
36…MRAMセル構造、38…基板、39,41,58…絶縁層、40…ワード線、42,66…シード層、43…導電層、44…キャップ層、45…下部導電層、46…シード層、47,67…反強磁性層、48,68…ピンド層、49,69…トンネルバリア層、50,70…フリー層、51,71…NiFeX層、52,72…Ta層、53,73…Ru層、54,74…キャップ層、57…ビット線、60…TMR読出ヘッド、62…下部シールド、64…シールドキャップ層、75…上部シールド。

Claims (22)

  1. 磁気デバイスの上部導電層と下部導電層との間に設けられた磁気トンネル接合(MTJ)素子であって、
    フリー層の上に形成された非磁性のNi(ニッケル)Fe(鉄)X層と、前記NiFeX層の上に形成されたタンタル(Ta)層とを含む複合キャップ層を備え、
    前記元素Xが、ニッケルおよび鉄よりも大きな酸化電位を有する元素である
    ことを特徴とする磁気トンネル接合素子。
  2. 前記磁気デバイスが、ニッケル鉄からなるフリー層を有するMRAM(磁気ランダムアクセスメモリ)素子、またはコバルト鉄(CoFe)層上にニッケル鉄層を積層してなるフリー層を有するTMR(トンネル磁気抵抗効果)読出ヘッドであり、かつ、前記NiFeX層が前記ニッケル鉄層の上に形成されている
    ことを特徴とする請求項1に記載の磁気トンネル接合素子。
  3. 前記下部導電層の上に順に積層されたシード層、反強磁性ピンニング層、シンセティックピンド層およびトンネルバリア層をさらに備え、
    前記トンネルバリア層の上に前記フリー層が形成されている
    ことを特徴とする請求項1に記載の磁気トンネル接合素子。
  4. 前記元素Xは、マグネシウム(Mg)、ハフニウム(Hf)、ニオブ(Nb)、ジルコ
    ニウム(Zr)またはタンタル(Ta)である
    ことを特徴とする請求項2に記載の磁気トンネル接合素子。
  5. 前記元素Xはマグネシウムであり、前記磁気デバイスはNiR FeS MgT なる組成の
    層(但し、R+S+T=100、40≦R≦70、7≦S≦12、40≦T≦55(以上の各単位は原子%)、R/S=4/1)を含むMRAM素子である
    ことを特徴とする請求項4に記載の磁気トンネル接合素子。
  6. 前記元素Xはマグネシウムであり、前記磁気デバイスはNiR FeS MgT なる組成
    の層(但し、R+S+T=100、40≦R≦70、7≦S≦12、20≦T≦30(以上の各単位は原子%)、R/S=9/1)を含むTMR読出ヘッドである
    ことを特徴とする請求項4に記載の磁気トンネル接合素子。
  7. 前記NiFeX層は1nmないし3nmの膜厚を有し、前記タンタル層は3nmないし10nmの膜厚を有する
    ことを特徴とする請求項1に記載の磁気トンネル接合素子。
  8. 前記タンタル層の上に、3nmないし10nmの膜厚を有するルテニウム(Ru)層をさらに備えた
    ことを特徴とする請求項1に記載の磁気トンネル接合素子。
  9. 前記NiFeX層の膜厚とNiFeX層中の元素Xの含有量(原子%)とを変化させることにより調整可能な磁歪および抵抗変化率(dR/R)を有する
    ことを特徴とする請求項1に記載の磁気トンネル接合素子。
  10. 磁気デバイスの上部導電層と下部導電層との間に設けられた磁気トンネル接合素子であって、
    フリー層の上に形成された非磁性のNiFeX層を含むキャップ層を備え、
    前記元素Xが、ニッケルおよび鉄よりも大きな酸化電位を有する元素である
    ことを特徴とする磁気トンネル接合素子。
  11. 基板上に磁気トンネル接合素子を形成する方法であって、
    磁気トンネル接合積層構造におけるフリー層を形成するステップ(a)と、
    前記フリー層の上に、このフリー層に接するように設けられた非磁性のNiFeX層(但し、元素Xはニッケルおよび鉄よりも大きな酸化電位を有する元素)とその上に設けられたタンタル層とを含むキャップ層を形成するステップ(b)と
    を含むことを特徴とする磁気トンネル接合素子の形成方法。
  12. 前記基板をMRAM構造の下部導電体またはTMR読出ヘッドの下部シールドとし、
    前記磁気トンネル接合積層構造を、前記基板上に順に形成されたシード層、反強磁性層、ピンド層およびトンネルバリア層を含むように形成し、かつ、
    前記フリー層を前記トンネルバリア層の上に形成する
    ことを特徴とする請求項11に記載の磁気トンネル接合素子の形成方法。
  13. 前記フリー層をニッケル鉄層とし、前記NiFeX層をこのニッケル鉄からなるフリー層の上に形成する
    ことを特徴とする請求項11に記載の磁気トンネル接合素子の形成方法。
  14. 前記ステップ(b)を、2つのターゲットを並行スパッタ(co-sputtering )することが可能な少なくとも1つのチャンバーを有するスパッタリングシステムを用いて行う
    ことを特徴とする請求項11に記載の磁気トンネル接合素子の形成方法。
  15. ニッケル鉄ターゲットと元素Xからなるターゲットとを並行スパッタすることで前記NiFeX層を形成する
    ことを特徴とする請求項14に記載の磁気トンネル接合素子の形成方法。
  16. 前記元素Xはマグネシウム(Mg)であり、
    30ワットないし80ワットのフォワードパワー(forward power )をマグネシウムターゲットに印加すると共に、100ワットないし500ワットのフォワードパワーをニッケル鉄ターゲットに印加することにより、NiR FeS MgT なる組成の層(但し、R+S+T=100、40≦R≦70、7≦S≦12、20≦T≦55(以上の各単位は原子%))を成膜する
    ことを特徴とする請求項15に記載の磁気トンネル接合素子の形成方法。
  17. 前記元素Xは、マグネシウム、ハフニウム、ジルコニウム、ニオブまたはタンタルである
    ことを特徴とする請求項11に記載の磁気トンネル接合素子の形成方法。
  18. 前記NiFeX層を1nmないし3nmの膜厚に形成し、前記タンタル層を3nmないし10nmの膜厚に形成する
    ことを特徴とする請求項11に記載の磁気トンネル接合素子の形成方法。
  19. 前記タンタル層の上に、3nmないし10nmの膜厚を有するルテニウム層をさらに形成する
    ことを特徴とする請求項11に記載の磁気トンネル接合素子の形成方法。
  20. 前記NiFeX層の膜厚とNiFeX層中の元素Xの含有量(原子%)とを変化させることにより磁歪および抵抗変化率(dR/R)を調整する
    ことを特徴とする請求項11に記載の磁気トンネル接合素子の形成方法。
  21. 磁気トンネル接合素子は、フリー層を有するMRAM構造の一部をなすものであり、
    前記元素Xはマグネシウムであり、かつ、
    NiFeX層中の元素Xの含有量が40原子%ないし55原子%である
    ことを特徴とする請求項11に記載の磁気トンネル接合素子の形成方法。
  22. 基板上に磁気トンネル接合素子を形成する方法であって、
    フリー層の上に、このフリー層に接するように設けられた非磁性のNiFeX層(但し、元素Xはニッケルおよび鉄よりも大きな酸化電位を有する元素)を含むキャップ層を形成する
    ことを特徴とする磁気トンネル接合素子の形成方法。
JP2007106481A 2006-04-14 2007-04-13 磁気トンネル接合素子およびその形成方法 Active JP5069034B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/404,446 US7528457B2 (en) 2006-04-14 2006-04-14 Method to form a nonmagnetic cap for the NiFe(free) MTJ stack to enhance dR/R
US11/404,446 2006-04-14

Publications (2)

Publication Number Publication Date
JP2007288196A true JP2007288196A (ja) 2007-11-01
JP5069034B2 JP5069034B2 (ja) 2012-11-07

Family

ID=38605293

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007106481A Active JP5069034B2 (ja) 2006-04-14 2007-04-13 磁気トンネル接合素子およびその形成方法

Country Status (2)

Country Link
US (1) US7528457B2 (ja)
JP (1) JP5069034B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114289A (ja) * 2010-11-25 2012-06-14 Fujitsu Ltd 磁気抵抗素子、半導体メモリおよび磁気抵抗素子の製造方法
JP2013211472A (ja) * 2012-03-30 2013-10-10 Alps Electric Co Ltd 磁気検出素子及びそれを用いた磁気センサ
JPWO2020008853A1 (ja) * 2018-07-04 2021-08-02 ソニーセミコンダクタソリューションズ株式会社 磁気トンネル接合素子及び半導体装置

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7646569B2 (en) * 2006-07-20 2010-01-12 Hitachi Global Storage Technologies Netherlands B.V. Pinned layer in magnetoresistive sensor
US7595520B2 (en) * 2006-07-31 2009-09-29 Magic Technologies, Inc. Capping layer for a magnetic tunnel junction device to enhance dR/R and a method of making the same
US7672093B2 (en) * 2006-10-17 2010-03-02 Magic Technologies, Inc. Hafnium doped cap and free layer for MRAM device
JP2008159653A (ja) * 2006-12-21 2008-07-10 Tdk Corp 磁気検出素子
JP4516954B2 (ja) * 2006-12-28 2010-08-04 アルプス電気株式会社 トンネル型磁気検出素子
US7944737B2 (en) * 2007-07-31 2011-05-17 Magsil Corporation Magnetic memory cell based on a magnetic tunnel junction (MTJ) with independent storage and read layers
JP5341082B2 (ja) * 2008-06-25 2013-11-13 キヤノンアネルバ株式会社 トンネル磁気抵抗素子の製造方法および製造装置
US8482966B2 (en) * 2008-09-24 2013-07-09 Qualcomm Incorporated Magnetic element utilizing protective sidewall passivation
US8553449B2 (en) 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
US20100213073A1 (en) * 2009-02-23 2010-08-26 International Business Machines Corporation Bath for electroplating a i-iii-vi compound, use thereof and structures containing same
US8120126B2 (en) * 2009-03-02 2012-02-21 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8735179B2 (en) * 2009-08-27 2014-05-27 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8492858B2 (en) 2009-08-27 2013-07-23 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8477531B2 (en) * 2010-12-15 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Spin torque transfer magnetoresistive random access memory in disk base with reduced threshold current
US8568602B2 (en) 2011-01-19 2013-10-29 HGST Netherlands B.V. Method of manufacturing a magnetic read sensor having a low resistance cap structure
US8786036B2 (en) 2011-01-19 2014-07-22 Headway Technologies, Inc. Magnetic tunnel junction for MRAM applications
US8790798B2 (en) * 2011-04-18 2014-07-29 Alexander Mikhailovich Shukh Magnetoresistive element and method of manufacturing the same
US9159908B2 (en) 2011-05-05 2015-10-13 Headway Technologies, Inc. Composite free layer within magnetic tunnel junction for MRAM applications
US8686484B2 (en) 2011-06-10 2014-04-01 Everspin Technologies, Inc. Spin-torque magnetoresistive memory element and method of fabricating same
US8748197B2 (en) * 2012-03-14 2014-06-10 Headway Technologies, Inc. Reverse partial etching scheme for magnetic device applications
US8901687B2 (en) 2012-11-27 2014-12-02 Industrial Technology Research Institute Magnetic device with a substrate, a sensing block and a repair layer
US9240547B2 (en) 2013-09-10 2016-01-19 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
US9330692B2 (en) 2014-07-25 2016-05-03 HGST Netherlands B.V. Confinement magnetic cap
US9373779B1 (en) 2014-12-08 2016-06-21 Micron Technology, Inc. Magnetic tunnel junctions
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9520553B2 (en) 2015-04-15 2016-12-13 Micron Technology, Inc. Methods of forming a magnetic electrode of a magnetic tunnel junction and methods of forming a magnetic tunnel junction
US9530959B2 (en) 2015-04-15 2016-12-27 Micron Technology, Inc. Magnetic tunnel junctions
US9257136B1 (en) 2015-05-05 2016-02-09 Micron Technology, Inc. Magnetic tunnel junctions
US9960346B2 (en) 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
US9537088B1 (en) * 2015-07-13 2017-01-03 Micron Technology, Inc. Magnetic tunnel junctions
KR102465539B1 (ko) 2015-09-18 2022-11-11 삼성전자주식회사 자기 터널 접합 구조체를 포함하는 반도체 소자 및 그의 형성 방법
US10008538B2 (en) * 2015-11-20 2018-06-26 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of forming the same
US10483320B2 (en) 2015-12-10 2019-11-19 Everspin Technologies, Inc. Magnetoresistive stack with seed region and method of manufacturing the same
EP3933948A1 (en) 2015-12-10 2022-01-05 Everspin Technologies, Inc. Magnetoresistive stack, seed region therefor and method of manufacturing same
US20170221506A1 (en) 2016-02-02 2017-08-03 Seagate Technology Llc Thin Data Reader Cap
US10361361B2 (en) * 2016-04-08 2019-07-23 International Business Machines Corporation Thin reference layer for STT MRAM
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
US11063209B2 (en) 2017-05-30 2021-07-13 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions utilizing oxygen blocking, oxygen adsorber and tuning layer(s)
US11127420B1 (en) 2018-09-06 2021-09-21 Western Digital Technologies, Inc. Seed layer for spin torque oscillator in microwave assisted magnetic recording device
CN112928204B (zh) * 2019-12-05 2023-06-02 上海磁宇信息科技有限公司 提升磁性隧道结自由层垂直各向异性的覆盖层结构单元

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188439A (ja) * 2001-12-21 2003-07-04 Sony Corp 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置
JP2007005555A (ja) * 2005-06-23 2007-01-11 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6266218B1 (en) 1999-10-28 2001-07-24 International Business Machines Corporation Magnetic sensors having antiferromagnetically exchange-coupled layers for longitudinal biasing
US6686071B2 (en) 2000-06-06 2004-02-03 Matsushita Electric Industrial Co., Ltd. Magnetic recording medium and magnetic recording apparatus using the same
JP2003208710A (ja) 2002-01-15 2003-07-25 Fuji Photo Film Co Ltd 磁気記録媒体
US6909630B2 (en) 2002-12-09 2005-06-21 Applied Spintronics Technology, Inc. MRAM memories utilizing magnetic write lines
US6909633B2 (en) 2002-12-09 2005-06-21 Applied Spintronics Technology, Inc. MRAM architecture with a flux closed data storage layer
DE102004020575B3 (de) 2004-04-27 2005-08-25 Infineon Technologies Ag Halbleiterspeicherbauelement in Cross-Point-Architektur
US7122852B2 (en) * 2004-05-12 2006-10-17 Headway Technologies, Inc. Structure/method to fabricate a high performance magnetic tunneling junction MRAM
US20050271799A1 (en) 2004-06-02 2005-12-08 Fuji Photo Film Co., Ltd. Method for producing magnetic recording medium
US7449345B2 (en) 2004-06-15 2008-11-11 Headway Technologies, Inc. Capping structure for enhancing dR/R of the MTJ device
US7405011B2 (en) 2004-06-30 2008-07-29 Hitachi Global Storage Technologies Netherlands B.V. Magnetic recording media for tilted recording

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188439A (ja) * 2001-12-21 2003-07-04 Sony Corp 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置
JP2007005555A (ja) * 2005-06-23 2007-01-11 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012114289A (ja) * 2010-11-25 2012-06-14 Fujitsu Ltd 磁気抵抗素子、半導体メモリおよび磁気抵抗素子の製造方法
JP2013211472A (ja) * 2012-03-30 2013-10-10 Alps Electric Co Ltd 磁気検出素子及びそれを用いた磁気センサ
JPWO2020008853A1 (ja) * 2018-07-04 2021-08-02 ソニーセミコンダクタソリューションズ株式会社 磁気トンネル接合素子及び半導体装置
JP7399088B2 (ja) 2018-07-04 2023-12-15 ソニーセミコンダクタソリューションズ株式会社 磁気トンネル接合素子及び半導体装置

Also Published As

Publication number Publication date
JP5069034B2 (ja) 2012-11-07
US20070243638A1 (en) 2007-10-18
US7528457B2 (en) 2009-05-05

Similar Documents

Publication Publication Date Title
JP5069034B2 (ja) 磁気トンネル接合素子およびその形成方法
JP5346453B2 (ja) 磁気トンネル接合素子およびその形成方法
JP5153061B2 (ja) 磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドならびにそれらの製造方法
US7449345B2 (en) Capping structure for enhancing dR/R of the MTJ device
US7986498B2 (en) TMR device with surfactant layer on top of CoFexBy/CoFez inner pinned layer
JP5618474B2 (ja) ボトムスピンバルブ型磁気トンネル接合素子、mram、stt−ram、mramの製造方法、stt−ramの製造方法
JP5451977B2 (ja) 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ
JP5100403B2 (ja) 磁気トンネル接合素子およびその製造方法
JP5377547B2 (ja) 磁気トンネル接合素子
JP5433284B2 (ja) Mtj素子およびその形成方法、stt−ramの製造方法
JP4551484B2 (ja) トンネル磁気抵抗薄膜及び磁性多層膜作製装置
JP2008004944A (ja) 強磁性構造、スピンバルブ構造およびその製造方法、磁気抵抗効果素子およびその製造方法
JP2009117846A (ja) Tmr素子およびその形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110922

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120120

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120816

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5069034

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250