JP4732799B2 - 磁気トンネル接合素子およびその形成方法 - Google Patents

磁気トンネル接合素子およびその形成方法 Download PDF

Info

Publication number
JP4732799B2
JP4732799B2 JP2005147225A JP2005147225A JP4732799B2 JP 4732799 B2 JP4732799 B2 JP 4732799B2 JP 2005147225 A JP2005147225 A JP 2005147225A JP 2005147225 A JP2005147225 A JP 2005147225A JP 4732799 B2 JP4732799 B2 JP 4732799B2
Authority
JP
Japan
Prior art keywords
layer
forming
thickness
tunnel junction
magnetic tunnel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005147225A
Other languages
English (en)
Other versions
JP2005333140A (ja
Inventor
成宗 洪
六波 洪
茹瑛 童
玉霞 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Spintronics Inc
Original Assignee
Applied Spintronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Spintronics Inc filed Critical Applied Spintronics Inc
Publication of JP2005333140A publication Critical patent/JP2005333140A/ja
Application granted granted Critical
Publication of JP4732799B2 publication Critical patent/JP4732799B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/26—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers
    • H01F10/30—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers characterised by the composition of the intermediate layers, e.g. seed, buffer, template, diffusion preventing, cap layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3295—Spin-exchange coupled multilayers wherein the magnetic pinned or free layers are laminated without anti-parallel coupling within the pinned and free layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/305—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling
    • H01F41/307—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling insulating or semiconductive spacer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Hall/Mr Elements (AREA)
  • Magnetic Heads (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、トンネル磁気抵抗効果を示す磁気トンネル接合素子およびその形成方法に関する。
磁気トンネル接合（ＭＴＪ；magnetic tunnel junction）素子は、上部電極層および下部電極層と、それらの間に設けられた極薄の誘電体層（トンネルバリア層）とを有しており、上部電極層および下部電極層における相対的な磁化方向によって、トンネルバリア層を通過するスピン分極したトンネル電子の流れ（トンネル電流）の抵抗値が変化するように構成された可変抵抗体である。トンネル電子は、例えば上部電極層を通過する際に、上部電極層の磁化方向によってスピン分極する。トンネル電子がトンネルバリア層を通過する確率（トンネリング確率）は、そのときの下部電極層の磁化方向に依存する。なぜなら、トンネリング確率はスピンに依存し、トンネル電流はトンネルバリア層を挟む上部電極および下部電極における相対的な磁化方向に依存するからである。
このようなＭＴＪ素子では、一般的に、２つの電極層のうちの一方が、一定方向に固定された磁化方向を示すピンド層であり、他方が、外部からの刺激（外部磁界）に応じて自由に回転する磁化方向を示すフリー層である。フリー層の磁化方向が連続的に回転することが可能であれば、連続的に変化する外部磁界によって作動するので、可変抵抗デバイスや再生磁気ヘッドに適用可能である。一方、フリー層の磁化方向が、ピンド層の磁化方向に対して平行であるか逆平行であるかのいずれかのみに限定される場合、ＭＴＪ素子はスイッチとして振る舞い、ピンド層と平行であるときには低抵抗（トンネリング確率が高い状態）となり、ピンド層と逆平行である場合には高抵抗（トンネリング確率が低い状態）となる。したがって、データ格納およびデータ検索を行うメモリデバイスに適用可能である。
現在のところ、ＭＴＪ素子は、磁気ランダムアクセスメモリ（ＭＲＡＭ；magnetic random access memory）アレイにおける磁気メモリセルとして用いられている。このようなＭＲＡＭアレイにおいて書込動作を行う際には、互いに直角をなすように交差する２種類の電流供給線（ディジットラインおよびビットライン）によって書き込み磁場が形成され、この書込磁界によって、フリー層の磁化方向がピンド層の磁化方向と平行または逆平行となるように設定される。一方、読出動作の際には、センス電流がＭＴＪ素子に供給され、ＭＴＪ素子が高抵抗状態であるか低抵抗状態であるかが検出されるようになっている。
また、ＭＴＪ素子は、トンネル磁気抵抗効果（ＴＭＲ；Tunneling magneto-resistive）型再生磁気ヘッド（以下、ＴＭＲヘッドという。）にも適用されている。この場合、フリー層の磁化方向は、記録媒体（ハードディスクやテープなど）からの信号磁界の作用によって回転する。この信号磁界は、ＴＭＲヘッドに組み込まれたＭＴＪ素子に対して相対的に記録媒体が動くことにより変化する。フリー層の磁化方向が変化すると、ピンド層とトンネルバリア層とフリー層とを通過するセンス電流が抵抗の変化を感知し、電圧変化として現れる。この電圧変化は、外部回路によって検出され、記録媒体に格納された情報として再生される。
ＭＲＡＭアレイやＴＭＲヘッドに適用される高品質のＭＴＪ素子を形成するにあたっては、そのＭＴＪ素子を構成する各層を極めて薄く作製する必要があり、かなりの困難を伴うこととなる。これに関し、例えば、Sun等は、特許文献１においてＭＴＪ素子を形成する際の困難さについて述べている。
米国特許第６５７４０７９号明細書
ＭＴＪ素子に対しては、第１に、伝導電子の効果的なスピン分極を得るために、ピンド層およびフリー層のそれぞれの磁化が強いことが要求される。これは、各層が極端に薄いというＭＴＪ素子自身の構造上の問題である。第２に、トンネルバリア層の抵抗値が十分に低いことが要求される。トンネルバリア層の抵抗値が高いと、十分なＳＮ比（signal-to-noise ratio）が得られないという問題が生じるからである。もしトンネルバリア層の厚みが十分に薄く、抵抗値を低減できるのであれば、記録媒体対向面のラッピングを行うなどの製造工程を短縮することができる。Sun等は、以下のような構成のＭＴＪ素子について開示している。
「タンタル（Ｔａ）層／ニッケル鉄合金（ＮｉＦｅ）層／コバルト鉄合金（ＣｏＦｅ）層／トンネルバリア層／ＣｏＦｅ層／ルテニウム（Ｒｕ）層／ＣｏＦｅ層／白金マンガン合金（ＰｔＭｎ）層／Ｔａ層」
このような構造のＭＴＪ素子は、上部導電リード層と下部導電リード層との間に挟まれるように構成される。ここで、左側から順に各層について説明する。Ｔａ層がシード層であり、ＮｉＦｅ層／ＣｏＦｅ層がフリー層であり、トンネルバリア層を挟んでＣｏＦｅ層／Ｒｕ層／ＣｏＦｅ層がピンド層であり、ＰｔＭｎ層がピンニング層であり、Ｔａ層が保護層である。Sun等は、このようなＭＴＪ素子におけるトンネルバリア層としては、ニッケルクロム合金（ＮｉＣｒ）の酸化物（例えばＮｉＣｒＯX）が好ましいと述べている。このようなトンネルバリア層は、６．６Ω・μｍ2の接合抵抗ＲＡ（ＭＴＪ素子の形成面積Ａと単位面積あたりの抵抗Ｒとの積）を生み出すものである。
Sun等は、以下の２種類の構成のＭＴＪ素子を有するＴＭＲヘッドについても開示している。
「Ｔａ／ＮｉＦｅ／ＭｎＰｔ／Ｃｏ90Ｆｅ10／Ｒｕ／Ｃｏ50Ｆｅ50／［Ａｌ／ＮＯＸ］／ＣｏＦｅ−Ｎｉ82Ｆｅ18／Ｔａ」
（ここで、［Ａｌ／ＮＯＸ］は、アルミニウム層を自然酸化法により酸化処理したトンネルバリア層である。）
「Ｔａ／ＮｉＦｅ／ＩｒＭｎ／Ｃｏ84Ｆｅ16／［Ａｌ（０．４５）Ｈｆ（０．１５）／ＮＯＸ］／ＣｏＦｅ−Ｎｉ82Ｆｅ18／Ｔａ」
（ここで、［Ａｌ（０．４５）Ｈｆ（０．１５）／ＮＯＸ］は、０．４５ｎｍ厚のアルミニウム層と０．１５ｎｍ厚のハフニウム層とを自然酸化法により酸化処理したトンネルバリア層である。）
なお、これら２種類の構成において、タンタル層と、ＭｎＰｔ層またはＩｒＭｎ層との間に設けられたＮｉＦｅ層は、ＭｎＰｔ層またはＩｒＭｎ層の成長を促す緩衝層（シード層）である。
ところで、最近では、磁気記録媒体の高記録密度化やＭＲＡＭアレイの高集積化が著しく進んでいることから、ＭＴＪ素子のさらなる高性能化が強く求められるようになってきている。
本発明はかかる問題に鑑みてなされたもので、その目的は、より良好な磁化特性を発現し、高記録密度化や高集積化に対応可能であると共に高い信頼性を有する磁気トンネル接合素子およびその形成方法を提供することにある。
本発明における磁気トンネル接合素子は、以下の（Ａ１）〜（Ａ８）の各構成要件を順に備えるようにしたものである。
（Ａ１）平坦化された上面を有する基体。
（Ａ２）基体の上に、結晶成長を促進する第１シード層と、表面が結晶面と平行な非磁性金属層と、タンタル（Ｔａ）からなり、かつスパッタエッチング処理により表層がアモルファス化された被覆層とが順に積層されてなる下部導電リード層。
（Ａ３）第２シード層。
（Ａ４）反強磁性材料からなるピンニング層。
（Ａ５）ピンド層。
（Ａ６）アルミニウム（Ａｌ）膜が酸化処理されてなるトンネルバリア層。
（Ａ７）強磁性材料からなる磁化フリー層。
（Ａ８）上部導電リード層としてのキャップ層。
本発明における磁気トンネル接合素子では、タンタル（Ｔａ）からなり、かつ、スパッタエッチング処理により表層がアモルファス化された被覆層と、第２シード層とを順に備えるようにしたので、ピンニング層およびピンド層を介して設けられたトンネルバリア層が、非常に優れた平滑性および均質性を有するものとなる。このため、トンネルバリア層が非常に薄いものであっても、それを備えた磁気トンネル接合素子は十分な接合抵抗を有するものとなる。
本発明における磁気トンネル接合素子では、第１シード層が、３５原子パーセント（ａｔ％）以上４５原子パーセント（ａｔ％）以下のクロム（Ｃｒ）を含有するニッケルクロム合金（ＮｉＣｒ）からなり、５ｎｍ以上１０ｎｍ以下の厚みを有するように構成されていることが望ましい。また、非磁性金属層が、ルテニウム（Ｒｕ）からなり、２５ｎｍ以上１００ｎｍ以下の厚みを有するように構成されていることが望ましい。また、被覆層が、６．０ｎｍ以上８．０ｎｍ以下の厚みとなるように形成されたタンタル膜を、スパッタエッチング処理により２．０ｎｍ以上３．０ｎｍ以下の厚み分だけ除去したものであることが望ましい。また、第２シード層が、３５原子パーセント（ａｔ％）以上４５原子パーセント（ａｔ％）以下のクロム（Ｃｒ）を含有するニッケルクロム合金（ＮｉＣｒ）からなり、４ｎｍ以上６ｎｍ以下の厚みを有するように構成されていることが望ましい。また、ピンニング層が、マンガン白金合金（ＭｎＰｔ）からなり、１０．０ｎｍ以上２０．０ｎｍ以下の厚みを有するように構成されていることが望ましい。また、ピンド層が、Ｃｏ90Ｆｅ10からなり１．５ｎｍ以上２．５ｎｍ以下の厚みをなす第１磁化固着層と、ルテニウム（Ｒｕ）からなり０．７ｎｍ以上０．８ｎｍ以下の厚みをなす結合層と、Ｃｏ75Ｆｅ25またはＣｏ50Ｆｅ50からなり１．０ｎｍ以上２．０ｎｍ以下の厚みをなす第２磁化固着層とが順に積層されたものであり、第１磁化固着層と第２磁化固着層とが互いに逆平行の磁化を示し、反強磁性結合していることが望ましい。また、トンネルバリア層が、０．７ｎｍ以上１．２ｎｍ以下の厚みを有するアルミニウム層をラジカル酸化法により酸化処理したものであることが望ましい。また、磁化フリー層が、０．５ｎｍ以上１．５ｎｍ以下の厚みを有するコバルト鉄合金（ＣｏＦｅ）層と、２．０ｎｍ以上５．０ｎｍ以下の厚みを有するニッケル鉄合金（ＮｉＦｅ）層とを含んでいることが望ましい。また、キャップ層が、ルテニウム（Ｒｕ）からなり、１０．０ｎｍ以上３０．０ｎｍ以下の厚みを有していることが望ましい。
本発明における第１の磁気トンネル接合素子の形成方法は、以下の（Ｂ１）〜（Ｂ１０）の各工程を含むようにしたものである。
（Ｂ１）平坦面を有する基体を用意する工程。
（Ｂ２）基体上に第１シード層を形成する工程。
（Ｂ３）第１シード層上に非磁性金属層を形成する工程。
（Ｂ４）非磁性金属層の上にタンタル（Ｔａ）膜を形成したのち、その上面をスパッタエッチング処理することにより表層がアモルファス化された被覆層を形成する工程。
（Ｂ５）スパッタエッチング処理されたタンタル層の上に第２シード層を形成する工程。
（Ｂ６）第２シード層の上に反強磁性材料を用いてピンニング層を形成する工程。
（Ｂ７）ピンニング層の上にピンド層を形成する工程。
（Ｂ８）ピンド層の上にアルミニウム層を形成したのち、これを酸化処理することによりトンネルバリア層を形成する工程。
（Ｂ９）トンネルバリア層の上に磁化フリー層を形成する工程。
（Ｂ１０）磁化フリー層の上にキャップ層を形成する工程。
本発明における第１の磁気トンネル接合素子の形成方法では、非磁性金属層の上にタンタル（Ｔａ）膜を形成したのち、その上面をスパッタエッチング処理することにより表層がアモルファス化された被覆層を形成する工程と、この被覆層の上に第２シード層を形成する工程とを含むようにしたので、のちに形成されるトンネルバリア層が、非常に優れた平滑性および均質性を有するものとなる。このため、トンネルバリア層が非常に薄いものであっても、それを備えた磁気トンネル接合素子は十分な接合抵抗を有するものとなる。
本発明における第１の磁気トンネル接合素子の形成方法では、各工程が超高真空スパッタリングチャンバの内部で実施されるようにすることが望ましい。
本発明における第１の磁気トンネル接合素子の形成方法では、３５原子パーセント（ａｔ％）以上４５原子パーセント（ａｔ％）以下のクロム（Ｃｒ）を含有するニッケルクロム合金（ＮｉＣｒ）を用いて第１シード層および第２シード層を形成することが望ましい。
本発明における第１の磁気トンネル接合素子の形成方法では、ルテニウム（Ｒｕ）を用いて２５ｎｍ以上１００ｎｍ以下の厚みとなるように非磁性金属層を形成することが望ましい。また、６．０ｎｍ以上８．０ｎｍ以下の厚みとなるようにタンタル膜を形成したのち、スパッタエッチング処理により２．０ｎｍ以上３．０ｎｍ以下の厚み分だけ除去することにより被覆層を形成するとよい。さらに、ピンド層を形成する工程において、Ｃｏ90Ｆｅ10を用いて１．５ｎｍ以上２．５ｎｍ以下の厚みをなすように第１磁化固着層を形成する工程と、この第１磁化固着層の上に、ルテニウム（Ｒｕ）を用いて０．７ｎｍ以上０．８ｎｍ以下の厚みをなすように結合層を形成する工程と、この結合層の上に、第１磁化固着層と逆平行の磁化を示すと共に結合層を介して第１磁化固着層と反強磁性結合するように、Ｃｏ75Ｆｅ25またはＣｏ50Ｆｅ50を用いて１．０ｎｍ以上２．０ｎｍ以下の厚みの第２磁化固着層を形成する工程とを含むようにするとよい。また、０．７ｎｍ以上１．２ｎｍ以下の厚みとなるようにアルミニウム層を形成するとよい。トンネルバリア層を形成する工程では、上部電極と、下部電極と、それらの間に配置された格子状部材とを備えたプラズマ酸化処理室の内部に、基体、第１シード層、非磁性金属層、被覆層、第２シード層、ピンニング層、ピンド層およびアルミニウム層が順に積層された積層膜を載置する工程と、アルミニウム層を下部電極と電気的に連結する工程と、プラズマ酸化処理室へ０．５リットルの酸素ガスを投入すると共に５００ワット（Ｗ）以上８００ワット（Ｗ）以下の電力を上部電極へ供給することにより、格子状部材を通過してアルミニウム層へ到達するように酸素ラジカルからなるシャワーを形成し、アルミニウム層のラジカル酸化処理を行う工程とを含むようにすることが望ましい。さらに、磁化フリー層を形成する工程が、０．５ｎｍ以上１．５ｎｍ以下の厚みをなすようにコバルト鉄合金（ＣｏＦｅ）層を形成する工程と、２．０ｎｍ以上５．０ｎｍ以下の厚みをなすようにニッケル鉄合金（ＮｉＦｅ）層を形成する工程とを含むようにすることが望ましい。キャップ層については、ルテニウム（Ｒｕ）を用いて２０ｎｍ以上３０ｎｍ以下の厚みをなすように形成することが望ましい。
本発明における第２の磁気トンネル接合素子の形成方法は、以下の（Ｄ１）〜（Ｄ９）の各工程を含むようにしたものである。
（Ｄ１）ニッケル鉄合金（ＮｉＦｅ）を用いて、平坦面を有する基体としての第１磁気シールド層を用意する工程。
（Ｄ２）第１磁気シールド層上にタンタル（Ｔａ）膜を形成したのち、その上面をスパッタエッチング処理することにより表層がアモルファス化された被覆層を形成する工程。
（Ｄ３）スパッタエッチング処理された被覆層の上にシード層を形成する工程。
（Ｄ４）シード層の上に反強磁性材料を用いてピンニング層を形成する工程。
（Ｄ５）ピンニング層の上にピンド層を形成する工程。
（Ｄ６）ピンド層の上にアルミニウム層を形成したのち、このアルミニウム層の酸化処理を行うことによりトンネルバリア層を形成する工程。
（Ｄ７）トンネルバリア層の上に、磁化フリー層を形成する工程。
（Ｄ８）磁化フリー層の上にキャップ層を形成する工程。
（Ｄ９）キャップ層の上に、ニッケル鉄合金（ＮｉＦｅ）を用いて、第１磁気シールド層と共に積層面と直交する方向にセンス電流を流すための電流経路となる第２磁気シールド層を形成する工程。
本発明における第２の磁気トンネル接合素子の形成方法では、第１磁気シールド層上にタンタル（Ｔａ）膜を形成したのち、その上面をスパッタエッチング処理することにより表層がアモルファス化された被覆層を形成する工程と、この被覆層の上にシード層を形成する工程とを含むようにしたので、のちに形成されるトンネルバリア層が、非常に優れた平滑性および均質性を有するものとなる。このため、トンネルバリア層が非常に薄いものであっても、それを備えた磁気トンネル接合素子は十分な接合抵抗を有するものとなる。
本発明における第２の磁気トンネル接合素子の形成方法では、各工程が、超高真空スパッタリングチャンバの内部で実施されるようにすることが望ましい。
本発明における第２の磁気トンネル接合素子の形成方法では、６．０ｎｍ以上８．０ｎｍ以下の厚みとなるようにタンタル膜を形成したのち、スパッタエッチング処理により２．０ｎｍ以上３．０ｎｍ以下の厚み分だけ除去することにより被覆層を形成し、３５原子パーセント（ａｔ％）以上４５原子パーセント（ａｔ％）以下のクロム（Ｃｒ）を含有するニッケルクロム合金（ＮｉＣｒ）を用いてシード層を形成し、マンガン白金合金（ＭｎＰｔ）を用いて１０．０ｎｍ以上２０．０ｎｍ以下の厚みをなすようにピンニング層を形成することが望ましい。また、ピンド層を形成する工程は、Ｃｏ90Ｆｅ10を用いて１．５ｎｍ以上２．０ｎｍ以下の厚みをなすように第１磁化固着層を形成する工程と、この第１磁化固着層の上に、ルテニウム（Ｒｕ）を用いて０．７ｎｍ以上０．８ｎｍ以下の厚みをなすように結合層を形成する工程と、この結合層の上に、第１磁化固着層と逆平行の磁化を示し、結合層を介して反強磁性結合するように、Ｃｏ75Ｆｅ25またはＣｏ50Ｆｅ50を用いて１．８ｎｍ以上２．５ｎｍ以下の厚みの第２磁化固着層を形成する工程とを含むようにするとよい。
本発明における第２の磁気トンネル接合素子の形成方法では、ピンド層の上に単一のアルミニウム層、またはアルミニウム層とハフニウム層との２層構造を形成したのち、この２層構造を１５分間に亘って１０．００Ｐａ（７５×１０-3Ｔｏｒｒ）の酸素雰囲気中に晒すことにより自然酸化させてトンネルバリア層を形成することが望ましい。その場合、（１１１）面を形成し、かつ、０．５７５ｎｍの厚みを有するようにアルミニウム層を形成することが望ましい。あるいは、０．１ｎｍ以上０．２ｎｍ以上の厚みをなすようにハフニウム（Ｈｆ）層を形成すると共に０．４ｎｍ以上０．５ｎｍ以上の厚みをなすようにアルミニウム（Ａｌ）層を形成することにより上記の２層構造を形成するようにするとよい。
本発明における第１の磁気トンネル接合素子およびその形成方法によれば、基体上に、結晶成長を促進する第１シード層と、表面が結晶面と平行な非磁性金属層と、タンタルからなり、スパッタエッチング処理により表層がアモルファス化された被覆層と、第２シード層と、反強磁性材料からなるピンニング層と、ピンド層と、アルミニウム膜を酸化処理してなるトンネルバリア層と、強磁性材料からなる磁化フリー層とを順に設けるようにしたので、トンネルバリア層が非常に優れた平滑性および均質性を有するものとなる。このため、トンネルバリア層における十分な電気絶縁性が確保され、より大きな抵抗変化率を得ることができるうえ、絶縁破壊電圧を向上させることができる。よって、高記録密度化や高集積化に対応可能であると共に高い信頼性を確保することができる。
本発明における第２の磁気トンネル接合素子の形成方法によれば、ニッケル鉄合金からなる第１磁気シールド層と、タンタルからなり、かつ、スパッタエッチング処理により表層がアモルファス化された被覆層と、シード層と、反強磁性材料からなるピンニング層と、ピンド層と、アルミニウム膜を酸化処理してなるトンネルバリア層と、強磁性材料からなる磁化フリー層と、キャップ層と、ニッケル鉄合金からなり、第１磁気シールド層と共に積層面と直交する方向にセンス電流を流すための電流経路となる第２磁気シールド層とを順に設けるようにしたので、トンネルバリア層が非常に優れた平滑性および均質性を有するものとなる。このため、トンネルバリア層における十分な電気絶縁性が確保され、より大きな抵抗変化率を得ることができるうえ、絶縁破壊電圧を向上させることができる。よって、高記録密度化や高集積化に対応可能であると共に高い信頼性を確保することができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
［第１の実施の形態］
最初に、図１（Ａ）〜図１（Ｄ）を参照して、本発明における第１の実施の形態としての磁気トンネル接合（ＭＴＪ；magnetic tunnel junction）素子について以下に説明する。本実施の形態のＭＴＪ素子は、特に、ＭＲＡＭアレイにおける磁気メモリセルとして好適に用いられる構造を有するものである。ＭＲＡＭアレイは複数の磁気メモリセル（ＭＴＪ素子）がマトリックス状に配置された集合体であり、磁気情報の書き換え、格納および検出を行う際に使用される駆動回路（associate circuitry）と接続されている。このようなＭＲＡＭアレイでは、ＭＴＪ素子が、複数のワード線と複数のビット線との各交差点において、ワード線と電気絶縁性と保ちつつビット線と電気的に接続されるように構成されている。
本実施の形態におけるＭＴＪ素子は、例えば、
「ＮｉＣｒ／Ｒｕ／Ｔａ（ＳＥ）／ＮｉＣｒ／ＭｎＰｔ／ＣｏＦｅ／［Ａｌ／ＲＯＸ］／ＣｏＦｅ／ＮｉＦｅ／Ｒｕ」
という積層構造をなすものである。上記の「ＮｉＣｒ／Ｒｕ／Ｔａ（ＳＥ）」は、平滑な（smooth）下部導電リード層である。詳細には、「ＮｉＣｒ」が第１シード層であり、「Ｒｕ」が非磁性金属層であり、「Ｔａ（ＳＥ）」がスパッタエッチング処理されて表層がアモルファス化された被覆層である。さらに「Ｔａ（ＳＥ）」の上に形成された「ＮｉＣｒ／ＭｎＰｔ／ＣｏＦｅ」が下部電極である。詳細には「ＮｉＣｒ」が第２シード層であり、「ＭｎＰｔ」がピンニング層であり、「ＣｏＦｅ」がピンド層である。また、「［Ａｌ／ＲＯＸ］」はアルミニウム層をラジカル酸化法を利用して酸化処理することにより得られるトンネルバリア層である。このトンネルバリア層の上に形成された「ＣｏＦｅ／ＮｉＦｅ／Ｒｕ」が上部電極である。詳細には「ＣｏＦｅ／ＮｉＦｅ」が磁化フリー層であり、「Ｒｕ」が上部導電リード層を兼ねたキャップ層である。なお、下部導電リード層および上部導電リード層は、ＭＴＪ素子に対して、その積層面と直交する方向にセンス電流を流すための電流経路となる。
以下、上記構成を有する本実施の形態のＭＴＪ素子を形成する方法について順に説明する。以下で述べる全ての層は、超高真空装置の中でスパッタリングにより形成される。超高真空装置としては、例えば、プラズマ酸化用チャンバをも兼ねる超高真空スパッタリングチャンバを備えたアネルバ（Anelva）社製７１００システムである。このアネルバ社製７１００システムでは、スパッタリングによるデポジッション（成膜）操作と、エッチング操作との双方を実施することが可能である。なお、これは本発明の必須要件ではなく、デポジッション操作とエッチング操作とを個別の装置で行うようにしてもよい。ただし、真空状態を保持したまま、デポジッション用チャンバとエッチング用チャンバとの移動を行うようにする必要がある。
まず最初に、図１（Ａ）に示したように、平坦化された上面を有する基板１０を用意する。基板１０は、例えばシリコン（Ｓｉ）やそのほかの半導体からなるものであり、トランジスタやダイオードなどのデバイスを含むように構成されたものである。
基板１０を用意したのち、基板１０上に第１シード層２０、非磁性金属層３０およびタンタル（Ｔａ）膜４０を順に積層する。第１シード層２０については、クロム（Ｃｒ）を３５％〜４５％含有するニッケルクロム合金（ＮｉＣｒ）を用いて例えば５ｎｍ以上１０ｎｍ以下（好ましくは５ｎｍ）の厚みとなるように形成する。非磁性金属層３０については、ルテニウム（Ｒｕ）を用いて、例えば２５ｎｍ以上１００ｎｍ以下（好ましくは４０ｎｍの厚みとなるように形成する。さらに、タンタル膜４０については、タンタル（Ｔａ）を用いて６．０ｎｍ以上８．０ｎｍ以下（好ましくは６．０ｎｍ）の厚みとなるように形成する。第１シード層２０は、その上に形成される非磁性金属層３０の結晶成長を促進する機能を有する。非磁性金属層３０の結晶面は、その表面と平行をなすように配列される。
タンタル膜４０を形成したのち、図１（Ｂ）に示したように、タンタル膜４０の上面をスパッタエッチング処理することにより被覆層４５を形成する。ここでは、スパッタエッチング処理により、例えば２．０ｎｍ以上３．０ｎｍ以下（好ましくは３．０ｎｍ）の厚み分だけ除去するようにする。被覆層４５は、その表層（スパッタエッチング処理された側）がアモルファス化されており、こののちに形成されるピンニング層５０（後出）を形成する際の下地層となる。
被覆層４５を形成したのち、３５ａｔ％以上４５ａｔ％以下のクロムを含有するＮｉＣｒを用いて、例えば４ｎｍ以上６ｎｍ以下（好ましくは４ｎｍ）の厚みをなすように第２シード層８５を形成する。
続いて、図１（Ｃ）に示したように、第２シード層８５の上に反強磁性材料を用いてピンニング層５０を形成する。反強磁性材料としては、マンガン白金合金（ＭｎＰｔ）やイリジウムマンガン合金（ＩｒＭｎ）などが用いられる。ＭｎＰｔを用いる場合には１０．０ｎｍ以上２０．０ｎｍ以下（好ましくは１５．０ｎｍ）の厚みをなすように形成し、ＩｒＭｎを用いる場合には、例えば９ｎｍの厚みとなるように形成することが望ましい。
さらに、ピンニング層５０の上に、シンセティック反強磁性構造をなすピンド層６０を形成する。具体的には、第１磁化固着層６２と結合層６４と第２磁化固着層６６とを順に積層する。第１磁化固着層６２については、Ｃｏ90Ｆｅ10を用いて１．５ｎｍ以上２．５ｎｍ以下（好ましくは２．０ｎｍ）の厚みとなるように形成する。結合層６４については、ルテニウム（Ｒｕ）を用いて０．７ｎｍ以上０．８ｎｍ以下（好ましくは０．７５ｎｍ）の厚みとなるように形成する。さらに第２磁化固着層６６については、Ｃｏ75Ｆｅ25またはＣｏ50Ｆｅ50を用いて１．０ｎｍ以上２．０ｎｍ以下（好ましくは１．５ｎｍ）の厚みとなるように形成する。結合層６４の作用により、第１磁化固着層６２と第２磁化固着層６６とが互いに逆平行の磁化を示し、互いに強固な反強磁性結合を形成するようになる。なお、ピンド層６０はＣｏＦｅなどからなる単層構造であってもよい。
さらに、ピンド層６０の上にトンネルバリア層７０を形成する。ここでは、ピンド層６０の上に０．７ｎｍ以上１．２ｎｍ以下（好ましくは１．０ｎｍ）の厚みを有するアルミニウム層（図示せず）を形成したのち、プラズマ酸化用チャンバ（プラズマ酸化処理室）の内部において、ラジカル酸化法（ＲＯＸ；radical oxidation）を利用して上記アルミニウム層の酸化処理を施すことにより、トンネルバリア層７０を形成するようにする。より詳細には、プラズマ酸化用チャンバには、上部イオン化電極と、下部イオン化電極と、それらの間に配置された格子状部材（キャップ）とが備えられている。このようなプラズマ酸化用チャンバの内部に、基板１０上に、第１シード層２０、非磁性金属層３０、被覆層４５、第２シード層８５、ピンニング層５０、ピンド層６０およびアルミニウム層が順に積層された積層膜を載置したのち、このアルミニウム層を、下部イオン化電極と電気的に連結する。次いで、プラズマ酸化用チャンバへ０．５リットルの酸素ガスを投入すると共に５００ワット（Ｗ）以上８００ワット（Ｗ）以下の電力を上部イオン化電極へ供給することにより、格子状部材を通過してアルミニウム層の表面へ到達するように（酸素ガスが変換された）酸素種（酸素原子、酸素分子、酸素ラジカルおよび酸素イオン）からなるシャワーを形成する。
最後に、図１（Ｄ）に示したように、トンネルバリア層７０の上にＣｏＦｅ層８２とＮｉＦｅ層８４との２層構造からなる磁化フリー層８０を形成したのち、磁化フリー層８０の上にキャップ層９０を形成する。磁化フリー層８０については、０．５ｎｍ以上１．５ｎｍ以下（好ましくは１．０ｎｍ）の厚みをなすようにコバルト鉄合金（Ｃｏ90Ｆｅ10）を用いてＣｏＦｅ層８２を形成したのち、ＣｏＦｅ層８２の上に、２．０ｎｍ以上５．０ｎｍ以下（好ましくは３．０ｎｍ）の厚みをなすようにニッケル鉄合金（Ｎｉ82Ｆｅ18）からなるＮｉＦｅ層８４を形成するようにする。キャップ層９０については、ルテニウムを用いて１０ｎｍ以上３０ｎｍ以下（好ましくは２５ｎｍ）の厚みをなすように形成する。以上により、本実施の形態のＭＴＪ素子の形成が完了する。
このようにして得られたＭＴＪ素子におけるトンネルバリア層７０は、極めて厚みが薄いながらも、平滑（smooth）かつ均質（conformal)であり、高い絶縁破壊電圧を示すものである。これは、スパッタエッチング処理を施されてアモルファス化した表層を有する被覆層４５と、その上に設けられたＮｉＣｒからなる第２シード層８５とを含むようにしたことに起因する結果である。すなわち、第２シード層８５の上に形成されるピンニング層５０およびピンド層６０の結晶性が向上して粗さが低減され、結果として、その上に設けられたトンネルバリア層７０の平滑性および均質性も優れたものとなると考えられる。このため、トンネルバリア層７０が非常に薄いものであっても、十分な電気絶縁性が確保され、より大きな抵抗変化率を得ることができるうえ、絶縁破壊電圧を向上させることができる。よって、高集積化に対応可能であると共に高い信頼性を確保することができる。
［第２の実施の形態］
最初に、図２（Ａ）〜図２（Ｄ）を参照して、本発明における第２の実施の形態としてのＭＴＪ素子について以下に説明する。本実施の形態のＭＴＪ素子は、例えば磁気ディスク装置などに搭載されて、磁気記録媒体（ハードディスク）に記録された磁気情報を読み出す磁気デバイスとして機能する磁気再生ヘッドのセンサ部として用いられるものである。
本実施の形態のＭＴＪ素子は、下部磁気シールド層と上部磁気シールド層との間に、例えば、
（１）；「Ｔａ（ＳＥ）／ＮｉＣｒ／ＡＦＭ／ＳｙＡＰ／［Ａｌ／ＮＯＸ］／Ｃｏ90Ｆｅ10／Ｎｉ82Ｆｅ18／Ｔａ」
（２）；「Ｔａ（ＳＥ）／ＮｉＣｒ／ＡＦＭ／ＳｙＡＰ／［Ａｌ−Ｈｆ／ＮＯＸ］／Ｃｏ90Ｆｅ10／Ｎｉ82Ｆｅ18／Ｔａ」
という構造を備えている。上記の「Ｔａ（ＳＥ）」は、タンタル（Ｔａ）膜を下部導電リード層の上に形成したのち、その一部をスパッタエッチング（ＳＥ；sputter-etching）により除去することにより得られたタンタル層を表している。また、下部磁気シールド層および上部磁気シールド層は、ＭＴＪ素子に対して、その積層面と直交する方向にセンス電流を流すための電流経路となるものである。また「ＮｉＣｒ」はシード層であり、「ＡＦＭ」は反強磁性（anti-ferromagnetic)材料からなるピンニング層であり、「ＳｙＡＰ」はシンセティック構造を有するピンド層であり、「［Ａｌ／ＮＯＸ］」および「［Ａｌ−Ｈｆ／ＮＯＸ］」はアルミニウム層またはアルミニウム層とハフニウム層との積層体を自然酸化処理して得られるトンネルバリア層であり、「Ｃｏ90Ｆｅ10／Ｎｉ82Ｆｅ18」は磁化フリー層であり、「Ｔａ」はキャップ層である。
以下、本実施の形態におけるＭＴＪ素子の形成方法について説明する。以下で述べる全ての層は、超高真空装置の中でスパッタリングにより形成される。
まず最初に、図２（Ａ）に示したように、ＮｉＦｅなどからなる基板としての下部磁気シールド層１１０を用意し、その上に、タンタル膜１２０を形成する。タンタル膜１２０については、５．０ｎｍ以上８．０ｎｍ以下の厚みとなるように（好ましくは６．０ｎｍの厚みとなるように）形成する。
次いで、図２（Ｂ）に示したように、タンタル膜１２０をスパッタエッチング処理により２．０ｎｍ以上３．０ｎｍ以下の厚み分（好ましくは３．０ｎｍの厚み分）だけ除去することにより薄型化し、被覆層１２５を形成する。このスパッタエッチング処理により、タンタル膜１２０の表層をアモルファス化して平滑にすることができる。続いて、被覆層１２５の上に３５ａｔ％以上４５ａｔ％以下のクロム（Ｃｒ）を含有するＮｉＣｒを用いてシード層１４０を形成する。シード層１４０については、４ｎｍ以上６ｎｍ以下（特に５ｎｍ）の厚みとなるように形成することが望ましい。シード層１４０は、被覆層１２５により平滑性が促進される。
さらに、シード層１４０の上に、例えばＭｎＰｔを用いて、１０．０ｎｍ以上２０．０ｎｍ以下（好ましくは１５．０ｎｍ）の厚みとなるようにピンニング層５０を形成する。あるいは、イリジウムマンガン合金（ＩｒＭｎ）を用いて、５．０ｎｍ以上１０．０ｎｍ以下（好ましくは９．０ｎｍ）の厚みとなるように形成するようにしてもよい。
さらに、ピンニング層５０の上に、シンセティック反強磁性構造をなすピンド層６０を形成する。具体的には、第１磁化固着層６２と結合層６４と第２磁化固着層６６とを順に積層する。第１磁化固着層６２については、Ｃｏ90Ｆｅ10を用いて１．５ｎｍ以上２．０ｎｍ以下（好ましくは１．９ｎｍ）の厚みとなるように形成する。結合層６４については、ルテニウム（Ｒｕ）を用いて０．７ｎｍ以上０．８ｎｍ以下（好ましくは０．７５ｎｍ）の厚みとなるように形成する。さらに第２磁化固着層６６については、Ｃｏ75Ｆｅ25またはＣｏ50Ｆｅ50を用いて１．８ｎｍ以上２．５ｎｍ以下（好ましくは２．０ｎｍ）の厚みとなるように形成する。結合層６４の作用により、第１磁化固着層６２と第２磁化固着層６６とが互いに逆平行の磁化を示し、互いに強固な反強磁性結合を形成するようになる。
さらに、図２（Ｃ）に示したように、ピンド層６０の上にトンネルバリア層７０を形成する。ここでは、例えばスパッタリング法により形成したアルミニウム層（図示せず）を、酸化用チャンバの内部において自然酸化法（in-situ法）により酸化処理し、例えば０．９ｎｍ以上１．０ｎｍ以下（特に０．９ｎｍ）の厚みをなす酸化アルミニウム（Ａｌ2Ｏ3）を形成する。具体的には、１１１方向においてアルミニウム原子２つ分の厚みに相当する０．５７５ｎｍの厚みとなるように１１１面のアルミニウム層を形成したのち、約１５分間に亘り、約７５ｍＴｏｒｒ（１０．００Ｐａ）の酸素ガス雰囲気中に晒すことで酸化処理を行うようにする。このような薄いアルミニウム層を酸化処理したものは、十分に広いバンドギャップを有しており、トンネルバリア層７０として機能する。このトンネルバリア層７０は、極めて平滑、かつ均質であると共に、高い絶縁破壊電圧を有するものとなる。これらは、被覆層１２５とその上に形成されたシード層１４０とを形成したことに起因する結果である。なお、０．５７５ｎｍ程度の厚みのアルミニウム層は、自然酸化法（in-situ法）による酸化処理に最も適している。これよりも厚みの大きな場合（例えば０．７ｎｍ〜１．２ｎｍ程度の場合）には、ラジカル酸化法（ＲＯＸ；radical oxidation）が適している。
また、変形例として、０．１ｎｍ以上０．２ｎｍ以下（好ましくは０．１５ｎｍ）の厚みをなすハフニウム（Ｈｆ）層と、０．４ｎｍ以上０．５ｎｍ以下（好ましくは０．４５ｎｍ）の厚みをなすアルミニウム層とを積層したのち、自然酸化法により上記の条件で酸化処理を施すことによりトンネルバリア層７０を形成するようにすることも可能である。その場合、ハフニウムとアルミニウムとの単層の複合酸化物ＨｆＡｌＯｘが形成されることとなる。
続いて、図２（Ｄ）に示したように、トンネルバリア層７０の上にＣｏＦｅ層８２とＮｉＦｅ層８４との２層構造からなる磁化フリー層８０を形成したのち、磁化フリー層８０の上にキャップ層９０を形成する。磁化フリー層８０については、０．５ｎｍ以上１．５ｎｍ以下（好ましくは１．０ｎｍ）の厚みをなすようにコバルト鉄合金（Ｃｏ90Ｆｅ10）を用いてＣｏＦｅ層８２を形成したのち、ＣｏＦｅ層８２の上に、２．５ｎｍ以上３．５ｎｍ以下（好ましくは３．０ｎｍ）の厚みをなすようにニッケル鉄合金（Ｎｉ82Ｆｅ18）からなるＮｉＦｅ層８４を形成するようにする。キャップ層９０については、ルテニウムを用いて２０ｎｍ以上３０ｎｍ以下（好ましくは２５ｎｍ）の厚みをなすように形成する。最後に、キャップ層９０を覆うように、例えばＮｉＦｅからなる上部磁気シールド（導電リード）層１００を形成する。以上により、本実施の形態のＭＴＪ素子の形成が完了する。
このようにして得られたＭＴＪ素子におけるトンネルバリア層７０は、上記第１の実施の形態と同様に、極めて厚みが薄いながらも、平滑（smooth）かつ均質（conformal)であり、高い絶縁破壊電圧を示すものである。これは、スパッタエッチング処理を施されてアモルファス化した表層を有する被覆層１２５と、その上に設けられたＮｉＣｒからなるシード層１４０とを含むようにしたことに起因する結果である。すなわち、シード層１４０の上に形成されるピンニング層５０およびピンド層６０の結晶性が向上して粗さが低減され、結果として、その上に設けられたトンネルバリア層７０の平滑性および均質性も優れたものとなると考えられる。このため、トンネルバリア層７０が非常に薄いものであっても、十分な電気絶縁性が確保され、より大きな抵抗変化率を得ることができるうえ、絶縁破壊電圧を向上させることができる。よって、高記録密度化に対応可能であると共に高い信頼性を確保することができる。
次に、本発明の具体的な実施例について説明する。
ここでは、上記第１の実施の形態に対応するＭＴＪ素子に相当する３種類のサンプルを実施例１〜３として作製し、いくつかの評価項目について特性値を調査した。その結果を表１に示す。また、本実施例の比較対象として、従来例としてのサンプルを作製して同様の特性値を調査した。表１に併せて掲載する。
Figure 0004732799
表１に示したように、実施例１は、スパッタエッチング処理により表層がアモルファスかされた被覆層としてのタンタル層「Ｔａ−ＳＥ」と、４ｎｍの厚みを有する第２シード層としてのＮｉＣｒ層と、１５ｎｍの厚みを有するピンニング層としてのＭｎＰｔ層と、４ｎｍの厚みを有するピンド層としてのＣｏＦｅ層と、１ｎｍの厚みを有するアルミニウム層をラジカル酸化法（ＲＯＸ）により酸化処理して得られたトンネルバリア層としての酸化アルミニウム層とを順に備えたものである。実施例２は、第２シード層としてのＮｉＣｒ層をＮｉＦｅ層（厚さ５ｎｍ）に置換したものである。実施例３は、第２シード層としてのＮｉＣｒ層をＮｉＦｅ層（厚さ４ｎｍ）に置換したうえ、ピンニング層としてのＭｎＰｔ層をＭｎＩｒ層（厚さ９ｎｍ）に置換したものである。さらに、従来例は、スパッタエッチング処理がなされていない、通常の結晶化したタンタル層を備えるようにしたのである。ただし、トンネルバリア層については、いずれもラジカル酸化法によりアルミニウム層を酸化処理して得た同質のものとした。さらに、磁化フリー層については表１に示さないが、いずれも同様のものとした。
各サンプルに対する評価項目は、抵抗変化率ＤＲ／Ｒ（％）、接合抵抗ＲＡ（Ω・μｍ2）および絶縁破壊電圧Ｖｂである。その結果、実施例１〜３は、従来例と比べて全ての項目で良好な数値を示した。すなわち、本実施例では、適切な酸化処理がなされた良質なトンネルバリア層が得られたことにより非常に高い接合抵抗ＲＡ、抵抗添加率ＤＲ／Ｒおよび絶縁破壊電圧Ｖｂを確保することができた。一方、従来例では、トンネルバリア層の酸化処理が不十分であると推測される。特に実施例１は、実施例２，３よりもよい結果が得られたことから、シード層としてＮｉＣｒ層を用いることによりＮｉＦｅ層を用いた場合と比べて、よりいっそう均質かつ平滑なトンネルバリア層が形成されることが確認できた。ＮｉＦｅ層は、タンタル層の表面において（１１１）方向に結晶成長する。このようなＮｉＦｅ層の上にピンニング層を形成した場合には十分に大きな交換磁界が得られるものの、抵抗変化率ＤＲ／Ｒや接合抵抗ＲＡあるいは絶縁破壊電圧Ｖｂの向上にはあまり寄与しない。一方、ＮｉＣｒ層であれば、抵抗変化率ＤＲ／Ｒや接合抵抗ＲＡあるいは絶縁破壊電圧Ｖｂの飛躍的な向上を図ることが可能である。
さらに、本実施例のトンネルバリア層について高分解能のＴＥＭ観察を実施したところ、非常に平滑かつ均質に酸化処理されていることが確認できた。
以上、いくつかの実施の形態および実施例（以下、実施の形態等という。）を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されず、種々の変形が可能である。すなわち当技術分野を熟知した当業者であれば理解できるように、上記実施の形態等は本願発明の一具体例であり、本願発明は、上記の内容に限定されるものではない。本発明の範囲と一致する限り、製造方法、材料、構造および寸法などについての修正および変更がなされてもよい。
本発明における第１の実施の形態のＭＴＪ素子を形成する工程を表す積層断面図である。 本発明における第２の実施の形態のＭＴＪ素子を形成する工程を表す積層断面図である。
符号の説明
１０…基板、２０…第１シード層、３０…非磁性金属層、４０…タンタル膜、４５…被覆層、５０…ピンニング層、６０…ピンド層、６２…第１磁化固着層、６４…結合層、６６…第２磁化固着層、７０…トンネルバリア層、８０…磁化フリー層、８５…第２シード層、９０…キャップ層、１００…上部磁気シールド層、１１０…下部磁気シールド層、１２０…タンタル膜、１２５…被覆層、１４０…シード層。

Claims (29)

  1. 平坦化された上面を有する基体と、
    前記基体の上に、結晶成長を促進する第１シード層と、表面が結晶面と平行な非磁性金属層と、タンタル（Ｔａ）からなり、かつ、スパッタエッチング処理により表層がアモルファス化された被覆層とが順に積層されてなる下部導電リード層と、
    第２シード層と、
    反強磁性材料からなるピンニング層と、
    ピンド層と、
    アルミニウム（Ａｌ）膜が酸化処理されてなるトンネルバリア層と、
    強磁性材料からなる磁化フリー層と、
    上部導電リード層としてのキャップ層と
    を順に備えたことを特徴とする磁気トンネル接合素子。
  2. 前記第１シード層は、３５原子パーセント（ａｔ％）以上４５原子パーセント（ａｔ％）以下のクロム（Ｃｒ）を含有するニッケルクロム合金（ＮｉＣｒ）により構成され、５ｎｍ以上１０ｎｍ以下の厚みを有している
    ことを特徴とする請求項１に記載の磁気トンネル接合素子。
  3. 前記非磁性金属層は、ルテニウム（Ｒｕ）よりなり、２５ｎｍ以上１００ｎｍ以下の厚みを有している
    ことを特徴とする請求項１に記載の磁気トンネル接合素子。
  4. 前記被覆層は、６．０ｎｍ以上８．０ｎｍ以下の厚みとなるように形成されたタンタル膜が、スパッタエッチング処理により２．０ｎｍ以上３．０ｎｍ以下の厚み分だけ除去されたものである
    ことを特徴とする請求項１に記載の磁気トンネル接合素子。
  5. 前記第２シード層は、３５原子パーセント（ａｔ％）以上４５原子パーセント（ａｔ％）以下のクロム（Ｃｒ）を含有するニッケルクロム合金（ＮｉＣｒ）により構成され、４ｎｍ以上６ｎｍ以下の厚みを有している
    ことを特徴とする請求項１に記載の磁気トンネル接合素子。
  6. 前記ピンニング層は、マンガン白金合金（ＭｎＰｔ）により構成され、１０．０ｎｍ以上２０．０ｎｍ以下の厚みを有していることを特徴とする請求項１に記載の磁気トンネル接合素子。
  7. 前記ピンド層は、
    Ｃｏ90Ｆｅ10からなり１．５ｎｍ以上２．５ｎｍ以下の厚みをなす第１磁化固着層と、
    ルテニウム（Ｒｕ）からなり０．７ｎｍ以上０．８ｎｍ以下の厚みをなす結合層と、
    Ｃｏ75Ｆｅ25またはＣｏ50Ｆｅ50からなり１．０ｎｍ以上２．０ｎｍ以下の厚みをなす第２磁化固着層と
    が順に積層されたものであり、
    前記第１磁化固着層と第２磁化固着層とが互いに逆平行の磁化を示し、反強磁性結合するように構成されている
    ことを特徴とする請求項１に記載の磁気トンネル接合素子。
  8. 前記トンネルバリア層は、０．７ｎｍ以上１．２ｎｍ以下の厚みを有するアルミニウム層をラジカル酸化法を用いて酸化処理することにより形成されたものである
    ことを特徴とする請求項１に記載の磁気トンネル接合素子。
  9. 前記磁化フリー層は、
    ０．５ｎｍ以上１．５ｎｍ以下の厚みを有するコバルト鉄合金（ＣｏＦｅ）層と、
    ２．０ｎｍ以上５．０ｎｍ以下の厚みを有するニッケル鉄合金（ＮｉＦｅ）層とを含んでいる
    ことを特徴とする請求項１に記載の磁気トンネル接合素子。
  10. 前記キャップ層は、ルテニウム（Ｒｕ）よりなり、１０．０ｎｍ以上３０．０ｎｍ以下の厚みを有している
    ことを特徴とする請求項１に記載の磁気トンネル接合素子。
  11. 平坦化された上面を有する基体を用意する工程と、
    前記基体上に第１シード層を形成する工程と、
    前記第１シード層上に非磁性金属層を形成する工程と、
    前記非磁性金属層の上にタンタル（Ｔａ）膜を形成したのち、その上面をスパッタエッチング処理することにより表層がアモルファス化された被覆層を形成する工程と、
    スパッタエッチング処理された前記タンタル層の上に、第２シード層を形成する工程と、
    前記第２シード層の上に反強磁性材料を用いてピンニング層を形成する工程と、
    前記ピンニング層の上にピンド層を形成する工程と、
    前記ピンド層の上にアルミニウム層を形成したのち、このアルミニウム層の酸化処理を行うことによりトンネルバリア層を形成する工程と、
    前記トンネルバリア層の上に磁化フリー層を形成する工程と、
    前記磁化フリー層の上にキャップ層を形成する工程と
    を含むことを特徴とする磁気トンネル接合素子の形成方法。
  12. 前記各工程は、超高真空スパッタリングチャンバの内部で実施される
    ことを特徴とする請求項１１に記載の磁気トンネル接合素子の形成方法。
  13. ３５原子パーセント（ａｔ％）以上４５原子パーセント（ａｔ％）以下のクロム（Ｃｒ）を含有するニッケルクロム合金（ＮｉＣｒ）を用いて前記第１シード層および第２シード層を形成する
    ことを特徴とする請求項１１に記載の磁気トンネル接合素子の形成方法。
  14. ルテニウム（Ｒｕ）を用いて２５ｎｍ以上１００ｎｍ以下の厚みとなるように前記非磁性金属層を形成する
    ことを特徴とする請求項１１に記載の磁気トンネル接合素子の形成方法。
  15. ６．０ｎｍ以上８．０ｎｍ以下の厚みとなるようにタンタル膜を形成したのち、スパッタエッチング処理により２．０ｎｍ以上３．０ｎｍ以下の厚み分だけ除去することにより前記被覆層を形成する
    ことを特徴とする請求項１１に記載の磁気トンネル接合素子の形成方法。
  16. 前記ピンド層を形成する工程は、
    Ｃｏ90Ｆｅ10を用いて１．５ｎｍ以上２．５ｎｍ以下の厚みをなすように第１磁化固着層を形成する工程と、
    前記第１磁化固着層の上に、ルテニウム（Ｒｕ）を用いて０．７ｎｍ以上０．８ｎｍ以下の厚みをなすように結合層を形成する工程と、
    前記結合層の上に、前記第１磁化固着層と逆平行の磁化を示すと共に前記結合層を介して前記第１磁化固着層と反強磁性結合するように、Ｃｏ75Ｆｅ25またはＣｏ50Ｆｅ50を用いて１．０ｎｍ以上２．０ｎｍ以下の厚みの第２磁化固着層を形成する工程と
    を含んでいることを特徴とする請求項１１に記載の磁気トンネル接合素子の形成方法。
  17. ０．７ｎｍ以上１．２ｎｍ以下の厚みとなるように前記アルミニウム層を形成することを特徴とする請求項１１に記載の磁気トンネル接合素子の形成方法。
  18. 前記トンネルバリア層を形成する工程は、
    上部電極と、下部電極と、それらの間に配置された格子状部材とを備えたプラズマ酸化処理室の内部に、前記基体、第１シード層、非磁性金属層、被覆層、第２シード層、ピンニング層、ピンド層およびアルミニウム層が順に積層された積層膜を載置する工程と、
    前記アルミニウム層を、前記下部電極と電気的に連結する工程と、
    前記プラズマ酸化処理室へ０．５リットルの酸素ガスを投入すると共に５００ワット（Ｗ）以上８００ワット（Ｗ）以下の電力を上部電極へ供給することにより、前記格子状部材を通過して前記アルミニウム層へ到達するように酸素ラジカルからなるシャワーを形成し、前記アルミニウム層のラジカル酸化処理を行う工程と
    を含むことを特徴とする請求項１１に記載の磁気トンネル接合素子の形成方法。
  19. 前記磁化フリー層を形成する工程は、
    ０．５ｎｍ以上１．５ｎｍ以下の厚みをなすようにコバルト鉄合金（ＣｏＦｅ）層を形成する工程と、
    ２．０ｎｍ以上５．０ｎｍ以下の厚みをなすようにニッケル鉄合金（ＮｉＦｅ）層を形成する工程と
    を含んでいる
    ことを特徴とする請求項１１に記載の磁気トンネル接合素子の形成方法。
  20. ルテニウム（Ｒｕ）を用いて２０ｎｍ以上３０ｎｍ以下の厚みをなすように前記キャップ層を形成する
    ことを特徴とする請求項１１に記載の磁気トンネル接合素子の形成方法。
  21. ニッケル鉄合金（ＮｉＦｅ）を用いて、平坦化された上面を有する基体としての第１磁気シールド層を用意する工程と、
    前記第１磁気シールド層上にタンタル（Ｔａ）膜を形成したのち、その上面をスパッタエッチング処理することにより表層がアモルファス化された被覆層を形成する工程と、
    スパッタエッチング処理された前記被覆層の上に、シード層を形成する工程と、
    前記シード層の上に反強磁性材料を用いてピンニング層を形成する工程と、
    前記ピンニング層の上にピンド層を形成する工程と、
    前記ピンド層の上にアルミニウム層を形成したのち、このアルミニウム層の酸化処理を行うことによりトンネルバリア層を形成する工程と、
    前記トンネルバリア層の上に磁化フリー層を形成する工程と、
    前記磁化フリー層の上にキャップ層を形成する工程と、
    前記キャップ層の上に、ニッケル鉄合金（ＮｉＦｅ）を用いて、前記第１磁気シールド層と共に積層面と直交する方向にセンス電流を流すための電流経路となる第２磁気シールド層を形成する工程と
    を含むことを特徴とする磁気トンネル接合素子の形成方法。
  22. 前記各工程は、超高真空スパッタリングチャンバの内部で実施されることを特徴とする請求項２１に記載の磁気トンネル接合素子の形成方法。
  23. ３５原子パーセント（ａｔ％）以上４５原子パーセント（ａｔ％）以下のクロム（Ｃｒ）を含有するニッケルクロム合金（ＮｉＣｒ）を用いて前記シード層を形成する
    ことを特徴とする請求項２１に記載の磁気トンネル接合素子の形成方法。
  24. ６．０ｎｍ以上８．０ｎｍ以下の厚みとなるようにタンタル膜を形成したのち、スパッタエッチング処理により２．０ｎｍ以上３．０ｎｍ以下の厚み分だけ除去することにより前記被覆層を形成する
    ことを特徴とする請求項２１に記載の磁気トンネル接合素子の形成方法。
  25. マンガン白金合金（ＭｎＰｔ）を用いて、１０．０ｎｍ以上２０．０ｎｍ以下の厚みをなすように前記ピンニング層を形成する
    ことを特徴とする請求項２１に記載の磁気トンネル接合素子の形成方法。
  26. 前記ピンド層を形成する工程は、
    Ｃｏ90Ｆｅ10を用いて１．５ｎｍ以上２．０ｎｍ以下の厚みをなすように第１磁化固着層を形成する工程と、
    前記第１磁化固着層の上に、ルテニウム（Ｒｕ）を用いて０．７ｎｍ以上０．８ｎｍ以下の厚みをなすように結合層を形成する工程と、
    前記結合層の上に、前記第１磁化固着層と逆平行の磁化を示し、前記結合層を介して反強磁性結合するように、Ｃｏ75Ｆｅ25またはＣｏ50Ｆｅ50を用いて１．８ｎｍ以上２．５ｎｍ以下の厚みの第２磁化固着層を形成する工程と
    を含んでいる
    ことを特徴とする請求項２１に記載の磁気トンネル接合素子の形成方法。
  27. 前記ピンド層の上に単一のアルミニウム層、またはアルミニウム層とハフニウム層との２層構造を形成したのち、この２層構造を１５分間に亘って１０．００Ｐａ（７５×１０-3Ｔｏｒｒ）の酸素雰囲気中に晒すことにより自然酸化させて前記トンネルバリア層を形成する
    ことを特徴とする請求項２１に記載の磁気トンネル接合素子の形成方法。
  28. （１１１）面を形成し、かつ、０．５７５ｎｍの厚みを有するように前記アルミニウム層を形成する
    ことを特徴とする請求項２７に記載の磁気トンネル接合素子の形成方法。
  29. ０．１ｎｍ以上０．２ｎｍ以上の厚みをなすようにハフニウム（Ｈｆ）層を形成すると共に０．４ｎｍ以上０．５ｎｍ以上の厚みをなすようにアルミニウム（Ａｌ）層を形成することにより前記２層構造を形成する
    ことを特徴とする請求項２７に記載の磁気トンネル接合素子の形成方法。
JP2005147225A 2004-05-19 2005-05-19 磁気トンネル接合素子およびその形成方法 Expired - Fee Related JP4732799B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/849,310 US6960480B1 (en) 2004-05-19 2004-05-19 Method of forming a magnetic tunneling junction (MTJ) MRAM device and a tunneling magnetoresistive (TMR) read head
US10/849310 2004-05-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011041736A Division JP5377547B2 (ja) 2004-05-19 2011-02-28 磁気トンネル接合素子

Publications (2)

Publication Number Publication Date
JP2005333140A JP2005333140A (ja) 2005-12-02
JP4732799B2 true JP4732799B2 (ja) 2011-07-27

Family

ID=34942845

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2005147225A Expired - Fee Related JP4732799B2 (ja) 2004-05-19 2005-05-19 磁気トンネル接合素子およびその形成方法
JP2011041736A Active JP5377547B2 (ja) 2004-05-19 2011-02-28 磁気トンネル接合素子

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2011041736A Active JP5377547B2 (ja) 2004-05-19 2011-02-28 磁気トンネル接合素子

Country Status (7)

Country Link
US (2) US6960480B1 (ja)
EP (1) EP1598865B1 (ja)
JP (2) JP4732799B2 (ja)
KR (3) KR100875844B1 (ja)
AT (1) ATE498202T1 (ja)
DE (1) DE602005026228D1 (ja)
TW (1) TWI274371B (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100512180B1 (ko) * 2003-07-10 2005-09-02 삼성전자주식회사 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 및 그의형성방법
US7436635B2 (en) * 2003-07-29 2008-10-14 Hitachi Global Storage Technologies Netherlands B.V. Current perpendicular to plane (CPP) magnetoresistive sensor having a highly conductive lead structure
US6974708B2 (en) * 2004-04-08 2005-12-13 Headway Technologies, Inc. Oxidation structure/method to fabricate a high-performance magnetic tunneling junction MRAM
US7122852B2 (en) * 2004-05-12 2006-10-17 Headway Technologies, Inc. Structure/method to fabricate a high performance magnetic tunneling junction MRAM
US7611912B2 (en) * 2004-06-30 2009-11-03 Headway Technologies, Inc. Underlayer for high performance magnetic tunneling junction MRAM
US7377025B2 (en) * 2004-10-29 2008-05-27 Headway Technologies, Inc. Method of forming an improved AP1 layer for a TMR device
US7211447B2 (en) * 2005-03-15 2007-05-01 Headway Technologies, Inc. Structure and method to fabricate high performance MTJ devices for MRAM applications
US7208807B2 (en) * 2005-03-15 2007-04-24 Headway Technologies, Inc. Structure and method to fabricate high performance MTJ devices for MRAM applications
US7696548B2 (en) * 2005-08-09 2010-04-13 Magic Technologies, Inc. MRAM with super-paramagnetic sensing layer
US7635654B2 (en) * 2006-01-27 2009-12-22 Everspin Technologies, Inc. Magnetic tunnel junction device with improved barrier layer
JP2008004161A (ja) * 2006-06-22 2008-01-10 Fujitsu Ltd 金属パターンの製造方法
RU2390883C1 (ru) * 2006-09-13 2010-05-27 Кэнон АНЕЛВА Корпорейшн Способ изготовления элемента с магниторезистивным эффектом и многокамерное устройство для изготовления элемента с магниторезистивным эффектом
JP2008078379A (ja) * 2006-09-21 2008-04-03 Alps Electric Co Ltd トンネル型磁気検出素子の製造方法
US7838436B2 (en) * 2006-09-28 2010-11-23 Magic Technologies, Inc. Bottom electrode for MRAM device and method to fabricate it
US7751156B2 (en) * 2006-09-29 2010-07-06 Hitachi Global Storage Technologies Netherlands, B.V. Dual-layer free layer in a tunneling magnetoresistance (TMR) element
US7476954B2 (en) * 2007-01-12 2009-01-13 Headway Technologies, Inc. TMR device with Hf based seed layer
US7900342B2 (en) * 2007-02-23 2011-03-08 Hitachi Global Storage Technologies Netherlands, B.V. Methods of fabricating magnetoresistance sensors pinned by an etch induced magnetic anisotropy
US8372661B2 (en) * 2007-10-31 2013-02-12 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
US9442171B2 (en) * 2008-01-09 2016-09-13 Seagate Technology Llc Magnetic sensing device with reduced shield-to-shield spacing
SG157992A1 (en) * 2008-07-01 2010-01-29 Showa Denko Hd Singapore Pte L Improvements in and relating to mram
US8541247B2 (en) * 2010-12-20 2013-09-24 Seagate Technology Llc Non-volatile memory cell with lateral pinning
US8557610B2 (en) * 2011-02-14 2013-10-15 Qualcomm Incorporated Methods of integrated shielding into MTJ device for MRAM
US8878318B2 (en) 2011-09-24 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a MRAM device with an oxygen absorbing cap layer
US9178136B2 (en) 2012-08-16 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory cell and fabricating the same
US20140084399A1 (en) * 2012-09-27 2014-03-27 Mark L. Doczy Spin transfer torque memory (sttm) device with topographically smooth electrode and method to form same
US8743507B1 (en) 2013-03-12 2014-06-03 Seagate Technology Llc Seed trilayer for magnetic element
US9341685B2 (en) * 2013-05-13 2016-05-17 HGST Netherlands B.V. Antiferromagnetic (AFM) grain growth controlled random telegraph noise (RTN) suppressed magnetic head
US9087525B2 (en) 2013-10-30 2015-07-21 Seagate Technology Llc Layered synthetic anti-ferromagnetic upper shield
CN106575519B (zh) * 2014-09-26 2021-12-07 英特尔公司 用于在垂直sttm叠置体中改善稳定性的非晶籽晶层
KR20160061746A (ko) 2014-11-24 2016-06-01 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9972774B2 (en) * 2015-02-27 2018-05-15 Globalfoundries Singapore Pte. Ltd. Magnetic memory with high thermal budget
US10128309B2 (en) 2015-03-27 2018-11-13 Globalfoundries Singapore Pte. Ltd. Storage layer for magnetic memory with high thermal stability
US9537088B1 (en) * 2015-07-13 2017-01-03 Micron Technology, Inc. Magnetic tunnel junctions
KR102465539B1 (ko) 2015-09-18 2022-11-11 삼성전자주식회사 자기 터널 접합 구조체를 포함하는 반도체 소자 및 그의 형성 방법
US9530440B1 (en) 2015-10-30 2016-12-27 International Business Machines Corporation Compensating for loss of current through shorted tunneling magnetoresistance sensors
US10297745B2 (en) 2015-11-02 2019-05-21 Globalfoundries Singapore Pte. Ltd. Composite spacer layer for magnetoresistive memory
US9780299B2 (en) * 2015-11-23 2017-10-03 Headway Technologies, Inc. Multilayer structure for reducing film roughness in magnetic devices
CN105633111B (zh) * 2016-03-08 2018-09-21 华中科技大学 一种电场辅助写入型磁隧道结单元及其写入方法
US10422829B2 (en) 2016-06-27 2019-09-24 International Business Machines Corporation Diagnostics in TMR sensors
US10032828B2 (en) 2016-07-01 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor memory device and method for fabricating the same
US10833256B2 (en) 2016-08-29 2020-11-10 Tohoku University Magnetic tunnel junction element and method for manufacturing same
US9620154B1 (en) 2016-09-08 2017-04-11 International Business Machines Corporation Characterization of dielectric breakdown in TMR sensors
KR101998268B1 (ko) 2016-10-21 2019-07-11 한국과학기술원 반도체 소자
US10431734B2 (en) 2017-01-24 2019-10-01 Qualcomm Incorporated Engineered barrier layer interface for high speed spin-transfer torque magnetic random access memory
KR102635897B1 (ko) 2017-02-21 2024-02-15 에스케이하이닉스 주식회사 전자 장치의 제조 방법
US10944050B2 (en) 2018-05-08 2021-03-09 Applied Materials, Inc. Magnetic tunnel junction structures and methods of manufacture thereof
KR102108399B1 (ko) * 2019-04-22 2020-05-11 한국과학기술원 반도체 소자
EP3739640B1 (en) * 2019-05-13 2022-08-24 IMEC vzw A layer stack for a magnetic tunnel junction device
US11522126B2 (en) * 2019-10-14 2022-12-06 Applied Materials, Inc. Magnetic tunnel junctions with protection layers
CN112864309B (zh) * 2019-11-12 2022-11-08 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性随机存储器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11161920A (ja) * 1997-09-29 1999-06-18 Hitachi Ltd 記録再生ヘッド及びそれを用いたヘッド・ディスク・アセンブリと磁気ディスク装置
JP2000101164A (ja) * 1998-09-18 2000-04-07 Nec Corp 磁気抵抗効果素子，磁気抵抗効果センサ及びそれらを利用した装置
JP2002151756A (ja) * 2000-11-08 2002-05-24 Sony Corp 磁気抵抗効果素子、磁気抵抗効果型磁気ヘッドおよびこれらの製造方法
JP2002204002A (ja) * 2000-12-28 2002-07-19 Nec Corp スピントンネル磁気抵抗効果膜及び素子及びそれを用いた磁気抵抗センサー、及び磁気装置及びその製造方法
JP2002280641A (ja) * 2001-03-22 2002-09-27 Alps Electric Co Ltd 交換結合膜及び前記交換結合膜を用いた磁気検出素子
JP2002314164A (ja) * 2001-02-06 2002-10-25 Sony Corp 磁気トンネル素子及びその製造方法、薄膜磁気ヘッド、磁気メモリ、並びに磁気センサ
JP2003016613A (ja) * 2001-06-28 2003-01-17 Hitachi Ltd 磁気ヘッド
JP2003031870A (ja) * 2001-07-19 2003-01-31 Alps Electric Co Ltd 交換結合膜及び前記交換結合膜を用いた磁気検出素子
US20040042128A1 (en) * 2002-08-30 2004-03-04 Slaughter Jon M. Nanocrystalline layers for improved MRAM tunnel junctions

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141583A (ja) * 1998-11-30 2002-05-17 Nec Corp 磁気抵抗効果素子、再生ヘッド、および記録再生システム
US6542342B1 (en) * 1998-11-30 2003-04-01 Nec Corporation Magnetoresistive effect transducer having longitudinal bias layer directly connected to free layer
JP3321768B2 (ja) * 1999-07-23 2002-09-09 ティーディーケイ株式会社 トンネル磁気抵抗効果素子
US6204071B1 (en) * 1999-09-30 2001-03-20 Headway Technologies, Inc. Method of fabrication of striped magnetoresistive (SMR) and dual stripe magnetoresistive (DSMR) heads with anti-parallel exchange configuration
JP3562447B2 (ja) * 2000-07-10 2004-09-08 Ｔｄｋ株式会社 磁気抵抗効果型薄膜磁気ヘッド
JP2002050011A (ja) * 2000-08-03 2002-02-15 Nec Corp 磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気抵抗変換システム及び磁気記録システム
JP3583091B2 (ja) * 2000-09-11 2004-10-27 松下電器産業株式会社 磁気抵抗素子とその製造方法
US6574079B2 (en) 2000-11-09 2003-06-03 Tdk Corporation Magnetic tunnel junction device and method including a tunneling barrier layer formed by oxidations of metallic alloys
JP2002319722A (ja) * 2001-01-22 2002-10-31 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子とその製造方法
US6614630B2 (en) 2001-04-23 2003-09-02 Headway Technologies, Inc. Top spin valve heads for ultra-high recording density
JP3284130B1 (ja) 2001-04-25 2002-05-20 ティーディーケイ株式会社 磁気抵抗効果装置およびその製造方法、薄膜磁気ヘッドおよびその製造方法、ヘッドジンバルアセンブリならびにハードディスク装置
US6737281B1 (en) * 2002-01-08 2004-05-18 Western Digital (Fremont), Inc. Method of making transducer with inorganic nonferromagnetic apex region
JP2003258335A (ja) * 2002-03-04 2003-09-12 Matsushita Electric Ind Co Ltd トンネル磁気抵抗効果素子の製造方法
KR100829556B1 (ko) * 2002-05-29 2008-05-14 삼성전자주식회사 자기 저항 램 및 그의 제조방법
JP2004047583A (ja) * 2002-07-09 2004-02-12 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子とこれを用いた磁気ヘッドおよび磁気メモリならびに磁気記録装置
JP2004110976A (ja) * 2002-09-20 2004-04-08 Hitachi Ltd 薄膜磁気ヘッドおよび磁気ディスク装置
US6653704B1 (en) 2002-09-24 2003-11-25 International Business Machines Corporation Magnetic memory with tunnel junction memory cells and phase transition material for controlling current to the cells
JP3893456B2 (ja) 2002-10-18 2007-03-14 国立大学法人大阪大学 磁性メモリ及び磁性メモリアレイ
US6703654B1 (en) 2003-02-20 2004-03-09 Headway Technologies, Inc. Bottom electrode for making a magnetic tunneling junction (MTJ)
KR20080085569A (ko) * 2007-03-20 2008-09-24 삼성전자주식회사 터널링 자기저항 소자 및 그를 포함하는 자기 헤드

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11161920A (ja) * 1997-09-29 1999-06-18 Hitachi Ltd 記録再生ヘッド及びそれを用いたヘッド・ディスク・アセンブリと磁気ディスク装置
JP2000101164A (ja) * 1998-09-18 2000-04-07 Nec Corp 磁気抵抗効果素子，磁気抵抗効果センサ及びそれらを利用した装置
JP2002151756A (ja) * 2000-11-08 2002-05-24 Sony Corp 磁気抵抗効果素子、磁気抵抗効果型磁気ヘッドおよびこれらの製造方法
JP2002204002A (ja) * 2000-12-28 2002-07-19 Nec Corp スピントンネル磁気抵抗効果膜及び素子及びそれを用いた磁気抵抗センサー、及び磁気装置及びその製造方法
JP2002314164A (ja) * 2001-02-06 2002-10-25 Sony Corp 磁気トンネル素子及びその製造方法、薄膜磁気ヘッド、磁気メモリ、並びに磁気センサ
JP2002280641A (ja) * 2001-03-22 2002-09-27 Alps Electric Co Ltd 交換結合膜及び前記交換結合膜を用いた磁気検出素子
JP2003016613A (ja) * 2001-06-28 2003-01-17 Hitachi Ltd 磁気ヘッド
JP2003031870A (ja) * 2001-07-19 2003-01-31 Alps Electric Co Ltd 交換結合膜及び前記交換結合膜を用いた磁気検出素子
US20040042128A1 (en) * 2002-08-30 2004-03-04 Slaughter Jon M. Nanocrystalline layers for improved MRAM tunnel junctions

Also Published As

Publication number Publication date
KR100975804B1 (ko) 2010-08-16
KR20090119814A (ko) 2009-11-20
US6960480B1 (en) 2005-11-01
DE602005026228D1 (de) 2011-03-24
ATE498202T1 (de) 2011-02-15
US20060022227A1 (en) 2006-02-02
JP2011146729A (ja) 2011-07-28
KR100931818B1 (ko) 2009-12-14
KR20080106882A (ko) 2008-12-09
JP2005333140A (ja) 2005-12-02
EP1598865B1 (en) 2011-02-09
KR20060048026A (ko) 2006-05-18
US20050260772A1 (en) 2005-11-24
TWI274371B (en) 2007-02-21
JP5377547B2 (ja) 2013-12-25
KR100875844B1 (ko) 2008-12-24
US7238979B2 (en) 2007-07-03
TW200614325A (en) 2006-05-01
EP1598865A1 (en) 2005-11-23

Similar Documents

Publication Publication Date Title
JP4732799B2 (ja) 磁気トンネル接合素子およびその形成方法
JP5069034B2 (ja) 磁気トンネル接合素子およびその形成方法
JP5618474B2 (ja) ボトムスピンバルブ型磁気トンネル接合素子、ｍｒａｍ、ｓｔｔ−ｒａｍ、ｍｒａｍの製造方法、ｓｔｔ−ｒａｍの製造方法
JP5674744B2 (ja) 磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドならびにそれらの製造方法
JP5451977B2 (ja) 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ
JP5750211B2 (ja) Ｔｍｒ素子およびその形成方法
US8178363B2 (en) MRAM with storage layer and super-paramagnetic sensing layer
KR100413174B1 (ko) 자기 저항 소자
US6347049B1 (en) Low resistance magnetic tunnel junction device with bilayer or multilayer tunnel barrier
JP5100403B2 (ja) 磁気トンネル接合素子およびその製造方法
JP3557140B2 (ja) 磁気抵抗効果素子及び磁気再生装置
US20070076471A1 (en) Storage element and memory
US7770282B2 (en) Method of making a magnetic sensing device having an insulator structure
JP2006005356A (ja) 磁気トンネル接合素子およびその形成方法、磁気メモリ構造ならびにトンネル磁気抵抗効果型再生ヘッド
JP2016071925A (ja) ＭｇＯトンネル型バリア層およびホウ素の拡散を最少化する窒素含有層を含むトンネル型磁気抵抗（ＴＭＲ）素子
KR20090038809A (ko) 강자성 터널 접합 소자, 강자성 터널 접합 소자의 제조 방법, 자기 헤드, 자기 기억 장치, 및 자기 메모리 장치
US20070048485A1 (en) Magnetoresistive effect element, magnetic head, magnetic storage device and magnetic memory device
JP2008235528A (ja) 磁気抵抗効果素子、磁性積層構造体、及び磁性積層構造体の製造方法
JP2004146688A (ja) 磁気抵抗効果素子、磁気メモリ、及び磁気ヘッド
US8091209B1 (en) Magnetic sensing device including a sense enhancing layer
JP3872962B2 (ja) 磁気抵抗効果素子及び磁気記憶装置
JP2008066563A (ja) 磁気抵抗効果素子の製造方法、磁気ヘッド、磁気記録再生装置、および磁気メモリ
JP2003168834A (ja) 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100312

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100317

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100412

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100517

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110228

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110307

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110421

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees