KR20080106882A - 고성능 자기 터널링 접합 ｍｒａｍ을 제조하기 위한 새로운버퍼(시드)층 - Google Patents

고성능 자기 터널링 접합 ｍｒａｍ을 제조하기 위한 새로운버퍼(시드)층 Download PDF

Info

Publication number
KR20080106882A
KR20080106882A KR1020080105331A KR20080105331A KR20080106882A KR 20080106882 A KR20080106882 A KR 20080106882A KR 1020080105331 A KR1020080105331 A KR 1020080105331A KR 20080105331 A KR20080105331 A KR 20080105331A KR 20080106882 A KR20080106882 A KR 20080106882A
Authority
KR
South Korea
Prior art keywords
layer
forming
angstroms
thickness
cofe
Prior art date
Application number
KR1020080105331A
Other languages
English (en)
Other versions
KR100931818B1 (ko
Inventor
쳉 티. 홍
리우보 홍
루-잉 통
유-시아 첸
Original Assignee
헤드웨이 테크놀로지스 인코포레이티드
어플라이드 스핀트로닉스, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 헤드웨이 테크놀로지스 인코포레이티드, 어플라이드 스핀트로닉스, 인크. filed Critical 헤드웨이 테크놀로지스 인코포레이티드
Publication of KR20080106882A publication Critical patent/KR20080106882A/ko
Application granted granted Critical
Publication of KR100931818B1 publication Critical patent/KR100931818B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/26—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers
    • H01F10/30—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers characterised by the composition of the intermediate layers, e.g. seed, buffer, template, diffusion preventing, cap layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3295—Spin-exchange coupled multilayers wherein the magnetic pinned or free layers are laminated without anti-parallel coupling within the pinned and free layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/305—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling
    • H01F41/307—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling insulating or semiconductive spacer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Abstract

MRAM(자기 랜덤 액세스 메모리) 또는 터널링 자기 저항(TMR) 판독 센서로서 사용하기에 특히 적합한 MTJ(자기 터널링 접합) 디바이스는, 터널링 장벽층이 초박막으로 평탄하고 높은 항복 전압을 갖도록 허용하는 시드층(seed layer) 상에 형성된다. 시드층은 스퍼터-에칭된 Ta층 상에 형성되는 NiCr층이다. MRAM용 터널링 장벽층은 라디컬 산화되는(ROX) Al 박막층으로부터 형성되어, 그 위치(in-situ)에서 상술된 특성들을 갖는 층을 형성한다. 판독 센서용 터널링 장벽층은, 장벽층을 형성하기 위해 그 위치에서 자연 산화되는(NOX) Al의 박층 또는 HfAl의 이중층으로부터 형성된다. 결과적인 디바이스는 일반적으로 GMR 비 및 접합 저항에 관하여 개선된 성능 특성을 가진다.
Figure 112008074400366-PAT00001
자기 터널링 접합 MRAM, TMR 판독 헤드, 터널링 장벽층, 라디컬 산화, 자연 산화

Description

고성능 자기 터널링 접합 ＭＲＡＭ을 제조하기 위한 새로운 버퍼(시드)층{A novel buffer(seed) layer for making a high-performance magnetic tunneling junction ＭＲＡＭ}
본 출원은 본 발명의 양수인에게 양도된 참조 번호 제 HT 02-019 호, 참조 번호 제 HT- 03-016 호 및 참조 번호 제 HT 02-032 호에 관련된다.
본 발명은 일반적으로 MRAM들 및 판독-헤드들과 같은 자기 터널링 접합(Magnetic Tunneling Junction; MTJ) 디바이스들에 관한 것으로, 보다 상세하게는 우수한 물리적 특성들의 접합층을 형성하는 새로운 시드층(seed layer)의 사용에 관한 것이다.
자기 터널링 접합 디바이스(MTJ 디바이스)는 본질적으로, 상부 및 하부의 자화된 전극에서 자기장들의 상대적 방위가, 이들 전극들 사이에 형성된 매우 얇은 유전층(터널링 장벽층)을 통한, 스핀-분극화된 터널링 전자들의 흐름을 제어하는 가변 저항기이다. 전자들이 상부 전극을 통과할 때, 이들은 전극의 자화 방향에 의해 스핀 분극화된다. 개재된 터널링 장벽층을 통한 전자 터널링의 확률은 하부 전극의 자화 방향에 의존한다. 터널링 확률은 스핀에 의존하기 때문에, 전류는 장벽층 위 및 아래의 자기층들의 상대적 자화 방위에 의존한다. MTJ 내 두 자기층들 중 하나(피고정층)는 고정된 자화 방향을 가지며, 한편 다른 층(자유층)은 외부 자극에 응답하여 이동하기 자유로운 자화 방향을 갖는 것이 가장 바람직하다. 외부 가변 자기장이 연속적으로 자유층에 작용되어 자유층의 자화의 이동이 연속적으로 허용되면, 디바이스는 가변 저항기로서 동작하며, 판독 헤드로서 사용될 수 있다. 자유층의 자화가 고정층에 대해 단지 두 가지 방위(평행 및 반평행)로 제한되면, 이 중 첫 번째는 저저항을 생성하고(높은 터널링 확률) 두 번째는 고저항(낮은 터널링 확률)을 생성하며, 그때 디바이스는 스위치로서 동작하며, 데이터 저장 및 검색(MRAM)에 사용될 수 있다.
자기 터널링 접합 디바이스들은 자기 랜덤 액세스 메모리들(MRAM) 내 정보 저장 소자들로서 이용되고 있다. 통상, 정보 저장 또는 메모리 디바이스로서 사용될 때, 직교 교차 전류 수송 라인들(디지트 및 비트라인들)에 의해 생성된 자기장들은 자유층의 자화를 배향(orient)시켜, 자유층의 자화는 피고정층에 대해 평행 또는 반평행이 되며, 후에 MTJ를 통과한 감지 전류는 고(반평행) 저항 상태 또는 저(평행) 저항 상태인지를 나타낸다.
판독 헤드(TMR 판독헤드, 또는 "터널링 자기저항" 판독 헤드라 함)로서 사용될 때, 자유층 자화는 움직이는 하드 디스크 또는 테이프에 의해 생성되는 것과 같은, 기록된 매체의 외부 자기장들의 영향에 의해 이동된다. 자유층 자화 방향이 변함에 따라, 상부 전극과 하부 전극 간을 통과하고 장벽층을 통해 터널링하는 감지 전류는 저항의 변동을 느끼고, 전압의 변동은 전극들 사이에 나타난다. 그러면, 이러한 전압은 외부 회로에 의해 해석되고, 매체 내에 저장된 정보의 표현으로 변환된다.
MRAM으로서 사용되건 TMR 판독 헤드로서 사용되건 간에, 고품질의 MTJ 디바이스의 제조는 극히 얇은 층들을 형성할 필요성에 기인하여 상당히 어렵다. Sun 등(미국 특허 제 6,574,079 호)은 이들 어려움들 중 몇 가지를 특히 잘 기술하고 있다. 먼저, 전도 전자들의 유효 스핀 분극을 얻기 위해서, 전극층들의 자화는 강해야 한다. 이것은 층들이 예외적으로 얇기 때문에 그 자체가 문제이다. 두 번째로, 터널링 장벽층의 저항은 통상적으로 크므로, 판독 헤드 애플리케이션들에서 신호 대 잡음(S/N) 비가 좋지 않게 된다. 장벽층을 극히 얇게 하여 장벽층의 저항을 낮춘다면, 판독 헤드의 에어-베어링(air-bearing) 표면을 랩핑(lapping)하는 등의 제조 프로세싱들은 장벽층을 통한 단락을 일으킬 수 있다. Sun 등은, 상부 리드와 하부 리드로서 사용된 Ta/Cu/Ta를 갖는, 다음 형태의 일반적인 구성의 얇은 장벽층의 형성을 교시하고 있다.
Ta/NiFe/CoFe/Barrier/CoFe/Ru/CoFe/PtMn/Ta
위에 볼 수 있는 Sun 등의 구성에서, Ta는 시드층이고, NiFe/CoFe는 자유층이고, CoFe/Ru/CoFe는 피고정층이고, PtMn은 고정층이고 Ta는 보호 덮개층(capping layer)이다. Sun등은 주어진 구성에서 바람직한 장벽층은 산화된 NiCr층, 즉, NiCrOx임을 발견한다. 이렇게 형성된 장벽층은 접합저항(RA)(접합면적(A)에 총 저 항(R)을 곱한 것)이 약 RA=6.6Ω㎛2이다.
출원인들은 Sun 등이 교시한 것과 유사한, 다음을 포함하는, 다른 최근 종래 기술(시판중인)의 TMR 판독 헤드 구성들을 발견하였다.
Ta/NiFe/MnPt/CoFe(10%)/Ru/CoFe(50%)/Al/NOX/CoFe-NiFe(18%)/Ta
Ta/NiFe/IrMn/CoFe(16%)/Al(4.5)Hf(1.5)/NOX/CoFe-NiFe(18%)/Ta
위의 표기에서 Al/NOX는 절연 장벽층을 형성하기 위해 자연 산화된 알루미늄층을 지칭한다. Al(4.5)Hf(1.5)NOX는, 4.5 옹스트롬의 알루미늄층 위에 1.5 옹스트롬의 하프늄이 침착된 복합층이 자연 산화된 것을 지칭한다. CoFe(16%)는 원자수에서 16%의 Fe를 갖는 CoFe 합금을 지칭한다. 위의 각각의 구성에서 NiFe는, MnPt 또는 IrMn의 반강자성층을 성장시키기 위한 버퍼층이다.
출원인들은 종래기술, 특히 위에 인용된 것들보다 향상된 성능을 갖는 터널링 접합은 새로운 시드층과 이를 형성하는 방법을 사용하여 이루어질 수 있음을 발견하였다. 이렇게 형성된 터널링 접합은 TMR 구성이나 MRAM 구성에서도 사용될 수 있는 것으로,
Figure 112008074400366-PAT00002
의 접합 저항 및 GMR 비, DR/R>10% 및 유전 항복 전압, Vb>0.5볼트를 생성할 수 있다.
본 발명의 제 1 목적은 TMR 판독 헤드 또는 MTJ MRAM 내에 통합하는데 적합한 평탄하고 초박막의 터널링 장벽층을 형성하는 방법을 제공하는 것이다.
본 발명의 제 2 목적은 고밀도(> 100Gb/in2)로 기록을 판독하는데 적합한 판독 헤드에 사용될 수 있으며, 저 접합 저항, 고 GMR 비 및 높은 항복 전압을 갖는 터널링 장벽층을 제공하는 것이다.
본 발명의 제 3 목적은 매우 평탄하고 평활한 하부 전극(피고정층)을 가지는 MTJ MRAM 소자를 형성하는 방법을 제공하는 것이며, 하부 전극 위에 전술한 특성들을 갖춘 터널 장벽층이 형성될 수 있다.
본 발명의 제 4 목적은, 큰 교환 필드와 열 안정성으로 드러나는 바와 같이, 잘 제어된 자유층 자화 및 잘 제어된 피고정층의 자화를 갖는 MTJ MRAM 소자와 물리적 무결성을 갖는 터널링 장벽층을 제공하는 것이다.
본 발명의 목적들은 MRAM 내 하부 전극 또는 TMR 판독 헤드의 피고정층의 토포그래피를 개선하고(거칠기를 감소시키는), 전술한 요건을 충족시키는 초박막의 터널링 장벽층을 형성할 수 있게 하는 방법에 의해 TMR 판독 헤드 또는 MTJ MRAM 구성에서 달성될 것이다.
MRAM 하부 전극 구성은 통상적으로 다음의 형태를 갖는다.
Ta/NiFe/MnPt(또는 IrMn)/CoFe(또는 CoFe/Ru/CoFe).
여기서, Ta는 도전성 리드(명시되지 않았으나 NiCr/Ru일 수 있음)를 위한 덮개층 역할을 하며, NiFe는 버퍼 또는 시드층(후속으로 침착되는 층들의 우수한 구조를 조성함) 역할을 하며, MnPt는 반강자성(AFM) 고정층(MP라고도 함)이고, CoFe 단독 또는 CoFe/Ru/CoFe 적층은 피고정층이다. 하부 전극(MnPt/CoFe 부분)의 거칠기는 그 위에 성장되는 시드층(NiFe)에 의해 크게 영향을 받는다는 것은 공지되어 있다. 본인들은 도전성 리드 물질에 따라, Ta 덮개층은 α-페이즈(체심입방형) 또는 β-페이즈(정방형)로 성장할 것이라는 것을 알았다. Ta층 상에 침착된 NiFe층은 층 평면에서 강한 (111) 결정 방위로 성장한다는 것은 알려져 있다. 따라서, MnPt(또는 IrMn) 반강자성 물질이 (111) 방위의 NiFe층 상에 침착될 때, 매우 바람직한 큰 교환 고정 필드가 얻어진다. 그러나, 다른 목적들로서 큰 GMR 비, 저 접합 저항 및 장벽층의 높은 파괴 강도는 얻어지지 않는다.
본 발명의 모든 목적들을 충족하기 위해서, 버퍼(시드)층으로서 종래의 NiFe를 사용하는 것이 아니라, NiCr을 사용하고 이를 Ta층의 스퍼터-에칭 프로세스 후에 이 Ta층 상에 형성하기로 결정되었다. Ta층은 자체가 NiCr/Ru 도전성 리드층 상에 형성된다. NiCr층 상에 형성된 Ru 리드층은 후속하여 평탄한 층들의 침착에 효과적이어서, Ru층 상에 스퍼터링된 Ta층의 형성이 Ta 상에 평탄한 표면을 형성하는 것은, 여기에 참조로 완전히 통합된 출원 HT 02-019에 이미 개시되었다. 그후 Ta는 스퍼터-에칭되고, 제 2 NiCr 시드층이 그 위에 형성된다. 본 발명의 목적들이 달성되도록 하는, 스퍼터-에칭된 Ta 하지층(underlayer) 상의 제 2 NiCr 시드층 의 형성물은 다음과 같다.
TMR 센서용으로 두 개의 서로 다르게 구성된 센서 스택 구성들이 본 발명에서 사용된다.
(A):
Ta60/SE Ta30/NiCr40/AFM/SyAP/Al 5.57/NOX/CoFe(10%)-NiFe(18%)/Ta
(B):
Ta60/SE Ta30/NiCr40/AFM/SyAP/Al 4.5-Hf 1.5/NOX/CoFe(10%)-NiFe(18%)/Ta
(A) 및 (B) 둘 다에서, 특정한 표기로서 Ta60/SE Ta30은 60옹스트롬의 Ta층이 하지의 도전성 리드층(지시하지 않음) 상에 덮개층으로서 침착되며, 그후 이 60 옹스트롬의 Ta층의 20 내지 30 옹스트롬을 스퍼터-에칭(SE)함으로써 제거되는 것을 나타내는 것이다. 이어서, NiCr 버퍼(시드) 층은 스퍼터-에칭된 Ta 하지층 상에 침착된다. Ta의 스퍼터-에칭된 표면은, 이 경우 NiCr 버퍼(시드) 층인 평탄한 상지층(overlayer)이 되게 한다.
AFM로 표기한 강자성 고정층이 NiCr 상에 침착된다. AFM은 150 옹스트롬의 MnPt(150)(또는 90옹스트롬 두께의 IrMn일 수 있음)이다. 합성 강자성 피고정층(SyAP)이 AFM 상에 형성되며, 이 경우 SyAP는 CoFe(10%)/Ru7.5/CoFe(50%), 또는 CoFe(10%)/Ru7.5/CoFe(25%)이며, 퍼센트 숫자는 CoFe 합금 내 Fe의 원자 퍼센트이다. 5.75 두께의 알루미늄(Al)층이 SyAP 상에 침착되고 터널 장벽층을 형성하도록 그 위치에서 자연 산화(Natural Oxidation; NOX) 프로세스에 의해 산화된다. 이러한 얇은 Al층의 산화는 NOX에 의해 가장 효과적으로 행해지며, 두꺼운, 이를테면 7-12 옹스트롬 두께의 Al층의 산화는, 여기에 완전히 통합된 출원 HT 03-016에 설명된 라디컬 산화(Radical Oxidation; ROX)에 의해 보다 효과적으로 행해진다는 것에 유의한다. 후술하는 바와 같이, 5.75 옹스트롬 두께의 Al층은 Al의 이중 원자층이다. 이 NOX 프로세스는, 여기에 참조로 완전히 통합된 출원 HT 02-032에 교시되어 있다. 구성들 (A)와 (B) 간의 차이는 (B)에서 NOX 장벽층은 Al 4.5-Hf 1.5의 이중충이라는 것이다. CoFe(10%)-NiFe(18%)의 자유층이, 자연 산화된 알루미늄(또는 알루미늄-하프늄) 상에 형성되고 제 2 Ta 덮개층이 이 자유층 상에 형성된다.
본 발명의 목적들(고 GMR 비, 저 접합 저항, 고 파괴 전압)을 달성하는데 있어서, NiCr 시드층이 그 위에 형성되는 스퍼터-에칭된 Ta층의 중요성은 수행된 실험 결과에 의해 나타난다. 이들 실험에서 자기 터널 접합(MTJ) MRAM 디바이스들을 형성하는 종래의 방법들을 본 발명의 방법과 비교하였다. 종래 방법들은 매우 양질의 성능을 제공하는 것으로 이미 나타났으나, 본 발명의 방법은 모든 영역들에서의 향상을 제공하였다. 이 실험에서 MRAM 디바이스에 대해 4개의 서로 다른 하부 전극들과 초기 10 옹스트롬 두께의 ROX 알루미늄 장벽층들을 형성하였다. 4개의 구성을 다음 표에 나타내었으며, GMR 비(DR/R), 접합 저항(RA), 항복 전압(Vb)에 대해 비교하였다.
[표]
Figure 112008074400366-PAT00003
구조들 1, 2, 3은 모두가, 스퍼터-에칭된(SE) Ta층 상에 형성되고 Ta층이 스퍼터-에칭되지 않은 구조 4보다 파라미터들 전부가 우수하였다. 구조 2 및 구조 3은 스퍼터-에칭된 Ta층을 포함하지만, 종래 기술의 NiFe 시드층을 사용한다. 구조 2 및 구조 3은 AFM 고정층의 물질, 즉, MnPt 대 InMn인 것만이 상이하다. 구조 2와 구조 4 간에 측정된 차이는 작다. 구조 1은 본 발명이고, NiCr 시드층이 위에 형성되는 스퍼터-에칭된 Ta를 구현한다. 구조 1은 구조 2, 3, 4보다 모든 면에서 우수하다. 특히, 고 접합 저항은 적절한 Al 산화도를 나타내며, 구조 2, 3, 4가 보다 낮은 접합저항이 나타났다. HT 03-016에 개시된 바와 같이, 모든 구조들에서 ROX 처리는, 산소를 이온화하고 전극과 산화되는 표면 사이에 그리드가 설치된 플라즈마 산화 챔버에서 수행된다. 이온화된 산소는, 그리드를 통과할 때 원자, 분자 및 이온화된 산소를 포함하는 산소 라디컬 샤워를 생성하며, 이들은 산소가 그리드에 의해 에너지가 감소되지 않는 플라즈마 산화보다 낮은 에너지로 표면에 충돌한다. 표에 표시된 측정값들 외에, 고해상 TEM 이미지들은 본 발명의 유효성을 강력히 지지하며, 본 발명의 방법이 사용될 때 Al의 매우 평탄하고 등각 산화된 층을 보여준다.
MRAM 구성
표의 구조 #1에서 하부전극은 본 발명의 목적을 달성하는 다음의 MRAM 소자에 통합될 것이다.
NiCr/Ru400/Ta/SE/NiCr40/MP150/CoFe40/Al 10/ROX/CoFe20/NiFe40/Ru250.
위의 구성에서, NiCr/Ru400/Ta는 평탄한 하부 도전성 리드이다. Ta를 스퍼터-에칭하고, 이 위에 NiCr40을 형성함으로써 본 발명의 시드층이 형성된다. NiCr/MP(MnPt)150/CoFe는 평탄한 하부 전극(피고정층)이다. 그 위치에서 ROX 10 옹스트롬 두께의 알루미늄층은 터널링 장벽층이다. CoFe20/NiFe40/Ru250은 상부 도전성 리드층을 갖는 상부(자유) 전극이다.
TMR 판독 센서 구성
구조 #1에서 하부 전극은 다음 중 어느 한 구성의 TMR 판독 센서의 형성을 위한 피고정층으로서 작용할 것이다.
(A)
Ta60/SE Ta30/NiCr40/AFM/SyAP/Al 5.57/NOX/CoFe(10%)-NiFe(18%)/Ta
(B)
Ta60/SE Ta30/NiCr40/AFM/SyAP/Al 4.50-Hf 1.5/NOX/CoFe(10%)-NiFe(18%)/Ta
판독 센서 동작에 있어서, 접합 저항은 가능한 한 낮아야 한다. 이론적 계산으로부터 추정된, 최소 장벽 두께는 두 Al 원자층들의 그 위치에서 자연 산화에 의해 형성된 Al2O3층이 양호한 절연 특성을 갖는 비교적 넓은 밴드-갭을 가질 것을 제안한다. (111) 원자 평면으로 형성된, 이러한 두 층들은 대략 5.75 옹스트롬의 두께를 갖는다. 이것은 위의 (A)에 나타낸 층이다. (B)에서 층은 Al층에 대해 자연 산화된 Al-Hf층을 대치한다.
당업자가 아는 바와 같이, 본 발명의 바람직한 실시예들은 본 발명의 제한하는 것이 아니라 본 발명을 예시하는 것이다. MTJ 디바이스를 TMR 판독 헤드 구성 또는 MRAM 구성으로 형성하여 제공하는데 채용되는 방법들, 물질들, 구조들 및 크기들에 변형 및 수정들이 행해질 수 있고, 이러한 디바이스들은 높은 항복 전압을 갖는 평탄하고 균일하며 초박막의 터널링 장벽층을 가지며, 첨부한 청구항들에 의해 정의된 본 발명의 정신 및 범위에 따라 이러한 디바이스 및 이의 형성 방법을 형성 및 제공한다.
제 1 실시예 : MRAM 디바이스
본 발명은, 바람직한 실시예에서, 후속하여 형성되는 터널 접합층이 초박막의 평탄하고 높은 항복 전압을 갖도록, 스퍼터-에칭된 Ta층 상에 형성되는 새로운 NiCr 시드층을 사용함으로써 MTJ MRAM을 형성하는 방법이다. 제 2 바람직한 실시예에서 본 발명은, 스퍼터-에칭된 Ta층 상에 형성되는 새로운 NiCr 시드층을 사용하여, 고 GMR 비, 저 접합 저항 및 고 터널링 층 항복 전압을 갖는 TMR 판독 헤드를 형성하는 방법이다.
도 1은 MRAM 소자들의 어레이의 일부일 수 있는 단일의 MRAM 소자의 형성물을 본 발명의 바람직한 실시예의 초기 단계의 개략적인 단면도로 도시한다. 이하 개시되는 실시예들에서, 층 침착들은 모두가, 스퍼터링에 의한 박막층들의 침착에 적합한 초 고 진공 시스템에서 행해짐을 알아야 할 것이다. 이들 실시예들에서, 시스템은 초 고 진공 스퍼터링 챔버 및 플라즈마 산화 챔버를 포함하는 시판중의 Anelva 7100 시스템이지만, 이외 유사한 시스템들도 적합하다. Anelva 시스템에서, 스퍼터링 침착들 및 스퍼터-에칭 프로세스는 동일 시스템에서 행해지며, 이는 제조 프로세스의 단계를 단순화한다. 그러나, 이것은 본 발명의 필수 요소는 아니다. 개시되는 모든 실시예들에서, 터널링 장벽층이 산화되는 것일 때, 이미 형성된 형성물(그 위에 산화되지 않은 층을 갖는)은 초 고 진공 시스템의 스퍼터링 챔버로부터 제거되었으며, 산화 프로세스를 행하기 위해 별도의 산화 챔버 내에 놓여진다는 것에 유의한다. 시스템 내에서 한 챔버에서 다른 챔버로 형성물의 이동은 진공 내에서 행해진다. 그 외 시스템들 및 챔버 구성들은 다를 수 있으나, 본 발명의 실시에 영향을 미치지 않는 것이 가능하다. 산화에 이어, 형성물은 나머지 층들의 침착을 위해, 진공 내에서 초 고 진공 스퍼터링 시스템의 스퍼터링 챔버에 놓여진다.
이 실시예에선, MRAM 소자가 형성되는 실리콘 기판(10)이 도시된다. 후술될 단일 MRAM 요소는 이러한 요소들의 어레이 중 하나 일 수 있고, 이러한 소자 또는 어레이는 정보를 변경, 저장 및 판독하는데 사용되는 연관된 회로에 또한 접속될 수 있음을 알 것이다. 기판 상에는 제 1 시드층(20)이 침착되고, 이 제 1 시드 층(20)은, 일 실시예에서는 대략 50 내지 100 옹스트롬의 두께로, 바람직하게는 50옹스트롬의 두께로 형성되는 NiCr(35%-45%) 층이다. 제 1 시드층 상에는 이 실시예에서는 대략 250 내지 100 옹스트롬, 바람직하게는 대략 400 옹스트롬의 두께로 형성되는 Ru 평탄층인 비-자기(non-magnetic) 금속층(30)이 형성된다. Ru층 상에는 이 실시예에서는 대략 60 내지 80 옹스트롬, 바람직하게는 대략 60 옹스트롬의 두께로 형성되는 Ta층인 덮개 상지층(40)이 형성된다.
도 1b는 도 1의 Ta 상지층(40)의 원래 두께를 대략 20 내지 30 옹스트롬, 바람직하게는 대략 30 옹스트롬 제거하기 위해 스퍼터 에칭된 Ta 상지층(40)을 도시한 것이다. 이 얇아진, 스퍼터-에칭된, (45)로 표기한 층은 비정질 표면을 갖게 되고, 이 비정질 표면은, 본 발명의 목적들을 충족시키는 장벽층을 형성하기 위해, 다음에 침착되는 층들의 필요한 평탄한 과성장(overgrowth)을 제공할 것이다. 이 스퍼터-에칭된 Ta층 상에는 대략 30 내지 50 옹스트롬, 바람직하게는 40 옹스트롬 두께로 NiCr(35%-45%)의 제 2 시드/버퍼 층(85)이 형성된다.
도 1c는 이 실시예에서는 대략 100 내지 200 옹스트롬, 바람직하게는 대략 150 옹스트롬 두께로 형성되는 MnPt층인 반강자성 피고정층(50)의 형성물을 도시한다. 고정층 상에는 이 실시예에서는 제 1 및 제 2 CoFe층들(62, 66)을 이들 사이에 Ru 결합층(64)을 개재하여 더 포함하는 적층된 합성(synthetic) 반강자성(SyAF) 구조인 피고정층(60)이 형성된다. 제 1 CoFe층(62)은 대략 15 내지 25 옹스트롬, 바람직하게는 20 옹스트롬의 두께로 형성되는 CoFe(10%) 층이다. 제 2 CoFe층(66)은 대략 10 내지 20 옹스트롬, 바람직하게는 15 옹스트롬의 두께로 형성되는 CoFe(25%) 또는 CoFe(50%)층이다. CoFe층 자화의 강한 반평행 결합을 제공하도록 형성된 Ru층은, 대략 7 내지 8 옹스트롬, 바람직하게는 7.5 옹스트롬의 두께로 형성된다. 이러한 피고정층 상에는 먼저 Al층을 대략 7 내지 12 옹스트롬, 바람직하게는 10 옹스트롬으로 침착함으로써 터널링 장벽층(70)이 형성된다. 이와 같이 하여 지금까지 형성된 형성물은 초 고 진공 시스템의 스퍼터링 챔버에서 플라즈마 산화 챔버로 옮겨 놓고, ROX 산화 프로세스로 산소 라디컬 샤워에 의해 산화된다(곡선 화살표로 도시하였음). 본 발명의 목적들을 달성하기 위해 적용되는 ROX 프로세스는, 상부 이온화 전극과 산화되는 웨이퍼 표면 사이의 그리드 상에 덮개가 놓여진 플라즈마 산화 챔버 내에서 수행되는 플라즈마 산화 프로세스이다. 산소 가스는 상부 전극에 공급되고, 전력은 가스를 적어도 부분적으로 이온화하기 위해서 전극에 공급된다. 부분적으로 산화된 가스가 덮개를 통과하는 통로에 의해 산소 원자들, 분자들, 라디컬들, 및 이온들의 샤워가 생성되고, 전극에 의해 생성된 각종의 종들(species)은 이들이 웨이퍼 표면에 도달할 때 에너지가 감소하게 된다. 여기서 사용되는 플라즈마 챔버 내 상부 전극에는 산소 라디컬 샤워를 생성하기 위해 0.5 리터의 산소 가스가 공급된다. 전력은 500 내지 800 와트의 레이트로 전극에 공급된다.
이 ROX 터널링 장벽층은 예외적인 평탄성과 균일성으로 형성되며, 높은 항복 전압을 가지며, 이 모두는 스퍼터 에칭된 Ta 상지층(40) 및 NiCr층(85) 상에 상기 장벽층을 형성한 결과이다.
도 1d는 장벽층 상에 자유층의 형성을 도시한다. 자유층은 대략 5 내지 15 옹스트롬, 바람직하게는 대략 10 옹스트롬의 두께로 형성된 CoFe층(82)이 바람직하고, 이 위에는 대략 20 내지 50 옹스트롬, 바람직하게는 대략 30 옹스트롬의 두께의 NiFe층(84)이 형성된다. 대략 100 내지 300 옹스트롬, 바람직하게는 250 옹스트롬의 Ru층(90)으로서 NiFe층 상에 덮개 도전성 상부 리드층이 형성된다.
제 2 실시예 : TMR 센서
도 2a는 본 발명의 제 2 실시예의 초기 단계들의 개략적인 단면도로, TMR 판독 센서의 형성이다. 전술한 MRAM 형성에서처럼, TMR 판독 센서는 초 고 진공 스퍼터링 시스템의 스퍼터링 챔버에서 일련의 층들로서 형성된다. 당업자에게 공지되었지만, 터널링 자기 접합 구성이 MRAM 소자를 형성하는데 사용될 때, 이 구성은 워드 라인과는 절연되고 비트 라인과는 접촉하여, 이들 워드라인과 비트라인 사이에 형성되며, 터널링 자기 접합 구성이 자기저항 판독 센서, TMR 센서를 형성하는데 사용될 때, 이 구성은 상부 자기 차폐와 하부 자기 차폐가 도전성 리드들로서 기능하므로 이들에 접촉하면서, 이들 사이에 형성된다는 것에 유의한다.
도 2a에는 이 실시예에서는 50 내지 80 옹스트롬, 바람직하게는 대략 60 옹스트롬의 두께로 형성되는 Ta층(20)이 피복(capped)되고, NiFe로 형성되는 하부 차폐/리드층일 수 있는 기판(10)이 도시되었다. 다음에, 도 2b에는 스퍼터-에칭을 행하여 원래 Ta층의 두께의 대략 20 내지 30 옹스트롬, 바람직하게는 30 옹스트롬을 제거하여, 얇아진 Ta층(25)이 도시된다. Ta 표면을 평탄하게 하고 비정질이 되게 하는 이 스퍼터-에칭 프로세스는, Ta 표면 상에 형성되었을 때 본 발명의 새로운 면인 NiCr 시드층(40)의 침착을 위한 준비이다. NiCr 시드층은 대략 40 내지 60 옹스트롬, 바람직하게는 대략 50 옹스트롬의 두께로 형성된다.
도 2b에, 대략 100 내지 200 옹스트롬, 바람직하게는 150 옹스트롬의 두께로 형성되는 바람직하게는 MnPt층이지만, 대략 50 내지 100 옹스트롬, 바람직하게는 대략 90 옹스트롬의 두께로 형성되는 IrMn층일 수 있는 반강자성 고정층(50)의 형성이 도시된다. 이 고정층 상에는 이 실시예에서는 제 1 및 제 2 CoFe층(62, 66)을 이들 사이에 Ru층(64)을 개재하여 포함하고, 강한 고정 필드를 제공하는 적층 합성 구조인 피고정층(60)이 형성된다. 제 1 CoFe층은 CoFe(10%)이고, 두께는 대략 15 내지 20 옹스트롬, 바람직하게는 대략 19 옹스트롬이며, Ru층의 두께는 대략 7 내지 8 옹스트롬, 바람직하게는 대략 7.5 옹스트롬이다.
도 2c는 예외적인 평탄성 및 균일성으로 형성되고 높은 항복 전압을 갖는 터널링 장벽층(70)의 형성을 도시하며, 이 모두는 스퍼터-에칭된 탄탈 및 NiCr층들 상에 상기 장벽층을 형성한 결과이다. 장벽층은 이 실시예의 한 형태에서는 그 위치에서 자연 산화된 알루미늄으로, 최종 두께가 대략 9 내지 10 옹스트롬, 바람직하게는 대략 9옹스트롬인 AlOx인 유전층이다. 산화된 Al층은 스퍼터링된 Al층을 별도의 산화 챔버에서 그 위치에서 자연 산화되어(NOX) 형성된다. 얇게 형성되는 층들에 효과적으로 적용되는 NOX 프로세스는 대략 75mTorr의 산소 가스압으로 산화 챔버를 정화(purge)하고, as-depo 층을 산소 가스에 대략 15분간 접촉하여 둘 것을 요한다. 침착된 Al층은 초기에는 두께가 5.75 옹스트롬이고, (111) 결정면에서 형성되는 이중 원자층들이다. 이러한 산화된 층은 단지 두 개의 원자층들의 두께일지라도, 효과적인 절연층 및 터널링 장벽층이 되기에 충분히 넓은 밴드-갭을 이미 갖고 있다. 이러한 장벽층은 예외적인 평탄성 및 균일성으로 형성되며, 높은 항복 전압을 가지며, 이 모두는 스퍼터-에칭된 탄탈 및 NiCr층들 상에 상기 장벽층을 형성한 결과이다. 또 다른 실시예에서, 장벽층은 먼저 대략 1 내지2 옹스트롬, 바람직하게는 1.5 옹스트롬 두께의 Hf층인 이중층을 침착하고, 이 위에 대략 4 내지 5 옹스트롬, 바람직하게는 4.5 옹스트롬의 두께로 Al층이 침착됨으로써 형성된다. 이 이중층은 Al층에 대해서만 행해진 것과 유사하게 그 위치에서 자연 산화 프로세스를 행하여 HfAlOx층을 형성한다. 일단 산화 프로세스가 완료되면, 형성물은 후속의 층 침착들을 위해 고 진공 시스템의 스퍼터링 챔버로 돌려보내진다.
도 2d는 스퍼터링 챔버로 다시 보내진, 도 2c의 형성물을 도시한다. 장벽층(70) 상에는, 이 실시예에서는 대략 5 내지 15 옹스트롬, 바람직하게는 10 옹스트롬의 두께의 CoFe(10%)층과, 이 위에 대략 20 내지 50 옹스트롬, 바람직하게는 40 옹스트롬 두께로 형성된 NiFe(18%) 층(84)을 포함하는 적층된 층인 강자성 자유층(80)이 형성된다. 자유층 상에는 이 실시예에서는 대략 200 내지 300 옹스트롬, 바람직하게는 250 옹스트롬의 두께로 형성되는 Ta층일 수 있는 상부 덮개층(90)이 형성된다. NiFe 상부 차폐 및 도전성 리드층(100)이 이 덮개층 상에 형성된다.
도 1a-d는 본 발명의 방법을 사용하는 MTJ MRAM 디바이스 형성의 개략적인 단면도.
도 2a-d는 본 발명의 방법을 사용하는 TMR 판독 헤드 형성의 개략적인 단면도.

Claims (19)

  1. 초박막 터널링 장벽층을 갖는 자기 터널링 접합(MTJ) MRAM 디바이스를 형성하는 방법으로서:
    실질적으로 평탄한 상부 표면을 갖는 기판을 제공하는 단계;
    상기 기판 상에 제 1 NiCr 시드층을 형성하는 단계;
    상기 제 1 NiCr 시드층 상에 비자기 금속층을 형성하는 단계;
    상기 비자기 금속층 상에 Ta 상지층을 형성하고, 상기 상지층을 스퍼터-에칭하는 단계;
    상기 스퍼터-에칭된 Ta 상지층 상에 제 2 NiCr 시드층을 형성하는 단계;
    상기 제 2 NiCr 시드층 상에 반강자성(AFM: antiferromagnetic) 고정층을 형성하는 단계;
    상기 반강자성(AFM) 고정층 상에 피고정층을 형성하는 단계;
    상기 피고정층 상에 Al층을 형성하는 단계;
    상기 피고정층 상에 터널링 장벽층을 형성하기 위해, 라디컬 산화 프로세스에 의해 플라즈마 산화 챔버에서 상기 Al층을 산화하는 단계로서, 상기 터널링 장벽층은 초박막이고 평탄하며, 상기 스퍼터-에칭된 Ta 상지층 상에 형성된 상기 제 2 NiCr 시드층의 결과의 항복 전압을 갖는, 상기 Al층 산화 단계;
    상기 터널링 장벽층 상에 자유층을 형성하는 단계;
    상기 자유층 상에 상부 덮개층을 형성하는 단계를 포함하는, MTJ MRAM 디바 이스 형성 방법.
  2. 제 1 항에 있어서, 모든 층 형성들은 초 고 진공 스퍼터링 챔버에서 스퍼터링에 의한 것인, MTJ MRAM 디바이스 형성 방법.
  3. 제 1 항에 있어서, 상기 제 1 및 제 2 NiCr 시드층들은 원자수에서 35% 내지 45% Cr을 갖는 NiCr로 형성되는, MTJ MRAM 디바이스 형성 방법.
  4. 제 1 항에 있어서, 상기 비자기 금속층은 250 내지 1000 옹스트롬의 두께로 형성된 Ru층인, MTJ MRAM 디바이스 형성 방법.
  5. 제 1 항에 있어서, 상기 Ta 상지층은 60 내지 80 옹스트롬의 두께로 형성되고, 상기 Ta 상지층의 20 내지 30 옹스트롬이 제거되고 상기 스퍼터-에칭된 Ta 상지층의 표면이 평탄하고 비정질이 되도록 스퍼터-에칭되는, MTJ MRAM 디바이스 형성 방법.
  6. 제 1 항에 있어서, 상기 피고정층 형성 단계는:
    CoFe(10%) 층인 제 1 강자성층을 15 내지 25 옹스트롬의 두께로 형성하는 단계;
    상기 제 1 강자성층 상에 Ru 결합층을 7 내지 8 옹스트롬의 두께로 형성하는 단계;
    CoFe(25%) 또는 CoFe(50%) 층인 제 2 강자성층을 10 내지 20 옹스트롬의 두께로 형성하는 단계;
    상기 두 개의 CoFe층들을 반평행 자화들로 자기적으로 결합하는 단계를 포함하는, MTJ MRAM 디바이스 형성 방법.
  7. 제 1 항에 있어서, 상기 Al층은 7 내지 12 옹스트롬의 두께로 형성되는, MTJ MRAM 디바이스 형성 방법.
  8. 제 1 항에 있어서, 상기 Al층의 라디컬 산화 프로세스는:
    상부 전극, 하부 전극 및 상기 전극들 사이에 위치된 그리드를 포함하는 플라즈마 산화 챔버에 상기 Al층을 배치하는 단계;
    상기 Al층을 상기 하부 전극과 접촉하여 배치하는 단계;
    0.5 리터의 산소 가스를 상기 챔버 내의 상기 상부 전극에 공급하고, 상기 Al층에 충돌하는 산소 라디컬 샤워(shower of oxygen radicals)를 상기 그리드를 통해 생성하기 위해 상기 상부 전극에 500 내지 800 와트의 레이트로 전력을 공급하는 단계를 더 포함하는, MTJ MRAM 디바이스 형성 방법.
  9. 제 1 항에 있어서, 상기 자유층은, 5 내지 15 옹스트롬의 두께로 형성된 CoFe층과, 상기 CoFe층 상의 20 내지 50 옹스트롬 두께의 NiFe층을 포함하는 이중 층으로서 형성되는, MTJ MRAM 디바이스 형성 방법.
  10. 제 1 항에 있어서, 상기 상부 덮개층은 200 내지 300 옹스트롬의 두께로 형성된 Ru층인, MTJ MRAM 디바이스 형성 방법.
  11. 초박막 터널링 장벽층을 갖는 터널링 자기저항(TMR) 판독 헤드를 형성하는 방법으로서:
    실질적으로 평탄한 상부 표면을 갖는 NiFe 하부 차폐 및 도전성 리드층인 기판을 제공하는 단계;
    상기 기판 상에 Ta 상지층을 형성하는 단계;
    상기 Ta 상지층을 스퍼터-에칭하고, 상기 Ta 상지층의 두께를 감소시키고, 그의 상부 표면이 평탄하고 비정질이 되도록 하는 단계;
    상기 스퍼터-에칭된 Ta 상지층 상에 NiCr 시드층을 형성하는 단계;
    상기 NiCr 시드층 상에 반강자성(AFM: antiferromagnetic) 고정층을 형성하는 단계;
    상기 반강자성(AFM) 고정층 상에 합성 피고정층을 형성하는 단계;
    상기 합성 피고정층 상에 자연 산화된 터널링 장벽층을 형성하는 단계로서, 상기 터널링 장벽층은, 상기 스퍼터-에칭된 Ta 상지층 및 상기 NiCr 시드층 상에 형성된 결과로서 평탄하고 균질인, 상기 터널링 장벽층 형성 단계;
    상기 터널링 장벽층 상에 자유층을 형성하는 단계;
    상기 자유층 상에 상부 덮개층을 형성하는 단계; 및
    상기 상부 덮개층 상에 NiFe 상부 차폐 및 도전성 리드층을 형성하는 단계를 포함하는, 터널링 자기저항(TMR) 판독 헤드 형성 방법.
  12. 제 11 항에 있어서, 모든 층 형성들은 초 고 진공 스퍼터링 챔버에서 스퍼터링에 의한 것인, 터널링 자기저항(TMR) 판독 헤드 형성 방법.
  13. 제 11 항에 있어서, 상기 NiCr 시드층은 원자수에서 35% 내지 45%의 Cr를 갖는 NiCr로 형성되는, 터널링 자기저항(TMR) 판독 헤드 형성 방법.
  14. 제 11 항에 있어서, 상기 Ta 상지층은 60 내지 80 옹스트롬의 두께로 형성되고, 20 내지 30 옹스트롬이 제거되고 상기 스퍼터-에칭된 Ta 상지층의 상부 표면이 평탄하고 비정질이 되도록 스퍼터-에칭되는, 터널링 자기저항(TMR) 판독 헤드 형성 방법.
  15. 제 11 항에 있어서, 상기 반강자성(AFM) 고정층은 100 내지 200 옹스트롬 두께로 형성된 MnPt층인, 터널링 자기저항(TMR) 판독 헤드 형성 방법.
  16. 제 11 항에 있어서, 상기 합성 피고정층의 형성은:
    20 내지 25 옹스트롬의 두께로 형성되는 제 1 CoFe(10%) 강자성 층을 형성하 는 단계;
    상기 제 1 CoFe(10%) 강자성 층 상에 Ru 결합층을 7 내지 8 옹스트롬의 두께로 형성하는 단계; 및
    상기 Ru층 상에 제 2 CoFe(50%) 강자성 층을 25 내지 30 옹스트롬의 두께로 형성하는 단계를 포함하는, 터널링 자기저항(TMR) 판독 헤드 형성 방법.
  17. 제 11 항에 있어서, 자연 산화된 터널링 장벽층을 형성하는 상기 프로세스는:
    상기 합성 피고정층 상에 Al층 또는 HfAl 이중층을 형성하는 단계;
    상기 Al층 또는 HfAl 이중층을 산화 챔버에 배치하는 단계;
    75mTorr 압력의 산소 가스로 상기 챔버를 정화하는 단계;
    상기 Al층 또는 HfAl 이중층을 15분 동안 상기 챔버 내에 남겨두는 단계를 포함하는, 터널링 자기저항(TMR) 판독 헤드 형성 방법.
  18. 제 17 항에 있어서, 상기 Al층은 (111) 결정면에서 이중 원자층으로서 5.75 옹스트롬 두께로 형성되며, 산화될 때, 절연 물질의 넓은 밴드-갭을 갖는 층을 형성하는, 터널링 자기저항(TMR) 판독 헤드 형성 방법.
  19. 제 17 항에 있어서, 상기 HfAl 이중층 중 Hf층은 1 내지 2 옹스트롬의 두께로 형성되며, 상기 HfAl 이중층 중 Al층은 4 내지 5 옹스트롬의 두께로 형성되는, 터널링 자기저항(TMR) 판독 헤드 형성 방법.
KR1020080105331A 2004-05-19 2008-10-27 고성능 자기 터널링 접합 ｍｒａｍ을 제조하기 위한 새로운버퍼(시드)층 KR100931818B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/849,310 US6960480B1 (en) 2004-05-19 2004-05-19 Method of forming a magnetic tunneling junction (MTJ) MRAM device and a tunneling magnetoresistive (TMR) read head
US10/849,310 2004-05-19

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020050042103A Division KR100875844B1 (ko) 2004-05-19 2005-05-19 고성능 자기 터널링 접합 ｍｒａｍ을 제조하기 위한 새로운버퍼(시드)층

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020090097280A Division KR100975804B1 (ko) 2004-05-19 2009-10-13 고성능 자기 터널링 접합 ｍｒａｍ을 제조하기 위한 새로운 버퍼(시드)층

Publications (2)

Publication Number Publication Date
KR20080106882A true KR20080106882A (ko) 2008-12-09
KR100931818B1 KR100931818B1 (ko) 2009-12-14

Family

ID=34942845

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020050042103A KR100875844B1 (ko) 2004-05-19 2005-05-19 고성능 자기 터널링 접합 ｍｒａｍ을 제조하기 위한 새로운버퍼(시드)층
KR1020080105331A KR100931818B1 (ko) 2004-05-19 2008-10-27 고성능 자기 터널링 접합 ｍｒａｍ을 제조하기 위한 새로운버퍼(시드)층
KR1020090097280A KR100975804B1 (ko) 2004-05-19 2009-10-13 고성능 자기 터널링 접합 ｍｒａｍ을 제조하기 위한 새로운 버퍼(시드)층

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020050042103A KR100875844B1 (ko) 2004-05-19 2005-05-19 고성능 자기 터널링 접합 ｍｒａｍ을 제조하기 위한 새로운버퍼(시드)층

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020090097280A KR100975804B1 (ko) 2004-05-19 2009-10-13 고성능 자기 터널링 접합 ｍｒａｍ을 제조하기 위한 새로운 버퍼(시드)층

Country Status (7)

Country Link
US (2) US6960480B1 (ko)
EP (1) EP1598865B1 (ko)
JP (2) JP4732799B2 (ko)
KR (3) KR100875844B1 (ko)
AT (1) ATE498202T1 (ko)
DE (1) DE602005026228D1 (ko)
TW (1) TWI274371B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10978637B2 (en) 2017-02-21 2021-04-13 SK Hynix Inc. Method for fabricating electronic device

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100512180B1 (ko) * 2003-07-10 2005-09-02 삼성전자주식회사 자기 랜덤 엑세스 메모리 소자의 자기 터널 접합 및 그의형성방법
US7436635B2 (en) * 2003-07-29 2008-10-14 Hitachi Global Storage Technologies Netherlands B.V. Current perpendicular to plane (CPP) magnetoresistive sensor having a highly conductive lead structure
US6974708B2 (en) * 2004-04-08 2005-12-13 Headway Technologies, Inc. Oxidation structure/method to fabricate a high-performance magnetic tunneling junction MRAM
US7122852B2 (en) * 2004-05-12 2006-10-17 Headway Technologies, Inc. Structure/method to fabricate a high performance magnetic tunneling junction MRAM
US7611912B2 (en) * 2004-06-30 2009-11-03 Headway Technologies, Inc. Underlayer for high performance magnetic tunneling junction MRAM
US7377025B2 (en) * 2004-10-29 2008-05-27 Headway Technologies, Inc. Method of forming an improved AP1 layer for a TMR device
US7208807B2 (en) * 2005-03-15 2007-04-24 Headway Technologies, Inc. Structure and method to fabricate high performance MTJ devices for MRAM applications
US7211447B2 (en) * 2005-03-15 2007-05-01 Headway Technologies, Inc. Structure and method to fabricate high performance MTJ devices for MRAM applications
US7696548B2 (en) * 2005-08-09 2010-04-13 Magic Technologies, Inc. MRAM with super-paramagnetic sensing layer
US7635654B2 (en) * 2006-01-27 2009-12-22 Everspin Technologies, Inc. Magnetic tunnel junction device with improved barrier layer
JP2008004161A (ja) * 2006-06-22 2008-01-10 Fujitsu Ltd 金属パターンの製造方法
US8119018B2 (en) * 2006-09-13 2012-02-21 Canon Anelva Corporation Magnetoresistive effect element manufacturing method and multi-chamber apparatus for manufacturing magnetoresistive effect element
JP2008078379A (ja) * 2006-09-21 2008-04-03 Alps Electric Co Ltd トンネル型磁気検出素子の製造方法
US7838436B2 (en) * 2006-09-28 2010-11-23 Magic Technologies, Inc. Bottom electrode for MRAM device and method to fabricate it
US7751156B2 (en) * 2006-09-29 2010-07-06 Hitachi Global Storage Technologies Netherlands, B.V. Dual-layer free layer in a tunneling magnetoresistance (TMR) element
US7476954B2 (en) * 2007-01-12 2009-01-13 Headway Technologies, Inc. TMR device with Hf based seed layer
US7900342B2 (en) * 2007-02-23 2011-03-08 Hitachi Global Storage Technologies Netherlands, B.V. Methods of fabricating magnetoresistance sensors pinned by an etch induced magnetic anisotropy
US8372661B2 (en) * 2007-10-31 2013-02-12 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
US9442171B2 (en) 2008-01-09 2016-09-13 Seagate Technology Llc Magnetic sensing device with reduced shield-to-shield spacing
SG157992A1 (en) * 2008-07-01 2010-01-29 Showa Denko Hd Singapore Pte L Improvements in and relating to mram
US8541247B2 (en) * 2010-12-20 2013-09-24 Seagate Technology Llc Non-volatile memory cell with lateral pinning
US8557610B2 (en) * 2011-02-14 2013-10-15 Qualcomm Incorporated Methods of integrated shielding into MTJ device for MRAM
US8878318B2 (en) 2011-09-24 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a MRAM device with an oxygen absorbing cap layer
US9178136B2 (en) * 2012-08-16 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory cell and fabricating the same
US20140084399A1 (en) * 2012-09-27 2014-03-27 Mark L. Doczy Spin transfer torque memory (sttm) device with topographically smooth electrode and method to form same
US8743507B1 (en) 2013-03-12 2014-06-03 Seagate Technology Llc Seed trilayer for magnetic element
US9341685B2 (en) * 2013-05-13 2016-05-17 HGST Netherlands B.V. Antiferromagnetic (AFM) grain growth controlled random telegraph noise (RTN) suppressed magnetic head
US9087525B2 (en) 2013-10-30 2015-07-21 Seagate Technology Llc Layered synthetic anti-ferromagnetic upper shield
EP3198601A4 (en) * 2014-09-26 2018-06-06 INTEL Corporation Amorphous seed layer for improved stability in perpendicular sttm stack
KR20160061746A (ko) 2014-11-24 2016-06-01 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9972774B2 (en) * 2015-02-27 2018-05-15 Globalfoundries Singapore Pte. Ltd. Magnetic memory with high thermal budget
US10128309B2 (en) 2015-03-27 2018-11-13 Globalfoundries Singapore Pte. Ltd. Storage layer for magnetic memory with high thermal stability
US9537088B1 (en) * 2015-07-13 2017-01-03 Micron Technology, Inc. Magnetic tunnel junctions
KR102465539B1 (ko) 2015-09-18 2022-11-11 삼성전자주식회사 자기 터널 접합 구조체를 포함하는 반도체 소자 및 그의 형성 방법
US9530440B1 (en) 2015-10-30 2016-12-27 International Business Machines Corporation Compensating for loss of current through shorted tunneling magnetoresistance sensors
US10297745B2 (en) 2015-11-02 2019-05-21 Globalfoundries Singapore Pte. Ltd. Composite spacer layer for magnetoresistive memory
US9780299B2 (en) * 2015-11-23 2017-10-03 Headway Technologies, Inc. Multilayer structure for reducing film roughness in magnetic devices
CN105633111B (zh) * 2016-03-08 2018-09-21 华中科技大学 一种电场辅助写入型磁隧道结单元及其写入方法
US10422829B2 (en) 2016-06-27 2019-09-24 International Business Machines Corporation Diagnostics in TMR sensors
US10032828B2 (en) 2016-07-01 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor memory device and method for fabricating the same
US10833256B2 (en) 2016-08-29 2020-11-10 Tohoku University Magnetic tunnel junction element and method for manufacturing same
US9620154B1 (en) 2016-09-08 2017-04-11 International Business Machines Corporation Characterization of dielectric breakdown in TMR sensors
KR101998268B1 (ko) 2016-10-21 2019-07-11 한국과학기술원 반도체 소자
US10431734B2 (en) 2017-01-24 2019-10-01 Qualcomm Incorporated Engineered barrier layer interface for high speed spin-transfer torque magnetic random access memory
US10944050B2 (en) 2018-05-08 2021-03-09 Applied Materials, Inc. Magnetic tunnel junction structures and methods of manufacture thereof
KR102108399B1 (ko) * 2019-04-22 2020-05-11 한국과학기술원 반도체 소자
EP3739640B1 (en) * 2019-05-13 2022-08-24 IMEC vzw A layer stack for a magnetic tunnel junction device
US11522126B2 (en) * 2019-10-14 2022-12-06 Applied Materials, Inc. Magnetic tunnel junctions with protection layers
CN112864309B (zh) * 2019-11-12 2022-11-08 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性随机存储器

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11161920A (ja) * 1997-09-29 1999-06-18 Hitachi Ltd 記録再生ヘッド及びそれを用いたヘッド・ディスク・アセンブリと磁気ディスク装置
JP3235572B2 (ja) * 1998-09-18 2001-12-04 日本電気株式会社 磁気抵抗効果素子，磁気抵抗効果センサ及びそれらを利用したシステム
US6542342B1 (en) * 1998-11-30 2003-04-01 Nec Corporation Magnetoresistive effect transducer having longitudinal bias layer directly connected to free layer
JP2002141583A (ja) * 1998-11-30 2002-05-17 Nec Corp 磁気抵抗効果素子、再生ヘッド、および記録再生システム
JP3321768B2 (ja) * 1999-07-23 2002-09-09 ティーディーケイ株式会社 トンネル磁気抵抗効果素子
US6204071B1 (en) * 1999-09-30 2001-03-20 Headway Technologies, Inc. Method of fabrication of striped magnetoresistive (SMR) and dual stripe magnetoresistive (DSMR) heads with anti-parallel exchange configuration
JP3562447B2 (ja) * 2000-07-10 2004-09-08 Ｔｄｋ株式会社 磁気抵抗効果型薄膜磁気ヘッド
JP2002050011A (ja) * 2000-08-03 2002-02-15 Nec Corp 磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気抵抗変換システム及び磁気記録システム
JP3583091B2 (ja) * 2000-09-11 2004-10-27 松下電器産業株式会社 磁気抵抗素子とその製造方法
JP2002151756A (ja) * 2000-11-08 2002-05-24 Sony Corp 磁気抵抗効果素子、磁気抵抗効果型磁気ヘッドおよびこれらの製造方法
US6574079B2 (en) 2000-11-09 2003-06-03 Tdk Corporation Magnetic tunnel junction device and method including a tunneling barrier layer formed by oxidations of metallic alloys
JP3890893B2 (ja) * 2000-12-28 2007-03-07 日本電気株式会社 スピントンネル磁気抵抗効果膜及び素子及びそれを用いた磁気抵抗センサー、及び磁気装置及びその製造方法
JP2002319722A (ja) * 2001-01-22 2002-10-31 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子とその製造方法
JP2002314164A (ja) * 2001-02-06 2002-10-25 Sony Corp 磁気トンネル素子及びその製造方法、薄膜磁気ヘッド、磁気メモリ、並びに磁気センサ
JP2002280641A (ja) * 2001-03-22 2002-09-27 Alps Electric Co Ltd 交換結合膜及び前記交換結合膜を用いた磁気検出素子
US6614630B2 (en) 2001-04-23 2003-09-02 Headway Technologies, Inc. Top spin valve heads for ultra-high recording density
JP3284130B1 (ja) 2001-04-25 2002-05-20 ティーディーケイ株式会社 磁気抵抗効果装置およびその製造方法、薄膜磁気ヘッドおよびその製造方法、ヘッドジンバルアセンブリならびにハードディスク装置
JP2003016613A (ja) * 2001-06-28 2003-01-17 Hitachi Ltd 磁気ヘッド
JP2003031870A (ja) * 2001-07-19 2003-01-31 Alps Electric Co Ltd 交換結合膜及び前記交換結合膜を用いた磁気検出素子
US6737281B1 (en) * 2002-01-08 2004-05-18 Western Digital (Fremont), Inc. Method of making transducer with inorganic nonferromagnetic apex region
JP2003258335A (ja) * 2002-03-04 2003-09-12 Matsushita Electric Ind Co Ltd トンネル磁気抵抗効果素子の製造方法
KR100829556B1 (ko) * 2002-05-29 2008-05-14 삼성전자주식회사 자기 저항 램 및 그의 제조방법
JP2004047583A (ja) * 2002-07-09 2004-02-12 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子とこれを用いた磁気ヘッドおよび磁気メモリならびに磁気記録装置
US6801415B2 (en) * 2002-08-30 2004-10-05 Freescale Semiconductor, Inc. Nanocrystalline layers for improved MRAM tunnel junctions
JP2004110976A (ja) * 2002-09-20 2004-04-08 Hitachi Ltd 薄膜磁気ヘッドおよび磁気ディスク装置
US6653704B1 (en) 2002-09-24 2003-11-25 International Business Machines Corporation Magnetic memory with tunnel junction memory cells and phase transition material for controlling current to the cells
JP3893456B2 (ja) 2002-10-18 2007-03-14 国立大学法人大阪大学 磁性メモリ及び磁性メモリアレイ
US6703654B1 (en) 2003-02-20 2004-03-09 Headway Technologies, Inc. Bottom electrode for making a magnetic tunneling junction (MTJ)
KR20080085569A (ko) * 2007-03-20 2008-09-24 삼성전자주식회사 터널링 자기저항 소자 및 그를 포함하는 자기 헤드

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10978637B2 (en) 2017-02-21 2021-04-13 SK Hynix Inc. Method for fabricating electronic device

Also Published As

Publication number Publication date
JP4732799B2 (ja) 2011-07-27
US6960480B1 (en) 2005-11-01
EP1598865B1 (en) 2011-02-09
TW200614325A (en) 2006-05-01
DE602005026228D1 (de) 2011-03-24
JP5377547B2 (ja) 2013-12-25
TWI274371B (en) 2007-02-21
US20050260772A1 (en) 2005-11-24
US20060022227A1 (en) 2006-02-02
EP1598865A1 (en) 2005-11-23
KR100931818B1 (ko) 2009-12-14
ATE498202T1 (de) 2011-02-15
JP2011146729A (ja) 2011-07-28
KR100975804B1 (ko) 2010-08-16
KR100875844B1 (ko) 2008-12-24
US7238979B2 (en) 2007-07-03
KR20090119814A (ko) 2009-11-20
JP2005333140A (ja) 2005-12-02
KR20060048026A (ko) 2006-05-18

Similar Documents

Publication Publication Date Title
KR100931818B1 (ko) 고성능 자기 터널링 접합 ｍｒａｍ을 제조하기 위한 새로운버퍼(시드)층
US20210234092A1 (en) Reduction of Barrier Resistance X Area (RA) Product and Protection of Perpendicular Magnetic Anisotropy (PMA) for Magnetic Device Applications
US7986498B2 (en) TMR device with surfactant layer on top of CoFexBy/CoFez inner pinned layer
US8184411B2 (en) MTJ incorporating CoFe/Ni multilayer film with perpendicular magnetic anisotropy for MRAM application
KR101166356B1 (ko) 고성능 자기 터널링 접합 ｍｒａｍ을 위한 새로운 하층
US7098495B2 (en) Magnetic tunnel junction element structures and methods for fabricating the same
US8557407B2 (en) Low resistance tunneling magnetoresistive sensor with natural oxidized double MgO barrier
EP1607980B1 (en) A novel capping structure for enhancing dR/R of the MTJ device
US7217577B2 (en) Structure/method to fabricate a high-performance magnetic tunneling junction MRAM
JP3695515B2 (ja) トンネル磁気抵抗効果素子、磁気ヘッド、磁気メモリ及びその製造方法
US7950136B2 (en) Process of making an improved AP1 layer for a TMR device
JP2006506828A (ja) 改良型ｍｒａｍトンネル接合のためのナノ結晶層
Sin et al. Low resistance spin-dependent tunneling junctions with naturally oxidized tunneling barrier
KR20020088441A (ko) 플루오르화 마그네슘을 절연층으로 이용한자기터널접합소자의 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee