JP5674744B2 - 磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドならびにそれらの製造方法 - Google Patents

磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドならびにそれらの製造方法 Download PDF

Info

Publication number
JP5674744B2
JP5674744B2 JP2012232207A JP2012232207A JP5674744B2 JP 5674744 B2 JP5674744 B2 JP 5674744B2 JP 2012232207 A JP2012232207 A JP 2012232207A JP 2012232207 A JP2012232207 A JP 2012232207A JP 5674744 B2 JP5674744 B2 JP 5674744B2
Authority
JP
Japan
Prior art keywords
layer
magnetic
thickness
tantalum
tunnel junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012232207A
Other languages
English (en)
Other versions
JP2013058768A (ja
Inventor
六波 洪
六波 洪
成宗 洪
成宗 洪
茂民 陳
茂民 陳
茹瑛 童
茹瑛 童
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Spintronics Inc
Original Assignee
Applied Spintronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Spintronics Inc filed Critical Applied Spintronics Inc
Publication of JP2013058768A publication Critical patent/JP2013058768A/ja
Application granted granted Critical
Publication of JP5674744B2 publication Critical patent/JP5674744B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/093—Magnetoresistive devices using multilayer structures, e.g. giant magnetoresistance sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/098—Magnetoresistive devices comprising tunnel junctions, e.g. tunnel magnetoresistance sensors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3909—Arrangements using a magnetic tunnel junction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/26—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers
    • H01F10/30—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers characterised by the composition of the intermediate layers, e.g. seed, buffer, template, diffusion preventing, cap layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3295—Spin-exchange coupled multilayers wherein the magnetic pinned or free layers are laminated without anti-parallel coupling within the pinned and free layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/305—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling
    • H01F41/307—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling insulating or semiconductive spacer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H01F10/3259—Spin-exchange-coupled multilayers comprising at least a nanooxide layer [NOL], e.g. with a NOL spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/1107—Magnetoresistive
    • Y10T428/1114—Magnetoresistive having tunnel junction effect

Description

本発明は、磁気トンネル接合素子を備えた磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドならびにそれらの製造方法に関する。
従来より、コンピュータやモバイル通信機器などの情報処理装置に用いられる汎用メモリとして、ＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory）などの揮発性メモリが使用されている。これらの揮発性メモリは、常に電流を供給しておかなければ全ての情報が失われる。そのため、状況を記憶する手段としての不揮発性メモリ（例えば、フラッシュＥＥＰＲＯＭなど）を別途設ける必要がある。この不揮発性メモリに対しては処理の高速化が強く求められていることから、近年、不揮発性メモリとして磁気ランダムアクセスメモリ（ＭＲＡＭ：Magnetic Random Access Memry）が注目されてきている。
ＭＲＡＭは、磁気抵抗効果素子を備えた磁気メモリセルがマトリクス状に配列されたアレイ構造をなすものである。磁気抵抗効果素子としては、より大きな抵抗変化率の得られる磁気トンネル接合（ＭＴＪ；magnetic tunnel junction）素子が好適である。このＭＴＪ素子は、トンネルバリア層によって隔てられた２つの強磁性層（磁化方向が印加磁界に応じて変化する磁化自由層および磁化方向が磁化容易軸に沿って平行をなすように恒久的に固着された磁化固着層）を有している。なお、磁化自由層は自由に回転可能な磁化方向を有するものであるが、結晶磁気異方性を示す磁化容易軸に沿って磁化方向が揃うことによりエネルギー的に安定する。トンネルバリア層は、絶縁材料からなる薄膜であり、量子力学に基づくトンネル効果によって電荷キャリア（一般的には電子）が透過できる程度の厚みをなしている。電荷キャリアが透過する確率は、２つの強磁性層の磁化方向と関連した電子スピン方向に依存するので、電圧を印加した状態において上記の磁化方向が変化すると、トンネル電流も変化することとなる。トンネル電流の大きさは、アップスピンとダウンスピンとの比によって左右される。
上記のようなＭＴＪ素子では、ある基準状態からのトンネル電流の変化を検出することにより、磁化自由層および磁化固着層における各磁化方向の決定が可能となる。なぜなら、２つの強磁性層の磁化方向が互いになす角度に応じてＭＴＪ素子の抵抗が異なるからである。具体的には、磁化自由層の磁化方向が磁化固着層の磁化方向と反平行をなすとき、そのトンネル電流は最小（接合抵抗は最大）となり、一方で、自由層の磁化方向が磁化固着層の磁化方向と平行をなすとき、そのトンネル電流は最大（接合抵抗は最小）となるのである。
ＭＲＡＭアレイは、一般的に、第１の階層において互いに平行に並んだ複数の第１の導線と、第１の階層とは異なる第２の階層において複数の第１の導線と直交するように互いに平行に並んだ複数の第２の導線とを備え、それらの交差点にＭＴＪ素子を配置するように構成されている。第１の導線がワード線であるとすると、一方の第２の導線はビット線である。また、第１の導線が下部電極であるとすると、第２の導線はビット線（またはワード線）である。第３の導線がワード線またはビット線として、第２の階層を基準として第１の階層と反対側に位置する第３の階層に形成されることもある。任意に、第１の階層の下側（第２の階層とは反対側）に別の複数の導線を設けることもできる。さらに、トランジスタやダイオードなどを含むデバイスを第１の階層の下側に設けることもできる。
図７は、ＴＭＲ（tunneling magneto-resistance）効果を発現するＭＴＪ素子１を備えた従来の磁気メモリ構造の断面構成例を示したものである。この磁気メモリ構造では、ＭＴＪ素子１が、第１の導線としての下部電極２と、第２の導線としての上部電極９との間に設けられている。
下部電極２は、一般的に、シード層と導電層とキャップ層とが順に積層されたものであり、例えば、「タンタル（Ｔａ）層／銅（Ｃｕ）層／タンタル（Ｔａ）層」や、「ニッケルクロム（ＮｉＣｒ）／ルテニウム（Ｒｕ）層／タンタル（Ｔａ）層」といった構造をなしている。
ＭＴＪ素子１は、下部電極２の側から、下地層３と、ピンニング層４と、ピンド層５と、トンネルバリア層６と、フリー層７と、キャップ層８とが順に積層されたものであり、ボトムスピンバルブ構造と呼ばれる構造をなしている。一方、下部電極２の側から、フリー層とトンネルバリア層とピンド層とピンニング層とが順に積層されたものがトップスピンバルブ構造と呼ばれる。下地層３は、例えばニッケル鉄クロム合金（ＮｉＦｅＣｒ）、ニッケル鉄合金（ＮｉＦｅ）もしくはニッケルクロム合金（ＮｉＦｅ）のいずれかよりなる単層構造またはタンタル（Ｔａ）層とＮｉＦｅＣｒ層、ＮｉＦｅ層もしくはＮｉＦｅ層のいずれかとの２層構造からなり、その上に形成される＜１１１＞方向における結晶層の、平滑かつ緻密な結晶の成長を促進するものである。ピンニング層４は、白金マンガン合金（ＰｔＭｎ）やイリジウムマンガン合金（ＩｒＭｎ）などの反強磁性材料により構成されており、ピンド層５の磁化方向を固着するものである。ピンド層５は、コバルト鉄合金（ＣｏＦｅ）層が複数積層されてなるものである。トンネルバリア層６は、例えばアルミニウム層をインサイチュー（in-situ）酸化することによって得られる酸化アルミニウム
（Ａｌ2Ｏ3）などの誘電材料により構成されている。フリー層７は、ＣｏＦｅ層もしくはＮｉＦｅ層のいずれか、またはそれらの積層構造となっている。ピンド層５は、ピンニング層４との交換結合によって、例えばｘ方向に固着された磁気モーメントを有している。その場合、ピンニング層４はｘ方向に磁化されている。フリー層７は、ピンド層５と互いに平行または逆平行の磁気モーメントを有している。トンネルバリア層６は、量子力学に基づく伝導電子のトンネリングによって説明されるトンネル電流が流れることのできる程度の厚みを有している。フリー層７の磁気モーメントは、外部磁場に応じて変化する。フリー層７の磁気モーメントとピンド層５の磁気モーメントとの相対的な方向が、トンネル電流や接合抵抗の大きさの決定要因となる。
センス電流１０は、上部電極９から下部電極２へ積層面と直交するようにＭＴＪ素子１を流れる。この際、フリー層７の磁化方向とピンド層５の磁化方向とが互いに平行な状態（例えば１に対応する状態）にあるとすると、ＭＴＪ素子１は低抵抗を示す。逆に、フリー層７の磁化方向とピンド層５の磁化方向とが互いに逆平行な状態（例えば０に対応する状態）にあるとすると、ＭＴＪ素子１は高抵抗を示す。
このような磁気メモリ構造においては、磁気情報の読出動作の際、所望のＭＴＪ素子１に対して積層面と直交するようにセンス電流を流すことにより、ＭＴＪ素子１の磁化状態を検知するようにする。一方、磁気情報の書込動作の際には、外部磁場を付与することによって所望のＭＴＪ素子１におけるフリー層７をしかるべき磁化状態とする。ＭＴＪ素子１の上下を挟んで交差するビット線およびワード線（すなわち上部電極９または下部電極２）に書込電流を流すことにより外部磁場を形成するようにする。このように、上部電極９または下部電極２が、読出動作および書込動作の双方に使用される。
高いパフォーマンスを発揮するＭＴＪ素子は、高い磁気抵抗変化率（ＭＲ比）ｄＲ／Ｒを示すものと言える。ここで「Ｒ」はＭＴＪ素子の最小の抵抗値であり、「ｄＲ」はフリー層の磁化状態が変化することによって得られる抵抗変化量である。高い抵抗変化率ｄＲ／Ｒに加え、高い絶縁破壊電圧Ｖｂを得るには、トンネルバリア層が平滑であることが望ましい。そのような平滑なトンネルバリア層の結晶成長は、例えばピンニング層やピンド層における＜１１１＞方向の平滑かつ緻密な結晶面によって促進される。上述したように、ピンニング層やピンド層における組織、構成は、タンタル、ＮｉＣｒあるいはＮｉＦｅＣｒなどからなるシード層によってもたらされる。このような材料からなるシード層は、形成する際に、下地の表面状態に敏感に反応して成長する。実際に、タンタル層は、下地の表面状態に応じてα相（非晶質）またはβ相（結晶質）のいずれかの結晶構造を取ることとなる。ＮｉＣｒやＮｉＦｅＣｒなどのバッファ層は、アモルファスの酸化アルミニウム（Ａｌ2Ｏ3）の上で、＜１１１＞方向に成長することができる。なお、ＭＴＪ素子を形成する際のシード層としてタンタル層が用いるようにした例は、特許文献１に開示されている。また、磁気メモリ構造において、導線と連結された窒化タンタル（ＴａＮ）からなる電極上に、タンタルからなるシード層を配置するようにしたものが特許文献２に開示されている。
図８に、従来の他の構成を有する磁気メモリ構造１５を示す。磁気メモリ構造１５は、下部電極２と、上部電極９と、厚み方向においてそれらの間に挟まれたＭＴＪ素子１と、上部電極９を挟んでＭＴＪ素子１の反対側に設けられた第３の電極１４とを備えている。ＭＴＪ素子１の詳細な構成は図７に示したものと同等であり、ここでは簡略化して図示している。ＭＴＪ素子１は、第１絶縁層１１によって取り囲まれており、この第１絶縁層１１と共に共平面をなしている。上部電極９は、第１絶縁層１１の上に形成された第２絶縁層１２によって取り囲まれており、この第２絶縁層１２と共に共平面を有している。上部電極９の上には、第３絶縁層１３を介して、ワード線またはビット線としての第３の電極１４が設けられている。下部電極２および上部電極９の構成は、図７に示したものと同様である。この磁気メモリ構造１５は、上方から眺めると、下部電極１６が形成する複数の列と、上部電極１９が形成する複数の行とが互いに直交しており、それらの各交差点にＭＴＪ素子が配置され、全体としてアレイを形成している。
また、ＭＴＪ素子を使用したデバイスとしては、例えば図９に示した構造を有するＴＭＲヘッドがある。図９は、ＴＭＲヘッドの一部を記録媒体対向面（ＡＢＳ：air bearing surface）から眺めた断面図である。ＴＭＲヘッド２０は、基体２１と、下部シールド層
Ｓ１も兼ねる下部リード層２２と、ＭＴＪ素子２３と、上部シールド層Ｓ２も兼ねる上部リード層３０とを備えている。ＭＴＪ素子２３は、シード層２４と、反強磁性ピンニング層２５と、ピンド層２６と、トンネルバリア層２７とフリー層２８とキャップ層２９とが下部リード層２２の側から順に積層されたものである。その他の詳細な構造や機能は、先に述べたＭＴＪ素子１に類似している。一般的に、下部リード層２２は、２μｍ以下の厚みのＮｉＦｅ層と、タンタル層との２層構造であり、上部リード層３０は、ルテニウム（Ｒｕ）層とタンタル層と２μｍ以下の厚みのＮｉＦｅ層との３層構造となっている。下部リード層２２におけるタンタル層は、図８の磁気メモリ構造１５における下部電極２のタンタルキャップ層と同様の構成である。
ＭＴＪ素子に関連する従来技術としては、さらに以下のようなものがある。例えば、特許文献３では、２つのＮｉＣｒ層の間に中間層としてのルテニウム層を挟むようにした３層構造の下部電極を有するＭＲＡＭが開示されている。中間層としてルテニウム（Ｒｕ）のほか、ロジウム（Ｒｈ）やイリジウム（Ｉｒ）などの高融点金属を用い、結晶粒の微細化を促進することにより下部電極の表面における平滑性を向上させている。
また、窒化タンタル（ＴａＮ）に関し、プラズマ成膜条件により結晶またはアモルファスのいずれかとなることが特許文献４に開示されている。結晶性のＴａＮ薄膜は、銅（Ｃｕ）との密着性に優れる。一方のアモルファスのＴａＮ薄膜は、拡散バリア層との密着性に優れる。
さらに、ＴａＮからなるバリア層をセルプレートとＴＭＲ素子との間に配置することにより、金属の拡散を阻止するようにしたものが特許文献５に記載されている。但し、特許文献５では、ＴａＮが結晶性のものかアモルファスかについては触れておらず、ＴａＮと、ＴＭＲ素子の結晶方位や結晶化度（crystallinity）の制御との関連性についても記載
がみられない。
さらに、特許文献６には、ＴａＮからなるシード層を用いることにより導線の腐食を防止するようにしたＭＲＡＭが開示されている。但し、ＴａＮが結晶性のものかアモルファスかについては触れられていない。
米国特許第６１１４７１９号明細書 米国特許第６５１８５８８号明細書 米国特許第６７０３６５４号明細書 米国特許第６５３８３２４号明細書 米国特許第６４７３３３６号明細書 米国特許第６７０４２２０号明細書
しかしながら、タンタル層を、ＭＴＪ素子を形成する際のシード層として用いた場合には、その上に形成されるＭＴＪ素子の結晶成長が不安定となりやすく、素子としての特性劣化を招く可能性がある。その上、製造工程に起因するセンス電流の分流（短絡）による特性劣化という問題もある。例えばＡｌ2Ｏ3のようなアモルファス基板の上に形成されるタンタル層は１８０〜２００μΩ・ｃｍという大きな比抵抗を有する正方晶（tetragonal）のβ相となる。これに対し、クロム（Ｃｒ）やタングステン（Ｗ）あるいはチタンタングステン合金（ＴｉＷ）などの体心立方（ｂｃｃ）構造をなすシード層上に形成されるタンタル層は２５〜５０μΩ・ｃｍ程度の低い比抵抗を有するα相となる。残念ながら、ＮｉＣｒ／Ｒｕ／Ｔａといった３層構造からなる一般的な下部電極では、最上層のタンタル層は比抵抗の低いα相となる。通常、ＭＴＪ素子を形成する際には、上記の下部電極上にスパッタリング等により多層膜を形成したのち、その上の所定の領域にレジストマスクを形成し、不要な領域の多層膜をエッチング処理することによりパターニングを行う。その際、エッチング領域におけるα相のタンタルの一部が跳ね上がり、パターニングされたＭＴＪ素子の端面に再付着することがある。特にＭＴＪ素子におけるトンネルバリア層の端面に付着すると、センス電流の短絡の原因となる。その場合には、素子として十分に機能しないものとなる。
さらに、タンタルは酸化し易いことから、良好な電気的接続を図るため、ＭＴＪ素子の形成直前にスパッタエッチング処理やイオンビームエッチング処理などによりタンタル層表面に形成される酸化物を除去しておく必要がある。このようなクリーニング処理（前処理）を行うことで余分な時間を要するという問題のほか、ＮｉＣｒのようなＭＴＪ素子のシード層の成長が、上記クリーニング処理後のタンタル層の表面状態に強く影響されるという問題も生じており、製造時における歩留まり向上の妨げとなっている。したがって、ＭＴＪ素子のシード層の安定した結晶成長を促し、かつ、前処理を要しないことが下部電極のキャップ層に望まれる。
本発明はかかる問題に鑑みてなされたもので、その目的は、十分に高い抵抗変化率および絶縁破壊電圧を確保しつつ、安定した製造に適した磁気トンネル接合素子を備えた磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドを提供することにある。さらに、十分に高い抵抗変化率および絶縁破壊電圧を示す磁気トンネル接合素子を備えた磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドを、効率よく安定して製造することのできる磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドの製造方法を提供することにある。
本発明の磁気メモリ構造は、以下の（Ｂ１）〜（Ｂ３）の各構成要件を備えるようにしたものである。ここで、窒化タンタルは、窒素プラズマをタンタルのターゲットに衝突させる反応性スパッタリング処理によって形成されたものである。また、第２のシード層は、下部電極の側から順に、窒化タンタル（ＴａＮ）からなる第１の層と、ニッケルクロム合金（ＮｉＣｒ）またはニッケル鉄合金（ＮｉＦｅ）からなる第２の層とを積層した複合層である。
（Ｂ１）基体上に、第１シード層と導電層とを順に有する下部電極。
（Ｂ２）導線としての上部電極。
（Ｂ３）下部電極と上部電極との間に配置され、かつ、下部電極の側から順に、下部電極と接する第２シード層と、反強磁性ピンニング層と、ピンド層と、トンネルバリア層と、磁化自由層と、上部電極と接するキャップ層とを有する磁気トンネル接合素子。
本発明の磁気メモリ構造では、磁気トンネル接合素子が、反応性スパッタリング処理によって形成された窒化タンタルを含む第２シード層の上に、反強磁性ピンニング層と、ピンド層と、トンネルバリア層と、磁化自由層と、キャップ層とが順に積層されたものであるので、磁気トンネル接合素子の各層が、均質かつ緻密な結晶構造をなすものとなる。
本発明の磁気メモリ構造では、第１シード層をタンタル（Ｔａ）またはニッケルクロム合金（ＮｉＣｒ）により構成し、導電層については銅（Ｃｕ）により構成することができる。あるいは、第１シード層をニッケルクロム合金（ＮｉＣｒ）により構成し、導電層をルテニウム（Ｒｕ）または銅（Ｃｕ）により構成することもできる。
本発明の磁気メモリ構造では、第２シード層については、上記の窒化タンタルとして窒素含有率が２５原子パーセント（ａｔ％）以上３５原子パーセント（ａｔ％）以下のものを用いて、５．０ｎｍ以上４０．０ｎｍ以下の厚みをなすようにするとよい。あるいは、上記の窒化タンタルからなる第１の層と、ニッケルクロム合金（ＮｉＣｒ）、ニッケル鉄合金（ＮｉＦｅ）またはニッケル鉄クロム合金（ＮｉＦｅＣｒ）からなる第２の層とを有する複合層として第２シード層を構成するようにしてもよい。その場合、第１の層が５．０ｎｍ以上４０．０ｎｍ以下の厚みを有し、第２の層が４．０ｎｍ以上１０．０ｎｍ以下の厚みを有するようにするとよい。
本発明の磁気メモリ構造では、反強磁性ピンニング層を、マンガン白金合金（ＭｎＰｔ）またはイリジウムマンガン合金（ＩｒＭｎ）により構成することができる。ピンド層については、第１のコバルト鉄合金（ＣｏＦｅ）層と、ルテニウム（Ｒｕ）からなる結合層と、第２のコバルト鉄合金（ＣｏＦｅ）層とが順に積層されたシンセティック構造とするとよい。トンネルバリア層については、アルミニウム層を酸化処理したものとし、１．０ｎｍ以上１．５ｎｍ以下の厚みを有するようにするとよい。磁化自由層についてはは、ニッケル鉄合金（ＮｉＦｅ）により構成するとよい。
本発明の第１のトンネル接合型再生ヘッドは、以下の（Ｄ１）〜（Ｄ３）の各構成要件を備えるようにしたものである。ここで、窒化タンタルは、窒素プラズマをタンタルのターゲットに衝突させる反応性スパッタリング処理によって形成されたものである。また、シード層は、窒化タンタル（ＴａＮ）からなる第１の層と、ニッケルクロム合金（ＮｉＣｒ）またはニッケル鉄合金（ＮｉＦｅ）からなる第２の層とを積層した複合層である。
（Ｄ１）基体上に形成された磁性層からなる下部シールド層。
（Ｄ２）下部シールド層の上に、下部シールド層と接するシード層と、反強磁性ピンニング層と、ピンド層と、トンネルバリア層と、磁化自由層と、キャップ層とが順に積層されてなる磁気トンネル接合素子。
（Ｄ３）キャップ層と接するように配置された上部シールド層。
本発明の第２のトンネル接合型再生ヘッドは、以下の（Ｄ４）〜（Ｄ６）の各構成要件を備えるようにしたものである。ここで、窒化タンタルは、窒素プラズマをタンタルのターゲットに衝突させる反応性スパッタリング処理によって形成されると共に、窒素含有率が２５原子パーセント（ａｔ％）以上３５原子パーセント（ａｔ％）以下であり、かつ５．０ｎｍ以上４０．０ｎｍ以下の厚みを有するものである。
（Ｄ４）基体上に形成された磁性層からなる下部シールド層。
（Ｄ５）下部シールド層の上に、下部シールド層と接すると共に窒化タンタル（α−ＴａＮ）により構成されたシード層と、反強磁性ピンニング層と、ピンド層と、トンネルバリア層と、磁化自由層と、キャップ層とが順に積層されてなる磁気トンネル接合素子。
（Ｄ６）キャップ層と接するように配置された上部シールド層。
本発明のトンネル接合型再生ヘッドでは、磁気トンネル接合素子が、下部シールド層の側から順に、下部シールド層と接すると共に反応性スパッタリング処理によって形成された窒化タンタルを含むシード層と、反強磁性ピンニング層と、ピンド層と、トンネルバリア層と、磁化自由層と、キャップ層とを順に備えるようにしたので、磁気トンネル接合素子の各層が、均質かつ緻密な結晶構造をなすものとなる。
本発明のトンネル接合型再生ヘッドでは、シード層を、上記の窒化タンタルとして窒素含有率が２５原子パーセント（ａｔ％）以上３５原子パーセント（ａｔ％）以下のものを用いて、５．０ｎｍ以上４０．０ｎｍ以下の厚みをなすように構成することが望ましい。あるいは、上記の窒化タンタルからなる第１の層と、ニッケルクロム合金（ＮｉＣｒ）、ニッケル鉄合金（ＮｉＦｅ）またはニッケル鉄クロム合金（ＮｉＦｅＣｒ）からなる第２の層とを有する複合層としてシード層を構成するようにしてもよい。その場合、第１の層が５．０ｎｍ以上３０．０ｎｍ以下の厚みを有し、第２の層が４．０ｎｍ以上１０．０ｎｍ以下の厚みを有するようにするとよい。
本発明のトンネル接合型再生ヘッドでは、反強磁性ピンニング層については、マンガン白金合金（ＭｎＰｔ）またはイリジウムマンガン合金（ＩｒＭｎ）により構成することができる。ピンド層については、第１のコバルト鉄合金（ＣｏＦｅ）層と、ルテニウム（Ｒｕ）からなる結合層と、第２のコバルト鉄合金（ＣｏＦｅ）層とが順に積層されたシンセティック構造とするとよい。トンネルバリア層については、アルミニウム層を酸化処理し、０．７ｎｍ以上１．１ｎｍ以下の厚みを有するようにするとよい。磁化自由層については、ニッケル鉄合金（ＮｉＦｅ）層と、コバルト鉄合金（ＣｏＦｅ）層と有する複合層としてもよい。
本発明における磁気メモリ構造の製造方法は、以下の（Ｆ１）〜（Ｆ３）の各工程を含むようにしたものである。
（Ｆ１）基体上に、第１シード層と、導電層とを順に積層することにより下部電極を形成する工程。
（Ｆ２）下部電極の上に、下部電極と接する第２シード層と、反強磁性ピンニング層と、ピンド層と、トンネルバリア層と、磁化自由層と、キャップ層とを有する磁気トンネル接合素子を形成する工程。
（Ｆ３）磁気トンネル接合素子の上に、キャップ層と接するように上部電極を形成する工程。
ここで、第２シード層を形成する際には、下部電極上に、窒素プラズマをタンタル（Ｔａ）のターゲットに衝突させる反応性スパッタリング処理により、窒化タンタル（ＴａＮ）からなる第１の層を形成した後、ニッケルクロム合金（ＮｉＣｒ）またはニッケル鉄合金（ＮｉＦｅ）からなる第２の層を形成する。
本発明における磁気メモリ構造の製造方法では、下部電極の上に、反応性スパッタリング処理によって形成された窒化タンタルからなる第２シード層を有する磁気トンネル接合素子を形成するようにしたので、磁気トンネル接合素子のうちの第２シード層の上に形成される各層において、均質かつ緻密な結晶成長が促進される。
本発明における磁気メモリ構造の製造方法では、上記の窒化タンタルとして窒素含有率が２５原子パーセント（ａｔ％）以上３５原子パーセント（ａｔ％）以下のものを用いて、５．０ｎｍ以上４０．０ｎｍ以下の厚みをなすように第２シード層を形成することが望ましい。あるいは、上記の窒化タンタルを用いて５．０ｎｍ以上４０．０ｎｍ以下の厚みをなすように第１の層を形成する工程と、この第１の層の上に、ニッケルクロム合金（ＮｉＣｒ）、ニッケル鉄合金（ＮｉＦｅ）またはニッケル鉄クロム合金（ＮｉＦｅＣｒ）を用いて４．０ｎｍ以上１０．０ｎｍ以下の厚みをなすように第２の層を形成する工程とを順に行うことにより、第２シード層を形成するようにしてもよい。
本発明における第１のトンネル接合型再生ヘッドの製造方法は、以下の（Ｈ１）〜（Ｈ３）の各工程を含むようにしたものである。
（Ｈ１）基体上に、磁性層からなる下部シールド層を形成する工程。
（Ｈ２）下部シールド層の上に、下部シールド層と接するシード層と、反強磁性ピンニング層と、ピンド層と、トンネルバリア層と、磁化自由層と、キャップ層とを有する磁気トンネル接合素子を形成する工程。
（Ｈ３）磁気トンネル接合素子の上に、キャップ層と接するように上部シールド層を形成する工程。
ここで、シード層を形成する際には、下部電極上に、窒素プラズマをタンタル（Ｔａ）のターゲットに衝突させる反応性スパッタリング処理により、窒化タンタル（ＴａＮ）からなる第１の層を形成した後、ニッケルクロム合金（ＮｉＣｒ）またはニッケル鉄合金（ＮｉＦｅ）からなる第２の層を形成する。
本発明における第２のトンネル接合型再生ヘッドの製造方法は、以下の（Ｈ４）〜（Ｈ６）の各工程を含むようにしたものである。
（Ｈ４）基体上に、磁性層からなる下部シールド層を形成する工程。
（Ｈ５）下部シールド層の上に、下部シールド層と接すると共に窒化タンタル（α−ＴａＮ）により構成されたシード層と、反強磁性ピンニング層と、ピンド層と、トンネルバリア層と、磁化自由層と、キャップ層とを有する磁気トンネル接合素子を形成する工程。
（Ｈ６）磁気トンネル接合素子の上に、キャップ層と接するように上部シールド層を形成する工程。
ここで、窒化タンタルを、窒素プラズマをタンタル（Ｔａ）のターゲットに衝突させる反応性スパッタリング処理により、窒素含有率が２５原子パーセント（ａｔ％）以上３５原子パーセント（ａｔ％）以下で、かつ厚みが５．０ｎｍ以上４０．０ｎｍ以下となるように形成する。
本発明におけるトンネル接合型再生ヘッドの製造方法では、下部シールド層の上に、上記の窒化タンタルを含むシード層を有する磁気トンネル接合素子を形成するようにしたので、磁気トンネル接合素子のうちのシード層の上に形成される各層において、均質かつ緻密な結晶成長が促進される。
本発明におけるトンネル接合型再生ヘッドの製造方法では、上記の窒化タンタルの窒素含有率を２５原子パーセント（ａｔ％）以上３５原子パーセント（ａｔ％）以下とし、５．０ｎｍ以上４０．０ｎｍ以下の厚みをなすようにシード層を形成するとよい。あるいは、上記の窒化タンタルを用いて５．０ｎｍ以上３０．０ｎｍ以下の厚みをなすように第１の層を形成する工程と、この第１の層の上に、ニッケルクロム合金（ＮｉＣｒ）、ニッケル鉄合金（ＮｉＦｅ）またはニッケル鉄クロム合金（ＮｉＦｅＣｒ）を用いて４．０ｎｍ以上１０．０ｎｍ以下の厚みをなすように第２の層を形成する工程とを順に行うことにより、シード層を形成するようにすることもできる。また、磁性層についてはニッケル鉄合金（ＮｉＦｅ）を用いて２μｍの厚みをなすように形成するとよい。
本発明の磁気メモリ構造またはトンネル接合型再生ヘッドによれば、反応性スパッタリング処理によって形成された窒化タンタルを含む第２シード層（またはシード層）と、反強磁性ピンニング層と、ピンド層と、トンネルバリア層と、磁化自由層と、キャップ層とが順に積層された構造の磁気トンネル接合素子を備えるようにしたので、磁気トンネル接合素子の各層における結晶構造を、十分に均質化および緻密化することができる。この結果、十分な抵抗変化率および絶縁破壊電圧の双方を安定かつ容易に実現することが可能となる。
本発明における磁気メモリ構造の製造方法またはトンネル接合型再生ヘッドの製造方法によれば、下部電極（または下部シールド層）の上に、反応性スパッタリング処理によって形成された窒化タンタルを含む第２シード層（またはシード層）を有する磁気トンネル接合素子を形成するようにしたので、磁気トンネル接合素子の各層における結晶構造を、十分に均質化および緻密化することができる。この結果、十分な抵抗変化率および絶縁破壊電圧の双方を安定かつ容易に実現することが可能となる。
本発明の第１の実施の形態としての磁気メモリ構造を備えたＭＲＡＭアレイの平面構成を示した概略図である。 図１に示した磁気メモリ構造の要部を拡大した積層断面図である。 図１に示した磁気メモリ構造を製造する際の一工程を表す断面図である。 本発明の第２の実施の形態としての磁気メモリ構造の要部を拡大した積層断面図である。 本発明における第３の実施の形態としてのＴＭＲヘッドの断面構成を示したものである。 本発明における第４の実施の形態としてのＴＭＲヘッドの断面構成を示したものである。 従来の磁気メモリ構造の積層断面構成を表す概略図である。 従来の他の磁気メモリ構造の積層断面構成を表す概略図である。 従来のＴＭＲヘッドにおけるＭＴＪ素子の積層断面構成を表す概略図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
［第１の実施の形態］
まず、図１および図２を参照して、本発明の第１実施の形態としての磁気メモリ構造について説明する。図１は、本実施の形態の磁気メモリ構造４０Ａを複数備えたＭＲＡＭアレイにおける平面構成の一部を示した概略図である。図２は、図１に示したＭＲＡＭアレイにおける任意の磁気メモリ構造の断面構成を拡大して示したものである。
図１に示したように、本実施の形態の磁気メモリ構造４０Ａは、全体としてマトリクス状をなすように、互いに直交するように延在する複数のビット線５４および複数のワード線４５と、それらの各交差点に配置された複数のＭＴＪ素子３７Ａとを備えたものである。ここで、複数のビット線５４は互いに平行をなすようにＸ軸方向へ延在すると共にＹ軸方向へ配列されて複数の行を形成し、一方の複数のワード線４５は互いに平行をなすようにＹ軸方向へ延在すると共にすると共にＸ軸方向へ配列されて複数の列を形成している。各ＭＴＪ素子３７Ａは、各交差点においてビット線５４とワード線４５との間に厚み方向に挟まれている。ビット線５４は上部電極として、ワード線４５は下部電極としてそれぞれ機能することにより、ＭＴＪ素子３７Ａに対して積層面と直交する方向にセンス電流が流れるように構成されている。
図１では、４つの磁気メモリ構造４０Ａと、２つのワード線４５と、２つのビット線５４とを示している。ワード線４５はＸ軸方向に幅ｂを有し、ビット線５４はＹ軸方向に幅ｖを有する。複数のビット線５４は互いに絶縁層５８によって電気的に分離されており、その上面は水平断面（Ｘ−Ｙ平面）において共平面を形成するようにほぼ同じ高さに位置している。絶縁層５８は、複数のワード線４５についても、それぞれ電気的に分離している。ＭＴＪ素子３７Ａは水平断面において楕円形をなしており、長軸方向（Ｙ軸方向）に長さｗを有し、短軸方向（Ｘ軸方向）に長さａを有している。なお、ＭＴＪ素子３７Ａは円形または矩形（rectangular）であってもよい。ビット線５４の幅ｖは、ＭＴＪ素子３
７Ａの幅ｗよりも大きく、ワード線４５の幅ｂはＭＴＪ素子３７Ａの幅ａよりも大きい。
図２に示したように、磁気メモリ構造４０Ａは、シリコンなどにトランジスタやダイオードなどの電子デバイス（図示せず）が組み込まれた基体４１上に設けられたものであり、下部電極としてのワード線４５と、ＭＴＪ素子３７Ａと、上部電極としてのビット線５４とを順に備えている。
具体的には、ワード線４５は、シード層４２と、導電層４３と、キャップ層４４とが順に形成された積層構造となっている。基体４１の上に設けられたシード層４２は、例えばニッケルクロム合金（ＮｉＣｒ）からなり、４．０ｎｍ以上１０．０ｎｍ以下の厚みを有している。シード層４２の上に形成される導電層４３は、例えばルテニウム（Ｒｕ）または銅（Ｃｕ）からなり、５．０ｎｍ以上１００．０ｎｍ以下の厚みを有している。あるいは、イリジウム（Ｉｒ）やロジウム（Ｒｈ）などの高融点金属のうち、微小な結晶粒を有し、表面が平滑なものを導電層４３に適用してもよい（本出願人が、米国特許第６７０３６５４号明細書において開示している）。これらシード層４２および導電層４３は、従来からよく知られたスパッタリング法やイオンビームデポジッション（ＩＢＤ：Ion Beam Deposition）法により形成される。ワード線４５の鍵となる構成要素としてのキャップ層
４４は、窒化タンタル（ＴａＮ）により構成されている。キャップ層４４は、例えば、アルゴン（Ａｒ）と窒素（Ｎ2）の混合ガスなどの窒素含有ガスのプラズマを、タンタルの
ターゲットに衝突させるようにする反応性スパッタリング処理（例えば、ＤＣ／ＲＦマグネトロンスパッタリング装置を使用する。）によって形成されるものである。このＴａＮは、例えば、窒素含有率が２５原子パーセント（ａｔ％）以上３５原子パーセント（ａｔ％）以下（好ましくは３０ａｔ％）であり、５．０ｎｍ以上４０．０ｎｍ以下の厚みを有している。キャップ層４４は、その上に形成されるＭＴＪ素子３７Ａの均質化および緻密化を促進するように機能する。
ワード線４５は、タンタル（Ｔａ）からなるシード層４２と、銅（Ｃｕ）からなる導電層４３と、ＴａＮからなるキャップ層４４とが順に積層された構造としてもよい。この場合、シード層４２の厚みは２．０ｎｍ以上１０．０ｎｍ以下であり、導電層４３の厚みは５．０ｎｍ以上１００．０ｎｍ以下であり、キャップ層４４の厚みは５．０ｎｍ以上４０．０ｎｍ以下であることが望ましい。
ワード線４５の上に設けられたＭＴＪ素子３７Ａは、自らの周囲が絶縁層５３によって取り囲まれ、かつ、この絶縁層５３と共平面を形成している。絶縁層５３は珪素酸化物などの低誘電率材料により構成されている。ＭＴＪ素子３７Ａはワード線４５と電気的に接続されており、下から順に例えばシード層４６Ａ、ピンニング層４７、シンセティックピンド層（ＳｙＡＰ層）４８、トンネルバリア層４９、フリー層（磁化自由層）５０、第２キャップ層５１が形成された積層体である。
シード層４６Ａは、例えばクロム（Ｃｒ）の含有率が３５ａｔ％以上４５ａｔ％以下のＮｉＣｒからなり、例えば４．０ｎｍ以上１０．０ｎｍ以下の厚みを有するものである。また、ニッケル鉄合金（ＮｉＦｅ）やニッケル鉄クロム合金（ＮｉＦｅＣｒ）を第２シード層４６Ａに用いてもよい。シード層４６Ａは、ＴａＮからなるキャップ層４４の上に形成されるので、１１１方向に成長し、緻密かつ平滑な表面を有するものとなる。平滑かつ緻密なシード層４６は、続いて形成するＭＴＪ素子の各層（ピンニング層４７〜第２キャップ層５１）における平滑化および緻密化に関し、非常に重要な決定要因となるものである。
反強磁性のピンニング層４７は、例えば８．０ｎｍ以上２０．０ｎｍ以下の厚みをなすマンガン白金合金（ＭｎＰｔ）により構成されている。あるいは、５．０ｎｍ以上１０．０ｎｍ以下の厚みをなすイリジウムマンガン（ＩｒＭｎ）により構成するようにしてもよい。
ＳｙＡＰ層４８は、第２ピンド層と、結合層と、第１ピンド層とを順に備えるようにしたものである。ピンニング層４７の上に形成される第２ピンド層は、コバルト鉄合金（ＣｏＦｅ）からなり、例えば１．５ｎｍ以上３．０ｎｍ以下の厚みを有するものである。結合層は、例えばルテニウムからなり、０．７５ｎｍの厚みを有している。結合層としては、ルテニウムのほか、ロジウム（Ｒｈ）やイリジウム（Ｉｒ）などを用いることもできる。結合層の上に形成される第１ピンド層は、鉄含有率が２５ａｔ％以上５０ａｔ％以下であるＣｏＦｅからなり、例えば１．０ｎｍ以上２．５ｎｍ以下の厚みを有するものである。この第１ピンド層は、２つのＣｏＦｅ層の間にＦｅＴａＯやＣｏＦｅＯなどのナノ酸化層（ＮＯＬ：nano-oxide layer）を挟むようにした３層構造としてもよい。このようなＮＯＬは、第１ピンド層の平滑性を向上させるために用いられる。
ここで、第１ピンド層の磁気モーメントと第２ピンド層の磁気モーメントとは互いに逆平行をなすように固着されている。第２ピンド層の厚みと、第１ピンド層の厚みとのわずかな差が微小なネット磁気モーメントを発生させ、それがＳｙＡＰ層４８全体の磁化方向として現れる。第２ピンド層と第１ピンド層との交換結合は、結合層によって促進される。
ＳｙＡＰ層４８の上に設けられるトンネルバリア層４９は、アルミニウム膜をラジカル酸化（ＲＯＸ：radical oxidation）法により酸化処理したものであり、例えば化学量論
組成がＡｌ2Ｏ3（以下ＡｌＯXと記す）となっているものである。トンネルバリア層４９
の厚みは、例えば１．０ｎｍ以上１．５ｎｍ以下である。トンネルバリア層４９は、ＴａＮからなるキャップ層キャップ層４４の作用により、優れた平滑性と均質性とを有するものとなっている。
フリー層５０は、例えばＮｉＦｅからなり、例えば２．５ｎｍ以上６．０ｎｍ以下の厚みを有するものである。
フリー層５０の上に設けられたキャップ層５１は、ルテニウムやタンタルにより構成され、例えば、６．０ｎｍ以上２５．０ｎｍ以下の厚みを有している。ワード線４５のキャップ層４４を構成するＴａＮとの調和（integration）により、ＭＴＪ素子の各層（
シード層４６Ａ〜キャップ層５１）の結晶構造は、平滑性に優れ、かつ緻密なものとなっている。
ビット線５４は、ＭＴＪ素子３７Ａ（第２キャップ層５１）の上面５１ａと電気的に接するように、ＭＴＪ素子３７Ａおよび絶縁層５３の上に設けられている。ビット線５４は、例えば、銅、金またはアルミニウムなどにより形成され、その周囲が絶縁層によって覆われている。
このような構成の磁気メモリ構造４０Ａにおいては、ビット線５４に＋Ｘ方向または−Ｘ方向への電流が流れ、ワード線４５にＹ方向への電流が流れる。書込動作の際にビット線５４に電流が流れると、右手の法則により、フリー層５０の磁化容易軸に沿った第１の電流磁界が生じる。一方、ワード線４５に電流が流れると、右手の法則により、フリー層５０の磁化困難軸に沿った第２の電流磁界が生じる。ある特定のビット線５４およびワード線４５に電流が流れると、その交差点にある特定のＭＴＪ素子３７Ａにおけるフリー層５０が、第１の電流磁界と第２の電流磁界との合成磁界により、特定の方向へ磁化される。
続いて、図１および図２に加えて図３を参照して、本実施の形態の磁気メモリ構造４０Ａを備えたＭＲＡＭアレイの製造方法について説明する。本実施の形態のＭＲＡＭアレイの製造方法では、水平断面において、複数のＭＴＪ素子３７ＡをＸ軸方向へ配列して複数の行を形成すると共にＹ軸方向へ配列して複数の列を形成することにより、全体としてマトリクスを形成する。また、スパッタリング用チャンバ（超高真空ＤＣマグネトロンスパッタチャンバ）と酸化用チャンバとを備えた超高真空スパッタリング装置（例えば、アネルバ７１００システム）において、一回のポンプダウン操作ののちに磁気メモリ構造４０Ａを構成する全ての層を順次形成するようにする。スパッタデポジッション操作を行う際には、例えばアルゴン（Ａｒ）ガスを充填するようにする。
まず、図３に示したように、基体４１の上に、例えばスパッタリング法やイオンビームデポジッション（ＩＢＤ：Ion Beam Deposition）法を用いて、シード層４２と電極層４３とを順に積層する。こののち、反応性スパッタリング処理によって、電極層４３の上にＴａＮからなるキャップ層４４を形成することにより３層構造のワード線４５を形成する。具体的には、例えば、アルゴン（Ａｒ）と窒素（Ｎ2）の混合ガスなどの窒素含有ガスのプラズマを、タンタル（Ｔａ）のターゲットに衝突させることにより、ＴａＮを生成するようにする。
次に、ワード線４５の上にＭＴＪ素子３７Ａを形成する。ここでは、ワード線４５の上にシード層４６Ａと、ピンニング層４７と、ＳｙＡＰ層４８と、トンネルバリア層４９と、フリー層５０と、キャップ層５１とを予め決められた順序で積層して多層膜を形成したのち、フォトレジストパターン５２によってその多層膜を選択的に覆い、保護されていない領域の多層膜をエッチングにより除去するようにする。その結果、幅ｗを有する第２キャップ層５１を最上層とした台形状のＭＴＪ素子３７Ａが形成される。すなわち、ＭＴＪ素子３７Ａは、キャップ層５１からシード層４６Ａへ向かうほど徐々に広がるように傾斜した側壁（端面）を有するものとなり、シード層４６Ａの幅はキャップ層５１の幅ｗよりも大きくなる。ＴａＮからなるキャップ層４４は、この多層膜のエッチング処理によってＭＴＪ素子３７Ａの両隣に表出することとなるが、その際、厚み方向の一部が除去されて跳ね上がり、ＭＴＪ素子３７Ａの端面に再付着する可能性が高い。従来、キャップ層はタンタルにより構成されていたが、上述したように、ＭＴＪ素子の端面への付着により、センス電流の短絡の問題を引き起こすことがあった。しかしながら、本実施の形態では高抵抗のα−ＴａＮをキャップ層４４として用いているので、図２に示したように積層面と直交する方向にセンス電流Ｉｓを流した場合において短絡の心配が無く、正確なセンシング動作を行うことができる。
なお、多層膜の形成が終了した段階で、アニール処理を行う。例えば、Ｙ軸方向に沿った外部磁界を付与しながら所定温度で所定時間に亘ってアニール処理を行うことにより、ＳｙＡＰ層４８の磁化方向を設定するようにする。
トンネルバリア層４９を形成する際には、０．７ｎｍ以上１．０ｎｍ以下の厚みをなすようにアルミニウム膜をＳｙＡＰ層４８の上に形成したのち、このアルミニウム膜に対してラジカル酸化処理を行うようにする。ラジカル酸化処理については、酸化用チャンバの内部において、上部イオン化電極と、ＳｙＡＰ層４８の上に形成されたアルミニウム膜との間に格子状のキャップを配置したのち、プラズマ酸化をおこなうようにする。
ＭＴＪ素子３７Ａを形成したのち、例えばウェットストリッパや酸素アッシングなどの従来からよく知られた手法により、フォトレジストパターン５２を除去する。こののち、エッチングにより露出したワード層４５の上面を覆うと共にＭＴＪ素子３７Ａの両隣を充填するように絶縁層５３を形成する。このようにして形成した絶縁層５３を、例えばＣＭＰ（chemical mechanical polish）によりＭＴＪ素子３７Ａの厚みと同等の厚みとなるまで平坦化（planarization）することにより、ＭＴＪ素子３７Ａの上面５１ａと絶縁層５３との共平面を形成する。キャップ層５１は、この平坦化による浸食からＭＴＪ素子３７Ａを保護するように機能する。
最後に、ＭＴＪ素子３７Ａと絶縁層５３との共平面上に、複数のＭＴＪ素子３７Ａの上面５１ａと接すると共に互いに平行をなすようにＸ軸方向へ延在する複数のビット線５４を形成する。以上により、本実施の形態のＭＲＡＭアレイの製造が完了する。
以上説明したように、本実施の形態の磁気メモリ構造４０Ａを備えたＭＲＡＭアレイによれば、反応性スパッタリング処理によって形成された所定のＴａＮからなるキャップ層４４を有するワード線４５の上にＭＴＪ素子３７Ａを設けるようにしたので、いくつかの利点が得られる。第１に、上記のＴａＮは、タンタルとは異なり極めて酸化しにくい。このため、ワード線４５の上にＭＴＪ素子３７Ａを形成するにあたって、事前に重度のクリーニング処理を行う必要がない。したがって、製造工程の簡略化を図ることができる。そのうえ、クリーニング処理に伴う表面状態の変化による結晶成長の不安定化という問題を回避することができるので、製造時の歩留まり向上に有利である。第２に、上記のＴａＮはタンタルよりも比抵抗が高いので、製造工程におけるＭＴＪ素子３７Ａのパターニングの際、その端面への再付着が生じた場合であっても、使用時におけるセンス電流の短絡は発生しない。第３に、上記のＴａＮは、ＭＴＪ素子３７Ａの各層（シード層４６Ａ、ピンニング層４７、ＳｙＡＰ層４８、トンネルバリア層４９、フリー層５０およびキャップ層５１）における平滑かつ緻密な結晶成長を一貫して（安定して）行うことを可能する（すなわち、ＭＴＪ素子３７Ａの均質化および緻密化を促進する）。この結果、ＭＴＪ素子３７Ａに関し、十分な抵抗変化率および絶縁破壊電圧の双方を安定かつ容易に確保することが可能となる。したがって、磁気メモリ構造４０Ｂとしての信頼性および信号磁界に対する応答特性を高めることができる。
［第２の実施の形態］
次に、図４を参照して、本発明の第２の実施の形態としての磁気メモリ構造について説明する。図４は、本実施の形態の磁気メモリ構造４０Ｂの断面構成を拡大して示したものであり、上記第１の実施の形態における磁気メモリ構造４０Ａの断面構成（図２）に対応するものである。本実施の形態では、上記第１の実施の形態との相違点について主に説明する。
図４に示したように、磁気メモリ構造４０Ｂは、基体４１上に、下部電極としてのワード線５５と、ＭＴＪ素子３７Ｂと、上部電極としてのビット線５４とを順に備えている。
ワード線５５は、シード層４２および導電層４３のみ有しており、ワード線４５のようにキャップ層４４を有していない。シード層４２および導電層４３は、上記第１の実施の形態と同様の構造（構成材料および厚みが同等）である。具体的には、ワード線５５は、ＮｉＣｒからなるシード層４２と、Ｒｕからなる導電層４３との積層構造「ＮｉＣｒ／Ｒｕ」、ＮｉＣｒからなるシード層４２と、Ｃｕからなる導電層４３との積層構造「ＮｉＣｒ／Ｃｕ」、あるいはタンタルからなるシード層４２と、銅からなる導電層４３との積層構造「Ｔａ／Ｃｕ」といった積層構造をなしている。ルテニウムや銅は、タンタルと比べて（その上に他の層を形成する前の）クリーニング処理が容易である。但し、ＴａＮなどからなるキャップ層をワード線５５の最上層として設けるようにしてもよい。
下部電極５５の上に形成されるＭＴＪ素子３７Ｂは、シード層４６Ｂ、ピンニング層４７、ピンド層４８、トンネルバリア層４９、フリー層５０およびキャップ層５１とが順に積層されたものである。
シード層４６Ｂは、ＴａＮからなるものである。シード層４６Ｂは、５．０ｎｍ以上４０．０ｎｍ以下の厚みを有するものであり、ＭＴＪ素子３７Ｂの各層（ピンニング層４７、ピンド層４８、トンネルバリア層４９、フリー層５０およびキャップ層５１）における結晶の平滑性および緻密性を促進するものである。従来のようにシード層をタンタルにより構成した場合よりも安定した結晶構造のＭＴＪ素子３７Ｂが得られる。
シード層４６Ｂについては、ＴａＮからなり５．０ｎｍ以上４０．０ｎｍ以下の厚みをなす第１の層と、ＮｉＣｒ、ＮｉＦｅまたはＮｉＦｅＣｒからなり４．０ｎｍ以上１０．０ｎｍ以下の厚みをなす第２の層との複合構造としてもよい。このような複合層とする場合、ＴａＮからなる第１の層によって、ワード線４５の影響がＭＴＪ素子３７Ｂにおけるシード層４６Ｂ以外の各層（ピンニング層４７〜キャップ層５１）へ及ぶのを防ぐことができる。
ＭＴＪ素子３７Ｂの他の部分の構成は、上記第１の実施の形態におけるＭＴＪ素子３７Ａと同様である。
このような構成の磁気メモリ構造４０Ｂは、以下のようにして製造する。まず、基体４１の上に、例えばスパッタリング法やＩＢＤ法を用いて、シード層４２と電極層４３とを順に積層することにより２層構造のワード線５５を形成する。次いで、所定のクリーニング処理を必要に応じて行ったのち、ワード線５５の上にＭＴＪ素子３７Ｂを形成する。ここでは、ワード線５５の上にシード層４６Ｂと、ピンニング層４７と、ＳｙＡＰ層４８と、トンネルバリア層４９と、フリー層５０と、キャップ層５１とを予め決められた順序で積層して多層膜を形成したのち、所定形状となるようにパターニングする。シード層４６Ｂについては、窒素プラズマを用いた反応性スパッタリング処理によって形成することが望ましい。具体的には、アルゴン（Ａｒ）と窒素（Ｎ2）の混合ガスなどの窒素含有ガス
のプラズマを、タンタル（Ｔａ）のターゲットに衝突させることにより、ＴａＮを生成する。複合構造のシード層４６Ｂとする場合には、例えば、ＴａＮを用いて５．０ｎｍ以上４０．０ｎｍ以下の厚みをなすように第１の層を形成したのち、この第１の層の上に、ニッケルクロム合金（ＮｉＣｒ）、ニッケル鉄合金（ＮｉＦｅ）またはニッケル鉄クロム合金（ＮｉＦｅＣｒ）を用いて４．０ｎｍ以上１０．０ｎｍ以下の厚みをなすように第２の層を形成するようにする。これ以降の工程については上記第１の実施の形態と同様であるので省略する。
以上説明したように、本実施の形態の磁気メモリ構造４０Ｂを備えたＭＲＡＭアレイによれば、ＴａＮからなるシード層４６Ｂを設けるようにしたので、その上に形成されるＭＴＪ素子３７Ｂの各層（ピンニング層４７、ＳｙＡＰ層４８、トンネルバリア層４９、フリー層５０およびキャップ層５１）における均質化および緻密化を促進することができる。また、ＭＴＪ素子３７Ｂをパターニングする際、その端面へシード層４６Ｂの一部が再付着した場合であっても、センス電流の短絡は発生しない。この結果、ＭＴＪ素子３７Ｂに関し、十分な抵抗変化率および絶縁破壊電圧の双方を安定かつ容易に確保することが可能となる。したがって、磁気メモリ構造４０Ｂとしての信頼性および信号磁界に対する応答特性を高めることができる。
［第３の実施の形態］
次に、図５を参照して、本発明の第３の実施の形態としてのＭＴＪ素子を備えたＴＭＲリードヘッドの構成について以下に説明する。図５は、本実施の形態のＴＭＲリードヘッド６０Ａ（以下、単にＴＭＲヘッド６０Ａという。）における、磁気記録媒体（図示せず）と対向する面（記録媒体対向面）と平行な断面構成を表したものである。ＴＭＲヘッド６０Ａは、例えば磁気ディスク装置などに搭載されて、磁気記録媒体に記録された磁気情報を読み出す磁気デバイスとして機能する磁気再生ヘッドのセンサ部として用いられるものである。
ＴＭＲヘッド６０Ａは、例えばアルティック（Ａｌ・ＴｉＣ）からなる基体６１の上に、下部シールド層６５と、ＭＴＪ素子８０Ａと、上部シールド層７５とを順に備えている。さらに、ＭＴＪ素子８０Ａの両隣には、絶縁層７２と、ハードバイアス層７３と、絶縁層７４とがそれぞれ順に設けられている。
下部シールド層６５は、ＮｉＦｅからなる主要部としての磁性層６２と、ＴａＮからなるキャップ層６４との複合構造となっている。磁性層６２の厚みは、例えば２μｍである。一方、キャップ層６４の厚みは、例えば５．０ｎｍ以上４０．０ｎｍ以下である。このキャップ層６４は、その上に形成されるＭＴＪ素子８０Ａの各層における平滑性や緻密性を促進する作用を発揮するものである。ＴａＮは、タンタルよりも耐酸化性に優れ、その上に形成される結晶の安定した成長を促進する。
ＭＴＪ素子８０Ａは、下部シールド層６５の側から、シード層６６Ａ、ピンニング層６７、ＳｙＡＰ層６８、トンネルバリア層６９、フリー層７０およびキャップ層７１を順に備えている。
シード層６６Ａは、４．０ｎｍ以上１０．０ｎｍ以下の厚みを有しており、例えば、クロム含有率が３５ａｔ％以上４５ａｔ％以下のＮｉＣｒにより構成されている。ＮｉＦｅやＮｉＦｅＣｒなどもシード層６６Ａの構成材料とすることができる。シード層６６Ａは、α−ＴａＮからなるキャップ層６４の上に形成されるので、平滑かつ緻密な＜１１１＞方向の結晶面を有することとなる。このようなシード層６６Ａは、その上に形成されるＭＴＪ素子の他の層における均質性および緻密性を決定する重要な因子である。ピンニング層６７は、８．０ｎｍ以上２０．０ｎｍ以下の厚みを有するマンガン白金合金（ＭｎＰｔ）または５．０ｎｍ以上１０．０ｎｍ以下の厚みを有するイリジウムマンガン合金（ＩｒＭｎ）により構成される。ＳｙＡＰ層６８は、第２ピンド層と結合層と第１ピンド層とが順に積層されたシンセティック構造を有している。ピンニング層６７の上に形成される第２ピンド層は、鉄含有率が１０ａｔ％以上２５ａｔ％以下のＣｏＦｅからなり、例えば１．５ｎｍ以上２．５ｎｍ以下の厚みを有していることが望ましい。結合層は、例えばルテニウムからなり、０．７５ｎｍの厚みを有している。結合層の上に形成される第１ピンド層は、鉄含有率が２５ａｔ％以上５０ａｔ％以下であるＣｏＦｅからなり、例えば２．０ｎｍ以上３．０ｎｍ以下の厚みを有するものである。この第１ピンド層は、２つのＣｏＦｅ層の間に、例えば０．５〜０．６ｎｍの厚みをなすＦｅＴａＯやＣｏＦｅＯなどのＮＯＬを挟むようにした３層構造としてもよい。このようなＮＯＬは、第１ピンド層の平滑性を向上させるために用いられる。
ここで第１ピンド層の磁気モーメントと第２ピンド層の磁気モーメントとは、互いに逆平行をなすように固着されている。第２ピンド層の厚みと、第１ピンド層の厚みとのわずかな差が微小なネット磁気モーメントを発生させ、それがＳｙＡＰ層６８全体の磁化方向として現れる。第２ピンド層と第１ピンド層との交換結合は、結合層によって促進される。
ＳｙＡＰ層６８の上層としてのトンネルバリア層６９は、アルミニウム層を酸化処理したＡｌＯXである。トンネルバリア層６９は、例えば０．７ｎｍ以上１．１ｎｍ以下の厚
みを有しており、キャップ層６４の作用により、優れた平滑性と均質性とを兼ね備えている。
フリー層７０は、トンネルバリア層６９の上にＣｏＦｅ層とＮｉＦｅ層とが順に積層された複合構造をなしている。ＣｏＦｅ層の厚みは、例えば０．５ｎｍ以上１．５ｎｍ以下であり、ＮｉＦｅ層の厚みは、例えば２．０ｎｍ以上４．０ｎｍ以下である。ＣｏＦｅ層は、例えば上記したＳｙＡＰ層６８の第１ピンド層と同様の構成であり、ＮｉＦｅ層は、ニッケル含有率が７５ａｔ％以上８５ａｔ％以下であるＮｉＦｅにより構成されていることが望ましい。さらに、ＣｏＦｅ層とＮｉＦｅ層との間にナノ酸化層を設けるようにしてもよい。
フリー層７０の上には、ルテニウム層とタンタル層との積層構造からなるキャップ層７１が形成されている。例えば、ルテニウム層の厚みは１．０ｎｍ以上３．０ｎｍ以下であり、タンタル層の厚みは１０．０ｎｍ以上２５．０ｎｍ以下である。下部シールド層６５のキャップ層６４を構成するα−ＴａＮとの調和（integration）により、ＭＴＪ素子の
各層（シード層６６Ａ〜キャップ層７１）の結晶構造は、平滑性に優れ、かつ緻密なものとなっている。
このような構成のＴＭＲヘッド６０Ａを形成する際には、基体６１の上に、例えばスパッタリング法やＩＢＤ法を用いて磁性層６２を形成する。こののち、反応性スパッタリング処理によって、磁性層６２の上にＴａＮからなるキャップ層６４を形成することにより２層構造の下部シールド層６５を完成させる。具体的には、例えば、アルゴン（Ａｒ）と窒素（Ｎ2）の混合ガスなどの窒素含有ガスのプラズマを、タンタル（Ｔａ）のターゲットに衝突させることにより、ＴａＮを生成するようにする。
次に、下部シールド層６５の上にＭＴＪ素子８０Ａを形成する。ここでは、超高真空のスパッタリング用チャンバと酸化用チャンバとを備えた装置（例えばアネルバ７１００システムなど）により、一回のポンプダウン操作ののち一括してＭＴＪ素子の各層（具体的には、シード層６６Ａ、ピンニング層６７、ＳｙＡＰ層６８、トンネルバリア層６９、フリー層７０およびキャップ層７１）を順次成膜することにより、多層膜を形成する。
トンネルバリア層６９を形成する際には、０．５ｎｍ以上０．６ｎｍ以下の厚みとなるようにアルミニウム層をＳｙＡＰ層６８の上に形成したのち、自然酸化（ＮＯＸ：natural oxidation）法またはラジカル酸化（ＲＯＸ：radical oxidation）法により、その場でアルミニウム膜を酸化処理するようにする。
多層膜を形成したのち、例えばＹ軸方向への外部磁界を付与しつつアニール処理することにより、ＳｙＡＰ層６８の磁化方向を設定する。さらに、（上記のＹ軸方向への外部磁界よりも小さな）Ｘ軸方向への外部磁界を付与しつつアニール処理することにより、フリー層７０の磁化方向を設定する。
さらに、多層膜を選択的に覆うようにフォトレジストパターン（図示せず）を形成したのち、ＩＢＥによって多層膜を選択的にエッチングすることにより、ＭＴＪ素子８０Ａを形成する。ＴａＮからなるキャップ層６４は、この多層膜のエッチング処理によってＭＴＪ素子８０Ａの両隣に表出することとなるが、その際、厚み方向の一部が除去されて跳ね上がり、ＭＴＪ素子８０Ａの端面に再付着する可能性が高い。従来、キャップ層はタンタルにより構成されていたが、上述したように、ＭＴＪ素子の端面への付着により、センス電流の短絡の問題を引き起こすことがあった。しかしながら、本実施の形態では高抵抗のＴａＮをキャップ層６４として用いているので、積層面と直交する方向にセンス電流Ｉｓを流した場合において短絡の心配が無く、正確なセンシング動作を行うことができる。
こののち、例えば１０．０ｎｍ以上１５．０ｎｍ以下の厚みをなす酸化アルミニウム（Ａｌ2Ｏ3）からなる絶縁層７２を、ＭＴＪ素子８０Ａの側壁および、ＩＢＥによって露出したキャップ層６４を覆うようにＣＶＤ（chemical vapor deposition）法またはＰＶＤ（physical vapor deposition）法を利用して形成する。さらに、絶縁層７２の上に、例えばチタンタングステン合金（ＴｉＷ）層とコバルトクロム白金合金（ＣｏＣｒＰｔ）層とタンタル層との３層構造からなるハードバイアス層７３と、例えば酸化アルミニウム（Ａｌ2Ｏ3）からなる絶縁層７４とを順に形成する。ハードバイアス層７３は、例えば２０．０ｎｍ以上４０．０ｎｍ以下の厚みをなし、絶縁層７４は、例えば１５．０ｎｍ以上２５．０ｎｍ以下の厚みをなしている。ハードバイアス層７３および絶縁層７４を形成したのち、フォトレジストパターンを除去することにより、ＭＴＪ素子８０Ａの上面７１ａが露出する。
次いで、上面７１ａと、絶縁層７４の上面とが共平面をなすように、ＣＭＰ（chemical mechanical polish）処理を行い、最後に上面７１ａと絶縁層７４とを覆うように上部シールド層７５を形成することにより、ＴＭＲヘッド６０Ａが完成する。
以上説明したように、本実施の形態のＴＭＲヘッド６０Ａによれば、ＴａＮからなるキャップ層６４を有する下部シールド層６５の上にＭＴＪ素子８０Ａを設けるようにしたので、上記第１の実施の形態と同様の効果が得られる。具体的には、第１に、ＴａＮは極めて酸化しにくいので、下部シールド層６５の上にＭＴＪ素子８０Ａを形成するにあたって、事前に重度のクリーニング処理を行う必要がない。第２に、ＴａＮは比較的高い比抵抗を有するので、製造工程におけるＭＴＪ素子８０Ａのパターニングの際、その端面への再付着が生じた場合であっても、使用時におけるセンス電流の短絡を防ぐことができる。第３に、ＴａＮは、ＭＴＪ素子８０Ａの各層（シード層６６Ａ、ピンニング層６７、ＳｙＡＰ層６８、トンネルバリア層６９、フリー層７０およびキャップ層７１）における平滑かつ緻密な結晶成長を一貫して（安定して）行うことを可能とし、ＭＴＪ素子８０Ａの均質化および緻密化を促進する。よって、ＭＴＪ素子８０Ａに関し、十分な抵抗変化率および絶縁破壊電圧の双方を安定かつ容易に確保することが可能となる。したがって、ＴＭＲヘッド６０Ａとしての信頼性および信号磁界に対する応答特性を高めることができる。
［第４の実施の形態］
次に、図６を参照して、本発明の第４の実施の形態としてのＴＭＲヘッドについて説明する。図６は、本実施の形態のＴＭＲヘッド６０Ｂにおける、磁気記録媒体と対向する面（記録媒体対向面）と平行な断面構成を表したものである。本実施の形態では、上記第３の実施の形態との相違点について主に説明する。
ＴＭＲヘッド６０Ｂは、基体６１の上に、下部シールド層としての磁性層６２と、ＭＴＪ素子８０Ｂと、上部シールド層７５とを順に備えている。さらに、ＭＴＪ素子８０Ｂの両隣には、絶縁層７２と、ハードバイアス層７３と、絶縁層７４とがそれぞれ順に設けられている。
ＴＭＲヘッド８０Ｂでは、磁性層６２のみによって下部シールド層６５を構成しており、ＴＭＲヘッド８０Ａ（第３の実施の形態）のようにキャップ層６４を有していない。磁性層６４は、第３の実施の形態と同様の構造（構成材料および厚みが同等）である。
ＭＴＪ素子８０Ｂは、下部シールド層６５（磁性層６２）の側から、シード層６６Ｂ、ピンニング層６７、ＳｙＡＰ層６８、トンネルバリア層６９、フリー層７０およびキャップ層７１を順に備えている。
本実施の形態の特徴部分であるシード層６６Ｂは、５．０ｎｍ以上４０．０ｎｍ以下の厚みをなし、α−ＴａＮによって構成されている。ＴａＮにおける窒素含有率は２５ａｔ％以上３５ａｔ％以下である。シード層６６Ｂは、ＭＴＪ素子８０Ｂの各層（ピンニング層６７、ピンド層６８、トンネルバリア層６９、フリー層７０およびキャップ層７１）における結晶の平滑性および緻密性を促進するものである。従来のようにシード層をタンタルにより構成した場合よりも安定した結晶構造のＭＴＪ素子８０Ｂが得られる。
シード層６６Ｂについては、ＴａＮからなり５．０ｎｍ以上３０．０ｎｍ以下の厚みをなす第１の層と、ＮｉＣｒ、ＮｉＦｅまたはＮｉＦｅＣｒからなり４．０ｎｍ以上１０．０ｎｍ以下の厚みをなす第２の層との複合構造としてもよい。このような複合層とする場合、ＴａＮからなる第１の層によって、下部シールド層６５の影響がＭＴＪ素子８０Ｂにおけるシード層６６Ｂ以外の各層（ピンニング層６７〜キャップ層７１）へ及ぶのを防ぐことができる。
ＭＴＪ素子８０Ｂの他の部分の構成は、第３の実施の形態におけるＭＴＪ素子８０Ａと同様である。
このような構成のＴＭＲヘッド６０Ｂは、以下のようにして製造する。まず、基体６１の上に、例えばスパッタリング法やＩＢＤ法を用いて磁性層６２（下部シールド層６５）を形成する。次いで、所定のクリーニング処理を必要に応じて行ったのち、磁性層６２の上にＭＴＪ素子８０Ｂを形成する。ここでは、磁性層６２の上にシード層６６Ｂと、ピンニング層６７と、ＳｙＡＰ層６８と、トンネルバリア層６９と、フリー層７０と、キャップ層７１とを予め決められた順序で積層して多層膜を形成したのち、所定形状となるようにパターニングする。シード層６６Ｂについては、窒素プラズマを用いた反応性スパッタリング処理によって形成することが望ましい。具体的には、アルゴン（Ａｒ）と窒素（Ｎ2）の混合ガスなどの窒素含有ガスのプラズマを、タンタル（Ｔａ）のターゲットに衝突
させることにより、ＴａＮを生成する。複合構造のシード層６６Ｂとする場合には、例えば、ＴａＮを用いて５．０ｎｍ以上３０．０ｎｍ以下の厚みをなすように第１の層を形成したのち、この第１の層の上に、ニッケルクロム合金（ＮｉＣｒ）、ニッケル鉄合金（ＮｉＦｅ）またはニッケル鉄クロム合金（ＮｉＦｅＣｒ）を用いて４．０ｎｍ以上１０．０ｎｍ以下の厚みをなすように第２の層を形成するようにする。これ以降の工程については上記第３の実施の形態と同様であるので省略する。
以上説明したように、本実施の形態のＴＭＲヘッド６０Ｂによれば、反応性スパッタリング処理によって形成されたＴａＮからなるシード層６６Ｂを設けるようにしたので、その上に形成されるＭＴＪ素子８０Ｂの各層（ピンニング層６７、ＳｙＡＰ層６８、トンネルバリア層６９、フリー層７０およびキャップ層７１）における均質化および緻密化を促進することができる。また、ＭＴＪ素子８０Ｂをパターニングする際、その端面へシード層６６Ｂの一部が再付着した場合であっても、センス電流の短絡は発生しない。この結果、ＭＴＪ素子８０Ｂに関し、十分な抵抗変化率および絶縁破壊電圧の双方を安定かつ容易に確保することが可能となる。したがって、ＴＭＲヘッド６０Ｂとしての信頼性および信号磁界に対する応答特性を高めることができる。
本発明の実施例について以下に説明する。
ここでは、上記の第１の実施の形態（図１および図２）に対応した磁気メモリ構造を作製し、その特性確認実験を実施した。その結果を表１に示す。
Figure 0005674744
実施例における下部電極およびＭＴＪ素子の具体的な構造は、以下の通りである。
「ＮｉＣｒ／Ｒｕ／ＴａＮ／／ＮｉＣｒ／ＭｎＰｔ／ＣｏＦｅ／Ｒｕ／ＣｏＦｅ／ＡｌＯX／ＣｏＦｅ／ＮｉＦｅ／Ｒｕ」
である。ここで、左側から「ＮｉＣｒ／Ｒｕ／ＴａＮ」が下部電極、「ＮｉＣｒ」がシード層、「ＭｎＰｔ」がピンニング層、「ＣｏＦｅ／Ｒｕ／ＣｏＦｅ」がＳｙＡＰ層、「ＡｌＯX」がトンネルバリア層、「ＣｏＦｅ／ＮｉＦｅ」がフリー層、「Ｒｕ２５」がキャップ層である。一方、比較例では、下部電極のキャップ層をタンタルとした以外はすべて実施例と同様の構成とした。
評価項目については、表１に示したように、抵抗変化率ｄＲ／Ｒ、接合抵抗ＲＡ、接合抵抗ＲＡの標準偏差σ、絶縁破壊電圧ＶｂおよびＶ50とした。
表１に示したように、本実施例における磁気メモリ構造は、従来のタンタルからなるキャップ層を備えた比較例と遜色のない良好な特性を有していることが確認された。
以上、いくつかの実施の形態および実施例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されず、種々の変形が可能である。すなわち当技術分野を熟知した当業者であれば理解できるように、上記実施の形態等は本発明の一具体例であり、本発明は、上記の内容に限定されるものではない。本発明の特許請求の範囲に規定する内容および思想に基づき、方法、材料、構造または寸法について修正や改良がなされてもよい。
４１…基体、４０Ａ，４０Ｂ…磁気メモリ構造、３７Ａ，３７Ｂ，８０Ａ，８０Ｂ…ＭＴＪ素子、４２…シード層、４３…導電層、４４…キャップ層、４５，５５…ワード線、４６Ａ，４６Ｂ，６６Ａ，６６Ｂ…シード層、４７，６７…ピンニング層、４８，６８…ＳｙＡＰ層、４９，６９…トンネルバリア層、５０，７０…フリー層、５１，７１…キャップ層、５４…ビット線、６０Ａ，６０Ｂ…ＴＭＲヘッド、６５…下部シールド層、６４…キャップ層、７５…上部シールド層。

Claims (24)

  1. 基体上に、第１シード層と導電層とを順に有する下部電極と、
    導線としての上部電極と、
    前記下部電極と前記上部電極との間に配置され、かつ、前記下部電極の側から順に、前記下部電極と接する第２シード層と、反強磁性ピンニング層と、ピンド層と、トンネルバリア層と、磁化自由層と、前記上部電極と接するキャップ層とを有する磁気トンネル接合素子と
    を備え、
    前記第２シード層は、前記下部電極の側から順に、窒化タンタル（ＴａＮ）からなる第１の層と、ニッケルクロム合金（ＮｉＣｒ）またはニッケル鉄合金（ＮｉＦｅ）からなる第２の層とを積層した複合層であり、
    前記窒化タンタルは、窒素プラズマをタンタル（Ｔａ）のターゲットに衝突させる反応性スパッタリング処理によって形成されたものである
    ことを特徴とする磁気メモリ構造。
  2. 前記第１シード層はタンタル（Ｔａ）またはニッケルクロム合金（ＮｉＣｒ）からなり、前記導電層は銅（Ｃｕ）からなる
    ことを特徴とする請求項１に記載の磁気メモリ構造。
  3. 前記第１シード層はニッケルクロム合金（ＮｉＣｒ）からなり、前記導電層はルテニウム（Ｒｕ）または銅（Ｃｕ）からなる
    ことを特徴とする請求項１に記載の磁気メモリ構造。
  4. 前記第２シード層の前記窒化タンタルは、窒素含有率が２５原子パーセント（ａｔ％）以上３５原子パーセント（ａｔ％）以下であり、５．０ｎｍ以上４０．０ｎｍ以下の厚みを有する
    ことを特徴とする請求項１に記載の磁気メモリ構造。
  5. 前記第１の層は５．０ｎｍ以上４０．０ｎｍ以下の厚みを有し、前記第２の層は４．０ｎｍ以上１０．０ｎｍ以下の厚みを有している
    ことを特徴とする請求項１に記載の磁気メモリ構造。
  6. 前記反強磁性ピンニング層は、マンガン白金合金（ＭｎＰｔ）またはイリジウムマンガン合金（ＩｒＭｎ）からなる
    ことを特徴とする請求項１に記載の磁気メモリ構造。
  7. 前記ピンド層は、第１のコバルト鉄合金（ＣｏＦｅ）層と、ルテニウム（Ｒｕ）からなる結合層と、第２のコバルト鉄合金（ＣｏＦｅ）層とが順に積層されたシンセティック構造をなしている
    ことを特徴とする請求項１に記載の磁気メモリ構造。
  8. トンネルバリア層は、アルミニウム層を酸化処理したものであり、１．０ｎｍ以上１．５ｎｍ以下の厚みを有している
    ことを特徴とする請求項１に記載の磁気メモリ構造。
  9. 前記磁化自由層は、ニッケル鉄合金（ＮｉＦｅ）からなることを特徴とする請求項１に記載の磁気メモリ構造。
  10. 基体上に形成された磁性層からなる下部シールド層と、
    前記下部シールド層の上に、前記下部シールド層と接するシード層と、反強磁性ピンニング層と、ピンド層と、トンネルバリア層と、磁化自由層と、キャップ層とが順に積層されてなる磁気トンネル接合素子と、
    前記キャップ層と接するように配置された上部シールド層と
    を備え、
    前記シード層は、窒化タンタル（ＴａＮ）からなる第１の層と、ニッケルクロム合金（ＮｉＣｒ）またはニッケル鉄合金（ＮｉＦｅ）からなる第２の層とを有する複合層であり、
    前記窒化タンタルは、窒素プラズマをタンタル（Ｔａ）のターゲットに衝突させる反応性スパッタリング処理によって形成されたものである
    ことを特徴とするトンネル接合型再生ヘッド。
  11. 前記第１の層は５．０ｎｍ以上３０．０ｎｍ以下の厚みを有し、前記第２の層は４．０ｎｍ以上１０．０ｎｍ以下の厚みを有している
    ことを特徴とする請求項１０に記載のトンネル接合型再生ヘッド。
  12. 前記反強磁性ピンニング層は、マンガン白金合金（ＭｎＰｔ）またはイリジウムマンガン合金（ＩｒＭｎ）からなる
    ことを特徴とする請求項１０に記載のトンネル接合型再生ヘッド。
  13. 前記ピンド層は、第１のコバルト鉄合金（ＣｏＦｅ）層と、ルテニウム（Ｒｕ）からなる結合層と、第２のコバルト鉄合金（ＣｏＦｅ）層とが順に積層されたシンセティック構造をなしている
    ことを特徴とする請求項１０に記載のトンネル接合型再生ヘッド。
  14. 前記トンネルバリア層は、アルミニウム層を酸化処理したものであり、０．７ｎｍ以上１．１ｎｍ以下の厚みを有している
    ことを特徴とする請求項１０に記載のトンネル接合型再生ヘッド。
  15. 前記磁化自由層は、ニッケル鉄合金（ＮｉＦｅ）層と、コバルト鉄合金（ＣｏＦｅ）層と有する複合層である
    ことを特徴とする請求項１０に記載のトンネル接合型再生ヘッド。
  16. 基体上に形成された磁性層からなる下部シールド層と、
    前記下部シールド層の上に、前記下部シールド層と接すると共に窒化タンタル（α−ＴａＮ）により構成されたシード層と、反強磁性ピンニング層と、ピンド層と、トンネルバリア層と、磁化自由層と、キャップ層とが順に積層されてなる磁気トンネル接合素子と、
    前記キャップ層と接するように配置された上部シールド層と
    を備え、
    前記シード層の前記窒化タンタルは、窒素プラズマをタンタル（Ｔａ）のターゲットに衝突させる反応性スパッタリング処理によって形成されると共に、窒素含有率が２５原子パーセント（ａｔ％）以上３５原子パーセント（ａｔ％）以下であり、５．０ｎｍ以上４０．０ｎｍ以下の厚みを有する
    ことを特徴とするトンネル接合型再生ヘッド。
  17. 基体上に、第１シード層と、導電層とを順に積層することにより下部電極を形成する工程と、
    前記下部電極の上に、前記下部電極と接する第２シード層と、反強磁性ピンニング層と、ピンド層と、トンネルバリア層と、磁化自由層と、キャップ層とを有する磁気トンネル接合素子を形成する工程と、
    前記磁気トンネル接合素子の上に、前記キャップ層と接するように上部電極を形成する工程とを含み、
    前記第２シード層を形成する際には、
    前記下部電極上に、窒素プラズマをタンタル（Ｔａ）のターゲットに衝突させる反応性スパッタリング処理により、窒化タンタル（ＴａＮ）からなる第１の層を形成した後、
    ニッケルクロム合金（ＮｉＣｒ）またはニッケル鉄合金（ＮｉＦｅ）からなる第２の層を形成する
    ことを特徴とする磁気メモリ構造の製造方法。
  18. 前記窒化タンタルの窒素含有率を２５原子パーセント（ａｔ％）以上３５原子パーセント（ａｔ％）以下とする
    ことを特徴とする請求項１７に記載の磁気メモリ構造の製造方法。
  19. 前記第１の層を５．０ｎｍ以上４０．０ｎｍ以下の厚みをなすように形成し、前記第２の層を４．０ｎｍ以上１０．０ｎｍ以下の厚みをなすように形成する
    ことを特徴とする請求項１７に記載の磁気メモリ構造の製造方法。
  20. 基体上に、磁性層からなる下部シールド層を形成する工程と、
    前記下部シールド層の上に、前記下部シールド層と接するシード層と、反強磁性ピンニング層と、ピンド層と、トンネルバリア層と、磁化自由層と、キャップ層とを有する磁気トンネル接合素子を形成する工程と、
    前記磁気トンネル接合素子の上に、前記キャップ層と接するように上部シールド層を形成する工程と
    を含み、
    前記シード層を形成する際には、
    前記下部電極上に、窒素プラズマをタンタル（Ｔａ）のターゲットに衝突させる反応性スパッタリング処理により、窒化タンタル（ＴａＮ）からなる第１の層を形成した後、
    ニッケルクロム合金（ＮｉＣｒ）またはニッケル鉄合金（ＮｉＦｅ）からなる第２の層を形成する
    ことを特徴とするトンネル接合型再生ヘッドの製造方法。
  21. 前記窒化タンタルの窒素含有率を２５原子パーセント（ａｔ％）以上３５原子パーセント（ａｔ％）以下とする
    ことを特徴とする請求項２０に記載のトンネル接合型再生ヘッドの製造方法。
  22. 前記第１の層を５．０ｎｍ以上３０．０ｎｍ以下の厚みをなすように形成し、前記第２の層を４．０ｎｍ以上１０．０ｎｍ以下の厚みをなすように形成する
    ことを特徴とする請求項２０に記載のトンネル接合型再生ヘッドの製造方法。
  23. ニッケル鉄合金（ＮｉＦｅ）を用いて２μｍの厚みをなすように前記磁性層を形成する
    ことを特徴とする請求項２０に記載のトンネル接合型再生ヘッドの製造方法。
  24. 基体上に、磁性層からなる下部シールド層を形成する工程と、
    前記下部シールド層の上に、前記下部シールド層と接すると共に窒化タンタル（α−ＴａＮ）により構成されたシード層と、反強磁性ピンニング層と、ピンド層と、トンネルバリア層と、磁化自由層と、キャップ層とを有する磁気トンネル接合素子を形成する工程と、
    前記磁気トンネル接合素子の上に、前記キャップ層と接するように上部シールド層を形成する工程と
    を含み、
    前記窒化タンタルを、窒素プラズマをタンタル（Ｔａ）のターゲットに衝突させる反応性スパッタリング処理により、窒素含有率が２５原子パーセント（ａｔ％）以上３５原子パーセント（ａｔ％）以下で、かつ厚みが５．０ｎｍ以上４０．０ｎｍ以下となるように形成する
    ことを特徴とするトンネル接合型再生ヘッドの製造方法。
JP2012232207A 2004-06-30 2012-10-19 磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドならびにそれらの製造方法 Active JP5674744B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/881445 2004-06-30
US10/881,445 US7611912B2 (en) 2004-06-30 2004-06-30 Underlayer for high performance magnetic tunneling junction MRAM

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005192226A Division JP5153061B2 (ja) 2004-06-30 2005-06-30 磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドならびにそれらの製造方法

Publications (2)

Publication Number Publication Date
JP2013058768A JP2013058768A (ja) 2013-03-28
JP5674744B2 true JP5674744B2 (ja) 2015-02-25

Family

ID=35241294

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2005192226A Active JP5153061B2 (ja) 2004-06-30 2005-06-30 磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドならびにそれらの製造方法
JP2012232207A Active JP5674744B2 (ja) 2004-06-30 2012-10-19 磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドならびにそれらの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2005192226A Active JP5153061B2 (ja) 2004-06-30 2005-06-30 磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドならびにそれらの製造方法

Country Status (5)

Country Link
US (3) US7611912B2 (ja)
EP (1) EP1615226B1 (ja)
JP (2) JP5153061B2 (ja)
KR (1) KR101166356B1 (ja)
TW (1) TWI275092B (ja)

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100988081B1 (ko) * 2003-04-23 2010-10-18 삼성전자주식회사 이종방식으로 형성된 중간 산화막을 구비하는 자기 램 및그 제조 방법
US7319262B2 (en) * 2004-08-13 2008-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. MRAM over sloped pillar
US7672094B2 (en) * 2005-01-18 2010-03-02 Hitachi Global Storage Technologies Netherlands B.V. TMR sensor having an under-layer treated with nitrogen for increased magnetoresistance
US7230845B1 (en) * 2005-07-29 2007-06-12 Grandis, Inc. Magnetic devices having a hard bias field and magnetic memory devices using the magnetic devices
US7265404B2 (en) * 2005-08-30 2007-09-04 Magic Technologies, Inc. Bottom conductor for integrated MRAM
US20070054450A1 (en) * 2005-09-07 2007-03-08 Magic Technologies, Inc. Structure and fabrication of an MRAM cell
US7777261B2 (en) * 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7880249B2 (en) * 2005-11-30 2011-02-01 Magic Technologies, Inc. Spacer structure in MRAM cell and method of its fabrication
JP4786331B2 (ja) 2005-12-21 2011-10-05 株式会社東芝 磁気抵抗効果素子の製造方法
JP4514721B2 (ja) 2006-02-09 2010-07-28 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気記録再生装置及び磁気記憶装置
JP2007299880A (ja) * 2006-04-28 2007-11-15 Toshiba Corp 磁気抵抗効果素子，および磁気抵抗効果素子の製造方法
JP4550777B2 (ja) 2006-07-07 2010-09-22 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッド、磁気記録再生装置及び磁気メモリ
JP5044157B2 (ja) * 2006-07-11 2012-10-10 株式会社東芝 磁気抵抗効果素子，磁気ヘッド，および磁気再生装置
US7838436B2 (en) * 2006-09-28 2010-11-23 Magic Technologies, Inc. Bottom electrode for MRAM device and method to fabricate it
JP2008211057A (ja) 2007-02-27 2008-09-11 Toshiba Corp 磁気ランダムアクセスメモリ
US8335105B2 (en) * 2007-03-07 2012-12-18 Headway Technologies, Inc. Magnetic memory cell
JP4388093B2 (ja) 2007-03-27 2009-12-24 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気記録再生装置
US8164862B2 (en) * 2008-04-02 2012-04-24 Headway Technologies, Inc. Seed layer for TMR or CPP-GMR sensor
JP5203844B2 (ja) 2008-08-07 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7894248B2 (en) * 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US8482966B2 (en) * 2008-09-24 2013-07-09 Qualcomm Incorporated Magnetic element utilizing protective sidewall passivation
JP5039006B2 (ja) 2008-09-26 2012-10-03 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
JP5039007B2 (ja) 2008-09-26 2012-10-03 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
JP2010080839A (ja) 2008-09-29 2010-04-08 Toshiba Corp 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリおよび磁気記録再生装置
WO2010067520A1 (ja) * 2008-12-10 2010-06-17 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及び磁気ランダムアクセスメモリ
US8553449B2 (en) * 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
US7833806B2 (en) * 2009-01-30 2010-11-16 Everspin Technologies, Inc. Structure and method for fabricating cladded conductive lines in magnetic memories
US8120126B2 (en) * 2009-03-02 2012-02-21 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8492858B2 (en) * 2009-08-27 2013-07-23 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8735179B2 (en) * 2009-08-27 2014-05-27 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
JP5578448B2 (ja) 2009-09-17 2014-08-27 富士電機株式会社 磁気抵抗素子及びそれを用いた不揮発性半導体記憶装置
WO2011034536A1 (en) * 2009-09-18 2011-03-24 Intermolecular, Inc. Fabrication of semiconductor stacks with ruthenium-based materials
US8912012B2 (en) 2009-11-25 2014-12-16 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8513749B2 (en) * 2010-01-14 2013-08-20 Qualcomm Incorporated Composite hardmask architecture and method of creating non-uniform current path for spin torque driven magnetic tunnel junction
JP5476185B2 (ja) * 2010-03-31 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
TWI447726B (zh) * 2010-04-02 2014-08-01 Ind Tech Res Inst 磁性隨機存取記憶體
US8922956B2 (en) * 2010-06-04 2014-12-30 Seagate Technology Llc Tunneling magneto-resistive sensors with buffer layers
CN102376871B (zh) * 2010-08-19 2013-12-11 中芯国际集成电路制造(上海)有限公司 磁通道结存储单元及其制造方法
JP5782715B2 (ja) * 2011-01-07 2015-09-24 ソニー株式会社 記憶素子及び記憶装置
JP5736836B2 (ja) * 2011-02-23 2015-06-17 Tdk株式会社 スピン伝導型磁気センサ
US8541855B2 (en) * 2011-05-10 2013-09-24 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
US8420531B2 (en) 2011-06-21 2013-04-16 International Business Machines Corporation Enhanced diffusion barrier for interconnect structures
KR101870873B1 (ko) * 2011-08-04 2018-07-20 에스케이하이닉스 주식회사 반도체 소자의 제조방법
US8895323B2 (en) * 2011-12-19 2014-11-25 Lam Research Corporation Method of forming a magnetoresistive random-access memory device
US9793467B2 (en) 2011-12-20 2017-10-17 Intel Corporation Method for reducing size and center positioning of magnetic memory element contacts
KR20130093394A (ko) 2012-02-14 2013-08-22 삼성전자주식회사 멀티 모드 스위칭 전류를 사용하여 기입 동작을 수행하는 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 기입 방법
US20140252439A1 (en) * 2013-03-08 2014-09-11 T3Memory, Inc. Mram having spin hall effect writing and method of making the same
US10096767B2 (en) * 2013-03-09 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated magnetoresistive tunnel junction structure
US8743507B1 (en) 2013-03-12 2014-06-03 Seagate Technology Llc Seed trilayer for magnetic element
US10522591B2 (en) 2013-03-13 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integration of magneto-resistive random access memory and capacitor
JP6161026B2 (ja) * 2013-03-14 2017-07-12 株式会社東芝 磁気メモリ
US9529060B2 (en) * 2014-01-09 2016-12-27 Allegro Microsystems, Llc Magnetoresistance element with improved response to magnetic fields
KR102214798B1 (ko) 2014-02-05 2021-02-10 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
US9368136B2 (en) * 2014-02-27 2016-06-14 Seagate Technology Llc Magnetoresistive sensor having synthetic antiferromagnetic layer in top and bottom shields
KR102255436B1 (ko) * 2014-05-27 2021-05-24 한양대학교 산학협력단 자기터널접합 소자 및 그 제조방법
US9437811B2 (en) * 2014-12-05 2016-09-06 Shanghai Ciyu Information Technologies Co., Ltd. Method for making a magnetic random access memory element with small dimension and high quality
US10468590B2 (en) * 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9508365B1 (en) 2015-06-24 2016-11-29 Western Digital (Fremont), LLC. Magnetic reader having a crystal decoupling structure
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US20170069835A1 (en) * 2015-09-09 2017-03-09 Kabushiki Kaisha Toshiba Method of manufacturing magnetoresistive memory device
KR102465539B1 (ko) 2015-09-18 2022-11-11 삼성전자주식회사 자기 터널 접합 구조체를 포함하는 반도체 소자 및 그의 형성 방법
WO2017052494A1 (en) * 2015-09-21 2017-03-30 Intel Corporation Flash anneal of a spin hall effect switched magnetic tunnel junction device to reduce resistivity of metal interconnects
US9893271B2 (en) 2015-10-15 2018-02-13 Samsung Electronics Co., Ltd. Semiconductor memory device
US9406617B1 (en) 2015-11-19 2016-08-02 International Business Machines Corporation Structure and process for W contacts
US10115892B2 (en) 2015-11-23 2018-10-30 Headway Technologies, Inc. Multilayer structure for reducing film roughness in magnetic devices
US9780299B2 (en) 2015-11-23 2017-10-03 Headway Technologies, Inc. Multilayer structure for reducing film roughness in magnetic devices
WO2017100547A1 (en) * 2015-12-10 2017-06-15 Everspin Technologies, Inc. Magnetoresistive stack, seed region therefor and method of manufacturing same
US10483320B2 (en) 2015-12-10 2019-11-19 Everspin Technologies, Inc. Magnetoresistive stack with seed region and method of manufacturing the same
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10361361B2 (en) * 2016-04-08 2019-07-23 International Business Machines Corporation Thin reference layer for STT MRAM
US9940956B1 (en) 2016-06-30 2018-04-10 Western Digital (Fremont), Llc Apparatus and method for reducing corrosion in capping layer of magnetic recording reader
KR102511914B1 (ko) 2016-08-04 2023-03-21 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
US9768118B1 (en) 2016-09-19 2017-09-19 International Business Machines Corporation Contact having self-aligned air gap spacers
US10586914B2 (en) * 2016-10-14 2020-03-10 Applied Materials, Inc. Method of forming ultra-smooth bottom electrode surface for depositing magnetic tunnel junctions
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10096769B2 (en) 2017-03-10 2018-10-09 International Business Machines Corporation Bottom electrode for MRAM applications
US10297746B2 (en) 2017-04-05 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Post treatment to reduce shunting devices for physical etching process
US10069064B1 (en) * 2017-07-18 2018-09-04 Headway Technologies, Inc. Memory structure having a magnetic tunnel junction (MTJ) self-aligned to a T-shaped bottom electrode, and method of manufacturing the same
CN108336223B (zh) * 2017-12-08 2024-03-22 北京航空航天大学青岛研究院 存储器件、存储器件的制备方法及电子设备
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10622047B2 (en) 2018-03-23 2020-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Free layer structure in magnetic random access memory (MRAM) for Mo or W perpendicular magnetic anisotropy (PMA) enhancing layer
US10944050B2 (en) 2018-05-08 2021-03-09 Applied Materials, Inc. Magnetic tunnel junction structures and methods of manufacture thereof
US10515903B2 (en) * 2018-05-18 2019-12-24 International Business Machines Corporation Selective CVD alignment-mark topography assist for non-volatile memory
US10522752B1 (en) 2018-08-22 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic layer for magnetic random access memory (MRAM) by moment enhancement
US10916503B2 (en) 2018-09-11 2021-02-09 International Business Machines Corporation Back end of line metallization structure
CN110970350A (zh) * 2018-09-28 2020-04-07 长鑫存储技术有限公司 包含α-Ta层的扩散阻挡层的制备方法以及复合扩散阻挡层
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US10833122B2 (en) 2019-01-07 2020-11-10 International Business Machines Corporation Bottom electrode and dielectric structure for MRAM applications
US20230044333A1 (en) * 2021-08-04 2023-02-09 International Business Machines Corporation Replacement bottom electrode structure for mram devices
US11719771B1 (en) 2022-06-02 2023-08-08 Allegro Microsystems, Llc Magnetoresistive sensor having seed layer hysteresis suppression

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT341650B (de) * 1975-05-26 1978-02-27 Knetsch Ges M B H Ing Akupressur-gerat zur punktweisen druck-ubertragung auf einen finger
DE3063506D1 (en) 1979-08-31 1983-07-07 Fujitsu Ltd A tantalum thin film capacitor and process for producing the same
JPH0819516B2 (ja) * 1990-10-26 1996-02-28 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 薄膜状のアルファＴａを形成するための方法および構造
JPH04356728A (ja) * 1991-04-04 1992-12-10 Hiroyasu Fujimori 磁気記録媒体の製造法
JP2741814B2 (ja) * 1991-12-26 1998-04-22 シャープ株式会社 タンタル金属薄膜の製造方法
US6005600A (en) * 1996-10-18 1999-12-21 Silcon Graphics, Inc. High-performance player for distributed, time-based media
US6114719A (en) * 1998-05-29 2000-09-05 International Business Machines Corporation Magnetic tunnel junction memory cell with in-stack biasing of the free ferromagnetic layer and memory array using the cell
JP2000031494A (ja) * 1998-07-08 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6242770B1 (en) * 1998-08-31 2001-06-05 Gary Bela Bronner Diode connected to a magnetic tunnel junction and self aligned with a metallic conductor and method for forming the same
US6372301B1 (en) * 1998-12-22 2002-04-16 Applied Materials, Inc. Method of improving adhesion of diffusion layers on fluorinated silicon dioxide
US6541371B1 (en) * 1999-02-08 2003-04-01 Novellus Systems, Inc. Apparatus and method for depositing superior Ta(N)/copper thin films for barrier and seed applications in semiconductor processing
JP3562628B2 (ja) * 1999-06-24 2004-09-08 日本電気株式会社 拡散バリア膜、多層配線構造、およびそれらの製造方法
US6205052B1 (en) * 1999-10-21 2001-03-20 Motorola, Inc. Magnetic element with improved field response and fabricating method thereof
US6473336B2 (en) * 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
JP2001303240A (ja) * 2000-04-26 2001-10-31 Toshiba Corp スパッタリングターゲット
US6580140B1 (en) * 2000-09-18 2003-06-17 International Business Machines Corporation Metal oxide temperature monitor
US6714387B1 (en) * 2001-01-08 2004-03-30 Headway Technologies, Inc. Spin valve head with reduced element gap
JP2002314166A (ja) * 2001-04-16 2002-10-25 Nec Corp 磁気抵抗効果素子及びその製造方法
US6614630B2 (en) * 2001-04-23 2003-09-02 Headway Technologies, Inc. Top spin valve heads for ultra-high recording density
KR100403313B1 (ko) * 2001-05-22 2003-10-30 주식회사 하이닉스반도체 바이폴라 접합 트랜지스터를 이용한 마그네틱 램 및 그형성방법
DE10128964B4 (de) * 2001-06-15 2012-02-09 Qimonda Ag Digitale magnetische Speicherzelleneinrichtung
JP4329505B2 (ja) * 2001-06-19 2009-09-09 パナソニック株式会社 磁気メモリを用いた磁気メモリ装置
FR2829868A1 (fr) * 2001-09-20 2003-03-21 Centre Nat Rech Scient Memoire magnetique a ecriture par courant polarise en spin, mettant en oeuvre des alliages amorphes ferrimagnetiques et procede pour son ecriture
JP2003124541A (ja) * 2001-10-12 2003-04-25 Nec Corp 交換結合膜、磁気抵抗効果素子、磁気ヘッド及び磁気ランダムアクセスメモリ
EP1580821B1 (en) * 2001-10-12 2015-12-09 Sony Corporation Magnetoresistance effect element, magnetic memory element, magnetic memory device, and their manufacturing method
US6518588B1 (en) * 2001-10-17 2003-02-11 International Business Machines Corporation Magnetic random access memory with thermally stable magnetic tunnel junction cells
JP3588093B2 (ja) * 2001-10-25 2004-11-10 Ｔｄｋ株式会社 磁気抵抗効果素子、これを用いた磁気ヘッド、並びにヘッドサスペンションアセンブリ
JP2003183838A (ja) * 2001-12-13 2003-07-03 Hitachi Ltd 酸化膜形成装置及び磁気記録再生装置
JP2003198002A (ja) * 2001-12-25 2003-07-11 Fujitsu Ltd 磁気抵抗効果膜および強磁性積層構造体
US6548849B1 (en) * 2002-01-31 2003-04-15 Sharp Laboratories Of America, Inc. Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same
JP2003258335A (ja) * 2002-03-04 2003-09-12 Matsushita Electric Ind Co Ltd トンネル磁気抵抗効果素子の製造方法
JP4100025B2 (ja) * 2002-04-09 2008-06-11 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置
JP2003318461A (ja) * 2002-04-22 2003-11-07 Matsushita Electric Ind Co Ltd 磁気抵抗効果素子とこれを用いた磁気ヘッドおよび磁気メモリならびに磁気記録装置
US6794695B2 (en) * 2002-04-29 2004-09-21 Hewlett-Packard Development Company, L.P. Magneto resistive storage device having a magnetic field sink layer
JP2003324187A (ja) * 2002-05-01 2003-11-14 Sony Corp 磁気メモリ装置の製造方法および磁気メモリ装置
US6704220B2 (en) * 2002-05-03 2004-03-09 Infineon Technologies Ag Layout for thermally selected cross-point MRAM cell
US6744608B1 (en) * 2002-05-14 2004-06-01 Western Digital (Fremont), Inc. Method and system for making TMR junctions
US6635546B1 (en) * 2002-05-16 2003-10-21 Infineon Technologies Ag Method and manufacturing MRAM offset cells in a damascene structure
JP2003332650A (ja) * 2002-05-16 2003-11-21 Sony Corp トンネル磁気抵抗素子とその製造方法および磁気メモリ装置とその製造方法
JP2003335520A (ja) * 2002-05-21 2003-11-25 Japan Science & Technology Corp Ｔｉ−Ｖ合金被膜またはＴｉ−Ｍｏ合金被膜の酸化処理による酸化チタンウイスカーの製造方法
GB0213420D0 (en) * 2002-06-12 2002-07-24 Koninkl Philips Electronics Nv In-Pixel memory for display devices
US20030231437A1 (en) * 2002-06-17 2003-12-18 Childress Jeffrey R. Current-perpendicular-to-plane magnetoresistive device with oxidized free layer side regions and method for its fabrication
JP2004079936A (ja) * 2002-08-22 2004-03-11 Fujitsu Ltd 強磁性トンネル接合を有する積層膜、その製造方法、磁気センサ、磁気記録装置、及び、磁気メモリ装置
US6831312B2 (en) * 2002-08-30 2004-12-14 Freescale Semiconductor, Inc. Amorphous alloys for magnetic devices
JP4065787B2 (ja) * 2002-08-30 2008-03-26 株式会社日立グローバルストレージテクノロジーズ 磁気ヘッドおよび磁気記録再生装置
US6838740B2 (en) * 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6703654B1 (en) * 2003-02-20 2004-03-09 Headway Technologies, Inc. Bottom electrode for making a magnetic tunneling junction (MTJ)
US6952364B2 (en) * 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
US7189583B2 (en) * 2003-07-02 2007-03-13 Micron Technology, Inc. Method for production of MRAM elements
KR100548997B1 (ko) * 2003-08-12 2006-02-02 삼성전자주식회사 다층박막구조의 자유층을 갖는 자기터널 접합 구조체들 및이를 채택하는 자기 램 셀들
US7602000B2 (en) * 2003-11-19 2009-10-13 International Business Machines Corporation Spin-current switched magnetic memory element suitable for circuit integration and method of fabricating the memory element
US7083988B2 (en) * 2004-01-26 2006-08-01 Micron Technology, Inc. Magnetic annealing sequences for patterned MRAM synthetic antiferromagnetic pinned layers
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7122852B2 (en) 2004-05-12 2006-10-17 Headway Technologies, Inc. Structure/method to fabricate a high performance magnetic tunneling junction MRAM
US6960480B1 (en) * 2004-05-19 2005-11-01 Headway Technologies, Inc. Method of forming a magnetic tunneling junction (MTJ) MRAM device and a tunneling magnetoresistive (TMR) read head
US7372116B2 (en) * 2004-06-16 2008-05-13 Hitachi Global Storage Technologies Netherlands B.V. Heat assisted switching in an MRAM cell utilizing the antiferromagnetic to ferromagnetic transition in FeRh

Also Published As

Publication number Publication date
EP1615226B1 (en) 2012-11-14
US20100047929A1 (en) 2010-02-25
JP2006019743A (ja) 2006-01-19
TWI275092B (en) 2007-03-01
JP5153061B2 (ja) 2013-02-27
US7999360B2 (en) 2011-08-16
EP1615226A3 (en) 2010-08-18
US20060002184A1 (en) 2006-01-05
KR20060049265A (ko) 2006-05-18
US8673654B2 (en) 2014-03-18
US7611912B2 (en) 2009-11-03
KR101166356B1 (ko) 2012-07-23
EP1615226A2 (en) 2006-01-11
US20100044680A1 (en) 2010-02-25
JP2013058768A (ja) 2013-03-28
TW200614232A (en) 2006-05-01

Similar Documents

Publication Publication Date Title
JP5674744B2 (ja) 磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドならびにそれらの製造方法
JP5069034B2 (ja) 磁気トンネル接合素子およびその形成方法
JP5100403B2 (ja) 磁気トンネル接合素子およびその製造方法
JP5377547B2 (ja) 磁気トンネル接合素子
JP5618474B2 (ja) ボトムスピンバルブ型磁気トンネル接合素子、ｍｒａｍ、ｓｔｔ−ｒａｍ、ｍｒａｍの製造方法、ｓｔｔ−ｒａｍの製造方法
JP4985006B2 (ja) 磁気抵抗効果素子、磁性積層構造体、及び磁性積層構造体の製造方法
JP5630963B2 (ja) 複合シード層およびこれを有する磁気再生ヘッド、ならびにｔｍｒセンサおよびｃｃｐ−ｃｐｐ−ｇｍｒセンサの形成方法
JP5750211B2 (ja) Ｔｍｒ素子およびその形成方法
US7449345B2 (en) Capping structure for enhancing dR/R of the MTJ device
US7497007B2 (en) Process of manufacturing a TMR device
JP5451977B2 (ja) 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ
JP2008004944A (ja) 強磁性構造、スピンバルブ構造およびその製造方法、磁気抵抗効果素子およびその製造方法
JP2008135432A (ja) トンネル磁気抵抗効果素子及びその製造方法
JP4406242B2 (ja) 磁気メモリ
JP2004079936A (ja) 強磁性トンネル接合を有する積層膜、その製造方法、磁気センサ、磁気記録装置、及び、磁気メモリ装置
JP2006148039A (ja) 磁気抵抗効果素子および磁気メモリ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140213

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140502

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141222

R150 Certificate of patent or registration of utility model

Ref document number: 5674744

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250