JP4786331B2 - 磁気抵抗効果素子の製造方法 - Google Patents

Description

本発明は、磁気抵抗効果膜の膜面の垂直方向にセンス電流を流して磁気を検知する磁気抵抗効果素子およびその製造方法に関する。

巨大磁気抵抗効果（Giant Magneto-Resistive Effect：ＧＭＲ）を用いることで、磁気デバイス、特に磁気ヘッドの性能が飛躍的に向上している。特に、スピンバルブ膜（Spin-Valve：ＳＶ膜）の磁気ヘッドやＭＲＡＭ（Magnetic Random Access Memory）などへの適用は、磁気デバイス分野に大きな技術的進歩をもたらした。

「スピンバルブ膜」は、２つの強磁性層の間に非磁性のスペーサ層を挟んだ構造を有する積層膜であり、スピン依存散乱ユニットとも呼ばれる。この２つの強磁性層の一方（「ピン層」や「磁化固着層」などと称される）の磁化が反強磁性層などで固着され、他方（「フリー層」や「磁化自由層」などと称される）の磁化が外部磁界に応じて回転可能である。スピンバルブ膜では、ピン層とフリー層の磁化方向の相対角度が変化することで、巨大な磁気抵抗変化が得られる。

スピンバルブ膜を用いた磁気抵抗効果素子には、ＣＩＰ（Current In Plane）−ＧＭＲ素子、ＣＰＰ（Current Perpendicular to Plane）−ＧＭＲ素子、およびＴＭＲ（Tunneling MagnetoResistance）素子がある。ＣＩＰ−ＧＭＲ素子ではスピンバルブ膜の面に平行にセンス電流を通電し、ＣＰＰ−ＧＭＲ、およびＴＭＲ素子ではスピンバルブ膜の面にほぼ垂直方向にセンス電流を通電する。センス電流を膜面に対し垂直に通電する方式の方が、将来の高記録密度ヘッド対応の技術として、注目されている。

ここで、スピンバルブ膜が金属層で形成されたメタルＣＰＰ−ＧＭＲ素子では、磁化による抵抗変化量が小さく、微弱磁界（例えば、高記録密度の磁気ディスクでの磁界）を検知するのは困難である。
スペーサ層として、厚み方向への電流パスを含む酸化物層［ＮＯＬ（nano-oxide layer）］を用いたＣＰＰ素子が提案されている（特許文献１参照）。この素子では、電流狭窄［ＣＣＰ（Current-confined-path）］効果により素子抵抗およびＭＲ変化率の双方を増大できる。以下、この素子をＣＣＰ−ＣＰＰ素子と呼ぶ。
特開２００２−２０８７４４号

現在、ＨＤＤ（Hard Disk Drive）等の磁気記憶装置はパソコンや携帯型音楽プレーヤーなどの用途に用いられている。しかしながら、今後、磁気記憶装置の使用用途がさらに広がり、また高密度記憶化が進むと、信頼性への要求がより厳しくなる。例えば、より高温度の条件下や、より高速での動作環境下での信頼性を向上させることが、必要になる。そのためには、磁気ヘッドの信頼性を、従来よりも向上させることが望ましい。
特にＣＣＰ−ＣＰＰ素子は、従来のＴＭＲ素子に比べて抵抗が低いため、より高転送レートが要求されるサーバー・エンタープライズ用途のハイエンドの磁気記憶装置に適用可能である。このようなハイエンドの用途には、高密度化と、高信頼性を同時に満たすことが要求される。また、これらの用途では、より高温化での信頼性を向上させることが望ましい。つまり、より厳しい環境（高温環境等）、より厳しい使用条件（高速で回転する磁気ディスクでの情報の読み取り等）下で、ＣＣＰ−ＣＰＰ素子を使用することが必要となる。
本発明は、高密度記憶の磁気記憶装置に適用可能で、信頼性の向上が図られた磁気抵抗効果素子およびその製造方法を提供することを目的とする。

本発明の一態様に係る磁気抵抗効果素子の製造方法は、第１の磁性層を形成するステップと、前記形成される第１の磁性層上に、絶縁層と、この絶縁層の層方向に貫通する電流を通過させる導電層と、を有するスペーサ層を形成するステップと、前記形成されたスペーサ層上に、イオン、プラズマ、または熱でその全部または一部が処理される第２の磁性層を形成するステップと、を具備することを特徴とする。

本発明によれば、高密度記憶の磁気記憶装置に適用可能で、信頼性の向上が図られた磁気抵抗効果素子およびその製造方法を提供できる。

以下、図面を参照しながら本発明の実施の形態を説明する。なお、以下の実施の形態においては、合金の組成は原子％（atomic％）で表される。
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る磁気抵抗効果素子（ＣＣＰ−ＣＰＰ素子）を表す斜視図である。なお、図１および以降の図は全て模式図であり、図上での膜厚同士の比率と、実際の膜厚同士の比率は必ずしも一致しない。
図１に示すように本実施の形態に係る磁気抵抗効果素子は、磁気抵抗効果膜１０、およびこれを上下から夾む下電極１１および上電極２０を有し、図示しない基板上に構成される。

磁気抵抗効果膜１０は、下地層１２、ピニング層１３、ピン層１４、下部金属層１５、スペーサ層（ＣＣＰ−ＮＯＬ）１６（絶縁層１６１、電流パス１６２）、上部金属層１７、フリー層１８、キャップ層１９が順に積層されて構成される。この内、ピン層１４、下部金属層１５、スペーサ層１６、および上部金属層１７、およびフリー層１８が、２つの強磁性層の間に非磁性のスペーサ層を挟んでなるスピンバルブ膜に対応する。また、下部金属層１５、スペーサ層（ＣＣＰ−ＮＯＬ）１６、および上部金属層１７の全体が広義のスペーサ層として定義される。なお、見やすさのために、スペーサ層１６はその上下層（下部金属層１５および上部金属層１７）から切り離した状態で表している。

以下、磁気抵抗効果素子の構成要素を説明する。
下電極１１は、スピンバルブ膜の垂直方向に通電するための電極である。下電極１１と上電極２０との間に電圧が印加されることで、スピンバルブ膜内部をその膜垂直方向に沿って電流が流れる。この電流によって、磁気抵抗効果に起因する抵抗の変化を検出することで、磁気の検知が可能となる。下電極１１には、電流を磁気抵抗効果素子に通電するために、電気抵抗が比較的小さい金属層が用いられる。

下地層１２は、例えば、バッファ層１２ａ、シード層１２ｂに区分することができる。バッファ層１２ａは下電極１１表面の荒れを緩和したりするための層である。シード層１２ｂは、その上に成膜されるスピンバルブ膜の結晶配向および結晶粒径を制御するための層である。

バッファ層１２ａとしては、Ｔａ、Ｔｉ、Ｗ、Ｚｒ、Ｈｆ、Ｃｒまたはこれらの合金を用いることができる。バッファ層１２ａの膜厚は２〜１０ｎｍ程度が好ましく、３〜５ｎｍ程度がより好ましい。バッファ層１２ａの厚さが薄すぎるとバッファ効果が失われる。一方、バッファ層１２ａの厚さが厚すぎるとＭＲ変化率に寄与しない直列抵抗を増大させることになる。なお、バッファ層１２ａ上に成膜されるシード層１２ｂがバッファ効果を有する場合には、バッファ層１２ａを必ずしも設ける必要はない。上記のなかの好ましい一例として、Ｔａ［３ｎｍ］を用いることができる。

シード層１２ｂは、その上に成膜される層の結晶配向を制御できる材料であればよい。シード層１２ｂとして、ｆｃｃ構造（face-centered cubic structure：面心立方格子構造）またはｈｃｐ構造（hexagonal close-packed structure：六方最密格子構造）やｂｃｃ構造（body-centered cubic structure：体心立方格子構造）を有する金属層などが好ましい。例えば、シード層１２ｂとして、ｈｃｐ構造を有するＲｕや、ｆｃｃ構造を有するＮｉＦｅを用いることにより、その上のスピンバルブ膜の結晶配向をｆｃｃ（１１１）配向にすることができる。また、ピニング層１３（例えば、ＰｔＭｎ）の結晶配向を規則化したｆｃｔ構造（face-centered tetragonal structure：面心正方構造）、あるいはｂｃｃ（body-centered cubic structure：体心立方構造）（１１０）配向とすることができる。
結晶配向を向上させるシード層１２ｂとしての機能を十分発揮するために、シード層１２ｂの膜厚としては、１〜５ｎｍが好ましく、より好ましくは、１．５〜３ｎｍが好ましい。上記のなかの好ましい一例として、Ｒｕ［２ｎｍ］を用いることができる。

スピンバルブ膜やピニング層１３の結晶配向性は、Ｘ線回折により測定できる。スピンバルブ膜のｆｃｃ（１１１）ピーク、ピニング層１３（ＰｔＭｎ）のｆｃｔ（１１１）ピークまたはｂｃｃ（１１０）ピークでのロッキングカーブの半値幅を３．５〜６度として、良好な配向性を得ることができる。なお、この配向の分散角は断面ＴＥＭを用いた回折スポットからも判別することができる。

シード層１２ｂとして、Ｒｕの代わりに、ＮｉＦｅベースの合金（例えば、Ｎｉ_ｘＦｅ_{１００−ｘ}（ｘ＝９０〜５０％、好ましくは７５〜８５％）や、ＮｉＦｅに第３元素Ｘを添加して非磁性にした（Ｎｉ_ｘＦｅ_{１００−ｘ}）_{１００−ｙ}Ｘ_ｙ（Ｘ＝Ｃｒ、Ｖ、Ｎｂ、Ｈｆ、Ｚｒ、Ｍｏ））を用いることもできる。ＮｉＦｅベースのシード層１２ｂでは、良好な結晶配向性を得るのが比較的容易であり、上記と同様に測定したロッキングカーブの半値幅を３〜５度とすることができる。

シード層１２ｂには、結晶配向を向上させる機能だけでなく、スピンバルブ膜の結晶粒径を制御する機能もある。具体的には、スピンバルブ膜の結晶粒径を５〜４０ｎｍに制御することができ、磁気抵抗効果素子のサイズが小さくなっても、特性のばらつきを招くことなく高いＭＲ変化率を実現できる。
ここでの結晶粒径は、シード層１２ｂの上に形成された結晶粒の粒径によって判別することができ、断面ＴＥＭなどによって決定することができる。ピン層１４がスペーサ層１６よりも下層に位置するボトム型スピンバルブ膜の場合には、シード層１２ｂの上に形成される、ピニング層１３（反強磁性層）や、ピン層１４（磁化固着層）の結晶粒径によって判別することができる。

高密度記録に対応した再生ヘッドでは、素子サイズが、例えば、１００ｎｍ以下である。素子サイズに対する結晶粒径の比が大きいことは、素子の特性がばらつく原因となる。スピンバルブ膜の結晶粒径が４０ｎｍよりも大きいことは好ましくない。具体的には、結晶粒径が５〜４０ｎｍの範囲が好ましく、５〜２０ｎｍの範囲がさらに好ましい範囲である。

素子面積あたりの結晶粒の数が少なくなると、結晶数が少ないことに起因した特性のばらつきの原因となりうるため、結晶粒径を大きくすることはあまり好ましくない。特に電流パスを形成しているＣＣＰ−ＣＰＰ素子では結晶粒径を大きくすることはあまり好ましくない。一方、結晶粒径が小さくなりすぎても、良好な結晶配向を維持することが一般的には困難になる。これら、結晶粒径の上限、および下限を考慮した結晶粒径の好ましい範囲が、５〜２０ｎｍである。
しかしながら、ＭＲＡＭ用途などでは、素子サイズが１００ｎｍ以上の場合があり、結晶粒径が４０ｎｍ程度と大きくてもそれほど問題とならない場合もある。即ち、シード層１２ｂを用いることで、結晶粒径が粗大化しても差し支えない場合もある。

上述した５〜２０ｎｍの結晶粒径を得るためには、シード層１２ｂとして、Ｒｕ２nmや、（Ｎｉ_ｘＦｅ_{１００−ｘ}）_{１００−ｙ}Ｘ_ｙ（Ｘ＝Ｃｒ、Ｖ、Ｎｂ、Ｈｆ、Ｚｒ、Ｍｏ））層の場合には、第３元素Ｘの組成ｙを０〜３０％程度とすることが好ましい（ｙが０％の場合も含む）。
一方、結晶粒径を４０ｎｍよりも粗大化させて用いるためには、さらに多量の添加元素を用いることが好ましい。シード層１２ｂの材料が、例えば、ＮｉＦｅＣｒの場合にはＣｒ量を３５〜４５％程度とし、ｆｃｃとｂｃｃの境界相を示す組成を用いて、ｂｃｃ構造を有するＮｉＦｅＣｒ層を用いることが好ましい。

前述したように、シード層１２ｂの膜厚は１ｎｍ〜５ｎｍ程度が好ましく、１．５〜３ｎｍがより好ましい。シード層１２ｂの厚さが薄すぎると結晶配向制御などの効果が失われる。一方、シード層１２ｂの厚さが厚すぎると、直列抵抗の増大を招き、さらにスピンバルブ膜の界面の凹凸の原因となることがある。

ピニング層１３は、その上に成膜されるピン層１４となる強磁性層に一方向異方性（unidirectional anisotropy）を付与して磁化を固着する機能を有する。ピニング層１３の材料としては、ＰｔＭｎ、ＰｄＰｔＭｎ、ＩｒＭｎ、ＲｕＲｈＭｎなどの反強磁性材料を用いることができる。この内、高記録密度対応のヘッドの材料として、ＩｒＭｎが有利である。ＩｒＭｎは、ＰｔＭｎよりも薄い膜厚で一方向異方性を印加することができ、高密度記録の為に必要な狭ギャップ化に適している。

十分な強さの一方向異方性を付与するために、ピニング層１３の膜厚を適切に設定する。ピニング層１３の材料がＰｔＭｎやＰｄＰｔＭｎの場合には、膜厚として、８〜２０ｎｍ程度が好ましく、１０〜１５ｎｍがより好ましい。ピニング層１３の材料がＩｒＭｎの場合には、ＰｔＭｎなどより薄い膜厚でも一方向異方性を付与可能であり、４〜１８ｎｍが好ましく、５〜１５ｎｍがより好ましい。上記のなかの好ましい一例として、ＩｒＭｎ［１０ｎｍ］を用いることができる。

ピニング層１３として、反強磁性層の代わりに、ハード磁性層を用いることができる。ハード磁性層として、例えば、ＣｏＰｔ（Ｃｏ＝５０〜８５％）、（Ｃｏ_ｘＰｔ_{１００−ｘ}）_{１００−ｙ}Ｃｒ_ｙ（ｘ＝５０〜８５％、ｙ＝０〜４０％）、ＦｅＰｔ（Ｐｔ＝４０〜６０％）を用いることができる。ハード磁性層（特に、ＣｏＰｔ）は比抵抗が比較的小さいため、直列抵抗および面積抵抗ＲＡの増大を抑制できる。

ピン層１４は、下部ピン層１４１（例えば、Ｃｏ_９０Ｆｅ_１０３．５nm）、磁気結合層１４２（例えば、Ｒｕ）、および上部ピン層１４３（例えば、Ｆｅ_５０Ｃｏ_５０［１ｎｍ］／Ｃｕ［０．２５ｎｍ］）×２／Ｆｅ_５０Ｃｏ_５０［１ｎｍ］）からなるシンセティックピン層とすることのが好ましい一例である。ピニング層１３（例えば、ＩｒＭｎ）とその直上の下部ピン層１４１は一方向異方性（unidirectional anisotropy）をもつように交換磁気結合している。磁気結合層１４２の上下の下部ピン層１４１および上部ピン層１４３は、磁化の向きが互いに反平行になるように強く磁気結合している。

下部ピン層１４１の材料として、例えば、Ｃｏ_ｘＦｅ_{１００−ｘ}合金（ｘ＝０〜１００％）、Ｎｉ_ｘＦｅ_{１００−ｘ}合金（ｘ＝０〜１００％）、またはこれらに非磁性元素を添加したものを用いることができる。また、下部ピン層１４１の材料として、Ｃｏ、Ｆｅ、Ｎｉの単元素やこれらの合金を用いても良い。

下部ピン層１４１の磁気膜厚（飽和磁化Ｂｓ×膜厚ｔ（Ｂｓ・ｔ積））が、上部ピン層１４３の磁気膜厚とほぼ等しいことが好ましい。つまり、上部ピン層１４３の磁気膜厚と下部ピン層１４１の磁気膜厚とが対応することが好ましい。一例として、上部ピン層１４３が（Ｆｅ_５０Ｃｏ_５０［１ｎｍ］／Ｃｕ［０．２５ｎｍ］）×２／Ｆｅ_５０Ｃｏ_５０［１ｎｍ］の場合、薄膜でのＦｅＣｏの飽和磁化が約２．２Ｔであるため、磁気膜厚は２．２Ｔ×３ｎｍ＝６．６Ｔｎｍとなる。Ｃｏ_９０Ｆｅ_１０の飽和磁化が約１．８Ｔなので、上記と等しい磁気膜厚を与える下部ピン層１４１の膜厚ｔは６．６Ｔｎｍ／１．８Ｔ＝３．６６ｎｍとなる。したがって、膜厚が約３．６ｎｍのＣｏ_９０Ｆｅ_１０を用いることが望ましい。

下部ピン層１４１に用いられる磁性層の膜厚は２〜５ｎｍ程度が好ましい。ピニング層１３（例えば、ＩｒＭｎ）による一方向異方性磁界強度および磁気結合層１４２（例えば、Ｒｕ）を介した下部ピン層１４１と上部ピン層１４３との反強磁性結合磁界強度の観点に基づく。下部ピン層１４１が薄すぎるとＭＲ変化率が小さくなる。一方、下部ピン層１４１が厚すぎるとデバイス動作に必要な十分な一方向性異方性磁界を得ることが困難になる。好ましい一例として、膜厚３．６ｎｍのＣｏ_９０Ｆｅ_１０が挙げられる。

磁気結合層１４２（例えば、Ｒｕ）は、上下の磁性層（下部ピン層１４１および上部ピン層１４３）に反強磁性結合を生じさせてシンセティックピン構造を形成する機能を有する。磁気結合層１４２としてのＲｕ層の膜厚は０．８〜１ｎｍであることが好ましい。なお、上下の磁性層に十分な反強磁性結合を生じさせる材料であれば、Ｒｕ以外の材料を用いてもよい。ＲＫＫＹ（Ruderman-Kittel- Kasuya-Yosida）結合の２ｎｄピークに対応する膜厚０．８〜１ｎｍの換わりに、ＲＫＫＹ結合の１ｓｔピークに対応する膜厚０．３〜０．６ｎｍを用いることもできる。ここでは、より高信頼性の結合を安定して特性が得られる、０．９ｎｍのＲｕが一例として挙げられる。

上部ピン層１４３の一例として、（Ｆｅ_５０Ｃｏ_５０［１ｎｍ］／Ｃｕ［０．２５ｎｍ］）×２／Ｆｅ_５０Ｃｏ_５０［１ｎｍ］のような磁性層を用いることができる。上部ピン層１４３は、スピン依存散乱ユニットの一部をなす。上部ピン層１４３は、ＭＲ効果に直接的に寄与する磁性層であり、大きなＭＲ変化率を得るために、この構成材料、膜厚の双方が重要である。特に、スペーサ層１６との界面に位置する磁性材料は、スピン依存界面散乱に寄与する点で特に重要である。

上部ピン層１４３としてここで用いた、ｂｃｃ構造をもつＦｅ_５０Ｃｏ_５０を用いる効果について述べる。上部ピン層１４３として、ｂｃｃ構造をもつ磁性材料を用いた場合、スピン依存界面散乱効果が大きいため、大きなＭＲ変化率を実現することができる。ｂｃｃ構造をもつＦｅＣｏ系合金として、Ｆｅ_ｘＣｏ_{１００−ｘ}（ｘ＝３０〜１００％）や、Ｆｅ_ｘＣｏ_{１００−ｘ}に添加元素を加えたものが挙げられる。そのなかでも、諸特性を満たしたＦｅ_４０Ｃｏ_６０〜Ｆｅ_６０Ｃｏ_４０が使いやすい材料の一例である。

上部ピン層１４３が、高ＭＲ変化率を実現しやすいｂｃｃ構造をもつ磁性層から形成されている場合には、この磁性層の全膜厚が１．５ｎｍ以上であることが好ましい。ｂｃｃ構造を安定に保つためである。スピンバルブ膜に用いられる金属材料は、ｆｃｃ構造またはｆｃｔ構造であることが多いため、上部ピン層１４３のみがｂｃｃ構造を有することがあり得る。このため、上部ピン層１４３の膜厚が薄すぎると、ｂｃｃ構造を安定に保つことが困難になり、高いＭＲ変化率が得られなくなる。
ここでは、上部ピン層１４３として、極薄Ｃｕ積層を含むＦｅ_５０Ｃｏ_５０を用いている。ここで、上部ピン層１４３は、全膜厚が３ｎｍのＦｅＣｏと、１ｎｍのＦｅＣｏ毎に積層された０．２５ｎｍのＣｕとからなり、トータル膜厚３．５ｎｍである。

上部ピン層１４３の膜厚は５ｎｍ以下であることが好ましい。大きなピン固着磁界を得るためである。大きなピン固着磁界と、ｂｃｃ構造の安定性の両立のため、ｂｃｃ構造をもつ上部ピン層１４３の膜厚は、２．０ｎｍ〜４ｎｍ程度であることが好ましいということになる。

上部ピン層１４３には、ｂｃｃ構造をもつ磁性材料の代わりに、従来の磁気抵抗効果素子で広く用いられているｆｃｃ構造を有するＣｏ_９０Ｆｅ_１０合金や、ｈｃｐ構造をもつコバルト合金を用いることができる。上部ピン層１４３として、Ｃｏ、Ｆｅ、Ｎｉなどの単体金属、またはこれらのいずれか一つの元素を含む合金材料はすべて用いることができる。上部ピン層１４３の磁性材料として、大きなＭＲ変化率を得るのに有利なものから並べると、ｂｃｃ構造をもつＦｅＣｏ合金材料、５０％以上のコバルト組成をもつコバルト合金、５０％以上のＮｉ組成をもつニッケル合金の順になる。

ここでの一例として挙げたものは、上部ピン層１４３として、磁性層（ＦｅＣｏ層）と非磁性層（極薄Ｃｕ層）とを交互に積層したものを用いることができる。このような構造を有する上部ピン層１４３では、極薄Ｃｕ層によって、スピン依存バルク散乱効果と呼ばれるスピン依存散乱効果を向上させることができる。
「スピン依存バルク散乱効果」は、スピン依存界面散乱効果と対の言葉として用いられる。スピン依存バルク散乱効果とは、磁性層内部でＭＲ効果を発現する現象である。スピン依存界面散乱効果は、スペーサ層と磁性層の界面でＭＲ効果を発現する現象である。

以下、磁性層と非磁性層の積層構造によるバルク散乱効果の向上につき説明する。
ＣＣＰ−ＣＰＰ素子においては、スペーサ層１６の近傍で電流が狭窄されるため、スペーサ層１６の界面近傍での抵抗の寄与が非常に大きい。つまり、スペーサ層１６と磁性層（ピン層１４、フリー層１８）の界面での抵抗が、磁気抵抗効果素子全体の抵抗に占める割合が大きい。このことは、スピン依存界面散乱効果の寄与がＣＣＰ−ＣＰＰ素子では非常に大きく、重要であることを示している。つまり、スペーサ層１６の界面に位置する磁性材料の選択が従来のＣＰＰ素子の場合と比較して、重要な意味をもつ。これが、ピン層１４３として、スピン依存界面散乱効果が大きいｂｃｃ構造をもつＦｅＣｏ合金層を用いた理由であり、前述したとおりである。

しかしながら、バルク散乱効果の大きい材料を用いることも無視できず、より高ＭＲ変化率を得るためにはやはり重要である。バルク散乱効果を得るための極薄Ｃｕ層の膜厚は、０．１〜１ｎｍが好ましく、０．２〜０．５ｎｍがより好ましい。Ｃｕ層の膜厚が薄すぎると、バルク散乱効果を向上させる効果が弱くなる。Ｃｕ層の膜厚が厚すぎると、バルク散乱効果が減少することがあるうえに、非磁性のＣｕ層を介した上下磁性層の磁気結合が弱くなり、ピン層１４の特性が不十分となる。そこで、好ましい一例として挙げたものでは、０．２５ｎｍのＣｕを用いた。

磁性層間の非磁性層の材料として、Ｃｕの換わりに、Ｈｆ、Ｚｒ、Ｔｉなどを用いてもよい。一方、これら極薄の非磁性層を挿入した場合、ＦｅＣｏなど磁性層の一層あたりの膜厚は０．５〜２ｎｍが好ましく、１〜１．５ｎｍ程度がより好ましい。

上部ピン層１４３として、ＦｅＣｏ層とＣｕ層との交互積層構造に換えて、ＦｅＣｏとＣｕを合金化した層を用いてもよい。このようなＦｅＣｏＣｕ合金として、例えば、（Ｆｅ_xＣｏ_100-x）_100-yＣｕ_y（ｘ＝３０〜１００％、ｙ＝３〜１５％程度）が挙げられるが、これ以外の組成範囲を用いてもよい。ここで、ＦｅＣｏに添加する元素として、Ｃｕの代わりに、Ｈｆ、Ｚｒ，Ｔｉなど他の元素を用いてもよい。
上部ピン層１４３には、Ｃｏ、Ｆｅ、Ｎｉや、これらの合金材料からなる単層膜を用いてもよい。例えば、最も単純な構造の上部ピン層１４３として、従来から広く用いられている、２〜４ｎｍのＣｏ_９０Ｆｅ_１０単層を用いてもよい。この材料に他の元素を添加してもよい。

次に、広義のスペーサ層を形成する膜構成について述べる。下部金属層１５は、電流パス１６２の形成に用いられ、いわば電流パス１６２の供給源である。ただし、電流パス１６２の形成後にも明確な金属層として残存している必要はない。下部金属層１５は、広義のスペーサ層の一部を形成する材料である。下部金属層１５は、その上部のスペーサ層１６を形成するときに、下部に位置する磁性層１４３の酸化を抑制するストッパ層としての機能も有する。

スペーサ層（ＣＣＰ−ＮＯＬ）１６は、絶縁層１６１、電流パス１６２を有する。なお、前述のように、スペーサ層１６、下部金属層１５、および上部金属層１７を含めて、広義のスペーサ層として取り扱う。
絶縁層１６１は、酸化物、窒化物、酸窒化物等から構成される。絶縁層１６１として、Ａｌ₂Ｏ₃のようなアモルファス構造や、ＭｇＯのような結晶構造の双方が有り得る。スペーサ層としての機能を発揮するために、絶縁層１６１の厚さは、１〜３ｎｍが好ましく、１．５〜２．５ｎｍの範囲がより好ましい。

絶縁層１６１に用いる典型的な絶縁材料として、Ａｌ_２Ｏ_３をベース材料としたものや、これに添加元素を加えたものがある。添加元素として、Ｔｉ、Ｈｆ、Ｍｇ、Ｚｒ，Ｖ，Ｍｏ、Ｓｉ，Ｃｒ，Ｎｂ，Ｔａ，Ｗ、Ｂ，Ｃ、Ｖなどがある。これらの添加元素の添加量は０％〜５０％程度の範囲で適宜変えることができる。一例として、約２ｎｍのＡｌ_２Ｏ_３を絶縁層１６１として用いることができる。

絶縁層１６１には、Ａｌ_２Ｏ_３のようなＡｌ酸化物の換わりに、Ｔｉ酸化物、Ｈｆ酸化物、Ｍｇ酸化物、Ｚｒ酸化物、Ｃｒ酸化物、Ｔａ酸化物、Ｎｂ酸化物、Ｍｏ酸化物、Ｓｉ酸化物、Ｖ酸化物なども用いることができる。これらの酸化物の場合でも、添加元素として上述の材料を用いることができる。また、添加元素の量を０％〜５０％程度の範囲で適宜に変えることができる。
これら酸化物の換わりに、上述したようなＡｌ，Ｓｉ，Ｈｆ，Ｔｉ，Ｍｇ，Ｚｒ，Ｖ，Ｍｏ，Ｎｂ，Ｔａ，Ｗ，Ｂ，Ｃをベースとした酸窒化物や、窒化物を用いても、電流を絶縁する機能を有する材料であれば構わない。

電流パス１６２は、スペーサ層１６の膜面垂直に電流を流すパス（経路）であり、電流を狭窄するためのものである。絶縁層１６１の膜面垂直方向に電流を通過させる導電体として機能し、例えば、Ｃｕ等の金属層から構成できる。即ち、スペーサ層１６では、電流狭窄構造（ＣＣＰ構造）を有し、電流狭窄効果によりＭＲ変化率を増大可能である。電流パス１６２（ＣＣＰ）を形成する材料は、Ｃｕ以外には、Ａｕ，Ａｇや、Ｎｉ，Ｃｏ，Ｆｅ、もしくはこれらの元素を少なくとも一つは含む合金層を挙げることができる。一例として、電流パス１６２をＣｕを含む合金層で形成することができる。ＣｕＮｉ、ＣｕＣｏ、ＣｕＦｅなどの合金層も用いることができる。ここで、５０％以上のＣｕを有する組成とすることが、高ＭＲ変化率と、ピン層１４とフリー層１８の層間結合磁界（interlayer coupling field, Hin）を小さくするためには好ましい。
電流パス１６２は絶縁層１６１と比べて著しく酸素、窒素の含有量が少ない領域であり（少なくとも２倍以上の酸素や窒素の含有量の差がある）、一般的には結晶相である。結晶相は非結晶相よりも抵抗が小さいため、電流パス１６２として機能しやすい。

上部金属層１７は、広義のスペーサ層の一部を形成するものである。その上に成膜されるフリー層１８がスペーサ層１６の酸化物に接して酸化されないように保護するバリア層としての機能、およびフリー層１８の結晶性を良好にする機能を有する。例えば、絶縁層１６１の材料がアモルファス（例えば、Ａｌ₂Ｏ₃）の場合には、その上に成膜される金属層の結晶性が悪くなるが、ｆｃｃ結晶性を良好にする層（例えば、Ｃｕ層）を配置することで（１ｎｍ以下程度の膜厚で良い）、フリー層１８の結晶性を著しく改善することが可能となる。

スペーサ層１６の材料やフリー層１８の材料によっては、必ずしも上部金属層１７を設けなくてもよい。アニール条件の最適化や、スペーサ層１６の絶縁層１６１材料の選択、フリー層１８の材料などによって、結晶性の低下を回避し、スペーサ層１６上の金属層１７が不要にできる。
しかし、製造上のマージンを考慮すると、スペーサ層１６上に上部金属層１７を形成することが好ましい。好ましい一例としては、上部金属層１７として、Ｃｕ［０．５ｎｍ］を用いることができる。

上部金属層１７の構成材料として、Ｃｕ以外に、Ａｕ、Ａｇ、Ｒｕなどを用いることもできる。上部金属層１７の材料は、スペーサ層１６の電流パス１６２の材料と同一であることが好ましい。上部金属層１７の材料が電流パス１６２の材料と異なる場合には界面抵抗の増大を招くが、両者が同一の材料であれば界面抵抗の増大は生じない。

上部金属層１７の膜厚は、０〜１ｎｍが好ましく、０．１〜０．５ｎｍがより好ましい。上部金属層１７が厚すぎると、スペーサ層１６で狭窄された電流が上部金属層１７で広がって電流狭窄効果が不十分になり、ＭＲ変化率の低下を招く。

フリー層１８は、磁化方向が外部磁界によって変化する強磁性体を有する層である。例えば、界面にＣｏＦｅを挿入してＮｉＦｅを用いたＣｏ_９０Ｆｅ_１０［１ｎｍ］／Ｎｉ_８３Ｆｅ_１７［３．５ｎｍ］という二層構成がフリー層１８の一例として挙げられる。この場合、スペーサ層１６との界面には、ＮｉＦｅ合金よりもＣｏＦｅ合金を設けることが好ましい。高いＭＲ変化率を得るためには、スペーサ層１６の界面に位置するフリー層１８の磁性材料の選択が重要である。なお、ＮｉＦｅ層を用いない場合には、Ｃｏ₉₀Ｆｅ₁₀［４ｎｍ］単層を用いることができる。また、ＣｏＦｅ／ＮｉＦｅ／ＣｏＦｅなどの三層構成からなるフリー層を用いても構わない。

ＣｏＦｅ合金のなかでも、軟磁気特性が安定であることから、Ｃｏ₉₀Ｆｅ₁₀が好ましい。Ｃｏ₉₀Ｆｅ₁₀近傍のＣｏＦｅ合金を用いる場合には、膜厚を０．５〜４ｎｍとすることが好ましい。その他、Ｃｏ_ｘＦｅ_{１００−ｘ}（ｘ＝７０〜９０）が好ましい。
また、フリー層１８として、１〜２ｎｍのＣｏＦｅ層またはＦｅ層と、０．１〜０．８ｎｍ程度の極薄Ｃｕ層とを、複数層交互に積層したものを用いてもよい。

スペーサ層１６がＣｕ層から形成される場合には、ピン層１４と同様に、フリー層１８でも、ｂｃｃのＦｅＣｏ層をスペーサ層１６との界面材料として用いると、ＭＲ変化率が大きくなる。スペーサ層１６との界面材料として、ｆｃｃのＣｏＦｅ合金に換えて、ｂｃｃのＦｅＣｏ合金を用いることもできる。この場合、ｂｃｃ層が形成されやすい、Ｆｅ_ｘＣｏ_{１００−ｘ}（ｘ＝３０〜１００）や、これに添加元素を加えた材料を用いることができる。これらの構成のうち、好ましい実施例の一例として、Ｃｏ_９０Ｆｅ_１０［１ｎｍ］／Ｎｉ_８３Ｆｅ_１７［３．５ｎｍ］を用いることができる。

ここで、本実施形態のポイントは、ＣＣＰ−ＮＯＬ上に形成された磁性層、ここで実施例としてあげたボトム型スピンバルブ膜の場合にはフリー層１８中の少なくとも一部を応力調整部２１とすることで、素子の信頼性を著しく改善することができる。広義のスペーサ層の下に形成された磁性層（ピン層１４）の結晶性と、広義のスペーサ層の上に形成された磁性層（フリー層１８）の結晶性が著しく異なることに起因して、本処理が絶大な効果を発揮することになる。この処理の詳細については後述する。

キャップ層１９は、スピンバルブ膜を保護する機能を有する。キャップ層１９は、例えば、複数の金属層、例えば、Ｃｕ層とＲｕ層の２層構造（Ｃｕ［１ｎｍ］／Ｒｕ［１０ｎｍ］）とすることができる。また、キャップ層１９として、Ｒｕをフリー層１８側に配置したＲｕ／Ｃｕ層なども用いることができる。この場合、Ｒｕの膜厚は０．５〜２ｎｍ程度が好ましい。この構成のキャップ層１９は、特に、フリー層１８がＮｉＦｅからなる場合に望ましい。ＲｕはＮｉと非固溶な関係にあるので、フリー層１８とキャップ層１９の間に形成される界面ミキシング層の磁歪を低減できるからである。
キャップ層１９が、Ｃｕ／Ｒｕ、Ｒｕ／Ｃｕ、いずれの場合も、Ｃｕ層の膜厚は０．５〜１０ｎｍ程度が好ましく、Ｒｕ層の膜厚は０．５〜５ｎｍ程度とすることができる。Ｒｕは比抵抗値が高いため、あまり厚いＲｕ層を用いることは好ましくないため、このような膜厚範囲にしておくことが好ましい。

キャップ層１９として、Ｃｕ層やＲｕ層の代わりに他の金属層を設けてもよい。キャップ層１９の構成は特に限定されず、キャップとしてスピンバルブ膜を保護可能なものであれば、他の材料を用いてもよい。但し、キャップ層の選択によってＭＲ変化率や長期信頼性が変わる場合があるので、注意が必要である。ＣｕやＲｕはこれらの観点からも望ましいキャップ層の材料の例である。

上電極２０は、スピンバルブ膜の垂直方向に通電するための電極である。下電極１１と上電極２０との間に電圧が印加されることで、スピンバルブ膜内部にその膜の垂直方向の電流が流れる。上部電極層２０には、電気的に低抵抗な材料（例えば、Ｃｕ，Ａｕ）が用いられる。

（応力調整部２１の意義）
ここで本実施形態に特徴的な応力調整部２１について詳細に説明する。応力調整部２１とは、スペーサ層（ＣＣＰ−ＮＯＬ）１６上に形成された磁性層の製造過程において応力調整処理（Strain Control Treatment: ＳＣＴ）が施された領域である。一例として、フリー層１８が上述のようなＣｏＦｅ/ＮｉＦｅで形成された場合、フリー層１８全体を応力調整部２１と観念できる。
なお、フリー層１８中に応力調整処理された領域（応力調整部２１）と、応力調整処理がされない領域とが存在する場合、これらの間に明確な境界が存在しないのが通例である。

本実施形態では、ピン層１４が広義のスペーサ層よりも下層側に配置されているので（ボトム型スピンバルブ膜）、スペーサ層（ＣＣＰ−ＮＯＬ）１６上に形成された磁性層はフリー層１８となる（トップ型スピンバルブ膜の場合は、スペーサ層（ＣＣＰ−ＮＯＬ）１６上に形成された磁性層はピン層１４となる）。
即ち、本実施形態では、フリー層１８の一部（あるいは、全部）に応力調整処理（ＳＣＴ）が施される。応力調整処理とは、フリー層１８の内部応力を調整するための処理である。処理を行うことで、処理を行わない状態と比べて、フリー層１８の膜残留応力をcompressive側（圧縮）にシフトさせることで、磁気抵抗効果素子の信頼性を向上することが可能となる。例えば、フリー層１８の膜残留応力が大きなTensile応力（引っ張り応力）を有する場合には、そのTensile応力の絶対値を低減させることが可能となる。
なお、応力調整処理（ＳＣＴ）の詳細は後述するが、応力調整処理（ＳＣＴ）は磁性層の薄膜形成時に、イオン、プラズマ、および熱の何れかによる処理を意味する。

Ａ．フリー層１８での内部応力の発生
以下に、電流狭窄型の広義のスペーサ層の上に形成された磁性層において膜残留応力が大きくなるメカニズムについて説明する。ここでは、一例として、ピン層１４がスペーサ層よりも下層側に配置された、ボトム型スピンバルブ膜の場合について述べる。ボトム型スピンバルブ膜の場合には、スペーサ層の上に形成される磁性層はフリー層１８となるため、フリー層１８に応力調整処理（ＳＣＴ）を行うことになる。トップ型スピンバルブ膜の場合には、スペーサ層の上側に形成される磁性層はピン層１４となるので、応力調整処理（ＳＣＴ）を行う層は、ピン層１４ということになる。

上述したように、スペーサ層１６の上下の２つの強磁性層（ピン層１４、フリー層１８）は、Ｆｅ，Ｃｏ、Ｎｉやそれらの元素を含む合金層からなり、類似の金属材料を用いて形成されている。
しかしながら、これら２つの強磁性層の結晶性が異なることが判った。具体的には、フリー層１８の結晶性がピン層１４の結晶性より劣る。これは、スペーサ層１６の絶縁層１６１が結晶性の比較的劣る材料（典型的には、アルミナ（Ａｌ_２Ｏ_３）等のアモルファス材料）から構成されることに起因すると考えられる。アモルファス材料の上で成長する膜は、結晶性が悪いのが通例である。以上のように、フリー層１８の結晶性はピン層１４の結晶性より劣る。

これは、ＣＣＰ−ＮＯＬだけでなく、電流狭窄構造を有しない、一様なＡｌ_２Ｏ_３や、ＭｇＯ，ＴｉＯｘ層からなる、ＴＭＲ膜でも共通の問題である。このことから、応力調整処理（ＳＣＴ）を用いた製造方法は、ＴＭＲ膜に適用することは可能である。
ＴＭＲ膜の場合には、一例として、ピン層が２〜３ｎｍのＣｏＦｅ合金層やＣｏＦｅＢ合金層、スペーサ層が１〜２．５ｎｍのＡｌ_２Ｏ_３、ＴｉＯ_ｘ、またはＭｇＯ、フリー層が１〜３ｎｍのＣｏＦｅ合金層／２〜４ｎｍのＮｉＦｅという構成があげられる。また、フリー層にもピン層同様に、スペーサ層の絶縁層との界面にＣｏＦｅＢ合金層を用いても構わない。ピン層、スペーサ層、フリー層以外のＲｕ下のピン層、反強磁性層、下地層や、フリー層上のキャップ層は前述の場合の電流狭窄型ＣＰＰ素子の場合と同様である。ＴＭＲ素子の場合には、スペーサ層の絶縁層材料に膜面垂直に貫通する電流パスは存在せず、膜面垂直に流れる電流はトンネル伝導により電流が流れることになる。
ボトム型スピンバルブ膜の場合には、スペーサ層の上に形成された材料はフリー層１８ということになるので、フリー層１８に応力調整処理ＳＣＴを行うことになる。ＴＭＲ素子においても、Ａｌ_２Ｏ_３、ＴｉＯ_ｘ、ＭｇＯなどのトンネルバリアスペーサ層の上に形成された磁性層の結晶性は、その下に形成された磁性層の結晶性に比べて悪いので、応力調整処理が効果を発揮する。

しかしながら、ＣＣＰ−ＣＰＰ素子においては、ＴＭＲ素子よりもさらにシビアな問題として、ＣＣＰ−ＮＯＬ（電流狭窄型ＮＯＬ、スペーサ層）上に形成された磁性層では、結晶性が平均的に悪いのみでなく、膜面内で不均一でもあることが判った。フリー層１８は、アルミナ（Ａｌ_２Ｏ_３）等の酸化物の絶縁層１６１中に金属材料の電流パス１６２が配置されている。電流パス１６２としての金属材料は、絶縁層１６１を貫通して下層のピン層１４と結晶的に結合し、ピン層１４の結晶構造を反映した比較的良好な結晶構造となる。即ち、フリー層１８は、異なる結晶構造（ＣＣＰのＣｕなどの金属層（電流パス１６２）上に成長した比較的良好な結晶構造からなる磁性層と、アモルファスＡｌ_２Ｏ_３などの絶縁層１６１上に成長した結晶性の悪い磁性層）が二次元面内に混在したマトリックス構造となる。つまり、フリー層１８の面上に、結晶構造が比較的良好な領域（電流パス１６２に対応）と、結晶構造が劣る領域（絶縁層１６１に対応）とが分布する。

前述したように、上部金属層１７（例えば、極薄Ｃｕ層）は、その上に成膜されるフリー層１８の結晶性を良好にする機能を有する。しかしながら、上部金属層１７だけでフリー層１８の結晶配向性を良好にすることは困難である。結晶性の改善のためだけに３ｎｍ以上のＣｕを上部金属層１７として用いて、磁性層の結晶性改善を試みるなどの手法もあるが、それは磁気抵抗効果素子としての本来の機能を失わせるので、現実的ではない。上部金属層１７が１ｎｍよりも厚くなってしまうと、ＭＲ変化率を向上させる目的のための電流狭窄効果が著しく失われてしまい、ＭＲ変化率の向上が失われてしまうからである。電流狭窄効果を効率よく得るためには、上部金属層１７は１ｎｍ以下（より好ましくは、０．６ｎｍ以下）であることが好ましい。このような薄い上部金属層１７で、その上に形成される磁性層の結晶性を改善することが極めて困難であることから、本実施形態のような応力調整処理が必要になる。

フリー層１８の結晶配向性の不良は、フリー層１８内の大きな応力（特に、引っ張り（Tensile）応力）の発生原因となる。このような状況は、後述のように、フリー層１８の内部応力は磁気抵抗効果素子の信頼性が低下する要因となり得る。

さらに、ＣＣＰ−ＣＰＰ素子ではＴＭＲ素子と異なり、スペーサ層を膜面垂直に通電する電流は、すべて金属層間を伝導する、金属伝導であり、ＴＭＲ素子における絶縁層を介したトンネル伝導とは異なる。金属伝導ではジュール発熱がより顕著に生じ、さらにはＣＣＰでは大きな電流密度によるジュール発熱が局所的に集中するため、ＴＭＲ素子よりも熱的条件がシビアになる。
ＣＣＰ−ＣＰＰ素子は、スペーサ層を膜面垂直に流れる電流が金属伝導であることに起因して、低抵抗が実現容易であることから、高転送レートに適用し易い。またＣＣＰ−ＣＰＰ素子は、ＴＭＲ素子では避けられない問題である、トンネル伝導に起因したショットノイズの問題がなく、良好なＳ／Ｎ比（Signal to Noise Ratio）を得やすい。このように、ＣＣＰ−ＣＰＰ素子は、高密度化、および高転送レート対応の高密度ヘッドに向いており、ＴＭＲ素子よりも大きなメリットがある。しかし、ＣＣＰ−ＣＰＰ素子は、電流が局所的に通電されるＣＣＰ部において金属伝導であることに起因して、ＣＣＰ部において局所的にジュール発熱が生じる。局所的な発熱はＣＣＰ特有の問題であるため、高温環境下において使用するためには、ＣＣＰ−ＣＰＰ素子ではＴＭＲ素子よりも膜制御を完全にする必要がある。

Ｂ．応力調整による磁気抵抗効果素子の信頼性の向上
フリー層１８の内部応力が磁気抵抗効果素子の信頼性に与える影響につき説明する。
図２Ａ、図２Ｂはそれぞれ、応力調整処理（ＳＣＴ）がされないスピンバルブ膜、応力調整処理（ＳＣＴ）がされたスピンバルブ膜（ピン層１４／スペーサ層１６／フリー層１８）を表す模式図である。ここでは、状況を顕著に表すため、実際には使用しないような高ストレス環境下での状況を模式的に表している。

また、ここではピン層１４がスペーサ層１６よりも下層側に配置されたボトム型スピンバルブ膜の例で示しているが、ピン層１４がスペーサ層１６よりも上層側に配置されたトップ型スピンバルブ膜でも状況は同様である。トップ型スピンバルブ膜の場合には、応力調整処理（ＳＣＴ）はスペーサ層１６よりも上層側に形成されたピン層１４に行うことになる。以下の説明でも、トップ型の場合にはフリー層１８とピン層１４を入れ替えれば、本質的なＳＣＴの効果は全く同様である。

図２Ａのスピンバルブ膜では、応力調整処理（ＳＣＴ）がされていないため、フリー層１８ｘに大きな引張応力Ｔ１が発生しやすい。この応力Ｔ１はスペーサ層１６ｘに印加され、スペーサ層１６ｘ、特に、フリー層１８ｘとの界面（スピン依存散乱界面）の歪みの原因となる。歪んだ状態のスペーサ層１６ｘを有する磁気抵抗効果素子を動作させていると、スピンバルブ膜の経時的劣化が、可逆変化・不可逆な変化、ともに生じる可能性があり、例えば、磁気抵抗効果素子の感度が低下する畏れがある。これは通常の記録密度や、使用環境が従来と同等の場合には問題にはならないが、よりシビアな高温環境下や、高速回転している状況では問題になる可能性がある。ＨＤＤの使用用途は近年益々広がっており、従来以上の高信頼性が必要とされている。

一方、図２Ｂのスピンバルブ膜では、応力調整処理がされているため、フリー層１８の引張応力Ｔ２が小さくなっている（大きなＴｅｎｓｉｌｅ応力が緩和される）。引張応力Ｔ２が低減されたことで、スペーサ層１６やスピン依存散乱界面の歪みが小さくなる。このため、磁気抵抗効果素子を動作させたときのスピンバルブ膜の経時的劣化が小さくなる。
このように、フリー層１８への応力調整処理（ＳＣＴ）によって磁気抵抗効果素子の信頼性を向上することができる。ここで、応力調整処理（ＳＣＴ）を行うのは、フリー層１８の層中の一部であって差し支えない。ＳＣＴの条件によっては、フリー層１８の一部に応力調整処理がされていれば、スペーサ層１６やピン依存散乱界面の歪を低減することが可能だからである。
以上のように、フリー層１８の全部または一部を応力調整処理された、応力調整部２１とすることで、磁気抵抗効果素子の高度な信頼性の向上が図られる。

Ｃ．トンネル磁気抵抗素子との比較
磁気抵抗効果素子の一種に、トンネル磁気抵抗（ＴＭＲ(Tunnel MagnetoResistance））素子がある。ＴＭＲ素子は、２つの強磁性の間に極薄の絶縁体（以下、「ＴＭＲ膜」という）を挟んで構成され、トンネル磁気抵抗効果（ＴＭＲ効果）によって、磁気を検知する。

ＴＭＲ素子は、絶縁体を有し、その上に成長させる膜の結晶配向性が悪くなる点で、ＣＣＰ−ＣＰＰ素子と共通する。但し、以下（１）、（２）の理由により、スペーサ層１６を有するスピンバルブ膜では、ＴＭＲ膜よりも厳格な膜残留応力の調整が必要と考えられる。

（１）ＣＣＰ−ＣＰＰ素子では前述したように、フリー層１８が、結晶性の良い部分と悪い部分とがマトリックス状に配置された複雑な構造をもつ。フリー層１８の一部は、電流パス１６２上に形成され、ピン層１４と連続する比較的良好な結晶配向性を有する。フリー層１８の他の部分は、絶縁層１６１上に形成され、劣悪な結晶配向性を有する。このような結晶性の不均一性がフリー層１８中での応力増大の要因となる。

（２）ＴＭＲ膜での電流密度と比べて、スペーサ層１６での電流密度が大きく、素子が発熱の影響を受けやすい。スペーサ層１６では、電流が部分的に集中（狭窄）されている。このため、同じ応力を受けた場合、ＣＣＰ−ＣＰＰ素子のほうがＴＭＲ素子よりも熱の影響を受けやすくなる。それに対し、ＴＭＲ素子では電流が膜面均一に流れることから、ＣＣＰ部の局所的な電流密度と比べると電流密度の値は小さい。
以上のように、ＣＣＰ−ＣＰＰ素子では、膜の応力、およびその応力が信頼性に与える影響が共に大きくなり易い。

（磁気抵抗効果素子の製造方法）
以下、本実施の形態における磁気抵抗効果素子の製造方法を説明する。
図３は、本発明の第１の実施形態に係る磁気抵抗効果素子の製造工程を表すフロー図である。
本図に示すように、下地層１２〜キャップ層１９が順に形成される（ステップＳ１１〜Ｓ１７）。フリー層１８の形成に際して、フリー層１８の全部または一部に応力調整処理（Strain Control Treatment: ＳＣＴ）が施され、応力調整部２１として形成される。

Ａ．成膜後／成膜中の応力調整処理（ＳＣＴ）
応力調整処理（ＳＣＴ）は、フリー層１８の残留応力を調整するための処理である。以下、応力調整処理（ＳＣＴ）を説明する。
応力調整処理（ＳＣＴ）として、成膜後応力調整処理と成膜中応力調整処理が考えられる。

（１）成膜後の応力調整処理
成膜後の応力調整処理につき説明する。
図４は、図３のステップＳ１５の詳細の一例を表し、成膜後の応力調整処理の一例を表すフロー図である。
成膜後の応力調整処理では、フリー層１８の全部または一部の形成（ステップＳ１５１）後に、応力調整処理が施される（ステップＳ１５２）。追加成膜、もしくは追加応力調整処理が必要なくなるまで、これらの処理が繰り返される。例えば、図５に示すように、フリー層１８が第１、第２の層１８１，１８２に区分して形成され、この区分に対応して応力調整処理がなされる。第１、第２の層１８１，１８２それぞれの表面に対する応力調整処理が可能である。ここで、後述のように、第１の層１８１での応力調整処理の強度を第２の層１８２への応力調整処理の強度より小さくすることが考えられる。スペーサ層１６等への悪影響を低減するためである。

また、図５における第１、第２の層１８１、１８２において、第１の層１８１全体が同一の材料で形成されていなくても構わない。例えば、ＣｏＦｅ／ＮｉＦｅ二層フリー層において、ＣｏＦｅ層とＮｉＦｅ層の一部を形成した後に、ＳＣＴを行い、残りのＮｉＦｅ層を成膜した後にＳＣＴ処理を施した場合には、最初のＣｏＦｅ／ＮｉＦｅ層が第１の層１８１として扱われ、残りのＮｉＦｅ層が第２の層１８２として扱われる。
なお、この例では、フリー層１８を２回に分けて成膜しているが、この回数は１回、あるいは３回以上でもよい。

以下、成膜後の応力調整処理を具体例において説明する。
上部金属層１７（極薄Ｃｕ層）上に、フリー層１８の界面材料となるＣｏＦｅ合金層を形成する。このＣｏＦｅ合金層として、Ｃｏ_９０Ｆｅ_１０を用いることができる。また、ＣｏＦｅ合金層として、３０％以上のＦｅを含有し、ｂｃｃ構造のＣｏＦｅ組成、具体的には、Ｃｏ_ｘＦｅ_{１００−ｘ}（ｘ＝９５〜０）も用いることができる。ＣｏＦｅ合金層の膜厚は１〜２ｎｍ程度が好ましい。

ＣｏＦｅ合金層の上にフリー層１８の軟磁性を良好に保つためのＮｉＦｅ層を形成する。ＮｉＦｅ層の組成として、Ｎｉ_ｘＦｅ_{１００−ｘ}（ｘ＝７５〜９５atomic％）などを用いることができる。膜厚としては、１〜４ｎｍ程度が好ましい範囲である。このような積層磁性層から形成されるフリー層１８の応力制御プロセスが重要となる。

以下、フリー層の形成をシーケンス的に説明する。フリー層１８の一部として、スペーサ層１６との界面層を形成するＣｏＦｅ層を形成する。
この界面層の応力を改善するために、応力調整処理（ＳＣＴ）を施す。ＳＣＴは、具体的には、フリー層１８の少なくとも一部に、弱いエネルギー（具体的には、ＲＦプラズマ、イオンビーム、熱など）を加えるプロセスである。

ＳＣＴを印加した後、ＣｏＦｅ層上に残りのＮｉＦｅ層の一部（例えば、１．５ｎｍのＮｉＦｅ）を成膜する。そして、ＳＣＴを施してフリー層１８の応力を調整する。
そして残りのＮｉＦｅ層として、２ｎｍのＮｉＦｅを成膜する。そして、ＳＣＴを施してフリー層１８の応力を調整する。この例の場合には、３回の応力調整処理を行った。

ＳＣＴを施すことで、フリー層１８の引張（Tensile）応力を低減し、より安定な磁気抵抗効果素子を製造できる。ＳＣＴという一種のエネルギー処理によって、フリー層１８の結晶性が向上して、応力が低減される。
ＳＣＴによって、フリー層１８の結晶性が改善する。即ち、エネルギーの入射により、フリー層１８の膜密度、配向性、粒径の少なくともいずれかが改善される。結晶性が改善された膜では、圧縮（compressive）側に応力が戻されることで、大きな引張（Tensile）応力が低減される。

ＳＣＴとして、Ａｒイオンビームや、ＡｒのＲＦプラズマを照射する場合には、Ａｒイオンがフリー層１８中に打ち込まれることで、疎な膜密度が改善される。膜の密度の改善により、圧縮（compressive）側に応力が戻され、引張（Tensile）応力が改善される。
この場合、ＳＣＴを施された部分（応力調整部２１）は、Ａｒが打ち込まれることから、Ａｒを他の層よりも多く含有する可能性が高い。具体的には、応力調整部２１は、ＳＣＴが施されていない層と比べて２倍以上多くのＡｒを含有する場合がある。例えば、ボトム型スピンバルブ膜の場合、スペーサ層１６の下側に配置されたピン層１４と比べて、フリー層１８のＳＣＴを施された部分（応力調整部２１）ではＡｒ含有量が２倍以上となる場合がある。この状態（Ａｒ含有量の相違）は、断面透過型電子顕微鏡写真と併用した組成分析や、ＳＩＭＳ（Secondary Ion Mass Spectrum）によって膜表面からミリングを行いながら膜組成を分析するデプスプロファイル、三次元アトムプローブ顕微鏡などによって分析することができる。
なお、Ａｒに換えて他のガスのイオンやプラズマを用いた場合にも、そのガス成分の含有量に分布が生じる可能性が高い。

この例では、フリー層１８に３回のＳＣＴを行った。ＳＣＴの回数は、必要に応じて変更可能であり、１回〜４回程度が好ましい。条件によっては、１回のみのＳＣＴでもよい。

各ＳＣＴの間に形成される磁性層の膜厚は１〜２ｎｍ程度が好ましい。ここでは界面ＣｏＦｅ層の形成後に一回目のＳＣＴを行ったが、これは必須ではない。例えば、ＣｏＦｅの形成後、ＮｉＦｅ層の一部、もしくは全層の形成後にＳＣＴを行ってもよい。例えば、ＣｏＦｅ［１ｎｍ］／ＮｉＦｅ［３．５ｎｍ］のフリー層１８を最終的に形成したい場合、ＣｏＦｅを１ｎｍ成膜し、ＮｉＦｅを２．５ｎｍ成膜したあとで、ＳＣＴを行う。ＳＣＴによって極微量の０．４ｎｍのＮｉＦｅがエッチング効果で失われるので、その差分を考慮し、残り１．４ｎｍのＮｉＦｅを成膜する。このＮｉＦｅ成膜後にＳＣＴ処理を行なわない場合には、ＳＣＴ処理は１回のみとなる。
場合によってはＮｉＦｅの成膜後にさらにＳＣＴを行っても構わない。この場合、最初からＳＣＴによる極微量エッチング量を加味して、２度目のＮｉＦｅの成膜時に１．４ｎｍの成膜の代わりに、０．４ｎｍ分加算して、１．８ｎｍ成膜することも考えられる。

ＳＣＴには、イオンビームやＲＦプラズマによる処理と、加熱処理の２つに区分できるが、どちらかと言えば前者が好ましい。前者では、処理範囲の制御が可能だからである。即ち、イオンビームやＲＦプラズマによる処理では、処理条件の選択により、膜表面だけを処理し、その下層を処理しないようにすることができる。これに対して、加熱処理では、処理範囲の制御が困難である。加熱処理によって、スペーサ層１６より下層の積層膜の界面での拡散などが生じ、スピンバルブ膜の特性が劣化する可能性がある。

ＳＣＴの際、フリー層１８のすぐ下層のスペーサ層１６に悪影響を及ぼさないように、注意する必要がある。強い条件でのＳＣＴは、スペーサ層１６中での絶縁層１６１と電流パス１６２の密着力低下や、スペーサ層１６，上部金属層１７とフリー層１８間の界面の乱れを生じさせ、ＭＲ変化率の減少や、信頼性の劣化などの原因となる。
ＳＣＴが加えられたフリー層１８の形成後に、キャップ層１９を形成し、スピンバルブ膜の成膜を終える。
ピン層１４としての機能を十分に発揮するため、また膜の結晶性改善のために加熱処理を行い、素子作成のための微細加工がなされる。

（２）成膜中の応力調整処理
成膜中の応力調整処理につき説明する。
図６は、図３のステップＳ１５の詳細の一例を表し、成膜中の応力調整処理の一例を表すフロー図である。ここでは、フリー層１８を成膜しながら応力調整を行う。
このとき、応力調整処理として、例えば、バイアススパッタや基板加熱成膜などが挙げられる。

バイアススパッタでは、スペーサ層１６上へのフリー層１８の成膜時にＤＣバイアス、またはＲＦバイアスを印加する。この結果、フリー層１８の内部応力が引張（Tensile）から圧縮（compressive）側へとシフトされる。
フリー層１８としてのＣｏＦｅやＮｉＦｅ層の成膜のとき基板にＤＣバイアスでは３０Ｖ〜２００Ｖ、ＲＦバイアスでは、３０Ｗ〜２００Ｗのバイアスを印加する。

成膜時に基板を加熱する場合には、１００℃〜３００℃の温度範囲が好ましい。温度が低すぎると、応力調整処理の効果が十分でないおそれがある。また、温度が高か過ぎると、スペーサ層１６の下層の金属積層膜の界面に拡散が生じるおそれがある。
ここで、フリー層１８への成膜時の応力調整処理の強度を成膜の初期では小さく、成膜が進むにつれて大きくすることが考えられる（例えば、バイアス電圧の大きさを当初は小さく（電圧の印加無しの場合も含む）、その後大きくする）。スペーサ層１６等への悪影響を低減するためである。

Ｂ．応力調整処理（ＳＣＴ）としてのイオン、プラズマ、加熱による処理条件の詳細
既述のように、フリー層１８の形成中、もしくは形成後にイオンビーム、ＲＦプラズマ、もしくは加熱による処理が施される。以下、応力調整処理（ＳＣＴ）としてのイオン処理、プラズマ処理、加熱処理条件の詳細を説明する。
（１）イオン・プラズマ処理
ＳＣＴ工程の一例として、希ガスのイオンビーム、またはプラズマを照射する。希ガスとして、Ａｒ、Ｘｅ、Ｋｒ、Ｈｅ、Ｎｅなどが挙げられるが、製造コストの点からＡｒが望ましい。Ａｒの代わりに、必要に応じて、より質量の大きいＸｅなどを用いると特有の効果が得られることがある。

・イオンビーム処理
イオンビーム処理とは、イオンガン等を用いて被処理物にイオンビームを入射させることをいう。イオンガン中でガスがイオン化され、電圧（加速電圧）で加速されることで、イオンガンからイオンビームが出射される。このイオン化にＩＣＰ（inductive charge coupled）プラズマなどが用いられる。この場合、プラズマ量はＲＦパワーなどによって制御され、サンプルへの照射イオン量は、ビーム電流量によって制御される。また、イオンビーム処理のエネルギーは、加速電圧値によって制御される。

ＳＣＴ工程におけるイオンビームの照射条件は、加速電圧Ｖ＋を３０〜１５０Ｖ、ビーム電流Ｉｂを２０〜２００ｍＡ、ＲＦパワーを１０〜３００Ｗに設定することが好ましい。ＲＦパワーは、ビーム電流を一定に保つために、イオンソースでプラズマを励起する電力である。これらの条件は、イオンビームエッチングを行う場合の条件と比較して、著しく弱い。ＳＣＴ工程での顕著なエッチングは、フリー層１８の構成材料（例えば、ＣｏＦｅやＮｉＦｅ）の消失を招くおそれがある。

ここで、次の（ａ）、（ｂ）のように、エッチングされる厚さを見込んで素子を作成することで、上記より激しい条件でＳＣＴを行うことが考えられる。
（ａ）エッチングされる厚さを例えば、２ｎｍ以上見込んで、所望の厚さよりも厚く第２の金属層を成膜する。
（ｂ）上記より激しい条件でイオンビーム処理を行い、一部がエッチングされた状態で所望の厚さを有する第２の金属層を残す。
しかしながら、エッチングによる膜表面荒れなどの現象が生じてしまうため、激しい条件でのイオン処理はあまり好ましくない。

上記条件でのＳＣＴでは、膜厚減少の典型的な値は０〜０．５ｎｍと極微量であり、デバイス作成の為の通常のエッチングと異なる。ＳＣＴによって極微量減少した磁性層の膜厚０〜０．５ｎｍ程度は、適宜に補正する。例えば、その後の成膜で余分に成膜して補ったり、またはＳＣＴ前にあらかじめ０〜０．５ｎｍ厚めに成膜したりしする。

イオンビームの入射角度は、膜面に対して垂直に入射する場合を０度、膜面に平行に入射する場合を９０度と定義して、０〜８０度の範囲で適宜変更する。ＳＣＴ工程による処理時間は１５秒〜１８０秒程度が好ましく、制御性などの観点から３０秒以上がより好ましい。処理時間が長すぎると、ＣＣＰ−ＣＰＰ素子の生産性が劣るため好ましくない。これらの観点から、処理時間は３０秒〜１８０秒程度が好ましい。

・プラズマ処理
プラズマ処理とは、プラズマガン等を用いて被処理物にプラズマを入射させることをいう。ＲＦパワーによってＡｒ，Ｘｅ、Ｋｒ等のガスがプラズマ化されサンプル表面に照射される。電流量、エネルギーは、ＲＦパワーの値によって制御される。ＲＦプラズマ処理の強度は、ＲＦパワーの値によって決定される。ここで、ＲＦパワーによって、自動的に加速電圧、ビーム電流が決定され、イオンビームのように電流とエネルギーを独立に制御することは困難である。

イオンビームの換わりに、ＲＦプラズマを用いてもエネルギー範囲、時間等は同等であり、加速電圧Ｖ＋を３０〜１５０Ｖ、ビーム電流Ｉｂを２０〜２００ｍＡ、ＲＦパワー（ビーム電流を一定に保つためにイオンソースでプラズマを励起する）を１０〜３００Ｗに設定することが望ましい。エッチングが生じないような弱いエネルギーにおいてＳＣＴを行うためには、ＲＦパワーの値として、１０〜１００Ｗがより好ましい値である。ＲＦパワーの値として、１０〜５０Ｗが、弱いパワーなため制御性が良く、さらに好ましい。

ＲＦプラズマの場合にも処理時間は、１５秒〜１８０秒程度が好ましく、制御性などの観点から３０秒以上がより好ましい。処理時間が長すぎると、ＣＣＰ−ＣＰＰ素子の生産性が劣るため好ましくない。これらの観点から、処理時間は３０秒〜１８０秒程度が最も好ましい。これらの条件範囲はイオンビームの場合と同様である。

次のように、イオンビーム、ＲＦプラズマには、それぞれメリット、デメリットがあるので、状況に応じて任意に使い分けられる。即ち、ＲＦプラズマ方式は、メンテナンス性に優れ、量産に適している。この一方、ＲＦプラズマは、イオンビームより制御性で劣る。ＲＦプラズマにおいて、加速電圧、ＲＦパワー、および電流は、この内一つを設定すると他のパラメータは自動的に決定され、互いに独立に制御できるパラメータではないからである。

・バイアススパッタリング処理
バイアススパッタリング処理とは、スパッタリングによる成膜中に基板にＤＣまたはＲＦの電圧（バイアス電圧）を印加することを言い、プラズマ処理の一種と考えて良い。
スパッタリングでは、成膜材料のターゲットの付近で放電を起こし、この放電で発生するイオンをターゲットに入射させ、成膜材料を飛散させることで、基板上に膜を形成する。基板にバイアス電圧を印加すると、放電のプラズマが基板に引き寄せられ、基板に入射する（被処理物へのプラズマの入射）。即ち、バイアススパッタリングでは、基板への成膜と、プラズマの入射が並行的に行われる。バイアススパッタをＳＣＴ処理として用いる場合には、成膜とＳＣＴ処理を前述の場合のように繰り返し行う必要がないため、スループットに優れている。このときのバイアスの条件は、ＤＣバイアスの場合には、３０〜２００Ｖ，ＲＦバイアスの場合には３０〜２００Ｗ程度が好ましい。

（２）加熱処理
イオンビームや、ＲＦプラズマの換わりに、加熱処理によってＳＣＴを行うことも可能である。
この場合、温度範囲として２００℃〜４００℃が好ましく、２５０℃〜３００℃がより好ましい。この温度範囲よりも低いとＳＣＴとしての効果が薄れる。この温度範囲よりも高いと、スピンバルブ膜中の下層で原子が拡散して、悪影響を与えるおそれがある。
加熱処理の時間としては、１０秒から１８０秒程度が好ましく、１５秒から６０秒がより好ましい。

加熱方法としては、ランプによる加熱や、基板ホルダに設置されるヒータによる基板加熱処理などが挙げられる。また、これらの加熱処理方法以外にも急速加熱処理（Rapid Thermal Annealing）処理なども挙げられる。
急速加熱処理は、一瞬のみ高温熱処理する方法であり、１秒以下から、長くても６０秒程度の処理のものである。例えば、高輝度のランプを用いて、赤外線を短時間照射することで、急速加熱処理を実現できる。
急速加熱処理では、急速に温度を上げ下げできるので、処理時間の短縮化（例えば、長くて６０秒、通常は１０秒以内）が可能となる。このため、より高温の温度範囲（例えば、２００〜４００℃）を利用できる。即ち、急速加熱処理で、比較的高温かつ短時間処理することで、高温によりＳＣＴとしての効果を発揮させ、かつ短時間処理によりスペーサ層１６下層の界面拡散を防止することが可能である。

スペーサ層１６上の磁性層に、イオンビームやＲＦプラズマ、または加熱によるＳＣＴによって、スペーサ層１６上の磁性層の悪い結晶性状態、不完全状態を改善し、引張（Tensile）応力を低減することが可能となる。

ＳＣＴを加える箇所は、フリー層１８の一部が成膜されたときの表面、フリー層１８がすべて成膜されたときの最上層表面、またこれら双方のいずれでもよい。具体的には、フリー層１８の界面材料である、ＣｏＦｅ層を成膜した後に、ＳＣＴを印加し、さらにＮｉＦｅまでを成膜してからＳＣＴを行える。また、ＮｉＦｅの表面だけに処理を行ってもよい。

さらには、フリー層１８全体の処理上、複数回のＳＣＴが有効な場合がある。例えば、ＮｉＦｅ膜において、ＮｉＦｅを１ｎｍ程度成膜してからＳＣＴを行い、さらに次の１ｎｍ成膜後にＳＣＴを行い、さらに最終のＮｉＦｅ層を成膜してからＳＣＴを行う。これはＳＣＴでの処理深さとフリー層１８の膜厚の関係を考慮した処理である。ＳＣＴでは、エッチングや他の層への悪影響を避けるために弱いエネルギーで行われるため、表面から１ｎｍ以内程度の深さまでが処理範囲であり、表面から数ｎｍ程度の深さまで処理することは困難である。これに対して、フリー層１８のトータル膜厚は３〜５ｎｍ程度ある場合がほとんどである。このため、ＳＣＴを１〜２ｎｍ毎に複数回に分けることで、３〜５ｎｍのフリー層１８全体を処理する。

また、ここでは、フリー層１８として、典型的なＣｏＦｅ／ＮｉＦｅ積層構造を例に挙げて説明したが、これ以外の膜構成でも差し支えない。例えば、フリー層１８がＣｏ、Ｆｅ、Ｎｉの少なくとも一つの元素を含む磁性層を有している場合に、ＳＣＴを適用できる。

Ｃ．磁気抵抗効果素子の製造に用いられる装置
図７は、磁気抵抗効果素子の製造に用いられる成膜装置の概略を示す模式図である。また、図８は、この成膜装置中の酸化物層・窒化物層形成チャンバー６０を表す模式図である。

図７に示すように、搬送チャンバー（ＴＣ）５０を中心として、ロードロックチャンバー５１、プレクリーニングチャンバー５２、第１の金属成膜チャンバー（ＭＣ１）５３、第２の金属成膜チャンバー（ＭＣ２）５４、酸化物層・窒化物層形成チャンバー（ＯＣ）６０がそれぞれゲートバルブを介して設けられている。この成膜装置では、ゲートバルブを介して接続された各チャンバーの間で、真空中において基板を搬送することができるので、基板の表面は清浄に保たれる。

金属成膜チャンバー５３，５４は多元（５〜１０元）のターゲットを有する。成膜方式は、ＤＣマグネトロンスパッタ、ＲＦマグネトロンスパッタ等のスパッタ法、イオンビームスパッタ法、蒸着法、ＣＶＤ（Chemical Vapor Deposition）法、およびＭＢＥ（Molecular Beam Epitaxy）法などが挙げられる。

ＳＣＴには、ＲＦプラズマ機構、イオンビーム機構、または加熱機構を有するチャンバーを利用できる。具体的には、ＲＦバイアス機構を有する金属成膜チャンバー５３，５４や、プレクリーニングチャンバー５２などが適している。ＲＦプラズマ機構は比較的簡便な機構であり、金属成膜チャンバー５３，５４への設置が容易である。金属成膜チャンバー５３，５４によって、金属膜成膜およびＳＣＴの双方を実行可能である。

なお、酸化物層・窒化物層形成チャンバー６０でのＳＣＴは好ましくない。酸化チャンバーでのＳＣＴの際に、チャンバーに吸着した酸素ガスが脱離し、フリー層１８中に混入し、フリー層１８が劣化するおそれがある。金属成膜チャンバー５３，５４のように、成膜時に酸素を使用しないチャンバは、チェンバへの酸素の吸着が少なく、真空の質を良好に保ち易い。
上記真空チャンバーの典型的な真空度の値としては、１０^-9Ｔｏｒｒ台であり、１０^−８Ｔｏｒｒの前半の値が許容できる。

Ｄ．磁気抵抗効果素子の製造方法の全体的説明
以下、磁気抵抗効果素子の製造方法の全体について詳細に説明する。
基板（図示せず）上に、下電極１１、下地層１２、ピニング層１３、ピン層１４、下部金属層１５、スペーサ層１６、上部金属層１７、フリー層１８、キャップ層１９、上電極２０を順に形成する。

基板をロードロックチャンバー５１にセットし、金属の成膜を金属成膜チャンバー５３、５４で、酸化を酸化物層・窒化物層形成チャンバー６０でそれぞれ行う。金属成膜チャンバーの到達真空度は１×１０^−８Ｔｏｒｒ以下とすることが好ましく、５×１０^−１０Ｔｏｒｒ〜５×１０^−９Ｔｏｒｒ程度が一般的である。搬送チャンバー５０の到達真空度は１０^−９Ｔｏｒｒオーダーである。酸化物層・窒化物層形成チャンバー６０の到達真空度は８×１０^−８Ｔｏｒｒ以下である。

（１）下地層１２の形成（ステップＳ１１）
基板（図示せず）上に、下電極１１を微細加工プロセスによって前もって形成しておく。
下電極１１上に、下地層１２として、例えば、Ｔａ［５ｎｍ］／Ｒｕ［２ｎｍ］を成膜する。既述のように、Ｔａは下電極の荒れを緩和したりするためのバッファ層１２ａである。Ｒｕはその上に成膜されるスピンバルブ膜の結晶配向および結晶粒径を制御するシード層１２ｂである。

（２）ピニング層１３の形成（ステップＳ１２）
下地層１２上にピニング層１３を成膜する。ピニング層１３の材料としては、ＰｔＭｎ、ＰｄＰｔＭｎ、ＩｒＭｎ、ＲｕＲｈＭｎなどの反強磁性材料を用いることができる。

（３）ピン層１４の形成（ステップＳ１３）
ピニング層１３上にピン層１４を形成する。ピン層１４は、例えば、下部ピン層１４１（Ｃｏ_９０Ｆｅ_１０）、磁気結合層１４２（Ｒｕ）、および上部ピン層１４３（Ｃｏ_９０Ｆｅ_１０［４ｎｍ］）からなるシンセティックピン層とすることができる。

（４）スペーサ層１６の形成（ステップＳ１４）
次に、電流狭窄構造（ＣＣＰ構造）を有するスペーサ層（ＣＣＰ−ＮＯＬ）１６を形成する。スペーサ層１６を形成するには、酸化物層・窒化物層形成チャンバー６０を用いる。
スペーサ層１６を形成するには、以下のような方法を用いる。ここでは、アモルファス構造を有するＡｌ₂Ｏ₃からなる絶縁層１６１中に金属結晶構造を有するＣｕからなる電流パス１６２を含むスペーサ層１６を形成する場合を例に説明する。

１）上部ピン層１４３上に、電流パスの供給源となる下部金属層１５（例えばＣｕ）を成膜した後、下部金属層１５上に絶縁層１６１に変換される被酸化金属層（例えばＡｌＣｕやＡｌ）を成膜する。

被酸化金属層に希ガス（例えばＡｒ）のイオンビームを照射して前処理を行う。この前処理をＰＩＴ（Pre-ion treatmentという）。このＰＩＴの結果、被酸化金属層中に下部金属層の一部が吸い上げられて侵入した状態になる。このように第２の金属層の成膜後にＰＩＴのようなエネルギー処理を行うことが重要である。
成膜された時点では、第１の金属層（下部金属層１５：Ｃｕ層）は二次元的な膜の形態で存在している。ＰＩＴ工程により第１の金属層のＣｕがＡｌＣｕ層中へ吸い上げられ、侵入する。ＡｌＣｕ層中へ侵入したＣｕが、後の酸化処理を行った後でも金属状態のまま維持され電流パス１６２となる。このＰＩＴ処理はＣｕ純度の高い電流狭窄構造（ＣＣＰ）を実現するために重要な処理である。

この工程では、加速電圧３０〜１５０Ｖ、ビーム電流２０〜２００ｍＡ、処理時間３０〜１８０秒の条件でＡｒイオンを照射する。上記加速電圧の中でも、４０〜６０Ｖの電圧範囲が好ましい。これよりも高い電圧範囲の場合には、ＰＩＴ後の表面荒れ等の影響により、ＭＲ変化率の低下が生じる場合がある。また、電流値としては、３０〜８０ｍＡの範囲、照射時間として、６０秒から１５０秒の範囲を利用できる。
また、ＰＩＴ処理の換わりに、ＡｌＣｕやＡｌなどの絶縁層１６１に変換される前の金属層をバイアススパッタで形成する手法もある。この場合には、バイアススパッタのエネルギーは、ＤＣバイアスの場合には３０〜２００Ｖ、ＲＦバイアスの場合には３０〜２００Ｗとすることができる。

２）次に、酸化ガス（例えば、酸素）を供給して被酸化金属層を酸化し、絶縁層１６１を形成する。このとき、電流パス１６２はそのまま酸化されないように条件を選択する。この酸化により、被酸化金属層をＡｌ_２Ｏ_３からなる絶縁層１６１に変換するとともに、絶縁層１６１を貫通する電流パス１６２を形成して、スペーサ層１６を形成する。
例えば、希ガス（Ａｒ、Ｘｅ、Ｋｒ、Ｈｅなど）のイオンビームを照射しながら酸化ガス（例えば酸素）を供給して被酸化金属層を酸化する（イオンビームアシスト酸化（ＩＡＯ：Ion beam-assisted Oxidation））。この酸化処理により、Ａｌ_２Ｏ_３からなる絶縁層１６１とＣｕからなる電流パス１６２とを有するスペーサ層１６が形成される。Ａｌが酸化されやすく、Ｃｕが酸化されにくいという、酸化エネルギーの差を利用した処理である。

この工程では、酸素を供給しながら、加速電圧４０〜２００Ｖ、ビーム電流３０〜２００ｍＡ、処理時間１５〜３００秒の条件でＡｒイオンを照射する。上記加速電圧の中でも、５０〜１００Ｖの電圧範囲が好ましい。加速電圧がこれよりも高いと、ＰＩＴ後の表面荒れ等の影響により、ＭＲ変化率の低下が生じる可能性がある。また、ビーム電流として、４０〜１００ｍＡ、照射時間として、３０秒〜１８０秒を採用できる。

ＩＡＯでの酸化時の酸素供給量としては、２０００〜４０００Ｌが好ましい範囲である。ＩＡＯ時にＡｌだけでなく、下部磁性層（ピン層１４）まで酸化されると、ＣＣＰ−ＣＰＰ素子の耐熱性、信頼性が低下するので好ましくない。信頼性向上のために、スペーサ層１６の下部に位置する磁性層（ピン層１４）が酸化されず、メタル状態であることが重要である。これを実現するためには酸素供給量を上記範囲とすることが必要である。

また、供給された酸素によって安定な酸化物を形成するために、イオンビームを基板表面に照射している間だけ、酸素ガスをフローしていることが望ましい。即ち、イオンビームを基板表面に照射していないときは、酸素ガスをフローしないことが望ましい。

下部金属層１５のＣｕ層の膜厚はＡｌＣｕ層の膜厚に応じて調整される。すなわち、ＡｌＣｕ層の膜厚を厚くすると、ＰＩＴ工程の際にＡｌＣｕ層中へ侵入させるＣｕ量を増加させなければならないので、Ｃｕ層の膜厚を厚くする必要がある。例えば、ＡｌＣｕの膜厚が０．６〜０．８ｎｍのときには、Ｃｕ層の膜厚を０．１〜０．５ｎｍ程度にする。ＡｌＣｕの膜厚が０．８〜１ｎｍのときには、Ｃｕ層の膜厚を０．３〜１ｎｍ程度にする。Ｃｕ層が薄すぎると、ＰＩＴ工程の際にＡｌＣｕ層中に十分な量のＣｕが供給されないため、ＡｌＣｕ層の上部までＣｕの電流パス１６２を貫通させることが困難になる。この結果、面積抵抗ＲＡが過剰に高くなり、かつＭＲ変化率が不十分な値となる。

一方、下部金属層１５のＣｕ層が厚すぎると、ＰＩＴ工程の際にはＡｌＣｕ層中に十分な量のＣｕが供給されるが、ピン層１４とスペーサ層１６との間に厚いＣｕ層が残る可能性がある。ＣＣＰ−ＣＰＰ素子で高いＭＲ変化率を得るためには、スペーサ層１６において狭窄された電流が狭窄されたまま磁性層（ピン層１４またはフリー層１８）に到達することが必要である。ピン層１４とスペーサ層１６の間に厚いＣｕ層が残っていると、スペーサ層１６において狭窄された電流がピン層１４に到達するまでに広がり、ＭＲ変化率の低下を招く。磁気抵抗効果素子の完成後に最終的に残るＣｕの膜厚として、１ｎｍ以下であることが望ましい。これ以上の膜厚になると、電流狭窄効果が失われ、ＭＲ変化率の増大効果が失われてしまうからである。より好ましくは、最終的に残るＣｕの膜厚は０．６ｎｍ以下であることがよい。

電流パスを形成する第１の金属層（下部金属層１５）の材料として、Ｃｕの代わりに、Ａｕ、Ａｇなどを用いてもよい。ただし、Ａｕ、Ａｇに比べて、Ｃｕの方が熱処理に対する安定性が高く、好ましい。第１の金属層の材料として、これらの非磁性材料の代わりに、磁性材料を用いてもよい。磁性材料としては、Ｃｏ、Ｆｅ、Ｎｉや、これらの合金が挙げられる。

ピン層１４に用いる磁性材料と電流パス１６２に用いる磁性材料が同じ場合には、ピン層１４上に電流パス１６２の供給源（第１の金属層）を成膜する必要はない。すなわち、ピン層１４上に絶縁層１６１に変換される第２の金属層を成膜した後、ＰＩＴ工程を行うことにより第２の金属層中にピン層１４の材料を侵入させ、磁性材料からなる電流パス１６２を形成することができる。

第２の金属層にＡｌ_９０Ｃｕ_１０を用いると、ＰＩＴ工程中に、第１の金属層のＣｕが吸い上げられるのみでなく、ＡｌＣｕ中のＣｕがＡｌから分離される。即ち、第１、第２の金属層の双方から電流パス１６２が形成される。ＰＩＴ工程後にイオンビームアシスト酸化を行った場合には、イオンビームによるアシスト効果によってＡｌとＣｕの分離が促進されつつ酸化が進行する。

第２の金属層として、Ａｌ_９０Ｃｕ_１０の代わりに、電流パス１６２の構成材料であるＣｕを含まないＡｌ単金属を用いてもよい。この場合、電流パス１６２の構成材料となるＣｕは下地の第１の金属層からのみ供給される。第２の金属層としてＡｌＣｕを用いた場合、ＰＩＴ工程中に第２の金属層からも電流パス１６２の材料であるＣｕが供給される。このため、厚い絶縁層１６１を形成する場合でも、比較的容易に電流パス１６２を形成することができる。第２の金属層としてＡｌを用いた場合、酸化により形成されるＡｌ_２Ｏ_３にＣｕが混入しにくくなるため、耐圧の高いＡｌ_２Ｏ_３を形成しやすい。Ａｌ、ＡｌＣｕそれぞれのメリットがあるので、状況に応じて使い分けられる。

第２の金属層の膜厚は、ＡｌＣｕの場合には０．６〜２ｎｍ、Ａｌの場合には０．５〜１．７ｎｍ程度である。これらの第２の金属層が酸化されて形成される絶縁層１６１の膜厚は、０．８〜３．５ｎｍ程度となる。酸化後での膜厚が１．３〜２．５ｎｍ程度の範囲にある絶縁層１６１は作製しやすく、かつ電流狭窄効果の点でも有利である。また、絶縁層１６１を貫通する電流パス１６２の直径は１〜１０ｎｍ程度であり、２〜６ｎｍ程度が好ましい。直径１０ｎｍよりも大きなメタルパス１６２は小さな素子サイズにしたときに、各素子ごとの特性のばらつきの原因となるので好ましくなく、直径６ｎｍよりも大きなメタルパス１６２は存在しないことが好ましい。

第２の金属層としてのＡｌＣｕは、Ａｌ_xＣｕ_100-x（ｘ＝１００〜７０％）で表される組成を有するものが好ましい。ＡｌＣｕには、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｍｇ、Ｍｏ、Ｓｉなどの元素を添加してもよい。この場合、添加元素の組成は２〜３０％程度が好ましい。これらの元素を添加すると、ＣＣＰ構造の形成が容易になる可能性がある。また、Ａｌ_２Ｏ_３の絶縁層１６１とＣｕの電流パス１６２との境界領域にこれらの添加元素が他の領域よりリッチに分布すると、絶縁層１６１と電流パス１６２との密着性が向上して、エレクトロマイグレーション（electro-migration）耐性が向上する可能性がある。ＣＣＰ−ＣＰＰ素子においては、スペーサ層１６の金属メタルパスに流れる電流の密度が１０^７〜１０^１０Ａ／ｃｍ^２もの巨大な値になる。このため、エレクトロマイグレーション耐性が高く、電流通電時のＣｕ電流パス１６２の安定性を確保できることが重要である。ただし、適切なＣＣＰ構造が形成されれば、第２の金属層に元素を加えなくても十分良好なエレクトロマイグレーション耐性を実現できる。

第２の金属層の材料は、Ａｌ_２Ｏ_３を形成するためのＡｌ合金に限らず、Ｈｆ、Ｍｇ、Ｚｒ、Ｔｉ、Ｔａ、Ｍｏ、Ｗ、Ｎｂ、Ｓｉなどを主成分とする合金でもよい。また、第２の金属層から変換される絶縁層１６１は、酸化物に限らず、窒化物や酸窒化物でもよい。
第２の金属層としてどのような材料を用いた場合にも、成膜時の膜厚は０．５〜２ｎｍが好ましく、酸化物、窒化物または酸窒化物に変換されたときの膜厚は０．８〜３．５ｎｍ程度が好ましい。
絶縁層１６１は、それぞれ単体の元素を含む酸化物だけでなく、合金材料の酸化物、窒化物、酸窒化物でもよい。例えば、Ａｌ_２Ｏ_３を母材として、Ｔｉ、Ｍｇ，Ｚｒ，Ｔａ，Ｍｏ，Ｗ，Ｎｂ，Ｓｉなどのいずれか一つの元素、もしくはＡｌに複数の元素を０〜５０％含有する材料の酸化物なども用いることができる。

（５）上部金属層１７、フリー層１８の形成（ステップＳ１５）
スペーサ層１６の上に、上部金属層１７として、例えば、Ｃｕ［０．２５ｎｍ］を成膜する。好ましい膜厚範囲は、０．２〜０．６ｎｍ程度である。０．４ｎｍ程度を用いると、フリー層１８の結晶性を向上しやすいというメリットがある。ＳＣＴはスペーサ層上の磁性層に行うことが効果的だが、場合によっては、上部金属層１７の表面に極めて弱いＳＣＴを行う場合もある。

上部金属層１７の上に、フリー層１８、例えば、Ｃｏ_９０Ｆｅ_１０［１ｎｍ］／Ｎｉ_８３Ｆｅ_１７［３．５ｎｍ］を形成する。スペーサ層の上の層なため、この層にＳＣＴが行われる。
まず、高いＭＲ変化率を得るためには、スペーサ層１６との界面に位置するフリー層１８の磁性材料の選択が重要である。この場合、スペーサ層１６との界面には、ＮｉＦｅ合金よりもＣｏＦｅ合金を設けることが好ましい。ＣｏＦｅ合金のなかでも特に軟磁気特性が安定なＣｏ_９０Ｆｅ_１０［１ｎｍ］を用いることができる。他の組成でも、ＣｏＦｅ合金は用いることができる。

Ｃｏ_９０Ｆｅ_１０近傍のＣｏＦｅ合金を用いる場合には、膜厚を０．５〜４ｎｍとすることが好ましい。他の組成のＣｏＦｅ合金（例えば、Ｃｏ_５０Ｆｅ_５０）を用いる場合、膜厚を０．５〜２ｎｍとすることが好ましい。スピン依存界面散乱効果を上昇させるために、フリー層１８に、例えば、Ｆｅ_５０Ｃｏ_５０（もしくは、Ｆｅ_xＣｏ_100-x（ｘ＝４５〜８５））を用いた場合には、フリー層１８としての軟磁性を維持するために、ピン層１４のような厚い膜厚は使用困難である。このため、０．５〜１ｎｍが好ましい膜厚範囲である。Ｃｏを含まないＦｅを用いる場合には、軟磁気特性が比較的良好なため、膜厚を０．５〜４ｎｍ程度とすることができる。

ＣｏＦｅ層の上に設けられるＮｉＦｅ層は、軟磁性特性が安定な材料からなる。ＣｏＦｅ合金の軟磁気特性はそれほど安定ではないが、その上にＮｉＦｅ合金を設けることによって軟磁気特性を補完することができる。ＮｉＦｅをフリー層１８として用いることは、スペーサ層１６との界面に高ＭＲ変化率を実現できる材料が使用可能となり、スピンバルブ膜のトータル特性上好ましい。

ＮｉＦｅ合金の組成は、Ｎｉ_ｘＦｅ_{１００−ｘ}（ｘ＝７８〜８５％程度）が好ましい。ここで、通常用いるＮｉＦｅの組成Ｎｉ_８１Ｆｅ_１９よりも、Ｎｉリッチな組成（例えば、Ｎｉ_８３Ｆｅ_１７）を用いることが好ましい。これはゼロ磁歪を実現するためである。ＣＣＰ構造のスペーサ層１６上に成膜されたＮｉＦｅでは、メタルＣｕ製のスペーサ層上に成膜されたＮｉＦｅよりも、磁歪がプラス側にシフトする。プラス側への磁歪のシフトをキャンセルするために、Ｎｉ組成が通常よりも多い、負側のＮｉＦｅ組成を用いている。

ＮｉＦｅ層のトータル膜厚は２〜５ｎｍ程度（例えば、３．５ｎｍ）が好ましい。ＮｉＦｅ層を用いない場合には、１〜２ｎｍのＣｏＦｅ層またはＦｅ層と０．１〜０．８ｎｍ程度の極薄Ｃｕ層とを、複数層交互に積層したフリー層１８を用いてもよい。

以上のべたようなフリー層１８の構成材料に応力調整処理（ＳＣＴ）を行うことが本実施形態の重要なポイントである。既述のように、例えば、ＣｏＦｅ層や、ＮｉＦｅ層をイオン、プラズマ、または熱で処理する。
具体例としては、ＣｏＦｅを１ｎｍ成膜したのち、ＮｉＦｅを２．５ｎｍ成膜し、ＳＣＴとして、１０〜１００ＷのＲＦプラズマ処理を６０秒から１２０秒行う。その後、ＮｉＦｅを２ｎｍ成膜し、ＳＣＴとして、１０〜１００ＷのＲＦプラズマ処理を６０秒から１２０秒行う。

（６）キャップ層１９、および上電極２０の形成（ステップＳ１６）
フリー層１８の上に、キャップ層１９として例えば、Ｃｕ［１ｎｍ］／Ｒｕ［１０ｎｍ］を積層する。キャップ層１９の上にスピンバルブ膜へ垂直通電するための上電極２０を形成する。

［実施例］
以下、本発明の実施例につき説明する。以下に、本発明の実施例に係る磁気抵抗効果膜１０の構成を表す。
・下電極１１
・下地層１２：Ｔａ［５ｎｍ］／Ｒｕ［２ｎｍ］
・ピニング層１３：Ｐｔ_５０Ｍｎ_５０［１５ｎｍ］
・ピン層１４：Ｃｏ_９０Ｆｅ_１０［３．６ｎｍ］／Ｒｕ［０．９ｎｍ］／（Ｆｅ_５０Ｃｏ_５０［１ｎｍ］／Ｃｕ［０．２５ｎｍ］）×２／Ｆｅ_５０Ｃｏ_５０［１ｎｍ］
・金属層１５：Ｃｕ［０．５ｎｍ］
・スペーサ層（ＣＣＰ−ＮＯＬ）１６：Ａｌ_２Ｏ_３の絶縁層１６１およびＣｕの電流パス１６２（Ａｌ_９０Ｃｕ_１０［１ｎｍ］を成膜した後、ＰＩＴ／ＩＡＯ処理）
・金属層１７：Ｃｕ［０．２５ｎｍ］
・フリー層１８：Ｃｏ_９０Ｆｅ_１０［１ｎｍ］／Ｎｉ_８３Ｆｅ_１７［０．７ｎｍ］／ＳＣＴ／Ｎｉ_８３Ｆｅ_１７［１．８ｎｍ］／ＳＣＴ／Ｎｉ_８３Ｆｅ_１７［１．８ｎｍ］／ＳＣＴ
・キャップ層１９：Ｃｕ［１ｎｍ］／Ｒｕ［１０ｎｍ］
・上電極２０。

フリー層１８の製造工程につき説明する。なお、その他の工程は、既述の手法で行われるので、説明を省略する。
１ｎｍのＣｏ_９０Ｆｅ_１０を成膜し、その上に０．７ｎｍのＮｉ_８３Ｆｅ_１７を成膜し、その表面に第一回目のＳＣＴを施す。ここでは、ＳＣＴとしてＲＦプラズマ処理を用いた。ＲＦバイアス機構つきの金属成膜チャンバーで、Ａｒ流量４０ｓｃｃｍ、ＲＦパワー２０Ｗ、バイアス電圧８０Ｖ、１２０秒間の第一回目のＲＦプラズマ処理を行った。ＲＦプラズマ処理によって、０．２ｎｍのＮｉＦｅが削れ、実質的に０．５ｎｍのＮｉＦｅが膜として残る。

ここで、ＮｉＦｅを０．７ｎｍ成膜した表面にＲＦプラズマ処理を行ったが、ＣｏＦｅ成膜後の表面にＲＦプラズマ処理を行ってもよい。ただし、ＣｏＦｅが１ｎｍと薄いので、ＲＦプラズマ処理が強すぎると、スペーサ層１６と金属層１７の界面にダメージを与え、ＭＲ変化率が低下する可能性がある。制御の容易性を考慮して、ここではＮｉＦｅを０．７ｎｍ成膜した後に、ＲＦプラズマ処理を行った。また、同様の理由から、後の第２、第３回目のＲＦプラズマ処理よりもＲＦパワーを弱くしている。

ＲＦプラズマ処理後、２．０ｎｍのＮｉ_８３Ｆｅ_１７を成膜した後、ＲＦプラズマ処理を行う。Ａｒ流量４０ｓｃｃｍ、ＲＦパワー４０Ｗ、バイアス電圧１１０Ｖ、１２０秒の第２枚目のＲＦプラズマ処理を行った。このＲＦプラズマ処理によって、０．５ｎｍのＮｉＦｅが削れ、実質的に２．０ｎｍのＮｉＦｅが膜として残る。

この第２回目のＲＦプラズマ処理の後、２．０ｎｍのＮｉ_８３Ｆｅ_１７を成膜し、Ａｒ流量４０ｓｃｃｍ、ＲＦパワー４０Ｗ、１２０秒間の第３回目のＲＦプラズマ処理を行った。このＲＦプラズマ処理によって、０．５ｎｍのＮｉＦｅが削れ、実質的に３．５ｎｍのＮｉＦｅが膜として残る。
以上で、ＳＣＴが施された磁性層（フリー層１８）、具体的には、ＣｏＦｅ［１ｎｍ］／ＮｉＦｅ［３．５ｎｍ］が形成される。

（実施例の評価）
実施例を比較例と共に評価した。実施例、比較例いずれも、ＣｏＦｅ［１ｎｍ］／ＮｉＦｅ［３．５ｎｍ］の積層構造のフリー層１８を用いて作成された０．４μｍ×０．４μｍの素子である。実施例では、フリー層１８にＳＣＴを施し、比較例ではフリー層１８xに、ＳＣＴを施さず、成膜したままとした。

実施例に係るＣＣＰ−ＣＰＰ素子の特性を評価したところ、ＲＡ＝５００ｍΩμｍ^２、ＭＲ変化率＝９％、ΔＲＡ＝４５ｍΩμｍ^２であった。ＳＣＴがないものと比べ、ＲＡ、ＭＲ変化率の値に大きな変化は生じていないが、通電試験時の信頼性が著しく向上している。

図８は、ＳＣＴをした実施例と、ＳＣＴをしない比較例での通電試験の結果を表すグラフである。横軸が時間、縦軸が規格化されたＭＲ変化率の劣化量である。即ち、このＭＲ変化率の劣化量は、試験開始時の値を１に規格化されている。

通電試験の条件は、温度１３０℃、バイアス電圧１４０ｍＶとした。通常の使用条件より厳しい条件とすることで、信頼性の相違が短期間の試験で表れるようにしている。また、通電方向として、ピン層１４からフリー層１８に電流が流れる方向とした。つまり、電子の流れとしては、逆向きになるのでフリー層１８からピン層１４に流れることになる。このような通電方向は、スピントランスファーノイズを低減するために望ましい方向である。フリー層１８からピン層１４に電流を流す場合（電子の流れとしては、ピン層からフリー層）のほうが、スピントランスファートルク効果が大きいといわれており、ヘッドにおいてはノイズ発生のもとになる。その観点からも、通電方向はピン層からフリー層に流れる方向が好ましい構成である。

ここでの試験条件は加速試験のために、温度を通常の条件より高くしている。また、素子サイズの関係で、バイアス電圧も比較的強めの条件である。実施例では、実際のヘッドでの素子サイズ（実際には、０．１μｍ×０．１μｍよりも小さい素子サイズにおいて）より、素子サイズを大きくしている。素子サイズが大きいと、バイアス電圧が同一でも電流量が大きくなり、かつ素子の放熱性が悪くなる。このため、実施例の素子では、ジュール発熱の影響が実際のヘッドの素子よりも遙かに大きい、厳しい条件において試験していることになる。さらには、バイアス電圧も実際に使用される電圧値よりも大きく、かつ温度条件も実際よりも高温化と、すべての条件が厳しく設定されており、短時間で信頼性の良否を判断するために設定された、加速試験条件である。

図８に示すように、ＳＣＴを用いた実施例では、通電試験時の信頼性が比較例の場合と比較して著しく改善されている。なお、加速試験の条件を緩くすると、比較例においても劣化量ははるかに小さく、信頼性は良好となるので、この試験は極めて過酷な試験を行っていることになる。
このような厳しい条件において、実施例の素子の信頼性が良好なことは、本実施形態に係る磁気抵抗効果素子を高度な信頼性を要求される環境下で利用できることを意味する。高密度記録対応のヘッドにおいて、従来以上に信頼度の極めて高いヘッドが実現できることになる。この高密度記録対応のヘッドは、信頼性スペックが厳しい使用条件、例えば、高熱環境化で使用するカーナビ応用、高速で使用するサーバー、エンタープライズ応用などのＨＤＤ（Hard Disk Drive）に利用できる。
また、本試験では、ピン層１４からフリー層１８に電流が流れる方向を通電方向としたが、この通電方向のほうがその逆の通電方向よりも信頼性改善の効果は大きかった。スピントランスファーノイズ低減にも有利な通電方向であるため、低ノイズで、より信頼性の高いヘッドが実現できたことになる。

（第２の実施の形態）
図９は、本発明の第２の実施の形態に係る磁気抵抗効果素子（ＣＣＰ−ＣＰＰ素子）を表す斜視図である。また、図１０は、本発明の第２の実施形態に係る磁気抵抗効果素子の製造工程を表すフロー図である。この磁気抵抗効果素子は、ピン層１４がフリー層１８よりも上に配置されるトップ型のＣＣＰ−ＣＰＰ素子である。即ち、ＳＣＴは、ピン層１４がフリー層１８よりも下に位置するボトム型のＣＣＰ−ＣＰＰ素子のみならず、トップ型のＣＣＰ−ＣＰＰ素子にも適用できる。

トップ型のスピンバルブ膜の場合には応力調整処理を必要とする層はフリー層１８ではなく、ピン層１４となる。スペーサ層１６上で成長する磁性層の結晶配向性が悪くなることから、この磁性膜への応力調整処理が必要となる。図９では下部ピン層１４１が応力調整部２１Ａを有する。

ピン層１４は、下部ピン層１４１、磁気結合層１４２、上部ピン層１４３から構成され、このいずれか１つまたは２つの層、若しくはこれら３つの層全部への応力調整処理が可能である。応力調整処理をピン層１４の一部に限定しても、内部応力の低減による素子の信頼性の向上を図ることができる。これら３層中で応力調整処理の有効性が最も高いのは、下部ピン層１４１と考えられる。下部ピン層１４１は、スペーサ層１６に最も近く、スペーサ層１６との境界での応力への影響が高い。

ボトム型と同様に、トップ型のＣＣＰ−ＣＰＰ素子でも、ＳＣＴとして、イオン、プラズマ、または熱による処理を適宜に採用できる。また、プラズマによる処理には、バイアススパッタによるピン層１４の形成が含まれる。ピン層１４がＦｅＣｏ／Ｃｕ積層膜からなる場合、例えば、ｂｃｃ構造からなるＦｅＣｏ層を１〜２ｎｍ成膜後に、ＳＣＴを行い、また１〜２ｎｍのＳＣＴを行うシーケンスを２〜３回繰り返す。場合によっては１回のＳＣＴで済ませることも可能である。

図１０に示すように、トップ型のＣＣＰ−ＣＰＰ素子を製造する場合には、下地層１２とキャップ層１９との間にある層が、図３とほぼ逆の順序で成膜される。但し、下部金属層１５および上部金属層１７は、スペーサ層１６の作成等との関係で、順番が逆転していない。また、ピン層１４の内部構成も上下が逆転していない。

なお、トップ型のＣＣＰ−ＣＰＰ素子においても、スペーサ層１６の上下の下部金属層１５、上部金属層１７（Ｃｕ層）の機能については、ボトム型のＣＣＰ−ＣＰＰ素子と同じである。すなわち、スペーサ層１６の下の下部金属層１５（Ｃｕ層）は電流パス１６２の供給源であるため必須であるが、スペーサ層１６の上の上部金属層１７（Ｃｕ層）は必須ではない。

（磁気抵抗効果素子の応用）
以下、本発明の実施形態に係る磁気抵抗効果素子（ＣＣＰ−ＣＰＰ素子）の応用について説明する。
本発明の実施形態において、ＣＰＰ素子の素子抵抗ＲＡは、高密度対応の観点から、５００ｍΩμｍ^２以下が好ましく、３００ｍΩμｍ^２以下がより好ましい。素子抵抗ＲＡを算出する場合には、ＣＰＰ素子の抵抗Ｒにスピンバルブ膜の通電部分の実効面積Ａを掛け合わせる。ここで、素子抵抗Ｒは直接測定できる。一方、スピンバルブ膜の通電部分の実効面積Ａは素子構造に依存する値であるため、その決定には注意を要する。

例えば、スピンバルブ膜の全体を実効的にセンシングする領域としてパターニングしている場合には、スピンバルブ膜全体の面積が実効面積Ａとなる。この場合、素子抵抗を適度に設定する観点から、スピンバルブ膜の面積を少なくとも０．０４μｍ^２以下にし、２００Ｇｂｐｓｉ以上の記録密度では０．０２μｍ^２以下にする。

しかし、スピンバルブ膜に接してスピンバルブ膜より面積の小さい下電極１１または上電極２０を形成した場合には、下電極１１または上電極２０の面積がスピンバルブ膜の実効面積Ａとなる。下電極１１または上電極２０の面積が異なる場合には、小さい方の電極の面積がスピンバルブ膜の実効面積Ａとなる。この場合、素子抵抗を適度に設定する観点から、小さい方の電極の面積を少なくとも０．０４μｍ^２以下にする。

後に詳述する図１１、図１２の実施例の場合、図１１でスピンバルブ膜１０の面積が一番小さいところは上電極２０と接触している部分なので、その幅をトラック幅Ｔｗとして考える。また、ハイト方向に関しては、図１２においてやはり上電極２０と接触している部分が一番小さいので、その幅をハイト長Ｄとして考える。スピンバルブ膜の実効面積Ａは、Ａ＝Ｔｗ×Ｄとして考える。

本発明の実施形態に係る磁気抵抗効果素子では、電極間の抵抗Ｒを１００Ω以下にすることができる。この抵抗Ｒは、例えばヘッドジンバルアセンブリー（ＨＧＡ）の先端に装着した再生ヘッド部の２つの電極パッド間で測定される抵抗値である。
本発明の実施形態に係る磁気抵抗効果素子において、ピン層１４またはフリー層１８がｆｃｃ構造である場合には、ｆｃｃ（１１１）配向性をもつことが望ましい。ピン層１４またはフリー層１８がｂｃｃ構造をもつ場合には、ｂｃｃ（１１０）配向性をもつことが望ましい。ピン層１４またはフリー層１８がｈｃｐ構造をもつ場合には、ｈｃｐ（００１）配向またはｈｃｐ（１１０）配向性をもつことが望ましい。

本発明の実施形態に係る磁気抵抗効果素子の結晶配向性は、配向のばらつき角度で４．０度以内が好ましく、３．５度以内がより好ましく、３．０度以内がさらに好ましい。これは、Ｘ線回折のθ−２θ測定により得られるピーク位置でのロッキングカーブの半値幅として求められる。また、素子断面からのナノディフラクションスポットでのスポットの分散角度として検知することができる。

反強磁性膜の材料にも依存するが、一般的に反強磁性膜とピン層１４／スペーサ層１６／フリー層１８とでは格子間隔が異なるため、それぞれの層においての配向のばらつき角度を別々に算出することが可能である。例えば、白金マンガン（ＰｔＭｎ）とピン層１４／スペーサ層１６／フリー層１８とでは、格子間隔が異なることが多い。白金マンガン（ＰｔＭｎ）は比較的厚い膜であるため、結晶配向のばらつきを測定するのには適した材料である。ピン層１４／スペーサ層１６／フリー層１８については、ピン層１４とフリー層１８とで結晶構造がｂｃｃ構造とｆｃｃ構造というように異なる場合もある。この場合、ピン層１４とフリー層１８とはそれぞれ別の結晶配向の分散角をもつことになる。

（磁気ヘッド）
図１１および図１２は、本発明の実施形態に係る磁気抵抗効果素子を磁気ヘッドに組み込んだ状態を示している。図１１は、磁気記録媒体（図示せず）に対向する媒体対向面に対してほぼ平行な方向に磁気抵抗効果素子を切断した断面図である。図１２は、この磁気抵抗効果素子を媒体対向面ＡＢＳに対して垂直な方向に切断した断面図である。

図１１および図１２に例示した磁気ヘッドは、いわゆるハード・アバッテッド（hard abutted）構造を有する。磁気抵抗効果膜１０は上述したＣＣＰ−ＣＰＰ膜である。磁気抵抗効果膜１０の上下には、下電極１１と上電極２０とがそれぞれ設けられている。図１１において、磁気抵抗効果膜１０の両側面には、バイアス磁界印加膜４１と絶縁膜４２とが積層して設けられている。図１２に示すように、磁気抵抗効果膜１０の媒体対向面には保護層４３が設けられている。

磁気抵抗効果膜１０に対するセンス電流は、その上下に配置された下電極１１、上電極２０によって矢印Ａで示したように、膜面に対してほぼ垂直方向に通電される。また、左右に設けられた一対のバイアス磁界印加膜４１、４１により、磁気抵抗効果膜１０にはバイアス磁界が印加される。このバイアス磁界により、磁気抵抗効果膜１０のフリー層１８の磁気異方性を制御して単磁区化することによりその磁区構造が安定化し、磁壁の移動に伴うバルクハウゼンノイズ（Barkhausen noise）を抑制することができる。
磁気抵抗効果膜１０のＳ／Ｎ比が向上しているので、磁気ヘッドに応用した場合に高感度の磁気再生が可能となる。

（ハードディスクおよびヘッドジンバルアセンブリー）
図１１および図１２に示した磁気ヘッドは、記録再生一体型の磁気ヘッドアセンブリに組み込んで、磁気記録再生装置に搭載することができる。
図１３は、このような磁気記録再生装置の概略構成を例示する要部斜視図である。すなわち、本実施形態の磁気記録再生装置１５０は、ロータリーアクチュエータを用いた形式の装置である。同図において、磁気ディスク２００は、スピンドル１５２に装着され、図示しない駆動装置制御部からの制御信号に応答する図示しないモータにより矢印Ａの方向に回転する。本実施形態の磁気記録再生装置１５０は、複数の磁気ディスク２００を備えてもよい。

磁気ディスク２００に格納する情報の記録再生を行うヘッドスライダ１５３は、薄膜状のサスペンション１５４の先端に取り付けられている。ヘッドスライダ１５３は、上述したいずれかの実施形態に係る磁気抵抗効果素子を含む磁気ヘッドをその先端付近に搭載している。
磁気ディスク２００が回転すると、ヘッドスライダ１５３の媒体対向面（ＡＢＳ）は磁気ディスク２００の表面から所定の浮上量をもって保持される。あるいはスライダが磁気ディスク２００と接触するいわゆる「接触走行型」でもよい。

サスペンション１５４はアクチュエータアーム１５５の一端に接続されている。アクチュエータアーム１５５の他端には、リニアモータの一種であるボイスコイルモータ１５６が設けられている。ボイスコイルモータ１５６は、ボビン部に巻かれた図示しない駆動コイルと、このコイルを挟み込むように対向して配置された永久磁石および対向ヨークからなる磁気回路とから構成される。
アクチュエータアーム１５５は、スピンドル１５７の上下２箇所に設けられた図示しないボールベアリングによって保持され、ボイスコイルモータ１５６により回転摺動が自在にできるようになっている。

図１４は、アクチュエータアーム１５５から先のヘッドジンバルアセンブリーをディスク側から眺めた拡大斜視図である。すなわち、アセンブリ１６０は、アクチュエータアーム１５５を有し、アクチュエータアーム１５５の一端にはサスペンション１５４が接続されている。サスペンション１５４の先端には、上述したいずれかの実施形態に係る磁気抵抗効果素子を含む磁気ヘッドを具備するヘッドスライダ１５３が取り付けられている。サスペンション１５４は信号の書き込みおよび読み取り用のリード線１６４を有し、このリード線１６４とヘッドスライダ１５３に組み込まれた磁気ヘッドの各電極とが電気的に接続されている。図中１６５はアセンブリ１６０の電極パッドである。
本実施形態によれば、上述の磁気抵抗効果素子を含む磁気ヘッドを具備することにより、高い記録密度で磁気ディスク２００に磁気的に記録された情報を確実に読み取ることが可能となる。

（磁気メモリ）
次に、本発明の実施形態に係る磁気抵抗効果素子を搭載した磁気メモリについて説明する。すなわち、本発明の実施形態に係る磁気抵抗効果素子を用いて、例えばメモリセルがマトリクス状に配置されたランダムアクセス磁気メモリ（ＭＲＡＭ： magnetic random access memory）などの磁気メモリを実現できる。

図１５は、本発明の実施形態に係る磁気メモリのマトリクス構成の一例を示す図である。この図は、メモリセルをアレイ状に配置した場合の回路構成を示す。アレイ中の１ビットを選択するために、列デコーダ３５０、行デコーダ３５１が備えられており、ビット線３３４とワード線３３２によりスイッチングトランジスタ３３０がオンになり一意に選択され、センスアンプ３５２で検出することにより磁気抵抗効果膜１０中の磁気記録層（フリー層）に記録されたビット情報を読み出すことができる。ビット情報を書き込むときは、特定の書き込みワード線３２３とビット線３２２に書き込み電流を流して発生する磁場を印加する。

図１６は、本発明の実施形態に係る磁気メモリのマトリクス構成の他の例を示す図である。この場合、マトリクス状に配線されたビット線３２２とワード線３３４とが、それぞれデコーダ３６０、３６１により選択されて、アレイ中の特定のメモリセルが選択される。それぞれのメモリセルは、磁気抵抗効果素子１０とダイオードＤとが直列に接続された構造を有する。ここで、ダイオードＤは、選択された磁気抵抗効果素子１０以外のメモリセルにおいてセンス電流が迂回することを防止する役割を有する。書き込みは、特定のビット線３２２と書き込みワード線３２３とにそれぞれに書き込み電流を流して発生する磁場により行われる。

図１７は、本発明の実施形態に係る磁気メモリの要部を示す断面図である。図１８は、図１７のＡ−Ａ’線に沿う断面図である。これらの図に示した構造は、図１５または図１６に示した磁気メモリに含まれる１ビット分のメモリセルに対応する。このメモリセルは、記憶素子部分３１１とアドレス選択用トランジスタ部分３１２とを有する。

記憶素子部分３１１は、磁気抵抗効果素子１０と、これに接続された一対の配線３２２、３２４とを有する。磁気抵抗効果素子１０は、上述した実施形態に係る磁気抵抗効果素子（ＣＣＰ−ＣＰＰ素子）である。
一方、アドレス選択用トランジスタ部分３１２には、ビア３２６および埋め込み配線３２８を介して接続されたトランジスタ３３０が設けられている。このトランジスタ３３０は、ゲート３３２に印加される電圧に応じてスイッチング動作をし、磁気抵抗効果素子１０と配線３３４との電流経路の開閉を制御する。
また、磁気抵抗効果素子１０の下方には、書き込み配線３２３が、配線３２２とほぼ直交する方向に設けられている。これら書き込み配線３２２、３２３は、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、タンタル（Ｔａ）あるいはこれらいずれかを含む合金により形成することができる。

このような構成のメモリセルにおいて、ビット情報を磁気抵抗効果素子１０に書き込むときは、配線３２２、３２３に書き込みパルス電流を流し、それら電流により誘起される合成磁場を印加することにより磁気抵抗効果素子の記録層の磁化を適宜反転させる。
また、ビット情報を読み出すときは、配線３２２と、磁気記録層を含む磁気抵抗効果素子１０と、下電極３２４とを通してセンス電流を流し、磁気抵抗効果素子１０の抵抗値または抵抗値の変化を測定する。
本発明の実施形態に係る磁気メモリは、上述した実施形態に係る磁気抵抗効果素子（ＣＣＰ−ＣＰＰ素子）を用いることにより、セルサイズを微細化しても、記録層の磁区を確実に制御して確実な書き込みを確保でき、且つ、読み出しも確実に行うことができる。

ＭＲＡＭ用途において、以下のような実施例が利用可能である。
Ｔａ［５ｎｍ］／Ｒｕ［２ｎｍ］／ＰｔＭｎ［１５ｎｍ］／ＣｏＦｅ［３．５ｎｍ］／Ｒｕ［０．９ｎｍ］／ＣｏＦｅＢ［３．５ｎｍ］／ＭｇＯ［１．５ｎｍ］／ＣｏＦｅ［１ｎｍ］／ＮｉＦｅ［１ｎｍ］／Ａｌ_２Ｏ_３−ＮｉＦｅのＣＣＰ構造／ＮｉＦｅ［１ｎｍ］／ＳＣＴ／ＮｉＦｅ［１ｎｍ］。

ＭＲＡＭ用途においては、磁気抵抗効果をトンネル素子で実現し、ＭＲＡＭのスイッチング手法を高めるためにＣＣＰ構造を用いるなどの提案もなされている（H. Meng and J-P. Wang, IEEE Trans Magn. 41 (10), 2612 (2005)）。この場合には、フリー層、もしくはピン層内部にＣＣＰ構造を設ける必要があるが、するとＣＣＰ上に形成されたフリー層やピン層のうち、ＣＣＰ上部に形成された層の結晶性が悪くなり、スイッチングのばらつきの問題などを引き起こす。

この問題においても、本発明の実施形態で示したように、Ａｌ_２Ｏ_３−ＮｉＦｅのＣＣＰ構造上に形成された、ＮｉＦｅの成膜時にＳＣＴを行うことによって、フリー層の応力改善が可能となる。ＭＲＡＭ用途においては、このようにフリー層の内部に挿入されたＣＣＰ上に成膜された磁性層にＳＣＴを行うことも可能である。また、フリー層内部にＣＣＰが挿入された場合には、ＣＣＰを介して上下磁性層が強く磁気結合していることが好ましいので、電流パスとなる金属は、Ｃｕの換わりに、Ｎｉ、Ｃｏ，Ｆｅやそれらの合金材料を用いることが好ましい。
ここで、フリー層に挿入されたＣＣＰ構造を実現するための形成プロセスとして、前述のＰＩＴ／ＩＡＯ処理を行うことが好ましい。この場合には電流パスを形成する材料が磁性元素を多く含む（Ｆｅ，Ｃｏ，Ｎｉのうちいずれかの元素を５０％以上含む）ので、下部金属層１５、上部金属層１７は特に必要にならず、フリー層１６を形成する材料をそのまま使用することが可能となる。

（その他の実施形態）
本発明の実施形態は上記の実施形態に限られず拡張、変更可能であり、拡張、変更した実施形態も本発明の技術的範囲に含まれる。
磁気抵抗効果膜の具体的な構造や、その他、電極、バイアス印加膜、絶縁膜などの形状や材質に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる。
例えば、磁気抵抗効果素子を再生用磁気ヘッドに適用する際に、素子の上下に磁気シールドを付与することにより、磁気ヘッドの検出分解能を規定することができる。

また、本発明の実施形態は、長手磁気記録方式のみならず、垂直磁気記録方式の磁気ヘッドあるいは磁気再生装置についても適用できる。
さらに、本発明の磁気再生装置は、特定の記録媒体を定常的に備えたいわゆる固定式のものでも良く、一方、記録媒体が差し替え可能ないわゆる「リムーバブル」方式のものでも良い。
その他、本発明の実施形態として上述した磁気ヘッドおよび磁気記憶再生装置を基にして、当業者が適宜設計変更して実施しうるすべての磁気抵抗効果素子、磁気ヘッド、磁気記憶再生装置および磁気メモリも同様に本発明の範囲に属する。

本発明の第１の実施の形態に係る磁気抵抗効果素子を表す斜視図である。 応力調整処理（ＳＣＴ）がされないスピンバルブ膜を表す模式図である。 応力調整処理（ＳＣＴ）がされたスピンバルブ膜を表す模式図である。 本発明の第１の実施形態に係る磁気抵抗効果素子の製造工程を表すフロー図である。 図３のステップＳ１５の詳細の例を表すフロー図である。 図４の工程で製造されるフリー層を表す斜視図である。 図３のステップＳ１５の詳細の例を表すフロー図である。 磁気抵抗効果素子の製造に用いられる成膜装置の概略を示す模式図である。 ＳＣＴをした実施例と、ＳＣＴをしない比較例での通電試験の結果を表すグラフである。 本発明の第２の実施の形態に係る磁気抵抗効果素子を表す斜視図である。 本発明の第２の実施形態に係る磁気抵抗効果素子の製造工程を表すフロー図である。 本発明の実施形態に係る磁気抵抗効果素子を磁気ヘッドに組み込んだ状態を示す図である。 本発明の実施形態に係る磁気抵抗効果素子を磁気ヘッドに組み込んだ状態を示す図である。 磁気記録再生装置の概略構成を例示する要部斜視図である。 アクチュエータアームから先のヘッドジンバルアセンブリーをディスク側から眺めた拡大斜視図である。 本発明の実施形態に係る磁気メモリのマトリクス構成の一例を示す図である。 本発明の実施形態に係る磁気メモリのマトリクス構成の他の例を示す図である。 本発明の実施形態に係る磁気メモリの要部を示す断面図である。 図１７のＡ−Ａ’線に沿う断面図である。

符号の説明

１０…磁気抵抗効果膜、１１…下電極、１２…下地層、１２ａ…バッファ層、１２ｂ…シード層、１３…ピニング層、１４…ピン層、１４１…下部ピン層、１４２…磁気結合層、１４３…上部ピン層、１５…下部金属層、１６…スペーサ層、１６１…絶縁層、１６２…電流パス、１７…上部金属層、１８…フリー層、１９…キャップ層、２０…上電極、２１…応力調整部

Claims (16)

1. 第１の磁性層を形成するステップと，
   前記形成される第１の磁性層上に，絶縁層と，この絶縁層の層方向に貫通する電流を通過させる導電層と，を有するスペーサ層を形成するステップと，
   酸素を使用しないチェンバにおいて，前記形成されたスペーサ層上に，Ａｒ，Ｋｒ，Ｘｅ，Ｎｅの何れかを含む希ガスのイオンまたはプラズマでその全部または一部が応力調整処理される，第２の磁性層を形成するステップと，
   を具備することを特徴とする磁気抵抗効果素子の製造方法。
2. 前記第２の磁性層を形成するステップが，
   前記第２の磁性層の少なくとも一部を形成するステップと，
   前記形成された第２の磁性層の少なくとも一部を前記希ガスのイオンまたはプラズマで処理するステップと，を有する
   ことを特徴とする請求項１記載の磁気抵抗効果素子の製造方法。
3. 前記処理が，３０Ｖ以上，１５０Ｖ以下の電圧で加速されるイオンまたはプラズマによる処理である
   ことを特徴とする請求項２記載の磁気抵抗効果素子の製造方法。
4. 前記第２の磁性層を形成するステップが，
   前記第２の磁性層の一部をなす第１の層を形成するステップと，
   前記形成される第１の層を前記希ガスのイオンまたはプラズマで処理するステップと，
   前記希ガスのイオンまたはプラズマで処理された第１の層上に，前記第２の磁性層の一部をなす第２の層を形成するステップと，
   前記形成される第２の層を前記希ガスのイオンまたはプラズマで処理するステップと，を有する
   ことを特徴とする請求項１記載の磁気抵抗効果素子の製造方法。
5. 前記第２の磁性層を形成するステップが，
   前記希ガスのイオンまたはプラズマで処理される第２の層上に，前記第２の磁性層の一部をなす第３の層を形成するステップと，
   前記形成される第３の層を前記希ガスのイオンまたはプラズマで処理するステップと，をさらに有する
   ことを特徴とする請求項４記載の磁気抵抗効果素子の製造方法。
6. 前記第１の層および第２の層の膜厚が０．５ｎｍ以上，３ｎｍ以下である
   ことを特徴とする請求項４記載の磁気抵抗効果素子の製造方法。
7. 前記第２の磁性層を形成するステップが，前記希ガスのイオンまたはプラズマで処理を行うと同時に，前記第２の磁性層の少なくとも一部を形成するステップを有する
   ことを特徴とする請求項１記載の磁気抵抗効果素子の製造方法。
8. 前記処理が，３０Ｖ以上，２００Ｖ以下のバイアス電圧が印加された前記第２の磁性層へのプラズマによる処理である
   ことを特徴とする請求項７記載の磁気抵抗効果素子の製造方法。
9. 前記処理が，３０Ｗ以上，２００Ｗ以下の電力が印加されるプラズマによる処理である
   ことを特徴とする請求項７記載の磁気抵抗効果素子の製造方法。
10. 前記第１の磁性層，または前記第２の磁性層の一方が，磁化方向が実質的に固着される磁化固着層で，他方が外部磁界によって磁化方向が変化する磁化自由層であり，かつ前記第1の磁性層と前記第２の磁性層の膜面に対して垂直方向に電流が通電される
    ことを特徴とする請求項１記載の磁気抵抗効果素子の製造方法。
11. 前記第２の磁性層が，ＣｏＦｅ層とＮｉＦｅ層とを含み，かつこのＮｉＦｅ層の少なくとも一部に前記処理を行う
    ことを特徴とする請求項１記載の磁気抵抗効果素子の製造方法。
12. 前記第２の磁性層が，ｂｃｃ構造のＦｅＣｏ層，またはｆｃｃ構造のＣｏＦｅ層を含み，かつこのＦｅＣｏ層，またはＣｏＦｅ層の少なくとも一部に前記処理を行う
    ことを特徴とする請求項１記載の磁気抵抗効果素子の製造方法。
13. 前記スペーサ層を形成するステップが，
    第１の金属材料からなる第１の層を形成するステップと，
    前記形成される第１の層上に，前記第１の金属材料と異なる第２の金属材料からなる第２の層を形成するステップと，
    前記形成された第２の層の表面をＡｒ，Ｋｒ，Ｘｅ，Ｎｅの何れかを含む希ガスのイオンまたはプラズマで処理するステップと，
    前記第２の層の表面に酸化，窒化，または酸窒化処理して前記スペーサ層を形成するステップと，を有する
    ことを特徴とする請求項１記載の磁気抵抗効果素子の製造方法。
14. 前記酸化，窒化，または酸窒化処理するステップが，Ａｒ，Ｋｒ，Ｘｅ，Ｎｅの何れかを含む希ガスのイオンまたはプラズマで処理するステップを含む
    ことを特徴とする請求項１３に記載の磁気抵抗効果素子の製造方法。
15. 前記絶縁層が，Ａｌ，Ｓｉ，Ｈｆ，Ｔｉ，Ｔａ，Ｍｏ，Ｗ，Ｎｂ，Ｍｇ，Ｃｒ，およびＺｒからなる群より選択される少なくとも１種の元素を含む酸化物，窒化物，または酸窒化物である
    ことを特徴とする請求項１に記載の磁気抵抗効果素子の製造方法。
16. 前記第１の層が，Ｃｕ，Ａｕ，Ａｇのいずれかの元素を含む金属層であることを特徴とする，請求項１３に記載の磁気抵抗効果素子の製造方法。

Images