KR20160011069A - 자기 소자의 제조 방법 - Google Patents

자기 소자의 제조 방법 Download PDF

Info

Publication number
KR20160011069A
KR20160011069A KR1020140092080A KR20140092080A KR20160011069A KR 20160011069 A KR20160011069 A KR 20160011069A KR 1020140092080 A KR1020140092080 A KR 1020140092080A KR 20140092080 A KR20140092080 A KR 20140092080A KR 20160011069 A KR20160011069 A KR 20160011069A
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
gas
magnetic
forming
Prior art date
Application number
KR1020140092080A
Other languages
English (en)
Inventor
김기웅
이준명
임우창
김상용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140092080A priority Critical patent/KR20160011069A/ko
Priority to US14/678,069 priority patent/US20160020386A1/en
Publication of KR20160011069A publication Critical patent/KR20160011069A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3492—Variation of parameters during sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Thermal Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자기 소자의 제조 방법은 자성층을 형성하는 단계와, Ar 보다 원자량이 큰 비활성 가스인 제1 가스를 사용하여 자성층 상에 하부 절연층을 형성하는 단계와, Ar 가스를 사용하여 하부 절연층 상에 상부 절연층을 형성하는 단계를 포함한다.

Description

자기 소자의 제조 방법 {Method of manufacturing magnetic device}
본 발명의 기술적 사상은 자기 소자의 제조 방법에 관한 것으로, 특히 수직 자기 이방성 (PMA: perpendicular magnetic anisotropy)을 가지는 자기 소자의 제조 방법에 관한 것이다.
자기터널접합 (magnetic tunnel junction: MTJ)의 자기저항 특성을 이용하는 전자 소자에 대한 많은 연구가 이루어지고 있다. 특히, 고집적화된 STT-MRAM(spin transfer torque - magnetic random access memory)을 구현하기 위하여 미세한 크기의 MTJ 구조를 형성할 필요가 있으며, 이와 같이 미세한 크기의 MTJ 구조의 자성층 내에서 충분한 수직 자기 이방성을 확보할 필요가 있다. 이에 따라, MTJ 구조의 자성층 일면에 형성되는 절연층의 형성 과정에서 발생할 수 있는 절연층의 결정 구조 열화 및 자성층의 수직 자기 이방성 열화를 방지할 수 있는 자기 소자의 제조 방법이 요구된다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 자기 소자 내 절연층 형성 과정에서 발생할 수 있는 자기적 특성 저하를 방지하고 신뢰성을 유지할 수 있는 자기 소자의 제조 방법을 제공하는 것이다.
본 발명의 기술적 사상에 의한 일 양태에 따른 자기 소자의 제조 방법은 자성층을 형성하는 단계와, Ar 보다 원자량이 큰 비활성 가스인 제1 가스를 사용하여 상기 자성층 상에 하부 절연층을 형성하는 단계와, Ar 가스를 사용하여 상기 하부 절연층 상에 상부 절연층을 형성하는 단계를 포함한다. 상기 자성층은 고정층 또는 자유층일 수 있다.
일부 실시예에서, 상기 하부 절연층을 형성하는 단계는 0.001 ~ 0.1 mTorr의 압력 하에서 수행될 수 있다. 상기 하부 절연층은 금속 산화물을 타겟으로 사용하는 스퍼터링 공정에 의해 형성될 수 있다.
일부 실시예에서, 상기 제1 가스는 Kr (krypton) 가스일 수 있다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 자기 소자의 제조 방법은 제1 자성층 상에 제1 하부 절연층을 형성하는 단계와, 상기 제1 하부 절연층 상에 제1 상부 절연층을 형성하는 단계와, 상기 제1 상부 절연층 상에 제2 자성층을 형성하는 단계와, 상기 제2 자성층 상에 제2 절연층을 형성하는 단계를 포함하고, 상기 제1 하부 절연층은 Ar 보다 원자량이 큰 비활성 가스인 제1 가스를 사용하여 형성하고, 상기 제1 상부 절연층은 Ar 가스를 사용하여 형성한다.
일부 실시예에서, 상기 제1 자성층 및 상기 제2 자성층 중 어느 하나의 자성층은 고정층이고, 상기 제1 자성층 및 상기 제2 자성층 중 다른 하나의 자성층은 자유층일 수 있다.
상기 제1 하부 절연층 및 상기 제1 상부 절연층은 직접 접하도록 형성될 수 있다. 상기 제2 절연층은 상기 제1 가스를 스퍼터링 가스로 사용하는 스퍼터링 공정에 의해 형성될 수 있다.
본 발명의 실시예들에 따른 자기 소자의 제조 방법은 상기 제1 하부 절연층을 형성한 후, 상기 제1 하부 절연층이 형성된 결과물을 열처리하여 상기 제1 자성층과 상기 제1 하부 절연층의 계면에 형성된 데미지층을 제거하는 제1 열처리 단계를 더 포함한다.
본 발명의 실시예들에 따른 자기 소자의 제조 방법은 상기 제1 하부 절연층을 형성한 후, 상기 제1 하부 절연층이 형성된 결과물을 상기 제1 열처리 단계보다 높은 온도 하에서 열처리하여 상기 제1 하부 절연층을 결정화시키는 제2 열처리 단계를 더 포함할 수 있다.
상기 제1 열처리 단계 및 상기 제2 열처리 단계는 상기 제1 하부 절연층을 형성한 후, 상기 제1 하부 절연층을 형성하는 단계와 인-시츄(in-situ) 방식으로 수행될 수 있다.
본 발명의 실시예들에 따른 자기 소자의 제조 방법은 상기 제2 절연층을 형성한 후, 상기 제2 절연층이 형성된 결과물을 열처리하는 제3 열처리 단계를 더 포함할 수 있다.
상기 제1 하부 절연층, 상기 제1 상부 절연층 및 상기 제2 절연층 중 적어도 하나의 층은 금속 산화물로 이루어질 수 있다. 상기 금속 산화물은 Al (aluminum), Mg (magnesium), Ta (tantalum), Hf (hafnium) 및 Zr (zirconium) 중 적어도 하나의 금속을 포함할 수 있다.
본 발명의 기술적 사상에 의한 또 다른 양태에 따른 자기 소자의 제조 방법은 제1 자성층 상에 제1 절연층을 형성하는 단계와, 상기 제1 절연층 상에 제2 자성층을 형성하는 단계와, 상기 제2 자성층 상에 제2 절연층을 형성하는 단계를 포함하고, 상기 제1 절연층 및 상기 제2 절연층 중 적어도 하나의 층은 Ar 가스와, Ar 보다 원자량이 큰 비활성 가스인 제1 가스의 혼합 가스를 사용하여 형성된다.
일부 실시예에서, 상기 제1 절연층 및 상기 제2 절연층 중 적어도 하나의 층을 형성하는 동안, 상기 혼합 가스 내 상기 Ar 가스의 함량비는 시간에 따라 점차 증가하고, 상기 혼합 가스 내 상기 제1 가스의 함량비는 시간에 따라 점차 감소할 수 있다.
상기 제1 절연층 및 상기 제2 절연층 중 적어도 하나의 층을 형성하는 동안, 상기 혼합 가스 내 상기 Ar 가스의 함량비는 선형적으로 증가하고, 상기 혼합 가스 내 상기 제1 가스의 함량비는 선형적으로 감소할 수 있다.
상기 제2 절연층의 두께는 상기 제1 절연층의 두께보다 얇을 수 있다.
본 발명의 실시예들에 따른 자기 소자의 제조 방법은 상기 제1 절연층을 형성한 결과물을 열처리하는 제1 열처리단계와, 상기 제2 절연층을 형성한 결과물을 열처리하는 제2 열처리 단계를 더 포함하고, 상기 제2 열처리 단계는 상기 제1 열처리 단계보다 낮은 온도 하에서 수행될 수 있다.
본 발명의 기술적 사상에 의한 자기 소자의 제조 방법에 따르면, 절연층의 형성 과정에서 발생할 수 있는 데미지층을 감소시켜 자성층과 절연층 사이의 계면 특성을 개선시킬 수 있다. 이에 따라, 절연층의 결정 구조 열화 및 자성층의 수직 자기 이방성 열화를 방지할 수 있으며, 자기 소자에서 요구되는 신뢰도를 유지할 수 있다.
도 1a 및 도 1b는 본 발명의 기술적 사상에 의한 일 실시예에 따른 자기 소자를 설명하기 위한 도면이다.
도 2a 및 도 2b는 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자의 동작 특성이 개선되는 원리를 설명하기 위한 개념도이다.
도 3a 내지 도 3k는 본 발명의 기술적 사상에 의한 일 실시예에 따른 자기 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 4a 및 도 4b는 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자의 제조 과정에서 챔버 내 스퍼터링 가스의 유량 변화를 시간에 따라 나타낸 그래프이다.
도 5a 및 도 5b는 각각 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 자기 소자들에서 접합 저항(RA)에 따른 터널자기저항비(TMR) 및 임계전류밀도(Jc) 특성을 나타낸 그래프이다.
도 6은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 MTJ 구조를 도시한 단면도이다.
도 7a 내지 도 7e는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 자기 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 8a 내지 도 8d는 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자의 제조 과정에서 챔버 내 스퍼터링 가스의 유량 변화를 시간에 따라 나타낸 그래프이다.
도 9는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 MTJ 구조를 도시한 단면도이다.
도 10는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 자기 소자를 포함하는 전자 시스템의 블록도이다.
도 11은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 자기 소자를 포함하는 정보 처리 시스템의 블록도이다.
도 12은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 자기 소자를 포함하는 메모리 카드이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것으로, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역, 층들, 부위 및/또는 구성 요소들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들, 부위 및/또는 구성 요소들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역, 부위, 또는 구성 요소를 다른 부재, 영역, 부위 또는 구성 요소와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역, 부위 또는 구성 요소는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역, 부위 또는 구성 요소를 지칭할 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
첨부 도면에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예들은 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조 과정에서 초래되는 형상의 변화를 포함하여야 한다.
도 1a 및 도 1b는 본 발명의 기술적 사상에 의한 일 실시예에 따른 자기 소자(10)를 설명하기 위한 도면이다. 도 1a는 자기 소자(10)의 개략적인 구성을 도시한 도면이다. 도 1b는 자기 소자(10)가 포함하는 MTJ 구조(100)의 단면도이다.
도 1a에는 STT-MRAM 구조를 가지는 자기 소자(10)가 예시되어 있다.
도 1a를 참조하면, 자기 소자(10)는 MTJ (Magnetic Tunnel Junction) 구조(100)와 셀 트랜지스터(CT)를 포함할 수 있다. 셀 트랜지스터(CT)의 게이트는 워드 라인 (WL)에 연결되고, 셀 트랜지스터(CT)의 한 전극은 MTJ 구조(100)를 통해 비트 라인(BL)에 연결된다. 셀 트랜지스터(CT)의 다른 전극은 소스 라인(SL)에 연결된다.
MTJ 구조(100)는 고정층(pinned layer)(110), 자유층(free layer)(130), 고정층(110)과 자유층(130) 사이에 개재된 제1 절연층(120), 및 자유층(130)의 상면에 형성된 제2 절연층(140)을 포함한다. MTJ 구조(100) 위에는 캡핑층(150)이 형성될 수 있으며, 캡핑층(150)은 자기 소자(10) 내에서 상부 전극으로서의 기능을 수행할 수 있다.
고정층(110)은 고정층(110)을 이루는 막 면에 대하여 수직 방향으로 자화 용이축 (magnetization easy axis)을 가지고 자화 방향이 고정되어 있다. 자유층(130)은 자유층(130)을 이루는 막 면에 대하여 수직 방향으로 자화 용이축을 가지고 자화 방향이 조건에 따라 가변적이다.
MTJ 구조(100)의 저항 값은 자유층(130)의 자화 방향에 따라 달라진다. 자유층(130)에서의 자화 방향과 고정층(110)에서의 자화 방향이 평행(parallel)일 때, MTJ 구조(100)는 낮은 저항 값을 가지며 데이터 '0'을 저장할 수 있다. 자유층(130)에서의 자화 방향과 고정층(110)에서의 자화 방향이 반평행 (antiparallel)일 때, MTJ 구조(100)는 높은 저항 값을 가지며, 데이터 '1'을 저장할 수 있다. 도 1a에서, 고정층(110) 및 자유층(130)의 위치는 예시된 바에 한정되는 것은 아니며, 각각의 위치가 서로 바뀔 수도 있다.
도 1a에 예시한 자기 소자(10)에서, STT-MRAM의 쓰기 동작을 위하여, 워드 라인(WL)에 로직 하이의 전압을 주어 셀 트랜지스터(CT)를 턴 온 시키고, 비트 라인(BL)과 소스 라인(SL) 사이에 쓰기 전류(WC1, WC2)를 인가한다. 이때, 쓰기 전류(WC1, WC2)의 방향에 따라 자유층(130)의 자화 방향이 결정될 수 있다. 예를 들면, 쓰기 전류(WC1)를 인가하면, 고정층(110)과 동일한 스핀 방향을 갖는 자유 전자들이 자유층(130)에 토크(torque)를 인가하여, 자유층(130)이 고정층(110)과 동일한 방향으로 자화될 수 있다. 또한, 쓰기 전류(WC2)를 인가하면, 고정층(110)과 반대의 스핀을 갖는 전자들이 자유층(130)으로 되돌아와 자유층(130)에 토크를 인가하고, 자유층(130)은 고정층(110)과 반대 방향으로 자화될 수 있다. 이와 같이, MTJ 구조(100)에서 자유층(130)의 자화 방향은 스핀 전달 토크 (STT: spin transfer torque)에 의해 변할 수 있다.
도 1a에 예시한 자기 소자(10)에서, STT-MRAM의 독출 동작을 위하여, 워드 라인(WL)에 로직 하이의 전압을 주어 셀 트랜지스터(CT)를 턴 온 시키고, 비트 라인(BL)으로부터 소스 라인(SL) 방향으로 독출 전류를 인가하여, MTJ 구조(100)에 저장된 데이터를 판별할 수 있다. 이때, 독출 전류의 세기는 쓰기 전류(WC1, WC2)의 세기보다 매우 작기 때문에, 상기 독출 전류에 의해 자유층(130)의 자화 방향이 변하지 않는다.
도 1b를 참조하면, MTJ 구조(100)는 고정층(110), 자유층(130), 고정층(110)과 자유층(130) 사이에 개재된 제1 절연층(120) 및 자유층(130)의 상면에 형성된 제2 절연층(140)을 포함한다.
본 실시예의 MTJ 구조(100)는 고정층(110)이 자유층(130) 보다 먼저 적층된 구조를 가지나, 고정층(110) 및 자유층(130)의 적층 순서는 이에 한정되지 않는다.
고정층(110) 및 자유층(130)은 각각 제1 및 제2 절연층(120, 140)과의 계면(즉, 접촉면)에서 계면 수직 자기 이방성(IPMA: interface perpendicular magnetic anisotropy)을 가질 수 있다.
이를 위해, 고정층(110) 및 자유층(130)은 강자성(ferromagnetic) 물질로 이루어질 수 있다. 강자성 물질은 예컨대 106 ∼107 erg/cc 정도의 비교적 높은 자기이방성 에너지(Ku)를 가질 수 있다. 고정층(110)과 자유층(130)은 이러한 높은 자기이방성 에너지로 인해 계면에 수직한 자화 용이축을 가질 수 있다.
이하에서는 고정층(110) 및 자유층(130) 각각에 대한 상세한 설명을 하기로 한다.
고정층(110)은 고정된 자화 방향을 갖는 자성층으로, 고정층(110)을 형성하는 강자성 물질은 Co, Fe 및 Ni 중 적어도 하나를 포함할 수 있으며, 그 밖에도 예컨대, B, Cr, Pt, Pd 등과 같은 다른 원소를 더 포함할 수도 있다.
본 실시예에서의 고정층(110)은 하나의 단일 층으로 도시되었으나 이에 한정되지 않고, 후술할 바와 같이 고정층(110)은 다층 구조로 구성될 수도 있다.
일부 실시예에서, 고정층(110)은 Co 및 Co 합금 중 적어도 하나로 형성된 제 1 층과, Pt, Ni 및 Pd 중 적어도 하나로 형성된 제 2 층이 교대로 적층되는 다층 구조를 갖거나, L10 구조를 갖는 FePt 층 또는 CoPt 층 이거나, 또는 희토류 원소(rare-earth element)와 전이금속(transition metal)의 합금층일 수 있다. 여기서, 희토류 원소는 Tb 및 Gd 중 적어도 하나일 수 있고, 전이금속은 Ni, Fe 및 Co 중 적어도 하나일 수 있다. 다양한 조합의 희토류 원소와 전이금속의 합금을 사용할 수 있는데, 그 중에서 예컨대 CoFeB나 CoFe를 고정층(110)의 재료로 사용할 수도 있다.
다른 일부 실시예에서, 고정층(110)은 서로 반대 방향으로 고정된 자화 방향을 가지는 두 개의 고정층(미도시)과, 상기 두 개의 고정층 사이에 개재된 스페이서(미도시)를 포함하는 SAF(synthetic antiferromagnetic) 구조로 이루어질 수 있다. 상기 두 개의 고정층은 동일한 강자성 물질로 이루어질 수도 있지만, 이에 한정되는 것은 아니며 서로 다른 강자성 물질로 이루어질 수도 있다. 예를 들어, 상기 두 개의 고정층 중 제1 절연층(120)에 인접한 고정층(미도시)은 Fe 계열 또는 CoFe 계열의 물질, 예컨대 CoFeB를 포함할 수 있고, 다른 하나의 고정층(미도시)은 Co 계열의 물질, 예컨대 CoPt를 포함할 수 있다. 상기 두 개의 고정층 사이에 개재된 스페이서(미도시)는 도전성 물질, 예컨대, Ru, Cu, Al, Au, Ag 및 이들의 혼합물 중 적어도 하나를 포함할 수 있다. 서로 반대 방향으로 자화된 상기 두 개의 고정층은 서로의 표유 자계(stray magnetic field)를 상쇄시킬 수 있다. 이에 따라, 고정층(110)에서 발생하는 표유 자계가 자유층(130)에 영향을 주는 것을 억제 또는 방지할 수 있다.
자유층(130)은 변동 가능한 자화 방향을 갖는 자성층이다. 즉, 자유층(130)은 자화의 방향이 층면 수직 방향에 자유롭게 변화하는 자기 모멘트를 갖는 강자성 물질, 예를 들면 Co, Fe 및 Ni 중 적어도 하나를 포함할 수 있으며, B, Cr, Pt, Pd 등과 같은 다른 원소를 더 포함할 수도 있다. 자유층(130)은 고정층(110)과 다른 물질로 형성될 수 있지만, 동일한 물질로 형성될 수도 있다.
제1 절연층(120)은 MTJ 소자(100)의 터널자기저항비(TMR: tunnel magnetoresistance ratio)를 증가시키기 위하여, 고정층(110) 및 자유층(130) 사이에 개재된다. 제1 절연층(120)은 대략 8 ~ 15 Å의 두께를 가질 수 있다.
본 실시예에서의 제1 절연층(120)은 고정층(110) 상에 형성되는 제1 하부 절연층(122)과, 제1 하부 절연층(122) 상에 형성되는 제1 상부 절연층(124)을 포함한다.
제1 하부 절연층(122) 및 제1 상부 절연층(124)은 비자성 물질을 포함할 수 있다. 제1 하부 절연층(122) 및 제1 상부 절연층(124)은 예를 들면 Mg (magnesium), Al (aluminum), Ti (titanium), Ta (tantalum), Hf (hafnium) 및 Zr (zirconium) 중 적어도 하나의 금속을 포함하는 금속 산화물로 형성될 수 있다. 제1 하부 절연층(122) 및 제1 상부 절연층(124)은 서로 다른 금속 산화물로 형성될 수 있지만, 동일한 금속 산화물로 형성될 수도 있다.
일부 실시예에서, 제1 하부 절연층(122) 및 제1 상부 절연층(124) 각각은 단일층으로 이루어질 수 있다. 다른 일부 실시예에서, 제1 하부 절연층(122) 및 제1 상부 절연층(124) 각각은 차례로 적층된 복수의 층을 포함하는 다중층으로 이루어질 수 있다. 예를 들면, 제1 하부 절연층(122) 및 제1 상부 절연층(124) 각각은Mg/MgO, MgO/Mg, 및 Mg/MgO/Mg 중에서 선택되는 다중층 구조를 가질 수 있다.
제1 하부 절연층(122)은 스퍼터링 가스로 Kr (krypton) 등의 Ar(argon) 보다 원자량이 큰 비활성 가스를 사용하여 형성될 수 있다. 제1 하부 절연층(122)의 두께는 대략 4 ~ 8 Å일 수 있다. 제1 상부 절연층(124)은 스퍼터링 가스로 Ar 가스를 사용하여 형성될 수 있다. 제1 절연층(120)의 형성 방법에 대한 구체적 설명은 도 3a 내지 도 3k를 참조하여 후술하기로 한다.
상기한 바와 같이, 제1 하부 절연층(122)을 Ar 보다 원자량이 큰 비활성 가스를 사용하여 형성할 경우, 스퍼터링에서 필요한 비활성 가스의 유량을 감소시킬 수 있고, 이에 따라 MgO 등의 스퍼터링 타겟으로부터 방출되는 산소 라디칼의 양이 감소하여, 결과적으로 고정층(110)과 제1 절연층(120) 사이의 계면 특성이 개선될 수 있다(이에 대한 상세한 설명은 도 2a 및 도 2b를 참조하여 후술하기로 한다).
제2 절연층(140)은 자유층(130)의 상면에 형성되어, 자유층(130)에서의 계면 수직 자기 이방성(IPMA)을 강화하는 역할을 수행할 수 있다. 제2 절연층(140)의 두께는 대략 4 ~ 10 Å일 수 있다.
제2 절연층(140)은 비자성 물질을 포함할 수 있다. 제2 절연층(140)은 제1 절연층(120)과 유사하게, Mg, Al, Ti, Ta, Hf 및 Zr 중 적어도 어느 하나의 금속을 포함하는 금속 산화물로 형성될 수 있다.
일부 실시예에서, 제2 절연층(140)은 단일층으로 이루어질 수 있다. 다른 일부 실시예에서, 제2 절연층(140)은 차례로 적층된 복수의 층을 포함하는 다중층으로 이루어질 수 있다. 예를 들면, 제2 절연층(140)은 Mg/MgO, MgO/Mg, 및 Mg/MgO/Mg 중에서 선택되는 다중층 구조를 가질 수 있다.
제2 절연층(140)은 제1 절연층(120)과 서로 다른 금속 산화물로 형성될 수 있지만, 동일한 금속 산화물로 형성될 수도 있다.
일부 실시예에서, 제2 절연층(140)은 제1 하부 절연층(122)과 유사하게 스퍼터링 가스로 Kr 등의 Ar 보다 원자량이 큰 비활성 가스를 사용하여 형성될 수 있다. 다른 일부 실시예에서, 제2 절연층(140)은 제1 상부 절연층(124)과 유사하게 스퍼터링 가스로 Ar 가스를 사용하여 형성될 수 있다.
또한, 제2 절연층(140)은 제1 절연층(120)과 유사하게 두 개의 층으로 나뉘어 형성될 수도 있다. 즉, 제2 절연층(140)의 하부는 제1 하부 절연층(122)과 유사하게 Ar 보다 원자량이 큰 비활성 가스를 사용하여 형성되고, 제2 절연층(140)의 상부는 제1 상부 절연층(124)과 유사하게 Ar 가스를 사용하여 형성될 수도 있다.
일부 실시예에서, 고정층(110), 제1 절연층(120), 자유층(130) 및 제2 절연층(140)은 동일한 결정 구조를 가질 수 있다. 예를 들면, 고정층(110), 제1 절연층(120), 자유층(130) 및 제2 절연층(140) 각각은 BCC (body centered cubic: 체심 입방) 결정 구조를 가질 수 있다.
도 2a 및 도 2b는 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자의 동작 특성이 개선되는 원리를 설명하기 위한 개념도이다.
도 2a는 Ar 가스를 스퍼터링 가스로 사용한 스퍼터링 공정을 예시한 도면이다. 도 2b는 Ar 보다 원자량이 큰 비활성 가스를 스퍼터링 가스로 사용한 스퍼터링 공정을 예시한 도면이다.
본 실시예에서의 자성층(ML)은 도 1b를 참조하여 설명한 고정층(110) 또는 자유층(130)일 수 있다. 또한, 본 실시예에서의 절연층(IL)은 도 1b를 참조하여 설명한 제1 절연층(120) 또는 제2 절연층(140)일 수 있다.
자성층(ML) 및 절연층(IL)은 도 1b를 참조하여 설명한 바와 같이 다양한 조성 및 층 구조를 가질 수 있으나, 이하에서는 설명의 간략화를 위하여 자성층(ML)은 CoFe 계열의 물질을 포함하고, 절연층(IL)은 MgO를 포함하는 경우를 예시하여 설명하기로 한다.
도 2a 및 도 2b를 참조하면, 자성층(ML) 상에 절연층(IL)을 형성하기 위해, MgO 등의 금속 산화물을 스퍼터링 타겟(T)으로 한 스퍼터링 공정이 수행된다.
절연층(IL)은 MgO로 이루어진 타겟(T)으로부터 방출된 MgO 분자들이 자성층(ML) 상에 부착됨으로써 형성될 수 있다.
한편, 스퍼터링 과정에서는 MgO 분자 외에도 마그네슘(Mg) 및 산소(O) 원자(또는 분자)가 타겟(T)으로부터 방출될 수 있는데, 상기 방출된 산소(O) 원자의 일부는 반응성이 높은 산소 라디칼을 포함한다.
본 발명의 기술적 사상에 의한 일 실시예에 따른 절연층(IL) 형성 방법은, Ar 보다 원자량이 큰 비활성 가스를 스퍼터링 가스로 사용하여 스퍼터링 공정에서 필요한 스퍼터링 가스의 유량을 감소시킬 수 있고, 타겟(T)으로부터 방출되는 산소 라디칼의 양을 줄일 수 있다.
즉, 타겟(T)으로부터 방출되는 산소 라디칼이 자성층(ML)의 Fe 등과 반응하여 FeO 등의 데미지층(DL)을 형성함으로써 발생할 수 있는 절연층(IL)의 결정 구조 열화 및 자성층(ML)의 수직 자기 이방성 열화를 감소시키거나 억제시킬 수 있다.
도 3a 내지 도 3k는 본 발명의 기술적 사상에 의한 일 실시예에 따른 자기 소자(20, 도 3k 참조)의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 본 실시예에서는 도 1b를 참조하여 설명한 MTJ 구조(100)를 포함하는 STT-MRAM 소자의 제조 공정에 대하여 설명한다. 도 3a 내지 도 3k에 있어서, 도 1a 및 도 1b에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 상세한 설명은 생략한다.
이하에서 설명하는 고정층(110x), 제1 절연층(120x), 자유층(130x) 및 제2 절연층(140x) 각각은 도 1b를 참조하여 설명한 고정층(110), 제1 절연층(120), 자유층(130) 및 제2 절연층(140)과 유사한 구조를 가질 수 있다.
하부 전극층(101x), 고정층(110x), 제1 절연층(120x), 자유층(130x), 제2 절연층(140x) 및 캡핑층(150x)은 도 3k를 참조하여 설명하는 식각 공정 전의 적층 구조를 의미한다.
도 3a는 자기 소자(20, 도 3k 참조)의 하부 구조물(5)을 도시한다.
도 3a를 참조하면, 하부 구조물(5)은 활성 영역(506)에 형성된 트랜지스터(510)를 포함한다. 활성 영역(506)은 기판(502)에 형성된 소자분리막(504)에 의해 정의된다.
일부 실시예들에서, 기판(502)은 반도체 웨이퍼일 수 있다. 기판(502)은 Si를 포함할 수 있다. 다른 일부 실시예에서, 기판(502)은 Ge과 같은 반도체 원소, 또는 SiC, GaAs, InAs, 및 InP와 같은 화합물 반도체를 포함할 수 있다. 또 다른 일부 실시예들에서, 기판(502)은 SOI (silicon on insulator) 구조를 가질 수 있다. 예를 들면, 기판(502)은 BOX 층 (buried oxide layer)을 포함할 수 있다. 일부 실시예들에서, 기판(502)은 도전 영역, 예를 들면 불순물이 도핑된 웰 (well), 또는 불순물이 도핑된 구조물을 포함할 수 있다. 소자분리막(504)은 STI (shallow trench isolation) 구조를 가질 수 있다.
트랜지스터(510)는 게이트 절연막(512), 게이트 전극(514), 소스 영역(516), 및 드레인 영역(518)을 포함한다. 게이트 전극(514)은 절연 캡핑 패턴(520) 및 절연 스페이서(522)에 의해 그 상면 및 양 측벽이 각각 절연되도록 형성된다.
그 후, 기판(502) 상에 트랜지스터(510)를 덮는 평탄화된 제1 층간절연막(530)을 형성하고, 제1 층간절연막(530)을 관통하여 소스 영역(516)에 전기적으로 연결되는 제1 콘택 플러그(532)와, 드레인 영역(518)에 전기적으로 연결되는 제2 콘택 플러그(534)를 형성한다. 제1 층간절연막(530) 위에 도전층을 형성한 후, 상기 도전층을 패터닝하여, 복수의 제1 콘택 플러그(532)를 통해 소스 영역(516)에 전기적으로 연결되는 소스 라인(536)과, 소스 라인(536)의 양측에서 제2 콘택 플러그(534)를 통해 드레인 영역(518)에 각각 전기적으로 연결되는 도전 패턴(538)을 형성한다.
그 후, 제1 층간절연막(530) 위에서 소스 라인(536) 및 도전 패턴(538)을 덮도록 제2 층간절연막(540)을 형성한다. 포토리소그래피 공정을 이용하여, 도전 패턴(538)의 상면을 노출시키도록 제2 층간절연막(540)을 일부 제거하여 하부전극 콘택홀(540H)을 형성한다. 하부 전극 콘택홀(540H) 내에 도전 물질을 채우고, 제2 층간절연막(540)의 상부면이 노출되도록 상기 도전 물질을 연마하여, 하부 전극 콘택 플러그(542)를 형성한다. 일부 실시예들에서, 하부 전극 콘택 플러그(542)는 TiN, Ti, TaN, Ta, 또는 W 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다.
도 3b를 참조하면, 하부 구조물(5) 상에 하부 전극층(101x)을 형성한다.
일부 실시예들에서, 하부 전극층(101x)은 금속 또는 금속 질화물로 이루어진다. 예를 들면, 하부 전극층(101x)은 TiN으로 이루어질 수 있다. 하부 전극층(101x)은 CVD (chemical vapor deposition), PVD (physical vapor deposition), ALD (atomic layer deposition), 또는 반응성 PLD (reactive pulsed laser deposition) 공정에 의해 형성될 수 있다.
도 3c를 참조하면, 하부 전극층(101x) 위에 고정층(110x)을 형성한다.
고정층(110x)은 도 1b를 참조하여 설명한 고정층(110)과 유사한 적층 구조를 가질 수 있다. 즉, 본 실시예에서의 고정층(110x)은 하나의 단일 층으로 도시되었으나 도 1b를 참조하여 설명한 바와 같이 고정층(110x)은 다층 구조로 구성될 수도 있다.
고정층(110x)은 예를 들면, MBE (molecular beam epitaxy) 공정, MOCVD (metal organic CVD) 공정, DC 스퍼터링(DC sputtering) 공정, RF 스퍼터링 공정, 이온 빔(ion beam) 스퍼터링 공정, 마그네트론 스퍼터링 (magnetron sputtering) 공정, 및 UHV (ultra-high vacuum) 스퍼터링 공정 등에 의해 형성될 수 있다.
도시되지 않았으나, 고정층(110x)을 형성하기 이전에, 고정층(110x) 및 고정층(110x)에 후속하여 형성되는 층들의 결정학적 텍스처(crystallographic texture)를 원하는 것으로 변경되도록 하기 위한 시드층(미도시)을 추가적으로 형성할 수 있다. 상기 시드층은 예를 들면, Ru 층을 포함할 수 있다. 상기 시드층은 CVD, PVD, ALD, 또는 반응성 PLD 공정에 의해 형성될 수 있다.
도 3d를 참조하면, 고정층(110x) 상에 제1 하부 절연층(122x)을 형성한다. 제1 하부 절연층(122x)은 비자성 물질을 포함할 수 있다. 제1 하부 절연층(122x)은 Mg, Al, Ti, Ta, Hf 및 Zr 중 적어도 어느 하나의 금속을 포함하는 금속 산화물로 형성될 수 있다. 이하에서는, 설명의 편의상 제1 하부 절연층(122x)이 MgO로 형성되는 경우를 설명하도록 한다.
제1 하부 절연층(122x)은 예를 들면 DC 스퍼터링 공정, RF 스퍼터링 공정, 이온 빔 스퍼터링 공정, 마그네트론 스퍼터링 공정, 및 UHV 스퍼터링 공정 등에 의해 형성될 수 있다.
일부 실시예에서, 제1 하부 절연층(122x)은 MgO 등의 금속 산화물을 스퍼터링 타겟으로 한 스퍼터링 공정을 통해 형성될 수 있다. 제1 하부 절연층(122x)은 대략 4 ~ 8 Å의 두께를 가지도록 형성될 수 있다.
다른 일부 실시예에서, 제1 하부 절연층(122x)은 Mg 등의 금속을 스퍼터링 타겟으로 하고, 산소와 비활성 가스의 혼합 분위기에서 진행되는 스퍼터링 공정을 통해 형성될 수도 있다. 또한, 제1 하부 절연층(122x)은 Mg 등의 금속을 스퍼터링 타겟으로 한 스퍼터링 공정을 수행한 후, 이에 따라 형성된 Mg 등의 금속막을 산화시키는 공정을 별도로 수행하여 형성될 수도 있다.
제1 하부 절연층(122x)은, 스퍼터링 가스로 Ar 보다 원자량이 큰 비활성 가스를 사용하여 형성될 수 있다. 예를 들면, 제1 하부 절연층(122x)을 형성하는 데에 사용되는 스퍼터링 가스는 Kr (krypton), Xe (xenon) 및 Rn (radon) 중 적어도 하나의 기체를 포함할 수 있다.
제1 하부 절연층(122x)을 형성하는 동안, 반응 챔버 내에서의 상기 스퍼터링 가스의 유량은 대략 1 ~ 50 cm3/min 일 수 있다. 이 때, 반응 챔버 내의 압력은 대략 0.001 ~ 0.1 mTorr 일 수 있다.
이와 같이, 제1 하부 절연층(122x)을 Ar 보다 원자량이 큰 비활성 가스를 사용하여 형성할 경우, 스퍼터링에서 필요한 비활성 가스의 유량을 감소시킬 수 있고, 이에 따라 반응 챔버 내에 생성될 수 있는 산소 라디칼의 양이 감소하여, 제1 하부 절연층(122x)과 고정층(110x)의 계면에 FeO 등의 데미지층(DL, 도 2a 및 도 2b 참조)이 형성되는 것을 감소시키거나 억제시킬 수 있다.
도 3e를 참조하면, 제1 하부 절연층(122x)이 형성된 적층 구조에 열처리(HT) 공정을 수행한다. 여기서, 제1 하부 절연층(122x)은 열처리(HT) 공정이 수행되기 이전의 비정질 MgO 층을 의미하며, 제1 하부 절연층(122y)은 열처리(HT) 공정이 수행된 이후의 결정질 MgO 층을 의미한다.
열처리(HT) 공정은 고정층(110x)과 제1 하부 절연층(122x)의 계면에 형성될 수 있는 데미지층(DL, 도 2a 및 도 2b 참조)을 제거하기 위한 제1 열처리 공정과, 상기 제1 열처리 공정의 온도보다 높은 온도에서 제1 하부 절연층(122x)을 결정화시키는 제2 열처리 공정을 포함할 수 있다.
본 실시예에서의 열처리(HT) 공정은 제1 하부 절연층(122x)을 형성한 후 제1 상부 절연층(124x, 도 3f 참조)을 형성하기 이전에 수행되며, 상기 제1 열처리 공정 및 상기 제2 열처리 공정을 모두 수행하는 것으로 설명되나, 이에 한정되는 것은 아니다. 다른 일부 실시예에서, 열처리(HT) 공정은 제1 하부 절연층(122x) 및 제1 상부 절연층(124x, 도 3f 참조)을 형성한 후에 수행될 수도 있다. 또 다른 일부 실시예에서, 상기 제1 열처리 공정은 제1 하부 절연층(122x)을 형성한 후에 수행되고, 상기 제2 열처리 공정은 제1 상부 절연층(124x)을 형성한 후에 수행될 수도 있다.
상기 제1 열처리 공정은 고정층(110x)과 제1 하부 절연층(122x)의 계면에 형성될 수 있는 데미지층(DL, 도 2a 및 도 2b 참조)을 제거하기 위한 것으로, 상기 제1 열처리 공정은 대략 50 ~ 150 ℃의 온도 하에서 수행될 수 있다.
제1 하부 절연층(122x)이 형성된 적층 구조에 상기 제1 열처리 공정을 수행할 경우, 제1 하부 절연층(122x)의 형성 과정에서 고정층(110x)과 제1 하부 절연층(122x)의 계면에 형성될 수 있는 FeO 등의 데미지층(DL, 도 2a 및 도 2b 참조) 내의 산소 원자를 데미지층(DL)으로부터 제1 하부 절연층(122x)으로 이동시켜, 고정층(110x)과 제1 하부 절연층(122x)의 계면 특성에 악영향을 미칠 수 있는 데미지층(DL)을 감소시키거나 제거할 수 있다.
상기 제2 열처리 공정은 비정질의 제1 하부 절연층(122x)을 결정질의 제1 하부 절연층(122y)으로 결정화 시키기 위해 수행될 수 있다.
상기 제2 열처리 공정은 상기 제1 열처리 공정의 온도보다 높은 온도, 예를 들면 대략 100 ~ 400 ℃의 온도 하에서 수행될 수 있다.
상기 제2 열처리 공정이 수행된 제1 하부 절연층(122y)은 예를 들면 BCC 결정 구조를 가질 수 있다.
상기와 같이 제1 하부 절연층(122x)을 형성한 후 제1 상부 절연층(124x, 도 3f 참조)을 형성하기 이전에 상기 제2 열처리 공정을 수행함으로써, 제1 절연층(120x, 도 3f 참조)의 초기 결정성을 확보할 수 있다.
일부 실시예에서, 상기 제1 열처리 공정 및 상기 제2 열처리 공정은 제1 하부 절연층(122x)을 형성한 후, 제1 하부 절연층(122x)을 형성하는 공정과 인-시츄(in-situ) 방식으로 수행될 수 있다.
도 3f를 참조하면, 제1 하부 절연층(122y) 상에 제1 상부 절연층(124x)을 형성하여, 제1 절연층(120x)을 완성한다. 제1 절연층(120x)은 대략 8 ~ 15 Å의 두께를 가지도록 형성될 수 있다.
제1 상부 절연층(124x)은 제1 하부 절연층(122y)과 유사하게 비자성 물질을 포함할 수 있다. 제1 상부 절연층(124x)은 Mg, Al, Ti, Ta, Hf 및 Zr 중 적어도 어느 하나의 금속을 포함하는 금속 산화물로 형성될 수 있다. 제1 하부 절연층(122y) 및 제1 상부 절연층(124x)은 서로 다른 금속 산화물로 형성될 수 있지만, 동일한 금속 산화물로 형성될 수도 있다. 이하에서는, 설명의 편의상 제1 상부 절연층(124x)은 MgO로 형성되는 경우를 설명하도록 한다.
일부 실시예에서, 제1 상부 절연층(124x)은 MgO 등의 금속 산화물을 스퍼터링 타겟으로 한 스퍼터링 공정을 통해 형성될 수 있다. 다른 일부 실시예에서, 제1 상부 절연층(124x)은 Mg 등의 금속을 스퍼터링 타겟으로 하고, 산소와 비활성 가스의 혼합 분위기에서 진행되는 스퍼터링 공정을 통해 형성될 수도 있다. 또한, 제1 상부 절연층(124x)은 Mg 등의 금속을 스퍼터링 타겟으로 한 스퍼터링 공정을 수행한 후, 이에 따라 형성된 Mg 등의 금속막을 산화시키는 공정을 별도로 수행하여 형성될 수도 있다.
제1 상부 절연층(124x)은, 스퍼터링 가스로 Ar 가스를 사용하여 형성될 수 있다. 제1 상부 절연층(124x)을 형성하는 동안, 반응 챔버 내에서의 상기 스퍼터링 가스의 유량은 대략50 ~ 150 cm3/min 일 수 있다. 이 때, 반응 챔버 내의 압력은 대략 0.1 ~ 1 mTorr 일 수 있다.
도 3g를 참조하면, 제1 절연층(120x) 상에 자유층(130x), 제2 절연층(140x) 및 캡핑층(150x)을 차례로 형성한다. 다만, 적층 구조(1x)에서 고정층(110x) 및 자유층(130x)의 위치는 예시된 바에 한정되는 것은 아니며, 각각의 위치가 서로 바뀔 수도 있다. 또한, 본 실시예에서는 하부 전극층(101x)으로부터 캡핑층(150x)에 이르기까지 차례로 적층된 적층 구조(1x)가 예시되었으나 이에 한정되지 않으며, 자기 소자의 원하는 특성에 따라 적층 구조(1x) 내에는 다양한 종류의 막들이 추가 또는 대체될 수 있다.
자유층(130x) 및 제2 절연층(140x)은 각각 도 1b를 참조하여 설명한 자유층(130) 및 제2 절연층(140)과 유사한 구조를 가질 수 있다.
자유층(130x)은 예를 들면, MBE 공정, MOCVD 공정 및 스퍼터링 공정 등에 의해 형성될 수 있다.
일부 실시예에서, 제2 절연층(140x)은 제1 하부 절연층(122x)과 유사하게 스퍼터링 가스로 Kr 등의 Ar 보다 원자량이 큰 비활성 가스를 사용하여 형성될 수 있다. 다른 일부 실시예에서, 제2 절연층(140x)은 제1 상부 절연층(124x)과 유사하게 스퍼터링 가스로 Ar 가스를 사용하여 형성될 수 있다.
또한, 제2 절연층(140x)은 제1 절연층(120x)과 유사하게 두 개의 층으로 나뉘어 형성될 수도 있다. 즉, 제2 절연층(140x)의 하부는 제1 하부 절연층(122x)과 유사하게 Ar 보다 원자량이 큰 비활성 가스를 사용하여 형성되고, 제2 절연층(140x)의 상부는 제1 상부 절연층(124x)과 유사하게 Ar 가스를 사용하여 형성될 수도 있다. 제2 절연층(140x)의 두께는 대략 4 ~ 10 Å일 수 있다.
도시되지 않았으나, 제2 절연층(140x)을 형성한 후, 제2 절연층(140x)이 형성된 적층 구조에 제3 열처리 공정을 추가적으로 수행할 수 있다.
상기 제3 열처리 공정은 자유층(130x)과 제2 절연층(140x)의 계면에 형성될 수 있는 데미지층(DL, 도 2a 및 도 2b 참조)을 감소시키거나 제거하는 역할을 수행할 수 있다. 상기 제3 열처리 공정은 50 ~ 150 ℃의 온도 하에서 수행될 수 있다.
제2 절연층(140x)이 형성된 적층 구조에 상기 제3 열처리 공정을 수행할 경우, 제2 절연층(140x)의 형성 과정에서 자유층(130x)과 제2 절연층(140x)의 계면에 형성될 수 있는 FeO 등의 데미지층(DL, 도 2a 및 도 2b 참조) 내의 산소 원자를 데미지층(DL)으로부터 제2 절연층(140x)으로 이동시켜, 자유층(130x)과 제2 절연층(140x)의 계면 특성에 악영향을 미칠 수 있는 데미지층(DL)을 감소시키거나 제거할 수 있다.
일부 실시예에서, 상기 제3 열처리 공정은 제2 절연층(140x)을 형성한 후, 제2 절연층(140x)을 형성하는 공정과 인-시츄(in-situ) 방식으로 수행될 수 있다.
캡핑층(150x)은 Ta, Al, Cu, Au, Ti, TaN 및 TiN 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다.
도 3h를 참조하면, 적층 구조(1x) 위에 복수의 도전성 마스크 패턴(160)을 형성한다.
복수의 도전성 마스크 패턴(160)은 금속 또는 금속 질화물로 이루어질 수 있다. 일부 실시예들에서, 복수의 도전성 마스크 패턴(160)은Ru, W, TiN, TaN, Ti, Ta, 또는 금속성 유리 합금 중에서 선택되는 적어도 하나의 물질을 포함한다. 예를 들면, 도전성 마스크 패턴(160)은 Ru/TiN 또는 TiN/W의 이중층 구조를 가질 수 있다. 도전성 마스크 패턴(160)은 하부 전극 콘택 플러그(542)와 동일 축 상에 위치하도록 형성된다.
도 3i를 참조하면, 복수의 도전성 마스크 패턴(160)을 식각 마스크로 이용하여 적층 구조(1x)를 식각한다.
적층 구조(1x)를 식각하기 위하여, 복수의 도전성 마스크 패턴(160)이 형성된 결과물을 플라즈마 식각 챔버 내에 로딩한 후, 플라즈마 식각 공정을 행할 수 있다. 일부 실시예들에서, 적층 구조(1x)를 식각하기 위하여, RIE (reactive ion etching), IBE (ion beam etching), 또는 Ar 밀링 (milling) 공정을 이용할 수 있다. 적층 구조(1x)의 식각을 위하여, SF6, NF3, SiF4, CF4, Cl2, CH3OH, CH4, CO, NH3, H2, N2, HBr, 또는 이들의 조합으로 이루어지는 제1 식각 가스를 사용할 수 있다. 다른 일부 실시예에서, 적층 구조(1x)의 식각 시, 상기 제1 식각 가스에 더하여 Ne, Ar, Kr, 또는 Xe 중에서 선택되는 적어도 하나의 제1 첨가 가스(additional gas)를 더 사용할 수 있다.
적층 구조(1x)의 식각 공정은 ICP (Inductively Coupled Plasma) 소스, CCP (Capacitively Coupled Plasma) 소스, ECR (Electron Cyclotron Resonance) 플라즈마 소스, 헬리콘파 여기 플라즈마 (HWEP: Helicon-Wave Excited Plasma) 소스, 또는ACP (Adaptively Coupled Plasma) 소스로부터 형성된 플라즈마를 이용하여 행해질 수 있다.
적층 구조(1x)의 식각 공정은 상기 제1 식각 가스와는 다른 조성을 가지는 제2 식각 가스를 사용하는 식각 공정을 더 포함할 수 있다. 상기 제2 식각 가스는 SF6, NF3, SiF4, CF4, Cl2, CH3OH, CH4, CO, NH3, H2, N2, HBr, 또는 이들의 조합으로 이루어질 수 있다. 다른 일부 실시예들에서, 상기 제2 식각 가스를 사용하는 식각 공정 시, Ne, Ar, Kr, 또는 Xe 중에서 선택되는 적어도 하나의 제2 첨가 가스를 더 사용할 수 있다.
적층 구조(1x)의 식각 공정은 대략 -10 ∼ 65 ℃의 온도, 및 대략 2 ∼ 5 mTorr의 압력 하에서 행해질 수 있다. 적층 구조(1x)의 식각 공정이 행해지는 동안, 복수의 도전성 마스크 패턴(160)은 그 상면으로부터 일부가 식각 분위기에 의해 소모되어 낮아진 두께를 가질 수 있다.
도시하지는 않았으나, 적층 구조(1x)를 식각하여 하부 전극층(101x)이 복수의 하부 전극(101)으로 분리된 후, 노출되는 제2 층간절연막(540)이 그 상면으로부터 소정 두께만큼 식각될 수 있다.
적층 구조(1x)를 식각한 결과물로서, 복수의 하부 전극 콘택 플러그(542) 위에는 적층 구조(1x)의 식각 결과 남은 결과물로 이루어지는 복수의 자기저항 소자(1)가 얻어지게 된다. 복수의 자기저항 소자(1)에서, 복수의 도전성 마스크 패턴(160)의 남은 부분과 캡핑층(150)은 상부 전극으로서의 기능을 하게 된다.
도 3j를 참조하면, 복수의 자기저항 소자(1)를 덮는 평탄화된 제3 층간절연막(170)을 형성하고, 복수의 자기저항 소자(1)를 구성하는 도전성 마스크 패턴(160)의 상면이 노출되도록 제3 층간절연막(170)의 일부 영역을 식각에 의해 제거하여 복수의 비트 라인 콘택홀(170H)을 형성한다. 그 후, 복수의 비트 라인 콘택홀(170H) 내부를 채우는 도전층을 형성한 후, 제3 층간절연막(170)의 상면이 노출될 때까지 상기 도전층을 연마 또는 에치백하여, 복수의 비트 라인 콘택홀(170H) 내에 복수의 비트 라인 콘택 플러그(172)를 형성한다.
도 3k를 참조하면, 제3 층간절연막(170) 및 복수의 비트 라인 콘택 플러그(172) 위에 도전층을 형성하고, 상기 도전층을 패터닝하여, 복수의 비트 라인 콘택 플러그(172)와 전기적으로 연결되는 라인 형상의 비트 라인(6)을 형성하여 자기 소자(20)를 완성한다.
도 4a 및 도 4b는 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자의 제조 과정에서 챔버 내 스퍼터링 가스의 유량 변화를 시간에 따라 나타낸 그래프이다.
도 4a 및 도 4b를 참조하는 설명에 있어서, 도 3a 및 도 3k에 도시된 일부 구성이 참조될 수 있으며, 이에 대하여는 도 3a 및 도 3k를 상호 참조하여 설명하기로 한다. 도4a 및 도 4b에 있어서, X 축은 시간(t)을, Y 축은 스퍼터링 가스의 유량(Q)을 나타낸다.
도 4a를 참조하면, 제1 하부 절연층(122x)을 형성하는 P1 공정, 제1 상부 절연층(124x)을 형성하는 P2 공정이 차례로 수행된다. 도 3a 내지 도 3k를 참조하여 설명한 바와 같이, P1 공정 및 P2 공정 사이에는 열처리(HT) 공정이 수행될 수 있으나, 본 실시예에서는 P1 공정 및 P2 공정에서의 스퍼터링 가스 유량(Q)만을 설명하기로 한다.
P1 공정에서는, 스퍼터링 가스로 제1 가스(A1)를 사용할 수 있다. 제1 가스(A1)는 Ar 보다 원자량이 큰 비활성 가스를 포함할 수 있다. 예를 들면, 제1 가스(A1)는 Kr, Xe 및 Rn 중 적어도 하나의 기체를 포함할 수 있다.
P1 공정이 진행되는 동안, 제1 가스(A1)의 유량(Q1)은 대략 1 ~ 50 cm3/min 일 수 있다.
P1 공정이 완료된 후, 제1 상부 절연층(124x)을 형성하는 P2 공정이 수행된다.
P2 공정에서는, 스퍼터링 가스로 제2 가스(A2)를 사용할 수 있다. 제2 가스(A2)는 예를 들면 Ar 가스일 수 있다. P2 공정이 진행되는 동안, 제2 가스(A2)의 유량(Q2)은 대략 50 ~ 150 cm3/min 일 수 있다.
도 4b를 참조하면, 도 4a의 경우와 달리 P2 공정에서도 제1 가스(A1)가 챔버 내에 존재한다. 즉, P2 공정은 도 4a의 경우와 같이 배기 펌프(미도시) 등을 통하여 제1 가스(A1)를 배기시킨 후 제2 가스(A2)를 주입하여 진행할 수도 있으며, 도 4b의 경우와 같이 제1 가스(A1)를 배기시키지 않고 제2 가스(A2)를 추가적으로 주입하여 진행할 수도 있다.
도 5a 및 도 5b는 각각 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 자기 소자들에서 접합 저항(RA)에 따른 터널자기저항비(TMR) 및 임계전류밀도(Jc) 특성을 나타낸 그래프이다.
도 5a 도 5b를 참조하는 설명에 있어서, 도 3a 및 도 3k에 도시된 일부 구성이 참조될 수 있으며, 이에 대하여는 도 3a 및 도 3k를 상호 참조하여 설명하기로 한다.
도 5a 및 도 5b의 평가를 위하여, 제1 절연층(120x) 및 제2 절연층(140x)의 형성 조건을 다양하게 한 것을 제외하고, 다른 조건들은 동일하게 하여 자기 소자를 제조하였다.
도 5a 및 도 5b에서, 참조부호 "T1"은 Ar 가스를 사용하여 제1 절연층(120x) 및 제2 절연층(140x)을 형성한 경우이다.
참조부호 "T2"는 Kr 가스를 사용한 제1 하부 절연층(122x) 형성 공정, Ar 가스를 사용한 제1 상부 절연층(124x) 형성 공정을 통해 제1 절연층(120x)을 형성하고, Ar 가스를 사용하여 제2 절연층(140x)을 형성한 경우이다.
참조부호 "T3"는 Kr 가스를 사용한 제1 하부 절연층(122x) 형성 공정, Ar 가스를 사용한 제1 상부 절연층(124x) 형성 공정을 통해 제1 절연층(120x)을 형성하고, Kr 가스를 사용하여 제2 절연층(140x)을 형성한 경우이다.
도 5a의 결과로부터, "T2" 혹은 "T3"의 터널자기저항비(TMR)가 "T1"의 터널자기저항비(TMR)보다 대략 20% 내외로 높은 것을 알 수 있다.
즉, Kr 가스로 형성된 제1 하부 절연층(122x) 및 Ar 가스로 형성된 제1 상부 절연층(124x)을 가지는 제1 절연층(120x)을 형성할 경우, 자기 소자의 터널자기저항비(TMR)는 증가하게 된다.
도 5b의 결과로부터, "T3"의 임계전류밀도(Jc)가 "T1"의 임계전류밀도(Jc) 보다 대략 1 X 106 A/cm2 내외로 낮은 것을 알 수 있다.
즉, Kr 가스로 형성된 제1 하부 절연층(122x) 및 Ar 가스로 형성된 제1 상부 절연층(124x)을 가지는 제1 절연층(120x)을 형성하고, Kr 가스를 사용하여 제2 절연층(140x)을 형성할 경우, 자기 소자의 임계전류밀도(Jc)는 감소하게 된다.
도 6은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 MTJ 구조(300)를 도시한 단면도이다. 도 6에 있어서, 도 1a 내지 도 5b에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 6을 참조하면, MTJ 구조(300)는 고정층(110), 자유층(130), 고정층(110)과 자유층(130) 사이에 개재된 제1 절연층(320) 및 자유층(130)의 상면에 형성된 제2 절연층(340)을 포함한다.
본 실시예의 MTJ 구조(300)는 고정층(110)이 자유층(130) 보다 먼저 적층된 구조를 가지나, 고정층(110) 및 자유층(130)의 적층 순서는 이에 한정되지 않는다.
제1 절연층(320)은 MTJ 소자(300)의 터널자기저항비(TMR)를 증가시키기 위하여, 고정층(110) 및 자유층(130) 사이에 개재된다. 제1 절연층(320)은 대략 8 ~ 15 Å의 두께를 가질 수 있다.
제1 절연층(320)은, 도 1b를 참조하여 설명한 제1 절연층(120)과 유사하게 비자성 물질을 포함할 수 있다. 제1 절연층(320)은 예를 들면 Mg, Al, Ti, Ta, Hf 및 Zr 중 적어도 어느 하나의 금속을 포함하는 금속 산화물로 형성될 수 있다.
일부 실시예에서, 제1 절연층(320)은 단일층으로 이루어질 수 있다. 다른 일부 실시예에서, 제1 절연층(320)은 차례로 적층된 복수의 층을 포함하는 다중층으로 이루어질 수 있다. 예를 들면, 제1 절연층(320)은 Mg/MgO, MgO/Mg, 및 Mg/MgO/Mg 중에서 선택되는 다중층 구조를 가질 수 있다.
제1 절연층(320)은 스퍼터링 가스로 제1 가스 및 제2 가스의 혼합 가스를 사용하여 형성될 수 있다(이에 대한 상세한 설명은 도 7a 내지 도 7e를 참조하여 후술하기로 한다).
제2 절연층(340)은 자유층(130)의 상면에 형성되어, 자유층(130)에서의 계면 수직 자기 이방성(IPMA)을 강화하는 역할을 수행할 수 있다. 제2 절연층(340)의 두께는 대략4 ~ 10 Å일 수 있다.
제2 절연층(340)은, 도 1b를 참조하여 설명한 제2 절연층(140)과 유사하게 비자성 물질을 포함할 수 있다. 제2 절연층(340)은 예를 들면 Mg, Al, Ti, Ta, Hf 및 Zr 중 적어도 어느 하나의 금속을 포함하는 금속 산화물로 형성될 수 있다. 제2 절연층(340)은 제1 절연층(320)과 서로 다른 금속 산화물로 형성될 수 있지만, 동일한 금속 산화물로 형성될 수도 있다.
일부 실시예에서, 제2 절연층(340)은 제1 절연층(320)과 유사하게 스퍼터링 가스로 상기 제1 가스 및 상기 제2 가스의 혼합 가스를 사용하여 형성될 수 있다.
도 7a 내지 도 7e는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 자기 소자(30, 도 7e 참조)의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 본 실시예에서는 도 6을 참조하여 설명한 MTJ 구조(300)를 포함하는 STT-MRAM 소자의 제조 공정에 대하여 설명한다. 도 7a 내지 도 7e에 있어서, 도 1a 내지 도 6에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 상세한 설명은 생략한다.
이하에서 설명하는 고정층(110x), 제1 절연층(320x), 자유층(130x) 및 제2 절연층(340x) 각각은 도 6을 참조하여 설명한 고정층(110), 제1 절연층(320), 자유층(130) 및 제2 절연층(340)과 유사한 구조를 가질 수 있다.
하부 전극층(101x), 고정층(110x), 제1 절연층(320x), 자유층(130x), 제2 절연층(340x) 및 캡핑층(150x)은 도 7e를 참조하여 설명하는 식각 공정 전의 적층 구조를 의미한다.
도 7a를 참조하면, 하부 구조물(5) 상에 하부 전극층(101x) 및 고정층(110x)을 순차적으로 형성한다.
하부 전극층(101x) 및 고정층(110x)의 형성 방법은 도 3a 내지 도 3c를 참조하여 설명한 것과 유사한 방법에 의할 수 있다.
도 7b를 참조하면, 고정층(110x) 상에 제1 절연층(320x)을 형성한다. 제1 절연층(320x)은 예를 들면 Mg, Al, Ti, Ta, Hf 및 Zr 중 적어도 어느 하나의 금속을 포함하는 금속 산화물로 형성될 수 있으며, 이하에서는 설명의 편의상 제1 절연층(320x)이 MgO로 형성되는 경우를 설명하도록 한다.
제1 절연층(320x)은 예를 들면 DC 스퍼터링 공정, RF 스퍼터링 공정, 이온 빔 스퍼터링 공정, 마그네트론 스퍼터링 공정, 및 UHV 스퍼터링 공정 등에 의해 형성될 수 있다. 일부 실시예에서, 제1 절연층(320x)은 MgO 등의 금속 산화물을 스퍼터링 타겟으로 한 스퍼터링 공정을 통해 형성될 수 있다. 다른 일부 실시예에서, 제1 절연층(320x)은 Mg 등의 금속을 스퍼터링 타겟으로 하고, 산소와 비활성 가스의 혼합 분위기에서 진행되는 스퍼터링 공정을 통해 형성될 수도 있다. 또한, 제1 절연층(320x)은 Mg 등의 금속을 스퍼터링 타겟으로 한 스퍼터링 공정을 수행한 후, 이에 따라 형성된 Mg 등의 금속막을 산화시키는 공정을 별도로 수행하여 형성될 수도 있다.
제1 절연층(320x)은, 스퍼터링 가스로 제1 가스 및 제2 가스의 혼합 가스를 사용하여 형성될 수 있다.
상기 제1 가스는 Ar 보다 원자량이 큰 비활성 가스를 포함할 수 있다. 예를 들면, 상기 제1 가스는 Kr, Xe 및 Rn 중 적어도 하나의 기체를 포함할 수 있다. 상기 제2 가스는 예를 들면 Ar 가스일 수 있다.
일부 실시예에서, 상기 혼합 가스 내 상기 제1 가스의 함량비는 시간에 따라 점차 감소하고, 상기 혼합 가스 내 상기 제2 가스의 함량비는 시간에 따라 점차 증가할 수 있다(도 8a 내지 도 8d의 B1 내지 B2 참조).
다른 일부 실시예에서, 상기 혼합 가스 내 상기 제1 가스의 함량비는 선형적으로 감소하고, 상기 혼합 가스 내 상기 제2 가스의 함량비는 선형적으로 증가할 수 있다(도 8b 의 B1 내지 B2 참조).
이와 같이, 제1 절연층(320x)을 상기 혼합 가스를 사용하여 형성하되, 상기 제1 가스의 함량비를 시간에 따라 점차 감소시키고, 상기 제2 가스의 함량비를 시간에 따라 점차 증가시킬 경우, 제1 절연층(320x)과 고정층(110x)의 계면에 FeO 등의 데미지층(DL, 도 2a 및 도 2b 참조)이 형성되는 것을 감소시키거나 억제시킬 수 있다.
도 7c를 참조하면, 제1 절연층(320x)이 형성된 적층 구조에 열처리(HT) 공정을 수행한다. 여기서, 제1 절연층(320x)은 열처리(HT) 공정이 수행되기 이전의 비정질 MgO 층을 의미하며, 제1 절연층(320y)은 열처리(HT) 공정이 수행된 이후의 결정질 MgO 층을 의미한다. 열처리(HT) 공정에 대한 자세한 설명은 도 3e를 참조하여 설명하였는바 여기서는 생략하기로 한다.
도 7d를 참조하면, 제1 절연층(320x) 상에 자유층(130x), 제2 절연층(340x) 및 캡핑층(150x) 을 차례로 형성한다. 다만, 적층 구조(3x)에서 고정층(110x) 및 자유층(130x)의 위치는 예시된 바에 한정되는 것은 아니며, 각각의 위치가 서로 바뀔 수도 있다. 또한, 본 실시예에서는 하부 전극층(101x)으로부터 캡핑층(150x)에 이르기까지 차례로 적층된 적층 구조(3x)가 예시되었으나 이에 한정되지 않으며, 자기 소자의 원하는 특성에 따라 적층 구조(1x) 내에는 다양한 종류의 막들이 추가 또는 대체될 수 있다.
도 7e를 참조하면, 적층 구조(3x) 위에 복수의 도전성 마스크 패턴(160)을 형성한 후, 도 3h 내지 도 3k에서 설명한 바와 유사한 공정을 수행하여 자기 소자(30)를 완성한다.
도 8a 내지 도 8d는 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자의 제조 과정에서 챔버 내 스퍼터링 가스의 유량 변화를 시간에 따라 나타낸 그래프이다.
도 8a 내지 도 8d에 있어서, X 축은 시간(t)을, Y 축은 스퍼터링 가스의 유량(Q)을 나타낸다.
도 8a 내지 도 8d를 참조하면, 제1 절연층(320x)을 형성하는 P 공정에서 제1 가스(B1) 및 제2 가스(B2)의 혼합 가스가 사용된다.
여기서, 제1 가스(B1)는 Ar 보다 원자량이 큰 비활성 가스를 포함할 수 있다. 예를 들면, 상기 제1 가스는 Kr, Xe 및 Rn 중 적어도 하나의 기체를 포함할 수 있다. 제2 가스(B2)는 예를 들면 Ar 가스일 수 있다.
P 공정이 진행되는 동안에, 상기 혼합 가스 내 제1 가스(B1)의 유량 또는 함량비는 시간에 따라 점차 감소하고, 상기 혼합 가스 내 제2 가스(B2)의 유량 또는 함량비는 시간에 따라 점차 증가한다.
일부 실시예에서, 제1 가스(B1) 및 제2 가스(B2) 각각의 유량은 비선형적으로(도 8a, 도 8c 및 도 8d 참조) 감소 및 증가할 수 있다. 예를 들면, 제1 가스(B1) 및 제2 가스(B2) 각각의 유량은 지수함수적으로 감소 및 증가하거나, 계단형으로 감소 및 증가할 수 있다.
다른 일부 실시예에서, 제1 가스(B1) 및 제2 가스(B2) 각각의 유량은 선형적으로(도 8b 참조) 감소 및 증가할 수 있다.
각각의 실시예들에서, 제1 가스(B1)의 최초 유량(Q1)은 대략 1 ~ 50 cm3/min 이고, 제2 가스(B2)의 최종 유량(Q2)은 대략50 ~ 150 cm3/min 일 수 있다.
일부 실시예에서, 도 8c 및 도 8d에 예시한 바와 같이, P 공정의 초기 구간(P_a1, P_a2) 동안에는 제1 가스(B1) 만이 스퍼터링 가스로 사용될 수 있다. 다른 일부 실시예에서, P 공정의 말기 구간(P_b1, P_b2) 동안에는 제2 가스(B2) 만이 스퍼터링 가스로 사용될 수도 있다.
도 9는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 MTJ 구조(400)를 도시한 단면도이다.
도 9에 예시한 MTJ 구조(400)는 듀얼 MTJ (dual magnetic tunneling junction) 구조를 제공한다.
MTJ 구조(400)는 하부 고정층(410_1), 제1 절연층(420), 자유층(430), 제2 절연층(440), 상부 고정층(410_2) 및 제3 절연층(450)을 포함한다.
하부 고정층(410_1) 위에는 제1 절연층(420)이 형성되어 있고, 제1 절연층(420) 위에는 자화 방향이 가변적인 자유층(430)이 형성되어 있다. 또한, 자유층(430) 위에는 제2 절연층(440)이 형성되어 있고, 제2 절연층(440) 위에는 상부 고정층(410_2)이 형성되어 있다. 상부 고정층(410_2) 위에는 제3 절연층(450)이 형성되어 있다.
하부 고정층(410_1)은 상부 고정층(410_2)에서의 누설 자계를 상쇄시켜 안정된 스위칭 특성을 제공하는 역할을 수행할 수 있다. 하부 고정층(410_1) 및 상부 고정층(410_2) 각각은 도 1b를 참조하여 상술한 고정층(110)의 구조와 유사한 구조를 가질 수 있다.
자유층(430)은 변동 가능한 자화 방향을 갖는 자성층이다. 자유층(430)은 하부 고정층(410_1) 또는 상부 고정층(410_2)과 다른 물질로 형성될 수 있지만, 동일한 물질로 형성될 수도 있다.
제1 절연층(420) 및 제2 절연층(440)은 도 9에 도시된 바와 같이 자성층들(410_1, 430, 410_2)의 사이에 개재되어, MTJ 소자(400)의 터널자기저항비(TMR)를 증가시키는 역할을 수행할 수 있다. 제1 절연층(420) 및 제2 절연층(440)은 도 1b 및 도 6을 참조하여 설명한 제1 절연층(120, 320)과 유사한 구조를 가질 수 있다. 또한, 제1 절연층(420) 및 제2 절연층(440)은 도 1a 내지 도 8d를 참조하여 설명한 제1 절연층(120x, 320x)의 제조 공정과 유사한 공정에 의해 형성될 수 있다.
제3 절연층(450)은 상부 고정층(410_2)의 상면에 형성되어, 상부 고정층(410_2)에서의 계면 수직 자기 이방성(IPMA)을 강화하는 역할을 수행할 수 있다. 제3 절연층(450)은 도 1b 및 도 6을 참조하여 설명한 제2 절연층(140, 340)과 유사한 구조를 가질 수 있다. 또한, 제3 절연층(450)은 도 1a 내지 도 8d를 참조하여 설명한 제2 절연층(140x, 340x)의 제조 공정과 유사한 공정에 의해 형성될 수 있다.
MTJ 구조(400)를 통해 전류가 공급될 때, 자유층(430)은 안정된 자기 상태들 사이에서의 스위칭이 이루어진다. MTJ 구조(400)가 듀얼 MTJ 구조를 가짐으로써, 보다 고집적화된 자기 메모리 소자에서 향상된 성능을 제공할 수 있다.
도 9에 예시한 MTJ 구조(400)에 있어서, 듀얼 MTJ 구조를 통해 흐르는 전자들의 방향에 따라, MTJ 구조(400)에서의 저항값이 달라질 수 있고, 이러한 저항값의 차이를 이용하여, MTJ 구조(400)를 포함하는 메모리 셀에 데이터가 저장될 수 있다.
도 10은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 자기 소자를 포함하는 전자 시스템(700)의 블록도이다.
도 10을 참조하면, 전자 시스템(700)은 입력 장치(710), 출력 장치(720), 프로세서(730), 및 메모리 장치(740)를 구비한다. 일부 실시예들에서, 메모리 장치(740)는 불휘발성 메모리 셀을 포함하는 셀 어레이와, 읽기/쓰기 등의 동작을 위한 주변 회로를 포함할 수 있다. 다른 일부 실시예들에서, 메모리 장치(740)는 불휘발성 메모리 장치 및 메모리 콘트롤러를 포함할 수 있다.
메모리 장치(740)에 포함되는 메모리(742)는 도 1a 내지 도 9를 참조하여 설명한 본 발명의 실시예들에 따른 자기 소자를 포함할 수 있다.
프로세서(730)는 인터페이스를 통해 입력 장치(710), 출력 장치(720), 및 메모리 장치(740)에 각각 연결되어 전체적인 동작을 제어할 수 있다.
도 11은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 자기 소자를 포함하는 정보 처리 시스템(800)의 블록도이다.
도 11을 참조하면, 정보 처리 시스템(800)은 버스(802)에 전기적으로 연결되는 불휘발성 메모리 시스템(810), 모뎀(820), 중앙 처리 장치(830), RAM(840), 및 유저 인터페이스(850)를 구비한다.
불휘발성 메모리 시스템(810)은 메모리(812)와, 메모리 콘트롤러(814)를 포함할 수 있다. 불휘발성 메모리 시스템(810)에는 중앙 처리 장치(830)에 의해 처리된 데이터 또는 외부에서 입력된 데이터가 저장된다.
불휘발성 메모리 시스템(810)은MRAM, PRAM, RRAM, FRAM 등의 불휘발성 메모리를 포함할 수 있다. 메모리(812) 및 RAM(840) 중 적어도 하나는 도 1a 내지 도 9를 참조하여 설명한 본 발명의 실시예들에 따른 자기 소자를 포함할 수 있다.
정보 처리 시스템(800)은 휴대용 컴퓨터 (portable computer), 웹 타블렛 (web tablet), 무선 폰 (wireless phone), 모바일 폰 (mobile phone), 디지털 뮤직 플레이어 (digital music player), 메모리 카드(memory card), MP3 플레이어, 네비게이션 (navigation), 휴대용 멀티미디어 재생기 (portable multimedia player: PMP), 고상 디스크 (solid state disk: SSD), 또는 가전 제품 (household appliances)에 이용될 수 있다.
도 12는 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 자기 소자를 포함하는 메모리 카드(900)이다.
메모리 카드(900)는 메모리(910) 및 메모리 제어기(920)를 포함한다.
메모리(910)는 데이터를 저장할 수 있다. 일부 실시예에서, 메모리(910)는 전원 공급이 중단되어도 저장된 데이터를 그대로 유지할 수 있는 불휘발성 특성을 갖는다. 메모리(910)는 도 1a 내지 도 9를 참조하여 설명한 본 발명의 실시예들에 따른 자기 소자를 포함할 수 있다.
메모리 제어기(920)는 호스트(930)의 읽기/쓰기 요청에 응답하여 메모리(910)에 저장된 데이터를 읽거나, 메모리(910)의 데이터를 저장할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
10: 자기 소자
100: MTJ 구조
101: 하부 전극
110: 고정층
120: 제1 절연층
122: 제1 하부 절연층
124: 제1 상부 절연층
130: 자유층
140: 제2 절연층
150: 캡핑층

Claims (10)

  1. 자성층을 형성하는 단계와,
    Ar (argon) 보다 원자량이 큰 비활성 가스인 제1 가스를 사용하여 상기 자성층 상에 하부 절연층을 형성하는 단계와,
    Ar 가스를 사용하여 상기 하부 절연층 상에 상부 절연층을 형성하는 단계를 포함하는 자기 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 자성층은 고정층 또는 자유층인 것을 특징으로 하는 자기 소자의 제조 방법.
  3. 제 1 항에 있어서,
    상기 하부 절연층은 금속 산화물을 타겟으로 사용하는 스퍼터링 공정에 의해 형성되는 것을 특징으로 하는 자기 소자의 제조 방법.
  4. 제 1 항에 있어서,
    상기 제1 가스는 Kr (krypton) 가스인 것을 특징으로 하는 자기 소자의 제조 방법.
  5. 제1 자성층 상에 제1 하부 절연층을 형성하는 단계와,
    상기 제1 하부 절연층 상에 제1 상부 절연층을 형성하는 단계와,
    상기 제1 상부 절연층 상에 제2 자성층을 형성하는 단계와,
    상기 제2 자성층 상에 제2 절연층을 형성하는 단계를 포함하고,
    상기 제1 하부 절연층은 Ar 보다 원자량이 큰 비활성 가스인 제1 가스를 사용하여 형성하고,
    상기 제1 상부 절연층은 Ar 가스를 사용하여 형성하는 것을 특징으로 하는 자기 소자의 제조 방법.
  6. 제 5 항에 있어서,
    상기 제1 하부 절연층을 형성한 후, 상기 제1 하부 절연층이 형성된 결과물을 열처리하여 상기 제1 자성층과 상기 제1 하부 절연층의 계면에 형성된 데미지층을 제거하는 제1 열처리 단계를 더 포함하는 것을 특징으로 하는 자기 소자의 제조 방법.
  7. 제 6 항에 있어서,
    상기 제1 하부 절연층을 형성한 후, 상기 제1 하부 절연층이 형성된 결과물을 상기 제1 열처리 단계보다 높은 온도 하에서 열처리하여 상기 제1 하부 절연층을 결정화시키는 제2 열처리 단계를 더 포함하는 것을 특징으로 하는 자기 소자의 제조 방법.
  8. 제 7 항에 있어서,
    상기 제1 열처리 단계 및 상기 제2 열처리 단계는 상기 제1 하부 절연층을 형성한 후, 상기 제1 하부 절연층을 형성하는 단계와 인-시츄(in-situ) 방식으로 수행되는 것을 특징으로 하는 자기 소자의 제조 방법.
  9. 제1 자성층 상에 제1 절연층을 형성하는 단계와,
    상기 제1 절연층 상에 제2 자성층을 형성하는 단계와,
    상기 제2 자성층 상에 제2 절연층을 형성하는 단계를 포함하고,
    상기 제1 절연층 및 상기 제2 절연층 중 적어도 하나의 층은
    Ar 가스와, Ar 보다 원자량이 큰 비활성 가스인 제1 가스의 혼합 가스를 사용하여 형성되는 것을 특징으로 하는 자기 소자의 제조 방법.
  10. 제 9 항에 있어서,
    상기 제1 절연층 및 상기 제2 절연층 중 적어도 하나의 층을 형성하는 동안,
    상기 혼합 가스 내 상기 Ar 가스의 함량비는 시간에 따라 점차 증가하고,
    상기 혼합 가스 내 상기 제1 가스의함량비는 시간에 따라 점차 감소하는 것을 특징으로 하는 자기 소자의 제조 방법.
KR1020140092080A 2014-07-21 2014-07-21 자기 소자의 제조 방법 KR20160011069A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140092080A KR20160011069A (ko) 2014-07-21 2014-07-21 자기 소자의 제조 방법
US14/678,069 US20160020386A1 (en) 2014-07-21 2015-04-03 Method of manufacturing magnetic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140092080A KR20160011069A (ko) 2014-07-21 2014-07-21 자기 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20160011069A true KR20160011069A (ko) 2016-01-29

Family

ID=55075298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140092080A KR20160011069A (ko) 2014-07-21 2014-07-21 자기 소자의 제조 방법

Country Status (2)

Country Link
US (1) US20160020386A1 (ko)
KR (1) KR20160011069A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9923139B2 (en) * 2016-03-11 2018-03-20 Micron Technology, Inc. Conductive hard mask for memory device formation
KR102638610B1 (ko) 2017-01-11 2024-02-22 삼성전자주식회사 자기 메모리 장치
US10103322B1 (en) 2017-03-22 2018-10-16 Headway Technologies Inc. Method to remove sidewall damage after MTJ etching
US9871195B1 (en) 2017-03-22 2018-01-16 Headway Technologies, Inc. Spacer assisted ion beam etching of spin torque magnetic random access memory
US10134981B1 (en) 2017-10-20 2018-11-20 Headway Technologies, Inc. Free layer sidewall oxidation and spacer assisted magnetic tunnel junction (MTJ) etch for high performance magnetoresistive random access memory (MRAM) devices
KR102470367B1 (ko) * 2017-11-24 2022-11-24 삼성전자주식회사 자기 저항 메모리 소자의 제조 방법
KR102577238B1 (ko) * 2018-09-21 2023-09-12 삼성전자주식회사 반도체 소자 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3382866B2 (ja) * 1998-12-18 2003-03-04 日本電気株式会社 磁気抵抗効果素子の製造方法
JP4786331B2 (ja) * 2005-12-21 2011-10-05 株式会社東芝 磁気抵抗効果素子の製造方法
JPWO2008050790A1 (ja) * 2006-10-24 2010-02-25 アルプス電気株式会社 トンネル型磁気検出素子及びその製造方法

Also Published As

Publication number Publication date
US20160020386A1 (en) 2016-01-21

Similar Documents

Publication Publication Date Title
KR102099879B1 (ko) 자기 소자
KR102214507B1 (ko) 자기 메모리 장치
KR101446338B1 (ko) 자기 소자 및 그 제조 방법
KR102444236B1 (ko) 자기 소자 및 그 제조 방법
KR102358565B1 (ko) 자기 저항 소자를 포함하는 반도체 소자
KR20160011069A (ko) 자기 소자의 제조 방법
US10249817B2 (en) Magnetic device
KR102335104B1 (ko) 자기 소자
CN110495000B (zh) 包括垂直磁化磁穿隧接面的磁性装置
US11217744B2 (en) Magnetic memory device with multiple sidewall spacers covering sidewall of MTJ element and method for manufacturing the same
KR100942984B1 (ko) 자기터널접합 셀 형성방법
US11545617B2 (en) Method of fabricating magnetic memory device
CN111613719B (zh) 一种制作磁性随机存储器单元阵列的方法
US8823119B2 (en) Magnetic device having a metallic glass alloy
CN111490151B (zh) 一种制作超小型磁性随机存储器阵列的方法
KR101997154B1 (ko) 자기 소자
CN111490152B (zh) 一种制作超小型磁性随机存储器阵列的方法
KR20090114682A (ko) 자기터널접합 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid