CN110495000B - 包括垂直磁化磁穿隧接面的磁性装置 - Google Patents

包括垂直磁化磁穿隧接面的磁性装置 Download PDF

Info

Publication number
CN110495000B
CN110495000B CN201880023904.2A CN201880023904A CN110495000B CN 110495000 B CN110495000 B CN 110495000B CN 201880023904 A CN201880023904 A CN 201880023904A CN 110495000 B CN110495000 B CN 110495000B
Authority
CN
China
Prior art keywords
layer
dielectric layer
perpendicular magnetization
top surface
vapor deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880023904.2A
Other languages
English (en)
Other versions
CN110495000A (zh
Inventor
沙希·帕特尔
童儒颖
沈冬娜
王郁仁
维格纳许·桑达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110495000A publication Critical patent/CN110495000A/zh
Application granted granted Critical
Publication of CN110495000B publication Critical patent/CN110495000B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

一种用于磁随机存取存储器(MRAM)科技的磁性装置，包括垂直磁化磁穿隧接面(p‑MTJs，11a、11b)，各具有形成于底电极(10a)与顶电极(14a、14b)之间的侧壁(11s1、11s2)。第一介电层(12)包括B、Ge、合金或前述化合物的组合，以及/或硅或金属的氧化物、氮化物、碳化物、氮氧化物或碳氮化物形成于侧壁上，其优选为利用射频溅射所形成以利用垂直磁化磁穿隧接面建立热稳定界面。金属氧化物、氮化物、碳化物、氮氧化物或碳氮化物的第二介电层(13)形成于第一层上并填充垂直磁化磁穿隧接面间的开口，第二介电层优选包括MgO、SiOyNz、AlOyNz、TiOyNz或SiCyNz，其中y+z>0。

Description

包括垂直磁化磁穿隧接面的磁性装置
相关申请
本申请与以下申请相关：美国专利9,230,571；以及于2017年3月20日提交的案卷号#HT16-014，美国序列号15/463,113；转让给普通受让人，并且其全部内容在此引入作为参考。
技术领域
本公开涉及一种磁阻式随机存取存储器(MRAM)、自旋力矩(spin torque)磁阻式随机存取存储器与其他自旋电子(spintronic)装置中的磁穿隧接面(magnetic tunneljunctions,MTJs)，特别涉及在工艺步骤时以及在约400℃的高温回火(anneal)中保护磁穿隧接面侧壁，工艺步骤包括沉积分离邻近磁穿隧接面的绝缘介电层，而高温回火常见于互补金属氧化物半导体(CMOS)的工艺中。
背景技术
在磁阻式随机存取存储器、自旋力矩磁随机存取存储与其他自旋电子装置中，磁穿隧接面是重要的元件，并包括具有穿隧阻障层如金属氧化物的堆叠，例如形成于提供穿隧磁阻(tunnel magnetoresistance,TMR)效应的两磁层之间的金属氧化物。由于磁穿隧接面元件常结合于互补金属氧化物半导体装置中，磁穿隧接面必须为热稳定的以承受约400℃的回火温度长达数个小时，为了形成半导体，这样热稳定性能改善互补金属氧化物半导体单元的品质。
垂直磁化磁穿隧接面(p-MTJs)相对于使用面内非等向性的磁穿隧接面较佳，因为垂直磁化磁穿隧接面对于相同热稳定性具有较低的写入电流与较好的可扩缩性，而其中的自由层(free layer,FL)与参考层(reference layer,RL)具有垂直磁非等向性(PMA)。垂直磁化磁穿隧接面是用于嵌入式磁阻式随机存取存储器(MRAM)应用中的主要新兴科技，这些应用包括自旋力矩(STT)磁阻式随机存取存储器与独立磁阻式随机存取存储器的应用。C.Slonezewski在“Current driven excitation of magnetic multilayers,J.Magn.Mater.V159,L1-L7(1996)”一文中，描述了使用自旋力矩写入存储位元的自旋力矩磁阻式随机存取存储器，且在现存的半导体存储科技如静态随机存取存储器、动态随机存取存储器与快闪存储器中具有高度竞争力。
垂直磁化磁穿隧接面(p-MTJ)具有普遍的结构，其中绝缘穿隧阻障夹在两磁层中。其中一个磁层称为参考层，并具有例如在平面外方向的(+y)方向中固定的磁化。称为自由层的第二磁层也具有平面外的磁化，但磁化可从平行态或P态中的(+y)方向转换至反平行态或AP态中的(-y)方向，或反之亦然。当电流在垂直于平面的方向通过垂直磁化磁穿隧接面，P态(Rp)与AP行态(Rap)间阻抗的差异可利用方程式(Rap/Rp)/Rp所特性化(characterized)，这个方程式也称为磁阻相依性(DRR)或磁阻(MR)比。垂直磁化磁穿隧接面具有大的磁阻相依性数值是重要的，因为这样的特性与存储位元的读取宽裕度(readmargin)或能较易分辨P态(0位元)和AP态(1位元)是直接相关的。
自旋力矩(STT)磁阻式随机存取存储器类的科技对于非挥发性(non-volatile)存储器应用中是符合需求的。然而，为了与高速嵌入式静态随存取存储器科技竞争，必须将垂直磁化磁穿隧接面制造于具有单一位元的高密度阵列(array)中，可利用低写入电流以高速(小于100纳秒)写入单一位元。为了实现低写入电流的目标，须减少自由层中的总体积，总体积的减少可通过减少垂直磁化磁穿隧接面的物理尺寸而轻易实现。然而，随着物理尺寸减少，通过垂直磁化磁穿隧接面装置边缘或侧壁区的电流电导效应会越趋明显。垂直磁化磁穿隧接面很容易遭受侧壁损伤，无论是物理性或化学性，这些侧壁损伤是由蚀刻与沉积工艺所导致，且由于在互补金属氧化物半导体工艺中须在400℃中回火而使得这样的侧壁损伤更加严重。因此，这些边缘区格外的重要，因为由蚀刻、封装(encapsulation)与回火工艺所造成的晶体结构损伤可严重影响垂直磁化磁随机存取存储的特性，包括自由层矫顽磁力(coercivity,Hc)、磁阻相依性与阻抗-面积的乘积(RA)。
一般而言，具有介电层的封装在自旋力矩磁阻式随机存取存储器阵列中，是用以将垂直磁化磁穿隧接面装置彼此隔离。可利用化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)或反应直流溅射物理气相沉积(PVD)方法沉积介电层，反应直流溅射物理气相沉积使用了反应气体、自由基、离子或其他激发物质，其容易攻击垂直磁化磁穿隧接面侧壁与伤害侧壁中的磁层。侧壁损伤导致装置性能下降、位元间实质上的不一致与较低的装置产率，位元间的不一致会造成关键度量不合意的较大分布。对于封装层而言，以垂直磁化磁穿隧接面侧壁形成热动态稳定界面(interface)尤为重要，在例如沉积氧化物介电层或互混介电层与一或多个垂直磁化磁穿隧接面层时，其能防止氧气通过垂直磁化磁穿隧接面侧壁而扩散，氧气扩散也会导致装置性能下降。
虽然有能够移除离子撞击(bombardment)与在沉积介电层时曝露于空气中所导致的侧壁损伤的方法，这些方法一般耗时且高成本。再者，一些垂直磁化磁穿隧接面侧壁损伤的修复所费不赀。需要改善封装工艺以防止沿着垂直磁化磁穿隧接面侧壁的平行传导，并避免沉积封装层对装置的伤害，封装层会以垂直磁化磁穿隧接面形成热动态稳定界面并增加磁阻相依性。
发明内容
本公开的一目的是在封装与制造存储装置的回火工艺时，实质上改善垂直磁化磁穿隧接面对侧壁损伤的耐受性，因而改善磁阻相依性与装置产率。
本公开的第二目的是提供一种封装垂直磁化磁穿隧接面装置较好的方法，而使其在高达400℃下具有热稳定性而得以相容于后端(BEOL)的互补金属氧化物半导体工艺。
根据本公开的一实施例，这些目的可利用两步骤封装工艺而实现，其中第一步骤包括利用物理气相沉积方法，于垂直磁化磁穿隧接面侧壁上沉积第一介电层，其中利用惰性气体射频溅射第一介电材料。一重要特色为使用以下条件的射频溅射工艺：使用惰性工艺气体定位等离子体中的离子化物质至目标阳极周围的区域，使得反应物质并未攻击垂直磁化磁穿隧接面侧壁。在第一步骤中，垂直磁化磁穿隧接面侧壁被完全覆盖并以第一介电层形成热动态稳定界面。第一介电层可具有双层组态(bilayer configuration)，其包括接触垂直磁化磁穿隧接面侧壁的下层与具有顶表面的上层。接着，利用物理气相沉积、等离子体增强化学气相沉积或化学气相沉积工艺，于第一介电层的顶表面上沉积第二介电层，其中反应气体、等离子体或自由基可能影响第一介电层但并未触及垂直磁化磁穿隧接面侧壁。第二介电层的厚度优选大于第一届电层的厚度，以确保完全填充邻近的垂直磁化磁穿隧接面间的开口。
根据一实施例，第一介电层为下列其中一者：SiOYNZ、AlOYNZ、TiOYNZ、SiCYNZ、MgO或前述材料的任何组合，其中y+z>0。在其他实施例中，第一介电层可包括BX或GeX，其中X为O、N、B、C、Ge、Si、Al、P、Ga、In、Tl、Mg、Hf、Zr、Nb、V、Ti、Cr、Mo、W、Sr或Zn。在第一介电层具有双层组态的实施例中，可形成B/BX、Ge/GeX堆叠，或下层可为下列其中一者：B、BX、Ge或GeX，而上层为下列其中一者：SiOYNZ、AlOYNZ、TiOYNZ、SiCYNZ或MgO。在三层组态中，于具有B/BX或Ge/GeX堆叠的下层上形成上层，其由SiOYNZ、AlOYNZ、TiOYNZ、SiCYNZ或MgO所形成。
第二介电层一般为具有高达
Figure GDA0003822056780000041
厚度的金属氧化物、金属碳化物、金属氮化物、金属氮氧化物或金属碳氮化物，且可包括SiOYNZ、AlOYNZ、TiOYNZ、SiCYNZ或MgO，其中y+z>0。第二介电层也可作为绝缘层以电性隔离垂直磁化磁穿隧接面彼此。
在磁阻式随机存取存储器、自旋力矩磁阻式随机存取存储器、嵌入式快闪存储器或自旋力矩振荡器(spin torque oscillator,STO)等完整的存储器结构中，于基板上多个行列中具有一垂直磁化磁穿隧接面元件阵列。在磁阻式随机存取存储器或自旋力矩磁阻式随机存取存储器的应用中，基板包括底电极层，其具有多个第一导线，使得每个垂直磁化磁穿隧接面的底表面接触第一导线。每个垂直磁化磁穿隧接面具有被第一介电层所覆盖与保护的侧壁，而第二介电层为绝缘层。顶电极层包括多个第二导线，形成于一阵列的垂直磁化磁穿隧接面元件上，使得每个垂直磁化磁穿隧接面形成于第一导线与第二导线之间。
例如，在自旋力矩振荡器装置中，基板可为主磁极层，作为底电极，而顶电极可为拖曳屏蔽(trailing shield)。利用所述方法形成的封装层形成于自旋力矩振荡器堆叠层的一边上，其远离空气轴承表面(air-bearing surface,ABS)。
附图说明
图1是根据本公开的一实施例，示出具有封装层的存储器结构的剖面图，封装层以邻接的垂直磁化磁穿隧接面侧壁形成热动态稳定界面。
图2是根据本公开的一实施例，示出从垂直磁化磁穿隧接面堆叠层形成多个垂直磁化磁穿隧接面的图案化步骤的剖面图。
图3-图4是根据本公开的一实施例，示出包括射频溅射的物理气相沉积工艺的剖面图，利用射频溅射于垂直磁化磁穿隧接面侧壁上形成第一介电层。
图5-图6是根据本公开的一实施例，示出工艺的剖面图，其中于图4中的第一介电层上沉积上介电层而以双层组态形成第一介电层。
图7是根据本公开一实施例的剖面图，其中第一介电层具有三层组态。
图8是根据本公开的一实施例，示出第二介电层的剖面图，其形成于第一介电层上以提供封装层。
图9是示出在化学机械研磨工艺于垂直磁化磁穿隧接面上形成平坦的顶表面后，图8中部分形成的存储器结构的剖面图。
图10是根据本公开的一实施例，示出完整磁阻式随机存取存储器阵列的上视图，其具有多个由封装层所保护的垂直磁化磁穿隧接面
图11是根据本公开的一实施例，示出自旋力矩振荡器装置的剖面图，其中侧壁由封装层所保护。
图12是根据本公开的一实施例，示出垂直磁化磁穿隧接面装置的磁阻相依性对平行态阻抗的相对图，装置具有封装层，且是根据本发明实施例与现有技术的方法所形成。
具体实施方式
本公开涉及一种较好的垂直磁化磁穿隧接面封装层及其形成方法，其中建立介于封装层与垂直磁化磁穿隧接面侧壁间的界面在约400℃的高温下可保持稳定。可于各种存储器装置中形成垂直磁化磁穿隧接面元件，这些装置包括，磁阻式随机存取存储器、快闪存储器、自旋力矩磁阻式随机存取存储器与其他自旋电子如自旋力矩振荡器(STO)，但并非以此为限。在附图中，膜层的厚度是在z轴方向，而各个垂直磁化磁穿隧接面层顶表面的平面展开于x轴与y轴方向。用词“介电”、“绝缘”间以及“保护(passivation)”、“封装(encapsulation)”间可彼此互换。
如先前所提及，目前许多存储器装置纳入互补金属氧化物半导体平台中以提供更高的性能。然而，当利用常规方法于垂直磁化磁穿隧接面侧壁上直接沉积介电层，且所制得的装置在互补金属氧化物半导体工艺所需的约400℃高温下进行回火时，我们观察到实质上更多的缺陷与下降的装置性能。因此，我们想通过保护垂直磁化磁穿隧接面元件而在存储器应用中提供更高性能与产率。
在相关的美国申请案号15/463,113中，我们公开了在不具反应氧气与氮气物质的条件下，沉积如B、C与Ge的保护层材料，是如何在后续沉积介电层时，有效地保护垂直磁化磁穿隧接面侧壁不受损伤，而介电层用作为垂直磁化磁穿隧接面间的绝缘层。目前我们发现一种工艺，能在垂直磁化磁穿隧接面侧壁上形成各式各样的封装层材料，因而为侧壁提供热动态稳定界面并改善垂直磁化磁穿隧接面的完整性(integrity)。
参照图1，示出本公开的第一实施例，其中存储器装置包括多个垂直磁化磁穿隧接面，其包括垂直磁化磁穿隧接面11a与垂直磁化磁穿隧接面11b，分别具有侧壁11s1与11s2，并由第一介电层12所保护。垂直磁化磁穿隧接面11a形成于底电极10a与顶电极14a之间，而垂直磁化磁穿隧接面11b位于底电极10a与顶电极14b之间。第二介电层13形成于第一介电层上并填充邻近的垂直磁化磁穿隧接面元件间的间隙。第一与第二介电层的堆叠可视为封装层。在磁阻式随机存取存储器与自旋力矩磁阻式随机存取存储器的实施例中，底电极为沿着x轴延伸的线，而顶电极为在y轴方向延伸的线。底与顶电极一般包括一或多种金属或合金，以确保良好的电传导与对氧化的耐受性。绝缘层15形成于第二介电层大部分的顶表面13t上。绝缘层中的顶电极层包括多个顶电极包括14a与14b。应注意各个顶电极可具有宽度w1，其大于垂直磁化磁穿隧接面顶表面11t1与11t2的宽度。亦即，各个顶电极的大部分覆盖于垂直磁化磁穿隧接面层11a或11b上，而外部部分形成于接近第一介电层的第二介电层的顶表面13t上。部分底电极顶表面10t与垂直磁化磁穿隧接面11a与11b的底表面重叠。
应能理解一般数以百万的垂直磁化磁穿隧接面对准于基板上存储器阵列(memoryarray)中的行与列中，且各个垂直磁化磁穿隧接面形成于底电极与顶电极之间。然而，仅是为了简化附图，图1中所示出的垂直磁化磁穿隧接面数量并不限于2。垂直磁化磁穿隧接面可具有各种组态，但包括11a与11b的各个垂直磁化磁穿隧接面具有至少形成于参考层(RL)与自由层(FL)间的一穿隧阻障，例如，参考层与自由层位于为晶种层(seed layer)的最底层(未示出)上的参考层/穿隧阻障/自由层或自由层/穿隧阻障/参考层的堆叠中。优选为，第一介电层12具有实质上一致的厚度，并不仅接触垂直磁化磁穿隧接面侧壁11s1、11s2与其他未示出的垂直磁化磁穿隧接面侧壁，还邻接部分的底电极10a的顶表面10t，而此部分并未被垂直磁化磁穿隧接面所覆盖。
根据一实施例，第一介电层12为具有3至
Figure GDA0003822056780000071
厚度的单一D层，其中D为下列其中一者：SiOYNZ、AlOYNZ、TiOYNZ、SiCYNZ、MgO或前述材料的任何组合，其中y+z>0。例如，在MgO或另一金属氧化物与氮化物如SiNZ一同沉积的实施例中，氧化物(MgO)在氮化物基质(matrix)中的含量为0.1至10重量百分比(weight％)。虽然未被理论所支持，一般认为在垂直磁化磁穿隧接面的界面上沉积形成薄氧化物层时，MgO至少部分从SiNZ分离出来，此界面相对于氮化硅的界面较为稳定。然而，本公开预期第一介电层可包括本公开所属技术领域所使用的其他金属氧化物、金属碳化物、金属氮化物、金属氮氧化物或金属碳氮化物。第一介电层优选为非晶质的(amorphous)且不为结晶型(crystalline)，以防止晶格(lattice)结构中晶体间的反应材料在后续工艺时扩散。
在另一实施例中，第一介电层12为包括B与Ge其中之一的单一层，其包括B、Ge、BX或GeX，其中X为下列其中一者：O、N、B、C、Ge、Si、Al、P、Ga、In、Tl、Mg、Hf、Zr、Nb、V、Ti、Cr、Mo、W、Sr或Zn，且其中X与合金中的其他元素不同，但并非以此为限。重要的是第一介电层的厚度至少为
Figure GDA0003822056780000072
以于垂直磁化磁穿隧接面上提供侧壁11s1与11s2上连续的薄膜。
在图6中所示出的中间(intermediate)结构的第二实施例中，第一介电层12具有双层组态，其中下层12-1接触垂直磁化磁穿隧接面侧壁11s1与11s2，而上层12-2具有顶表面，第二介电层稍后将沉积于其上。一般而言，在沉积第二介电层之前，第一介电层之上与邻近的垂直磁化磁穿隧接面11a与11b间具有开口50b。在一些实施例中，下层12-1为B或Ge，而上层12-2为BX或GeX其中之一。在其他实施例中，下层具有B、Ge、BX或Ge组成而上层为先前所述的D层。双层组态具有
Figure GDA0003822056780000081
的最小厚度而第一介电层12的最大厚度为
Figure GDA0003822056780000082
根据图7中的第三实施例，第一介电层具有三层组态，由B/BX/D或Ge/GeX/D所表示，其中B或Ge为接触垂直磁化磁穿隧接面侧壁11s1与11s2的下层12-1，而BX或GeX于下层上形成中间层12-2。上层12-3具有D层组成而第二介电层接着沉积于上层12-3上。第一介电层12的总厚度在3至
Figure GDA0003822056780000083
的范围。开口50c形成于第一介电层之上与邻近的垂直磁化磁穿隧接面之间。
回到图1，第二介电层13一般为金属氧化物、金属碳化物、金属氮化物、金属氮氧化物或金属碳氮化物如SiOYNZ、AlOYNZ、TiOYNZ、SiCYNZ或MgO，其中y+z>0，或前述材料的任何组合。第二介电层具有高达约
Figure GDA0003822056780000084
的厚度，且一般比第一介电层厚。如稍后所说明，相较于第一介电层，第二介电层通常具有较快的沉积速率，并用于填充邻近的垂直磁化磁穿隧接面间的开口，这些开口在形成第一介电层前仍保留。利用物理气相沉积射频溅射方法沉积第一介电层，以防止垂直磁化磁穿隧接面侧壁在沉积介电层12与13时曝露于反应气体。然而，相较于等离子体增强化学气相沉积或化学气相沉积方法，物理气相沉积射频溅射方法具有相对低的沉积速率。因此，为了增加产量，第一介电层的厚度限制在高达约
Figure GDA0003822056780000085
以最小化工艺时间。
本公开的一个重要特色是形成封装层的工艺顺序，而封装层包括垂直磁化磁穿隧接面侧壁上的介电层12与13。首先，描述多个垂直磁化磁穿隧接面的制造方法。在图2中，垂直磁化磁穿隧接面堆叠层形成于包括底电极10a的底电极层。可在溅射系统的直流溅射室(DC sputtering chamber)中沉积磁穿隧接面堆叠中的所有膜层，溅射系统如Anelva C-7100溅射沉积系统，其包括具有多重目标的超高真空直流磁子(magnetron)溅射室，以及至少一氧化室以形成穿隧阻障如Mg层的MgO，因而提供穿隧磁阻效应。一般而言，各种膜层的溅射沉积工艺使用了惰性气体如Ar，以及介于5x10-8至5x10-9torr的基压(basepressure)。
利用熟知的光刻技术于磁穿隧接面堆叠层上形成光刻胶层，并图案化光刻胶层以产生包括光刻胶岛状结构(photoresist island)30a与30b的多个岛状结构，光刻胶岛状结构30a与30b各具有宽度宽度w。接着，进行常规的反应离子蚀刻(reactive ion etch,RIE)或离子束蚀刻(ion beam etch,IBE)，以移除并未被光刻胶岛状结构所保护的垂直磁化磁穿隧接面堆叠层的区域。应注意的是光刻工艺产生了一光刻胶岛状结构阵列，以行列展开，使得各岛状结构作为蚀刻遮罩，且反应离子蚀刻与离子束蚀刻在各个蚀刻遮罩之下产生了垂直磁化磁穿隧接面。因此，于岛状结构30a与30b之下分别形成具有侧壁11s1与11s2的垂直磁化磁穿隧接面11a与11b，且在磁穿隧接面的各边上具有开口50，露出部分的底电极顶表面10t。各垂直磁化磁穿隧接面具有在平面22-22的顶表面。在例示性的实施例中，反应离子蚀刻或离子束蚀刻工艺形成了非垂直侧壁11s1与11s2，使得各磁穿隧接面在顶表面10t的底部具有大于w的宽度。然而，取决于蚀刻条件，可制造出实质上垂直的磁穿隧接面侧壁，使得在垂直磁化磁穿隧接面顶表面与底表面产生宽度w。
参照图3，利用常规工艺移除光刻胶岛状结构30a与30b。接着，进行第一沉积步骤以于垂直磁化磁穿隧接面阵列上覆盖第一介电层，垂直磁化磁穿隧接面包括垂直磁化磁穿隧接面11a与11b。其中关键的是在化学气相沉积工艺中形成介电材料物质24，化学气相沉积工艺包括使用射频磁子源的射频(RF)溅射沉积。物质24对准至相对于z轴大于0度的方向，因此确保所制得的第一介电层12在垂直磁化磁穿隧接面侧壁11s1与11s2上具有适当的覆盖率。在溅射工艺中使用惰性气体如Ar、Kr、Ne或Xe，并使用物理气相沉积射频溅射条件，以定位等离子体中的离子化物质至目标阳极。在一优选的实施例中，沉积第一介电层时，射频功率(power)维持在300至1500Watt的范围，并维持在室温0.05至20torr的惰性气体气压，第一介电层可具有D层组成或下列其中一者：如先前所述的B、Ge、BX或GeX。
在一替代的实施例中，作为第一介电层12的BX或GeX层的沉积工艺可包括如相关的美国申请案15/463,113中所述的两个步骤。例如，在第一步骤中，可利用物理气相沉积射频溅射工艺于垂直磁化磁穿隧接面侧壁11s1与11s2上沉积B或Ge层。接着，在第二步骤中，可利用物理气相沉积射频溅射工艺于B层上沉积X层，并在特定条件下有效地再溅射B或Ge层以产生单一BX或GeX层。再者，一开始利用射频溅射工艺沉积的B或Ge层可进行氧化作用如自然氧化或氮化作用，以分别形成BO或GeO，或BN或GeN第一介电层。
参照图4，在沉积第一介电层12后，缩减介于邻近的垂直磁化磁穿隧接面间的各个开口50(图2)尺寸至开口50a。优选为，垂直磁化磁穿隧接面11a与11b的顶表面11t1与11t2上以及侧壁11s1与11s2上具有实质上一致至少
Figure GDA0003822056780000101
的厚度。由于利用物理气相沉积射频溅射工艺，垂直磁化磁穿隧接面侧壁与第一介电层之间的界面是热动态稳定的，在第一实施例中侧壁或顶表面上并未受到物质24的攻击或伤害，其中图1中的第一介电层12为单一层。
本公开也预期了第一介电层具有B/BX或Ge/GeX组态，或B/D、BX/D、Ge/D或GeC/D组态的实施例。因此，可重复前述的物理气相沉积射频溅射工艺，其使用了300至1500watt的射频功率与0.05至20mtorr的惰性气体气压。详细而论，第一物理气相沉积射频溅射步骤包括沉积B、Ge、BX、或GeX层。接着，利用第二物理气相沉积射频溅射步骤于B、Ge、BX、或GeX层上沉积D层。
参照图5，进行第二沉积步骤并在于下层12-1上形成上层12-2时使用反应物质25，以形成第一介电层12的双层堆叠。第二沉积步骤可包括与使用反应物质24的第一步骤相同的物理气相沉积射频溅射条件。在一些实施例中，根据本公开的第二实施例，在第二沉积步骤中，BX层沉积于B层上，GeX层沉积于Ge层上，或D层沉积于B、BX、Ge或Ge层上。
图6中，示出下层12-1的上表面上的上层12-2，其为第二沉积步骤的产物。在此，图1中的第一介电层12包括双层堆叠12-1/12-2。开口50b形成于上层之上以及邻近的垂直磁化磁穿隧接面11a与11b之间。
根据图7中所示出的第三实施例，在图6中的中间结构上进行第三沉积步骤，其使用先前所定义的物理气相沉积射频溅射条件。因此，产生具有第一介电层12另一中间结构，并具有三层组态，其中上层12-3形成于双层堆叠12-1/12-2上。例如，上层可为D层而12-1为B或Ge，而中间层12-2为BX或GeX。
根据图8中所示出的一实施例，利用物理气相沉积、等离子体增强化学气相沉积或化学气相沉积方法于第一介电层12上沉积第二介电层13，以填充图4中实施例的开口50a或图6中实施例的开口50b，或图7实施例中的开口50c。物理气相沉积、等离子体增强化学气相沉积或化学气相沉积方法可包括在200℃至400℃的范围的温度，以增加沉积速率并减少工艺时间。第二介电层优选具有平面22-22之上实质上大于0的最小厚度h。第二介电层可为氧化物如Al2O3或SiO2，但也可使用其他氧化物、氮化物、氮氧化物或碳氮化物，例如D层材料中的其中一种。
在图9中，进行熟知的化学机械研磨工艺(CMP)以移除第二介电层13的上部部分，使得部分形成的存储器装置具有沿着平面22-22的顶表面，其包括第二介电层顶表面13t、第一介电层顶表面12t以及垂直磁化磁穿隧接面11a与11b的顶表面11t1与11t2。平面22-22平行于底电极顶表面10t。在一些实施例中，最上层的垂直磁化磁穿隧接面层(未示出)为具有顶表面11t1或11t2的硬遮罩如MnPt、Ta、TaN、Ti、TiN或W。在其他实施例中，例如，最上层的垂直磁化磁穿隧接面层为盖层(capping layer)如Ru或具有Ru/Ta/Ru组态。
回到图1，接着进行本公开所属技术领域熟知的后续步骤，其包括于图9中平面22-22上沉积绝缘层15、光刻胶图案化以及蚀刻工艺，蚀刻工艺用以于绝缘层中形成具有顶电极14a与14b的顶电极层。顶电极14a邻接垂直磁化磁穿隧接面11a的顶表面，而顶电极14b接触垂直磁化磁穿隧接面11b的顶表面。如先前所提及，例如，顶电极层一般包括形成于平行线阵列中的多个顶电极，但仅有两个顶电极示出于例示性的实施例中。绝缘层可为氧化硅或铝、或本公开所属技术领域中所使用的其他介电材料，用以电性隔离邻地近导电线。
参照图10，示出图1中存储器结构的上视图。平面20-20表示的是图1中所取剖面图的位置。在例示性的实施例中，示出分别位于第二底电极10b与顶电极14a、11b之间的两个额外的垂直磁化磁穿隧接面11c与11d，顶电极的宽度w1优选大于垂直磁化磁穿隧接面11a至11d的宽度w。此外，底电极10a与10b在y轴方向的长度b一般大于垂直磁化磁穿隧接面的长度c。垂直磁化磁穿隧接面具有实质上圆形形状，可为圆形或椭圆形。在其他实施例中，垂直磁化磁穿隧接面可具有多边形形状如正方形或长方形。
图11中，示出本公开的另一实施例，其中封装层包括先前所述的介电层12与13，封装层可用作为自旋力矩振荡器中的保护涂层。自旋力矩振荡器装置40形成于主磁极层(main pole layer)17与拖曳屏蔽18之间。在此例中，直流电(100％负载循环(dutycycle))或脉冲电流I从电源35通过引线(lead)36至主磁极17，并接着在从引线37离开之前，通过自旋力矩振荡器40与拖曳屏蔽18。脉冲电流可为下述的尺度：0.1纳秒开，接着几分之1纳秒至数个纳秒的断电区间。自旋力矩振荡器40可具有底自旋阀(valve)组态，其中晶种层41、自旋极化(spin polarization,SP)层42、非磁性间隔物43、振荡层(OL)44以及盖层45依序形成于主磁极上，使得晶种层的底表面接触主磁极而盖层的顶表面接触拖曳屏蔽。膜层41与43其一或两者可为金属氧化物以于自旋极化层中产生垂直磁非等向性(PMA)。z轴为介质(medium)移动方向与下行线(down-track)方向。
在写入步骤时，磁通量8通过空气轴承表面33-33并传输磁性介质7与软下层(softunderlayer)6，而通量8a通过拖曳屏蔽18再次进入写入头(write head)。在自旋力矩振荡器各处数千Oe与直流偏压(bias)的间隙场(gap field)8b之下，利用从自旋极化层42传输至振荡层44并具有足够的量质(临界电流密度)的自旋极化电流辅助写入步骤，以造成振荡层中具有一定振幅与频率的大角度振荡47，其在介质位元9上产生射频场49。射频场与磁场8结合的效益使位元中的磁化5得以利用较低磁场做转换，此磁场相较于仅施加磁场8时小。
自旋力矩振荡器装置40为垂直磁化磁穿隧接面，其中自旋极化层42作为参考层，非磁性间隔物43为穿隧阻障，而振荡层44有效地为自由层。相关的美国专利9,230,571中详述了膜层41至45的组成。本公开一个重要特色是封装层12形成于主磁极的拖曳边17t上以及自旋力矩振荡器40的侧壁40s上，因而在沉积形成于主磁极层17与拖曳屏蔽18间的绝缘层13时保护侧壁。因此，自旋力矩振荡器装置在后续制造步骤中保留了结构完整性，而并非如现有技术中，自旋力矩振荡器的侧壁易受反应气体的伤害，此反应气体用于介电层的沉积工艺中。
参照图12，进行一实验以演示较好的性能，根据本公开的一实施例，于磁穿隧接面侧壁上使用封装层可达到较好的性能。以圆形形状制造(如图10中w等于c)具有CoFeB/MgO/CoFeB参考层/穿隧阻障/自由层堆叠的一系列的垂直磁化磁穿隧接面，其中直径w可介于30nm至450nm间变化。平行态阻抗可介于最大垂直磁化磁穿隧接面尺寸的约102ohms至最小尺寸的大约104ohms间变化。以常规工艺于第一组垂直磁化磁穿隧接面上沉积第一比较(comparative)封装层，以此方法制备第一组样品。方法包括利用等离子体增强化学气相沉积工艺沉积具有
Figure GDA0003822056780000131
厚度的第一Si3N4介电层。接着，在第一Si3N4介电层上，使用如第一层相同的工艺条件，以等离子体增强化学气相沉积工艺沉积具有
Figure GDA0003822056780000132
厚度的第二Si3N4介电层。结果如曲线60所示出。
利用另一常规工艺于第二组垂直磁化磁穿隧接面上沉积第二比较封装层。在此例中，利用包括Ar与N2等离子体的物理气相沉积直流溅射，于垂直磁化磁穿隧接面侧壁上沉积厚度
Figure GDA0003822056780000133
的Si3N4层。接着，利用以上所述相同的等离子体增强化学气相沉积工艺沉积厚度
Figure GDA0003822056780000134
的相同介电层。结果如曲线61所示出。
根据本公开的一实施例，于第三组垂直磁化磁穿隧接面上沉积封装层，以此方式制备第三组样品。详细而论，利用物理气相沉积射频溅射工艺从一个单一目标沉积具有Si3N4/MgO(2重量百分比)组成与
Figure GDA0003822056780000135
厚度的第一介电层，其中工艺包括射频功率以及Ar流动速率。接着，利用等离子体增强化学气相沉积工艺形成具有Si3N4组成与
Figure GDA0003822056780000136
厚度的第二介电层，其中工艺用以沉积前两组样品中的第二Si3N4层。结果如曲线62所示出，其中点62a代表第三组样品中垂直磁化磁穿隧接面的最小尺寸，而点62b为垂直磁化磁穿隧接面的最大尺寸。因此，对于三个样品组制造多个不同的垂直磁化磁穿隧接面尺寸，且于各个垂直磁化磁穿隧接面上形成封装层。在400℃以相同时间回火所有样品。
在25℃时，以Accretech UF300A探测器对各样品测量穿隧磁阻比(dR/R)。应注意的是以ΔR/R示出在图12中y轴上的磁阻相依性，其中0.8可替代地表示为80％，而1.2等同于120％，诸如此类。一般而言，特别是在利用此述用以保护垂直磁化磁穿隧接面的物理气相沉积射频溅射方法沉积封装层时，随着尺寸减少至100nm并更低，磁阻相依性对于各个垂直磁化磁穿隧接面尺寸实质上会增加。
尽管特别搭配本公开优选实施例的参考文献示出与描述本公开，应能理解的是本公开所属技术领域的技术人员能在不违背本公开的精神与范围内做形式与细节的各种变化。

Claims (21)

1.一种磁性装置，包括：
(a)多个垂直磁化磁穿隧接面，各具有从其一顶表面延伸至其一底表面的一侧壁，该底表面接触一底电极而该顶表面在一第一平面接触一顶电极，该第一平面平行于该底表面；
(b)一封装层，从各个垂直磁化磁穿隧接面的该顶表面至该底表面邻接该侧壁，且具有在该第一平面的一顶表面，该封装层包括：
(1)一第一介电层，具有包括B或Ge的一下层，其接触该垂直磁化磁穿隧接面侧壁，以及一上层，为下列其中一或多者：SiOYNZ、AlOYNZ、TiOYNZ、SiCYNZ或MgO，其中y+z>0；以及
(2)一第二介电层，形成于该第一介电层的一顶表面，并具有下列其一或多种的组成：金属氧化物、金属氮化物、金属碳化物、金属氮氧化物、金属氮氰化物。
2.如权利要求1所述的磁性装置，其中各垂直磁化磁穿隧接面为磁阻式随机存取存储器、自旋力矩磁阻式随机存取存储器、嵌入式快闪存储器或自旋力矩振荡器结构的一部分。
3.如权利要求1所述的磁性装置，其中该第一介电层具有一双层组态，其具有3至
Figure FDA0003822056770000011
的厚度。
4.如权利要求1所述的磁性装置，其中该第一介电层中的该下层为下列其中一者：B、BX、Ge或GeX，其中X为下列其中一者：N、O、B、C、Ge、Al、P、Ga、In、Tl、Mg、Hf、Zr、Nb、V、Ti、Cr、Mo、W、Sr或Zn。
5.如权利要求1所述的磁性装置，其中该第一介电层中的该下层为B或Ge，且该第一介电层还包括介于该下层与该上层间的一中间层，该中间层具有BX或GeX组态，其中X为下列其中一者：N、O、B、C、Ge、Al、P、Ga、In、Tl、Mg、Hf、Zr、Nb、V、Ti、Cr、Mo、W、Sr或Zn。
6.如权利要求5所述的磁性装置，其中该第一介电层具有3至
Figure FDA0003822056770000012
的厚度。
7.如权利要求1所述的磁性装置，其中该第二介电层为下列其中一者或多者：SiOYNZ、AlOYNZ、TiOYNZ、SiCYNZ、MgO，其中y+z>0。
8.一种磁性装置，包括：
(a)多个垂直磁化磁穿隧接面，各具有从其一顶表面延伸至其一底表面的一侧壁，该底表面接触一底电极而该顶表面在一第一平面接触一顶电极，该第一平面平行于该底表面；
(b)一封装层，从各个垂直磁化磁穿隧接面的该顶表面至该底表面邻接该侧壁，且具有在该第一平面的一顶表面，该封装层包括：
(1)一第一介电层，包括一金属氮化物基质中0.1至10重量百分比的一金属氧化物；以及
(2)一第二介电层，形成于该第一介电层的一顶表面上，并具有下列其中一者或多者的组成：金属氧化物、金属氮化物、金属碳化物、金属氮氧化物、金属氮氰化物。
9.如权利要求8所述的磁性装置，其中各垂直磁化磁穿隧接面为磁阻式随机存取存储器、自旋力矩磁阻式随机存取存储器或自旋力矩振荡器结构的一部分。
10.如权利要求8所述的磁性装置，其中该第一介电层包括形成于一氮化硅基质中的MgO。
11.如权利要求8所述的磁性装置，其中该第一介电层具有3至
Figure FDA0003822056770000021
的厚度。
12.如权利要求8所述的磁性装置，其中该第二介电层为下列其中一者或多者：SiOYNZ、AlOYNZ、TiOYNZ、SiCYNZ、MgO，其中y+z>0。
13.一种磁性装置的形成方法，包括：
(a)提供多个垂直磁化磁穿隧接面，该多个垂直磁化磁穿隧接面被一基板的一顶表面上的多个开口所分离，其中各个垂直磁化磁穿隧接面具有从其一顶表面延伸至该基板顶表面的一侧壁，各个垂直磁化磁穿隧接面顶表面位于一第一平面；
(b)利用包括射频溅射的一物理气相沉积工艺，于各垂直磁化磁穿隧接面侧壁沉积一第一介电层，其中，该第一介电层具有包括B或Ge的一下层，其接触该垂直磁化磁穿隧接面侧壁，以及一上层，为下列其中一或多者：SiOYNZ、AlOYNZ、TiOYNZ、SiCYNZ或MgO，其中y+z>0，或者该第一介电层包括一金属氮化物基质中0.1至10重量百分比的一金属氧化物；以及
(c)于该第一介电层上沉积一第二介电层，该第二介电层填充介于该多个垂直磁化磁穿隧接面侧壁之间的开口，并在该第一平面之上具有大于0的厚度。
14.如权利要求13所述的方法，包括：
(a)进行一化学机械研磨工艺，以于该第二介电层上形成一顶表面，其与各垂直磁化磁穿隧接面的该顶表面共平面；以及
(b)进行温度为400℃的一退火工艺。
15.如权利要求13所述的方法，其中该基板为磁阻式随机存取存储器或自旋力矩磁阻式随机存取存储器中的一底电极，或自旋力矩振荡器中的一主磁极层。
16.如权利要求13所述的方法，其中该第一介电层具有3至
Figure FDA0003822056770000031
的厚度。
17.如权利要求13所述的方法，其中该第一介电层的下层为B、BX、Ge或GeX，其中X为下列其中一者：N、O、B、C、Ge、Si、Al、P、Ga、In、Tl、Mg、Hf、Zr、Nb、V、Ti、Cr、Mo、W、Sr或Zn。
18.如权利要求13所述的方法，其中物理气相沉积射频溅射该第一介电层的步骤包括沉积一下层的一第一物理气相沉积射频溅射步骤，该下层为下列其中一者：B、BX、Ge或GeX，其中X为下列其中一者：N、O、B、C、Ge、Si、Al、P、Ga、In、Tl、Mg、Hf、Zr、Nb、V、Ti、Cr、Mo、W、Sr或Zn，并接着进行一第二物理气相沉积射频溅射步骤，以于该下层上沉积一上层，其中该上层为SiOYNZ、AlOYNZ、TiOYNZ、SiCYNZ、MgO或其组合，其中y+z>0。
19.如权利要求13所述的方法，其中物理气相沉积射频溅射该第一介电层的步骤包括：一第一物理气相沉积射频溅射步骤，沉积一下层，其为B或Ge；一第二物理气相沉积射频溅射步骤，沉积BX或GeX的一中间层，其中X为下列其中一者：N、O、B、C、Ge、Al、P、Ga、In、Tl、Mg、Hf、Zr、Nb、V、Ti、Cr、Mo、W、Sr或Zn；以及一第三物理气相沉积射频溅射步骤，于该中间层上沉积一上层，其中该上层为SiOYNZ、AlOYNZ、TiOYNZ、SiCYNZ、MgO或其组合，其中y+z>0。
20.如权利要求13所述的方法，其中利用化学气相沉积、物理气相沉积或等离子体增强化学气相沉积工艺沉积该第二介电层。
21.如权利要求13所述的方法，其中该物理气相沉积工艺包括300至1500W的一射频功率、介于0.05与20mTorr间的惰性气体气压，以及一惰性气体，其为下列其中一者：Ar、Kr、Xe与Ne。
CN201880023904.2A 2017-04-05 2018-03-07 包括垂直磁化磁穿隧接面的磁性装置 Active CN110495000B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/479,522 US9935261B1 (en) 2017-04-05 2017-04-05 Dielectric encapsulation layer for magnetic tunnel junction (MTJ) devices using radio frequency (RF) sputtering
US15/479,522 2017-04-05
PCT/US2018/021248 WO2018186982A1 (en) 2017-04-05 2018-03-07 Dielectric encapsulation layers for magnetic tunnel junction devices using radio frequency sputtering

Publications (2)

Publication Number Publication Date
CN110495000A CN110495000A (zh) 2019-11-22
CN110495000B true CN110495000B (zh) 2022-12-09

Family

ID=61724885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880023904.2A Active CN110495000B (zh) 2017-04-05 2018-03-07 包括垂直磁化磁穿隧接面的磁性装置

Country Status (5)

Country Link
US (1) US9935261B1 (zh)
KR (1) KR102353070B1 (zh)
CN (1) CN110495000B (zh)
DE (1) DE112018001903T5 (zh)
WO (1) WO2018186982A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522749B2 (en) * 2017-05-15 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Combined physical and chemical etch to reduce magnetic tunnel junction (MTJ) sidewall damage
US10516100B2 (en) * 2017-06-12 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon oxynitride based encapsulation layer for magnetic tunnel junctions
US10692925B2 (en) 2018-10-12 2020-06-23 International Business Machines Corporation Dielectric fill for memory pillar elements
US10707413B1 (en) 2019-03-28 2020-07-07 International Business Machines Corporation Formation of embedded magnetic random-access memory devices
US11744083B2 (en) 2019-04-12 2023-08-29 International Business Machines Corporation Fabrication of embedded memory devices utilizing a self assembled monolayer
US11227892B2 (en) 2019-06-18 2022-01-18 International Business Machines Corporation MRAM integration with BEOL interconnect including top via
US11569438B2 (en) 2020-03-23 2023-01-31 International Business Machines Corporation Magnetoresistive random-access memory device
US11917835B2 (en) 2020-12-21 2024-02-27 International Business Machines Corporation Three-dimensional funnel-like spin transfer torque MRAM cell with a non-uniform thicknesses in each layer
US11955152B2 (en) 2021-12-03 2024-04-09 International Business Machines Corporation Dielectric fill for tight pitch MRAM pillar array

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005064211A (ja) * 2003-08-12 2005-03-10 Sony Corp 磁気記憶装置およびその製造方法
US7009266B2 (en) 2003-08-29 2006-03-07 Applied Spintronics Technology, Inc. Method and system for providing a magnetic element including passivation structures
JPWO2007032379A1 (ja) * 2005-09-13 2009-03-19 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法及び製造装置
US9081669B2 (en) 2006-04-27 2015-07-14 Avalanche Technology, Inc. Hybrid non-volatile memory device
JP4929108B2 (ja) 2007-09-25 2012-05-09 株式会社東芝 磁気ヘッドおよび磁気記録装置
JP2009094104A (ja) * 2007-10-03 2009-04-30 Toshiba Corp 磁気抵抗素子
US7978442B2 (en) 2007-10-03 2011-07-12 Tdk Corporation CPP device with a plurality of metal oxide templates in a confining current path (CCP) spacer
US8482966B2 (en) 2008-09-24 2013-07-09 Qualcomm Incorporated Magnetic element utilizing protective sidewall passivation
JP5337817B2 (ja) * 2008-12-10 2013-11-06 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及び磁気ランダムアクセスメモリ
US9368716B2 (en) * 2009-02-02 2016-06-14 Qualcomm Incorporated Magnetic tunnel junction (MTJ) storage element and spin transfer torque magnetoresistive random access memory (STT-MRAM) cells having an MTJ
US8563147B2 (en) * 2009-06-24 2013-10-22 Headway Technologies, Inc. Thin seeded Co/Ni multilayer film with perpendicular anisotropy for read head sensor stabilization
US8455965B2 (en) 2009-11-30 2013-06-04 Qualcomm Incorporated Fabrication and integration of devices with top and bottom electrodes including magnetic tunnel junctions
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US8203389B1 (en) 2010-12-06 2012-06-19 Headway Technologies, Inc. Field tunable spin torque oscillator for RF signal generation
US8604886B2 (en) 2010-12-20 2013-12-10 Intel Corporation Spin torque oscillator having multiple fixed ferromagnetic layers or multiple free ferromagnetic layers
SG10201408211XA (en) 2011-05-20 2015-01-29 Agency Science Tech & Res Magnetoresistive device
JP2013021108A (ja) * 2011-07-11 2013-01-31 Toshiba Corp 半導体記憶装置およびその製造方法
JP2013110275A (ja) * 2011-11-21 2013-06-06 Toshiba Corp 半導体記憶装置及びその製造方法
JP2013247198A (ja) * 2012-05-24 2013-12-09 Toshiba Corp 磁気抵抗素子及びその製造方法
US8582240B1 (en) 2012-08-29 2013-11-12 Headway Technologies, Inc. Magnetic recording assisted by spin torque oscillator with a radio frequency current bias
JP5777588B2 (ja) * 2012-09-21 2015-09-09 株式会社東芝 磁気抵抗効果素子
US9490054B2 (en) * 2012-10-11 2016-11-08 Headway Technologies, Inc. Seed layer for multilayer magnetic materials
US8576518B1 (en) * 2012-10-30 2013-11-05 HGST Netherlands B.V. Current-perpendicular-to-the-plane (CPP) magnetoresistive (MR) sensor with exchange-coupled side shield structure
US9601687B2 (en) * 2014-02-12 2017-03-21 Qualcomm Incorporated Dual interface free layer with amorphous cap layer for perpendicular magnetic tunnel junction
US9281168B2 (en) 2014-06-06 2016-03-08 Everspin Technologies, Inc. Reducing switching variation in magnetoresistive devices
JP2016018964A (ja) * 2014-07-10 2016-02-01 株式会社東芝 磁気抵抗効果素子
US9230571B1 (en) 2014-08-26 2016-01-05 Headway Technologies, Inc. MgO based perpendicular spin polarizer in microwave assisted magnetic recording (MAMR) applications
KR20160049140A (ko) * 2014-10-24 2016-05-09 삼성전자주식회사 자기 메모리 소자 및 자기 메모리 소자의 제조 방법
US9324937B1 (en) 2015-03-24 2016-04-26 International Business Machines Corporation Thermally assisted MRAM including magnetic tunnel junction and vacuum cavity
US9391266B1 (en) 2015-03-26 2016-07-12 International Business Machines Corporation Perpendicular magnetic anisotropy BCC multilayers
US9853210B2 (en) * 2015-11-17 2017-12-26 International Business Machines Corporation Reduced process degradation of spin torque magnetoresistive random access memory
US9397287B1 (en) * 2015-12-29 2016-07-19 International Business Machines Corporation Magnetic tunnel junction with post-deposition hydrogenation

Also Published As

Publication number Publication date
KR20190128091A (ko) 2019-11-14
WO2018186982A1 (en) 2018-10-11
CN110495000A (zh) 2019-11-22
US9935261B1 (en) 2018-04-03
DE112018001903T5 (de) 2020-01-02
KR102353070B1 (ko) 2022-01-19

Similar Documents

Publication Publication Date Title
CN110495000B (zh) 包括垂直磁化磁穿隧接面的磁性装置
US11758820B2 (en) Protective passivation layer for magnetic tunnel junctions
EP2943957B1 (en) Mg discontinuous insertion layer for improving mt j shunt
US10797225B2 (en) Dual magnetic tunnel junction (DMTJ) stack design
KR102099879B1 (ko) 자기 소자
JP4292128B2 (ja) 磁気抵抗効果素子の製造方法
US8653614B2 (en) Semiconductor memory device and method for manufacturing the same
US7211447B2 (en) Structure and method to fabricate high performance MTJ devices for MRAM applications
EP2705518A1 (en) Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
US10134981B1 (en) Free layer sidewall oxidation and spacer assisted magnetic tunnel junction (MTJ) etch for high performance magnetoresistive random access memory (MRAM) devices
US7208807B2 (en) Structure and method to fabricate high performance MTJ devices for MRAM applications
TWI821274B (zh) 磁性穿隧接合結構及其製造方法
US10340311B2 (en) Magnetoresistive effect element with magnetic layers and magnetic memory
WO2012151099A1 (en) Composite free layer within magnetic tunnel juction for mram applications
JP2008270835A (ja) 磁気抵抗効果素子の製造方法
TWI811334B (zh) 具有耦合釘紮層晶格匹配的磁性穿隧接面
KR102342469B1 (ko) 패터닝된 자기 터널 접합으로부터의 측벽 재료의 고온 휘발화
JPWO2010026725A1 (ja) 磁気抵抗素子とその製造方法、該製造方法に用いる記憶媒体
JP4774092B2 (ja) 磁気抵抗効果素子およびそれを用いたｍｒａｍ
JP2009044173A (ja) 磁性多層膜形成装置
JPWO2010029701A1 (ja) 磁気抵抗素子とその製造方法、該製造方法に用いる記憶媒体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant