DE112018001903T5

DE112018001903T5 - Dielektrikumkapselungsschicht für magnetic-tunnel-junction- (mtj) -vorrichtungen unter verwendung von hochfrequenz- (hf) -sputtern

Info

Publication number: DE112018001903T5
Application number: DE112018001903.9T
Authority: DE
Inventors: Sahil Patel; Ru-Ying Tong; Dongna Shen; Yu-Jen Wang; Vignesh SUNDAR
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2017-04-05
Filing date: 2018-03-07
Publication date: 2020-01-02
Also published as: KR20190128091A; CN110495000B; WO2018186982A1; CN110495000A; US9935261B1; KR102353070B1

Abstract

Es wird eine magnetische Vorrichtung für einen magnetischen Random Access Memory (MRAM), Spin-Torque-MRAM oder eine Spin-Torque-Oszillator-Technologie offenbart, wobei ein senkrecht magnetisierter Magnetic-Tunnel-Junction (p-MTJ) mit einer Seitenwand zwischen einer unteren Elektrode und einer oberen Elektrode gebildet ist. Eine erste Dielektrikumschicht ist 3 bis 400 Angström dick und wird auf der p-MTJ-Seitenwand mit einem physikalischen Gasphasenabscheidungs-HF-Sputterprozess gebildet, um eine thermisch beständige Grenzfläche mit dem p-MTJ bis zu Temperaturen von ungefähr 400 °C während der CMOS-Herstellung herzustellen. Die erste Dielektrikumschicht kann eines oder mehrere von B, Ge und Legierungen davon und ein Oxid, Nitrid, Carbid, Oxinitrid oder Carbonitrid umfassen. Die zweite Dielektrikumschicht ist bis zu 2000 Angström dick und kann eines oder mehrere von SiON, AlOyNz, TiON, SiCNoder MgO sein, wobei y + z > 0 ist.

Description

VERWANDTE PATENTANMELDUNGEN
Diese Anmeldung betrifft: die US-Patent 9,230,571 ; Aktenzeichen # HT16-014, und die US-Seriennummer 15/463,113, eingereicht am 20.03.17; die einem gemeinsamen Inhaber zugewiesen ist und hierin in ihrer Gesamtheit durch Bezugnahme aufgenommen wird.
TECHNISCHES GEBIET
Die vorliegende Offenbarung betrifft Magnetic-Tunnel-Junctions (MTJs) in magnetischen Random Access Memory- (MRAM), Spin-Torque-MRAM- und anderen Spintronik-Vorrichtungen und insbesondere schützende MTJ-Seitenwände während Verarbeitungsschritten einschließlich der Abscheidung einer isolierenden Dielektrikumschicht, die angrenzende MTJs trennt, und während eines Hochtemperaturtemperns von ungefähr 400 °C, das bei der komplementären Metalloxid-Halbleiter- (CMOS) -Herstellung üblich ist.
ALLGEMEINER STAND DER TECHNIK
Ein MTJ ist eine Schlüsselkomponente in MRAM-, Spin-Torque-MRAM- und anderen Spintronik-Vorrichtungen und umfasst einen Stapel mit einer Tunnelsperrschicht wie ein zwischen zwei Magnetschichten gebildetes Metalloxid, das einen Tunnelmagnetwiderstand-(TMR) -Effekt bereitstellt. Da MTJ-Elemente häufig in CMOS-Vorrichtungen integriert werden, muss der MTJ thermisch beständig sein, um Tempertemperaturen von ungefähr 400 °C für bis zu mehreren Stunden zu widerstehen, die allgemein angewandt werden, um die Qualität der CMOS-Einheiten für Halbleiterzwecke zu verbessern.
Senkrecht magnetisierte MTJs (p-MTJs), bei denen die freie Schicht (FL) und die Referenzschicht (RL) eine senkrechte magnetische Anisotropie (PMA) aufweisen, werden gegenüber ihren entsprechenden Bauteilen bevorzugt, die Anisotropie innerhalb der Ebene verwenden, da ein p-MTJ den Vorteil eines niedrigeren Schreibstroms bei gleicher Wärmebeständigkeit und besserer Skalierbarkeit aufweist. p-MTJs sind eine neu entstehende Haupttechnologie zur Verwendung in eingebetteten magnetischen Random Access Memory-(MRAM) -Anwendungen einschließlich Spin-Torque- (STT) -MRAM und in eigenständigen MRAM-Anwendungen. Ein STT-MRAM, der Spin-Torque zum Schreiben von Speicherbits verwendet, wurde von C. Slonezewski in „Current driven excitation of magnetic multilayers“, J. Magn Magn. Mater. V 159, L1-L7 (1996) beschrieben und ist in hohem Maße mit vorhandenen Halbleiterspeichertechnologien wie SRAM, DRAM und Flash wettbewerbsfähig.
p-MTJs weisen eine allgemeine Struktur auf, bei der eine isolierende Tunnelsperre zwischen zwei Magnetschichten angeordnet ist. Eine der Magnetschichten wird Referenzschicht genannt und weist beispielsweise eine Magnetisierung auf, die in einer Out-Of-Plane-Richtung in der (+y)-Richtung fixiert ist. Die zweite Magnetschicht genannt die freie Schicht weist eine Magnetisierung auf, die auch „out-of-plane“ ist, aber von einer (+y)-Richtung in einem parallelen Zustand oder P-Zustand zu einer (-y)-Richtung in einem antiparallelen oder AP-Zustand oder umgekehrt geändert werden kann. Wenn ein Strom in einer Richtung senkrecht zur Ebene durch den p-MTJ geschickt wird, kann die Differenz im Widerstand zwischen dem P-Zustand (Rp) und AP-Zustand (Rap) durch die Gleichung (Rap-Rp)/Rp charakterisiert werden, die auch als DRR oder magnetoresistives (MR) Verhältnis bekannt ist. Es ist wichtig, dass p-MTJ-Vorrichtungen einen großen DRR-Wert aufweisen, da diese Eigenschaft direkt mit dem Lese-Spielraum für das Speicherbit oder die Leichtigkeit des Unterscheidens zwischen dem P-Zustand (0-Bit) und AP-Zustand (1-Bit) in Zusammenhang steht.
Spin-Torque- (STT) -MRAM-basierte Technologien sind für nichtflüchtige SpeicherAnwendungen wünschenswert. Um mit eingebetteten Hochgeschwindigkeits-SRAM-Technologien zu konkurrieren, müssen p-MTJs jedoch in hochdichte Anordnungen mit einzelnen Bits, die mit hoher Geschwindigkeit (<100 ns) bei niedrigen Schreibströmen geschrieben werden können, hergestellt werden. Um das Ziel von niedrigen Schreibströmen zu erreichen, muss das Gesamtvolumen in der freien Schicht reduziert werden, was am leichtesten durch Reduzieren der Abmessungen des p-MTJ erreicht wird. Während sich die Abmessungen verringern, wird jedoch der Effekt einer Stromleitfähigkeit durch „Rand“- oder Seitenwandregionen der p-MTJ-Vorrichtung ausgeprägter. p-MTJs sind hochempfindlich für Seitenwandschäden, sowohl chemisch als auch physikalisch, die durch Ätz- und Abscheidungsprozesse hervorgerufen werden. Und dies wird durch die CMOS-Prozessanforderung des Temperns bei 400 °C verschärft. Dementsprechend weisen diese Randregionen eine besondere Bedeutung auf, da Kristallstrukturschäden von Ätz-, Kapselungs- und Temperprozessen die p-MTJ-Eigenschaften einschließlich der Koerzitivkraft der freien Schicht (Hc), DRR und des Widerstands-Flächen-Produkts (RA) in hohem Maße beeinflussen können.
Gewöhnlich wird eine Kapselung mit einer Dielektrikumschicht verwendet, um p-MTJ-Vorrichtungen voneinander in einer STT-MRAM-Anordnung zu isolieren. Die Dielektrikumschicht wird mit einem chemischen Gasphasenabscheidungs- (CVD), plasmaunterstützten CVD- (PECVD), Atomlagenabscheidungs- (ALD) oder reaktionsfähigen physikalischen DC-Sputtern-Gasphasenabscheidungs- (PVD) -Verfahren abgeschieden, das reaktionsfähige Gase, Radikale, Ionen oder andere angeregte Elemente mit einer Tendenz, p-MTJ-Seitenwände anzugreifen und die Magnetschichten darin zu beschädigen, einbezieht. Seitenwandschäden führen zu einer Reduzierung in der Vorrichtungsleistung, einer wesentlichen Ungleichförmigkeit zwischen Bits, was zu einer unerwünschten größeren Verteilung von Schlüsselmetriken und niedrigeren Vorrichtungsausbeuten führt. Es ist wichtig, dass die Kapselungsschicht eine thermodynamisch stabile Grenzfläche mit p-MTJ-Seitenwänden bildet, um beispielsweise eine Sauerstoffdiffusion durch eine p-MTJ-Seitenwand während einer Oxiddielektrikumschichtabscheidung oder eine Vermischung der Dielektrikumschicht mit einer oder mehreren p-MTJ-Schichten zu verhindern, was auch in einer Verschlechterung der Vorrichtungsleistung resultiert.
Obwohl Verfahren verfügbar sind, um Seitenwandschäden, die durch Ionenbeschuss und durch Exposition gegenüber der Atmosphäre während der Dielektrikumschichtabscheidung verursacht sind, zu beseitigen, sind die Verfahren generell zeitaufwendig und kostspielig. Des Weiteren kann ein p-MTJ-Seitenwandschaden zu umfangreich sein, um ihn zu reparieren. Es besteht eine Notwendigkeit, den Kapselungsprozess zu verbessern, um ein paralleles Leiten entlang von p-MTJ-Seitenwänden zu verhindern und Schäden an der Vorrichtung durch Abscheiden einer Kapselungsschicht, die eine thermodynamisch stabile Grenzfläche mit dem p-MTJ bildet und das DRR erhöht, zu vermeiden.
KURZDARSTELLUNG
Eine Aufgabe der vorliegenden Offenbarung ist es, im Wesentlichen den Widerstand eines p-MTJ gegenüber einem Seitenwandschaden während der Kapselung und bei Temperprozessen bei der Speichervorrichtungsherstellung zu verbessern und dadurch DRR und Vorrichtungsausbeute zu verbessern.
Eine zweite Aufgabe der vorliegenden Offenbarung ist es, ein besseres Verfahren zum Kapseln einer p-MTJ-Vorrichtung bereitzustellen, das eine Wärmebeständigkeit bis zu 400 °C ermöglicht, um mit Back-End-of-Line- (BEOL) -CMOS-Prozessen kompatibel zu sein.
Gemäß einer Ausführungsform der vorliegenden Offenbarung werden diese Aufgaben mit einem Zweischrittkapselungsprozess erreicht, wobei der erste Schritt das Abscheiden einer ersten Dielektrikumschicht auf einer p-MTJ-Seitenwand durch ein PVD-Verfahren umfasst, bei dem ein erstes Dielektrikum unter Verwendung von Inertgas HF-gesputtert wird. Ein Hauptmerkmal ist, dass ein HF-Sputterprozess mit Bedingungen eingesetzt wird, die ionisierte Elemente in dem Plasma zu einer Region um die Zielkathode herum unter Verwendung inerter Prozessgase lokalisieren, sodass reaktionsfähige Spezies die p-MTJ-Seitenwand nicht angreifen. Während des ersten Schritts wird die p-MTJ-Seitenwand vollständig abgedeckt und bildet eine thermodynamisch stabile Grenzfläche mit der ersten Dielektrikumschicht. Die erste Dielektrikumschicht kann eine Zweischichtkonfiguration mit einer unteren Schicht, welche die p-MTJ-Seitenwand kontaktiert, und einer oberen Schicht mit einer oberen Fläche aufweisen. Danach wird eine zweite Dielektrikumschicht auf der oberen Fläche der ersten Dielektrikumschicht durch einen PVD-, PECVD- oder CVD-Prozess abgeschieden, wobei reaktionsfähige Gase, Plasmen oder Radikale auf die erste Dielektrikumschicht auftreffen können, aber die p-MTJ-Seitenwand nicht erreichen. Die zweite Dielektrikumschicht ist bevorzugt dicker als die erste Dielektrikumschicht, um sicherzustellen, dass Öffnungen zwischen angrenzenden p-MTJs vollständig gefüllt sind.
Gemäß einer Ausführungsform ist die erste Dielektrikumschicht eines von SiO_YN_Z, AlOyNz, TiO_YN_z, SiC_yN_z oder MgO oder jede Kombination aus den vorstehend erwähnten Materialien, wobei y + z > o. Bei anderen Ausführungsformen kann die erste Dielektrikumschicht BX oder GeX umfassen, wobei X O, N, B, C, Ge, Si, Al, P, Ga, In, TI, Mg, Hf, Zr, Nb, V, Ti, Cr, Mo, W, Sr oder Zn ist. Bei Ausführungsformen, bei denen die erste Dielektrikumschicht eine Zweischichtkonfiguration aufweist, kann ein B/BX-, Ge/GeX-Stapel gebildet werden oder die untere Schicht kann eines von B, Ge, BX oder GeX sein, während die obere Schicht eines vonSiO_YN_Z, AlO_YN_z, TiO_YN_z, SiC_yN_z oder MgO ist. In einer Dreischichtkonfiguration wird eine obere Schicht, die aus SiO_YN_Z, AlOYNz, TiO_YN_z, SiC_yN_z oder MgO hergestellt ist, auf einer unteren Schicht mit einem B/BX- oder Ge/GeX-Stapel gebildet.
Die zweite Dielektrikumschicht ist typischerweise ein Metalloxid, Metallcarbid, Metallnitrid, Metalloxinitrid oder Metallcarbonitrid mit einer Dicke von bis zu 2000 Angström und kann aus SiO_YN_Z, AlOYN_z, TiO_YN_z, SiC_yN_z oder MgO bestehen, wobei y + z > 0 ist. Die zweite Dielektrikumschicht dient auch als eine Isolationsschicht, um p-MTJs voneinander elektrisch zu isolieren.
In der fertiggestellten Speicherstruktur, die ein MRAM, STT-MRAM, eingebetteter Flash oder Spin-Torque-Oszillator (STO) sein kann, gibt es eine Anordnung von p-MTJ-Elementen, die in mehrere Reihen und Spalten auf einem Substrat gebildet sind. In einer MRAM- oder STT-MRAM-Anwendung umfasst das Substrat eine untere Elektrodenschicht, in der es mehrere erste leitende Leitungen gibt, sodass eine untere Fläche von jedem p-MTJ eine erste leitende Leitung kontaktiert. Jeder p-MTJ weist eine Seitenwand auf, die durch die erste Dielektrikumschicht schützend abgedeckt ist, während die zweite Dielektrikumschicht eine Isolationsschicht ist. Eine obere Elektrodenschicht bestehend aus mehreren zweiten leitenden Leitungen ist auf der Anordnung von p-MTJ-Elementen derart gebildet, dass jeder p-MTJ zwischen einer ersten leitenden Leitung und einer zweiten leitenden Leitung gebildet ist.
In einer STO-Vorrichtung kann das Substrat eine Hauptpolschicht sein, die als eine untere Elektrode dient, und die obere Elektrode kann beispielsweise eine hintere Abschirmung sein. Eine Kapselungsschicht, die durch ein hierin beschriebenes Verfahren gebildet ist, ist auf einer Seite des STO-Schichtenstapels gebildet, der von einer luftgelagerten Fläche (ABS) wegzeigt.
Figurenliste

1 ist eine Querschnittansicht, die eine Speicherstruktur mit einer Kapselungsschicht darstellt, die eine thermodynamisch stabile Grenzfläche mit angrenzenden p-MTJ-Seitenwänden gemäß einer Ausführungsform der vorliegenden Offenbarung bildet.
2 ist eine Querschnittansicht, die einen Strukturierungsschritt zeigt, der mehrere p-MTJs von einem p-MTJ-Schichtenstapel gemäß einer Ausführungsform der vorliegenden Offenbarung bildet.
Die 3 bis 4 sind Querschnittansichten eines PVD-Prozesses bestehend aus HF-Sputtern, das gemäß einer Ausführungsform der vorliegenden Offenbarung eine erste Dielektrikumschicht auf p-MTJ-Seitenwänden bildet.
Die 5 bis 6 sind Querschnittansichten eines Prozesses, bei dem eine obere Dielektrikumschicht auf der ersten Dielektrikumschicht in 4 abgeschieden wird, um gemäß einer Ausführungsform der vorliegenden Offenbarung eine erste Dielektrikumschicht mit einer Zweischichtkonfiguration zu bilden.
7 ist eine Querschnittansicht einer Ausführungsform der vorliegenden Offenbarung, in der die erste Dielektrikumschicht eine Dreischichtkonfiguration aufweist.
8 ist eine Querschnittansicht, die eine auf einer ersten Dielektrikumschicht gebildete zweite Dielektrikumschicht darstellt, um gemäß einer Ausführungsform der vorliegenden Offenbarung eine Kapselungsschicht vorzusehen.
9 ist eine Querschnittansicht, die die teilweise gebildete Speicherstruktur in 8 darstellt, nachdem ein chemisch-mechanischer Polieren-Prozess verwendet wurde, um eine planare obere Fläche auf den p-MTJs zu bilden.
10 ist eine Draufsicht einer fertiggestellten MRAM-Anordnung mit mehreren p-MTJs, die durch eine Kapselungsschicht geschützt und gemäß einer Ausführungsform der vorliegenden Offenbarung gebildet sind.
11 ist eine Querschnittansicht einer STO-Vorrichtung, wobei eine Seitenwand durch eine gemäß einer Ausführungsform der vorliegenden Offenbarung gebildete Kapselungsschicht geschützt ist.
12 ist eine Darstellung des DRR geg. Parallelzustandswiderstand für p-MTJ-Vorrichtungen mit einer Kapselungsschicht, die gemäß Verfahren des Standes der Technik und durch ein Verfahren gemäß einer Ausführungsform der vorliegenden Offenbarung gebildet ist.

AUSFÜHRLICHE BESCHREIBUNG
Die vorliegende Offenbarung betrifft eine verbesserte p-MTJ-Kapselungsschicht und ein Verfahren zum Bilden derselben, bei dem eine Grenzfläche zwischen der Kapselungsschicht und den p-MTJ-Seitenwänden hergestellt wird, die gegenüber hohen Temperaturen von ungefähr 400 °C stabil ist. Die p-MTJ-Elemente können in einer Vielzahl von Speichervorrichtungen u. a. ohne Einschränkung MRAM, e-Flash, Spin-Torque-MRAM und anderen Spintronik-Vorrichtungen wie einem Spin-Torque-Oszillator (STO) gebildet werden. In den Zeichnungen ist eine Dicke einer Schicht in der z-Achsenrichtung und eine Ebene oder obere Fläche jeder p-MTJ-Schicht in den x-Achsen- und y-Achsenrichtungen ausgelegt. Die Begriffe „Dielektrikum“ und „Isolierung“ sowie auch „Passivierung“ und „Kapselung“ können austauschbar verwendet werden.
Wie zuvor erwähnt werden viele Speichervorrichtungen jetzt in CMOS-Plattformen aufgenommen, um eine höhere Leistung bereitzustellen. Es werden jedoch wesentlich mehr Fehler und eine verschlechterte Vorrichtungsleistung festgestellt, wenn Dielektrikumschichten durch konventionelle Verfahren direkt auf p-MTJ-Seitenwänden abgeschieden werden und die resultierende Vorrichtung bei Temperaturen von ungefähr 400 °C, die in der CMOS-Verarbeitung erforderlich sind, getempert wird. Daher waren wir motiviert, ein Mittel zum Schützen von p-MTJ-Elementen zu implementieren, um eine höhere Leistung und höhere Ausbeuten bei Speicheranwendungen bereitzustellen.
In der damit in Zusammenhang stehenden US-Anmeldung 15/463,113 , wurde offenbart, wie die Abscheidung von Passivierungsschichtmaterialien wie B, C und Ge in Abwesenheit von reaktionsfähigen Sauerstoff- und Stickstoffelementen beim Schützen von p-MTJ-Seitenwänden vor Schäden während einer anschließenden Abscheidung einer Dielektrikumschicht, die als eine Isolationsschicht zwischen p-MTJs dient, effektiv ist. Wir haben jetzt einen Prozess entdeckt, der es ermöglicht, dass eine große Vielfalt an Kapselungsschichtmaterialien auf einer p-MTJ-Seitenwand gebildet werden und dadurch eine thermodynamisch stabile Grenzfläche mit der Seitenwand bereitgestellt wird und die p-MTJ-Integrität verbessert wird.
Mit Bezug auf 1 ist eine erste Ausführungsform der vorliegenden Offenbarung gezeigt, bei der eine Speichervorrichtung mehrere p-MTJs einschließlich des p-MTJ 11a und p-MTJ 11b umfasst, die entsprechend Seitenwände 11s1 und 11s2 aufweisen und durch die erste Dielektrikumschicht 12 geschützt sind. p-MTJ 11a ist zwischen einer unteren Elektrode 10a und einer oberen Elektrode 14a gebildet, während sich der p-MTJ 11b zwischen der unteren Elektrode 10a und der oberen Elektrode 14b befindet. Die zweite Dielektrikumschicht 13 ist auf der ersten Dielektrikumschicht gebildet und füllt die Lücken zwischen angrenzenden p-MTJ-Elementen. Der Stapel von ersten und zweiten Dielektrikumschichten wird als eine Kapselungsschicht betrachtet. Die untere Elektrode ist eine Leitung, die sich entlang der x-Achse erstreckt, und die oberen Elektroden sind Leitungen, die sich in der y-Achsenrichtung in einer MRAM- oder STT-MRAM-Ausführungsform erstrecken. Die unteren und oberen Elektroden bestehen typischerweise aus einem oder mehreren Metallen oder Legierungen, um eine hervorragende elektrische Leitfähigkeit und Oxidationsbeständigkeit sicherzustellen. Es ist eine Isolationsschicht 15 auf einem wesentlichen Abschnitt der zweiten oberen Dielektrikumschichtfläche 13t gebildet. Innerhalb der Isolationsschicht befindet sich eine obere Elektrodenschicht, die aus mehrere oberen Elektroden einschließlich 14a, 14b besteht. Zu beachten ist, dass jede der oberen Elektroden eine Breite W1 aufweisen kann, die größer ist als eine Breite von oberen p-MTJ-Flächen 11t1 und 11t2. Ein wesentlicher Abschnitt jeder oberen Elektrode liegt mit anderen Worten über einer p-MTJ-Schicht 11a oder 11b und ein äußerer Abschnitt ist auf der zweiten oberen Dielektrikumschichtfläche 13t gebildet, die der ersten Dielektrikumschicht nahe ist. Abschnitte der oberen Fläche der unteren Elektrode 10t fallen mit einer unteren Fläche der p-MTJs 11a, 11b zusammen.
Es sollte selbstverständlich sein, dass typischerweise Millionen von p-MTJs in Reihen und Spalten in einem Speicherblock auf einem Substrat ausgerichtet und jeder p-MTJ zwischen einer unteren Elektrode und einer oberen Elektrode gebildet ist. Die Anzahl an p-MTJs, die in 1 gezeigt sind, ist jedoch auf zwei begrenzt, um die Zeichnung zu vereinfachen. Die p-MTJs können unterschiedliche Konfigurationen aufweisen, aber jeder p-MTJ einschließlich 11a, 11b weist mindestens eine Tunnelsperre auf, die zwischen einer Referenzschicht (RL) und einer freien Schicht (FL) in einem RL/Tunnelsperre/FL- oder FL/Tunnelsperre/RL-Stapel auf einer alleruntersten Schicht (nicht gezeigt) gebildet ist, die beispielsweise eine Bekeimungsschicht ist. Bevorzugt weist die erste Dielektrikumschicht 12 eine im Wesentlichen gleichförmige Dicke auf und kontaktiert nicht nur die p-MTJ-Seitenwände 11s1 und 11s2 und andere MTJ-Seitenwände, die nicht dargestellt sind, sondern grenzt auch Abschnitte der oberen Fläche 10t der unteren Elektrode 10a, die nicht durch p-MTJs abgedeckt sind.
Gemäß einer Ausführungsform ist die erste Dielektrikumschicht 12 eine einzelne D-Schicht mit einer Dicke von 3 bis 400 Angström, wobei D eines von SiO_YN_Z, AIO_YN_z TiO_YN_z, SiC_yN_z oder MgO oder jeder Kombination aus den vorstehend beschriebenen Materialien ist, wobei y + z > 0 ist. Bei Ausführungsformen, bei denen MgO oder ein anderes Metalloxid mit einem Nitrid wie SiNz gemeinsam abgeschieden ist, beträgt der Gehalt des Oxids (MgO) beispielsweise von 0,1 bis 10 Gew.-% in der Nitridmatrix. Obwohl nicht durch die Theorie gebunden, wird davon ausgegangen, dass sich MgO mindestens teilweise während der Abscheidung von dem SiNz absondert, um an einer Grenzfläche mit der p-MTJ-Seitenwand eine dünne Oxidschicht zu bilden, die stabiler ist als eine Grenzfläche mit Siliziumnitrid. Jedoch antizipiert die vorliegende Offenbarung, dass die erste Dielektrikumschicht andere Metalloxide, Metallcarbide, Metallnitride, Metalloxinitride oder Metallcarbonitride umfassen kann, die auf dem Fachgebiet verwendet werden. Bevorzugt ist die erste Dielektrikumschicht amorph und nicht kristallin, um eine Diffusion von reaktionsfähigen Materialien zwischen Kristallen in einer Gitterstruktur während anschließender Prozesse zu verhindern.
Bei einer weiteren Ausführungsform ist die erste Dielektrikumschicht 12 eine einzelne Schicht, die eines von B und Ge umfasst, die B, Ge, BX oder GeX umfasst, aber nicht darauf beschränkt ist, wobei X eines von O, N, B, C, Ge, Si, Al, P, Ga, In, TI, Mg, Hf, Zr, Nb, V, Ti, Cr, Mo, W, SR und Zn ist, und wobei X gegenüber dem anderen Element in der Legierung ungleich ist. Es ist wichtig, dass die erste Dielektrikumschicht mindestens 3 Angström dick ist, um einen durchgehenden Film auf den p-MTJ-Seitenwänden 11s1, 11s2 bereitzustellen.
Bei einer zweiten Ausführungsform, die in der Zwischenstruktur dargestellt ist, die in 6 gezeigt ist, weist die erste Dielektrikumschicht 12 eine Zweischichtkonfiguration auf, bei der eine untere Schicht 12-1 die p-MTJ-Seitenwände 11s1, 11s2 kontaktiert und eine obere Schicht 12-2 eine obere Fläche aufweist, auf der die zweite Dielektrikumschicht 13 anschließend abgeschieden wird. Es gibt gewöhnlich eine Öffnung 50b über der ersten Dielektrikumschicht und zwischen angrenzenden p-MTJs 11a, 11b, bevor die zweite Dielektrikumschicht abgeschieden wird. Bei einigen Ausführungsformen ist die untere Schicht 12-1 B oder Ge und die obere Schicht 12-2 ist eines von BX oder GeX. Bei anderen Ausführungsformen weist die untere Schicht eine B-, Ge-, BX- oder GeX-Zusammensetzung auf, während die obere Schicht die zuvor beschriebene D-Schicht ist. Die Zweischichtkonfiguration weist eine Mindestdicke von 3 Angström auf, während eine maximale Dicke für die erste Dielektrikumschicht 12 400 Angström beträgt.
Gemäß einer dritten Ausführungsform in 7 weist die erste Dielektrikumschicht eine Dreischichtkonfiguration auf, die durch B/BX/D oder Ge/GeX/D dargestellt ist, wobei B oder Ge die untere Schicht 12-1 ist, die p-MTJ-Seitenwände 11s1, 11s2 kontaktiert, und BX oder GeX eine Mittelschicht 12-2 auf der unteren Schicht bildet. Die obere Schicht 12-3 weist die D-Schicht-Zusammensetzung auf und die zweite Dielektrikumschicht ist anschließend darauf abgeschieden. Eine Gesamtdicke der ersten Dielektrikumschicht 12 liegt im Bereich von 3 bis 400 Angström. Die Öffnungen 50c sind über der ersten Dielektrikumschicht und zwischen angrenzenden p-MTJs gebildet.
Unter erneuter Bezugnahme auf 1 ist die zweite Dielektrikumschicht 13 typischerweise ein Metalloxid, Metallcarbid, Metallnitrid, Metalloxinitrid oder Metallcarbonitrid wie SiO_YN_Z, AlOyNz, TiO_YN_z, SiC_yN_z oder MgO, wobei y + z > 0 ist, oder jede Kombination aus den vorstehend beschriebenen Materialien. Die zweite Dielektrikumschicht weist eine Dicke von bis zu ungefähr 2000 Angström auf und ist typischerweise dicker als die erste Dielektrikumschicht. Wie nachstehend beschrieben, weist die zweite Dielektrikumschicht gewöhnlich eine schnellere Abscheidungsgeschwindigkeit auf als die erste Dielektrikumschicht und es wird sich darauf verlassen, dass sie Öffnungen zwischen angrenzenden p-MTJs füllt, die verbleiben, nachdem die erste Dielektrikumschicht gebildet ist. Ein PVD-HF-Sputterverfahren wird eingesetzt, um die erste Dielektrikumschicht abzuscheiden und eine Exposition von p-MTJ-Seitenwänden gegenüber reaktionsfähigen Gasen während des Abscheidens der Dielektrikumschichten 12, 13 zu verhindern. Das PVD-HF-Sputterverfahren weist jedoch verglichen mit PECVD- oder CVD-Verfahren eine verhältnismäßig langsame Abscheidungsgeschwindigkeit auf. Daher wird, um den Durchsatz zu erhöhen, die erste Dielektrikumschichtdicke auf einen Maximalwert von ungefähr 400 Angström begrenzt, um die Verarbeitungszeit zu minimieren.
Ein Hauptmerkmal der vorliegenden Offenbarung ist ein Prozessablauf zum Bilden der Kapselungsschicht, die aus den Dielektrikumschichten 12, 13 besteht, auf p-MTJ-Seitenwänden. Zuerst wird ein Verfahren zum Herstellen von mehreren p-MTJs beschrieben. In 2 wird ein p-MTJ-Schichtenstapel auf einer unteren Elektrodenschicht gebildet, welche die untere Elektrode 10a umfasst. Alle Schichten im MTJ-Stapel können in einer Gleichstrom-Zerstäubungskammer einer Zerstäubungsanlage wie einem Sputterabscheidungssystem Anelva C-71 00 abgeschieden werden, das Ultrahochvakuum-DC-Magnetron-Sputterkammern mit mehreren Zielen und mindestens eine Oxidationskammer umfasst, um eine Tunnelsperre wie MgO von einer Mg-Schicht zu bilden und dadurch einen TMR-Effekt bereitzustellen. Gewöhnlich beziehen die Sputterabscheidungsprozesse für verschiedene Schichten ein Inertgas wie Ar und einen Basisdruck zwischen 5 × 10^-8 und 5 × 10^-9 Torr ein.
Es wird eine Fotolackschicht auf dem MTJ-Schichtenstapel gebildet und durch eine weithin bekannte Fotolithografietechnik strukturiert, sodass sich mehrere Inseln einschließlich der Fotolackinseln 30a, 30b ergeben, von denen jede eine Breite w aufweist. Anschließend wird ein konventioneller reaktives Ionenätzen- (RIE) oder Ionenstrahlätzen- (IBE) -Prozess ausgeführt, um Regionen des p-MTJ-Schichtenstapels zu entfernen, die nicht durch eine Fotolackinsel geschützt sind. Zu beachten ist, dass der Fotolithographieprozess eine Anordnung von Fotolackinseln hervorbringt, die in Reihen und Spalten derart ausgelegt sind, dass jede Insel als eine Ätzmaske dient, und der RIE- oder IBE-Prozess erzeugt einen p-MTJ unter jeder Ätzmaske. Daher werden die p-MTJs 11a und 11b mit den Seitenwänden 11s1 und 11s2, entsprechend unter den Inseln 30a und 30b gebildet und es gibt Öffnungen 50 auf jeder Seite der MTJs, die Abschnitte der oberen Fläche der unteren Elektrode 10t freilegen. Jeder p-MTJ weist eine obere Fläche an der Ebene 22-22 auf. In dem Ausführungsbeispiel bildet der RIE- oder IBE Prozess die nichtvertikalen Seitenwände 11s1 und 11s2, sodass eine Unterseite jedes MTJ an der oberen Fläche 10t eine größere Breite aufweist als w. Abhängig von den Ätzbedingungen können jedoch im Wesentlichen vertikale MTJ-Seitenwände erzeugt werden, sodass eine Breite w an oberen- und unteren p-MTJ-Flächen erzeugt wird.
Mit Bezug auf 3 wird ein konventioneller Prozess verwendet, um die Fotolackinseln 30a, 30b zu entfernen. Dann wird ein erster Abscheidungsschritt ausgeführt, um die erste Dielektrikumschicht auf der Anordnung von p-MTJs einschließlich des p-MTJ 11a und p-MTJ 11b abzulegen. Es ist entscheidend, dass die Dielektrikumart 24 in einem PVD-Prozess gebildet wird, der Hochfrequenz- (HF) -Sputterabscheidung unter Verwendung einer HF-MagnetronQuelle umfasst. Die Elemente 24 werden in einem Winkel > 0 Grad in Bezug auf die z-Achse gerichtet, wodurch eine geeignete Abdeckung der resultierenden ersten Dielektrikumschicht 12 auf den p-MTJ-Seitenwänden 11s1, 11s2 sichergestellt wird. Ein Inertgas wie Ar, Kr, Ne oder Xe wird für den Sputterprozess verwendet und die PVD-HF-Sputterbedingungen werden derart eingesetzt, dass ionisierte Elemente von dem Plasma zu der Zielkathode lokalisiert werden. Bei einer bevorzugten Ausführungsform wird die HF-Leistung im Bereich von 300 bis 1500 Watt mit einem Inertgasdruck von 0,05 bis 20 mTorr bei Raumtemperatur während der Abscheidung der ersten Dielektrikumschicht aufrechterhalten, die eine D-Schicht-Zusammensetzung aufweisen kann oder wie zuvor beschrieben eines von B, Ge, BX oder GeX ist.
Bei einer alternativen Ausführungsform kann die Abscheidung einer BX- oder GeX-Schicht als die erste Dielektrikumschicht 12 zwei Schritte umfassen, wie es in der damit in Zusammenhang stehenden US-Anmeldung 15/463,113 beschrieben ist. Beispielsweise kann eine B- oder Ge-Schicht mittels PVD-HF-Sputtern auf den p-MTJ-Seitenwänden 11s1, 11s2 in einem ersten Schritt abgeschieden werden. Dann wird die X-Schicht mittels PVD-HF-Sputtern in einem zweiten Schritt auf der B-Schicht abgeschieden und sputtert unter bestimmten Bedingungen die B- oder Ge-Schicht erneut, um eine einzelne BX- oder GeX-Schicht hervorzubringen. Des Weiteren kann die anfänglich mit HF-Sputtern abgeschiedene B- oder Ge-Schicht einer Oxidation wie einer natürlichen Oxidation oder einer Nitridbildung unterworfen werden, um entsprechend eine erste BO- oder GeO- oder BN- oder GEN-Dielektrikumschicht zu bilden.
Mit Bezug auf 4 schrumpft jede Öffnung 50 (2) zwischen angrenzenden p-MTJs in der Größe auf eine Öffnung 50a, nachdem die erste Dielektrikumschicht 12 abgeschieden ist. Bevorzugt besteht eine im Wesentlichen gleichförmige Dicke von mindestens 3 Angström entsprechend auf den oberen Flächen 11t1, 11t2 und auf den Seitenwänden 11s1, 11s2 von p-MTJ 11a und p-MTJ 11b. Infolge des PVD-HF-Sputterprozesses ist die Grenzfläche zwischen den p-MTJ-Seitenwänden und der ersten Dielektrikumschicht mit im Wesentlichen keinem Angriff oder Schaden auf den Seitenwänden oder oberen Flächen durch die Elemente 24 in der ersten Ausführungsform thermodynamisch stabil, wobei die erste Dielektrikumschicht 12 in 1 eine einzelne Schicht ist.
Die vorliegende Offenbarung antizipiert zudem Ausführungsformen, bei denen die erste Dielektrikumschicht eine B/BX- oder Ge/GX-Konfiguration oder eine B/D-, BX/D-, Ge/D- oder GeX/D-Konfiguration aufweist. Dementsprechend kann der vorstehend beschriebene PVD-HF-Sputterabscheidungsprozess, der eine HF-Leistung von 300 bis 1500 Watt und einen Inertgasdruck von 0,05 bis 20 mTorr einbezieht, wiederholt werden. Insbesondere umfasst ein erster PVD-HF-Sputterschritt die Abscheidung einer B-, Ge-, BX- oder GeX-Schicht. Dann wird ein zweiter PVD-HF-Sputterschritt verwendet, um eine D-Schicht auf der B-, Ge-, BX- oder GeX-Schicht abzuscheiden.
Mit Bezug auf 5 wird ein zweiter Abscheidungsschritt ausgeführt, der die reaktionsfähigen Elemente 25 während der Bildung einer oberen Schicht 12-2 auf einer unteren Schicht 12-1 einbezieht, um einen Zweischichtstapel für die erste Dielektrikumschicht 12 zu bilden. Der zweite Abscheidungsschritt kann die gleichen PVD-HF-Sputterbedingungen wie bei der ersten Abscheidung umfassen, welche die reaktionsfähigen Elemente 24 einbezieht. Bei einigen Ausführungsformen wird während des zweiten Abscheidungsschritts gemäß der zweiten Ausführungsform der vorliegenden Offenbarung eine BX-Schicht auf einer B-Schicht abgeschieden, eine GeX Schicht auf einer Ge-Schicht abgeschieden oder eine D-Schicht auf einer B-, BX-, Ge- oder GeX-Schicht abgeschieden.
In 6 ist die obere Schicht 12-2 auf einer oberen Fläche der unteren Schicht 12-1 als ein Produkt des zweiten Abscheidungsschritts gezeigt. Hier umfasst die erste Dielektrikumschicht 12 in 1 den Zweischichtstapel 12-1/12-2. Die Öffnungen 50b sind über der oberen Schicht und zwischen angrenzenden p-MTJs 11a, 11b gebildet.
Gemäß der dritten Ausführungsform, die in 7 dargestellt ist, wird ein dritter Abscheidungsschritt unter Verwendung der zuvor definierten PVD-HF-Sputterbedingungen auf der Zwischenstruktur in 6 ausgeführt. Als Resultat wird eine unterschiedliche Zwischenstruktur erzeugt, wobei die erste Dielektrikumschicht 12 eine Dreischichtkonfiguration aufweist, wobei eine obere Schicht 12-3 auf einem Zweischichtstapel 12-1/12-2 gebildet ist. Die obere Schicht kann beispielsweise eine D-Schicht sein, während 12-1 B oder Ge ist und die Mittelschicht 12-2 BX oder GeX ist.
Gemäß einer Ausführungsform, die in 8 gezeigt ist, wird die zweite Dielektrikumschicht 13 auf der ersten Dielektrikumschicht 12 durch ein PVD-, PECVD- oder CVD-Verfahren abgeschieden, um die Öffnungen 50a in der Ausführungsform von 4 oder die Öffnungen 50b in der Ausführungsform von 6 oder die Öffnungen 50c in der Ausführungsform von 7 zu füllen. Das PVD-, PECVD- oder CVD-Verfahren kann eine Temperatur im Bereich von 200 °C bis 400 °C umfassen, um die Abscheidungsgeschwindigkeit zu verbessern und die Verarbeitungszeit zu reduzieren. Die zweite Dielektrikumschicht weist bevorzugt eine Mindestdicke h von im Wesentlichen größer als 0 über der Ebene 22-22 auf. Die zweite Dielektrikumschicht kann ein Oxid wie Al₂O₃ oder SiO₂ sein, aber andere Oxide, Nitride, Oxinitride oder Carbonitride können eingesetzt werden, wie beispielsweise eines der D-SchichtMaterialien.
In 9 wird ein weithin bekannter chemisch-mechanisches Polieren- (CMP) -Prozess ausgeführt, um einen oberen Abschnitt der zweiten Dielektrikumschicht 13 derart zu entfernen, dass die teilweise gebildete Speichervorrichtung eine obere Fläche entlang der Ebene 22-22 aufweist, welche entsprechend die zweite obere Dielektrikumschichtfläche 13t, die erste obere Dielektrikumschichtfläche 12t und die oberen Flächen 11t1 und 11t2 von p-MTJ 11a und p-MTJ 11b umfasst. Die Ebene 22-22 ist parallel zur oberen Fläche der unteren Elektrode 10t. Bei einigen Ausführungsformen ist die oberste p-MTJ-Schicht (nicht gezeigt) eine Hartmaske wie MnPt, Ta, TaN, Ti, TiN oder W mit einer oberen Fläche, die 11t1 oder 11t2 ist. Bei anderen Ausführungsformen ist die oberste p-MTJ-Schicht eine Verkappungsschicht wie Ru oder sie weist beispielsweise eine Ru/Ta/Ru-Konfiguration auf.
Unter erneuter Bezugnahme auf 1 wird einer Abfolge von Schritten, die im Stand der Technik wohlbekannt sind, gefolgt und umfasst die Abscheidung der Isolationsschicht 15 auf der Ebene 22-22 in 9 und Fotolackstrukturierung und Ätzprozesse, die verwendet werden, um eine obere Elektrodenschicht mit oberen Elektroden 14a, 14b innerhalb der Isolationsschicht zu bilden. Die obere Elektrode 14a grenzt an die obere Fläche des p-MTJ 11a an und die obere Elektrode 14b kontaktiert die obere Fläche des p-MTJ 11b. Wie zuvor erwähnt umfasst die obere Elektrodenschicht typischerweise mehrere obere Elektroden, die beispielsweise in einer Anordnung von parallelen Leitungen gebildet sind, aber nur zwei obere Elektroden sind in dem Ausführungsbeispiel gezeigt. Die Isolationsschicht kann Siliziumoxid oder Aluminiumoxid oder andere Dielektrika sein, die auf dem Fachgebiet verwendet werden, um angrenzende leitende Leitungen elektrisch zu isolieren.
Mit Bezug auf 10 ist eine Draufsicht der Speicherstruktur in 1 dargestellt. Die Ebene 20-20 zeigt den Ort an, an dem die Querschnittansicht in 1 genommen ist. In dem Ausführungsbeispiel, in dem zusätzliche zwei p-MTJs 11c und 11d entsprechend zwischen einer zweiten unteren Elektrode 10b und den oberen Elektroden 14a, 14b gezeigt sind, ist die Breite w1 der oberen Elektroden bevorzugt größer als die Breite w der p-MTJs 11a-11d. Zudem ist eine Länge b der unteren Elektroden 10a, 10b in der y-Achsenrichtung typischerweise größer als die Länge c der p-MTJs. Die p-MTJs weisen eine im Wesentlichen Kreisform auf, die ein Kreis oder eine Ellipse sein kann. Bei anderen Ausführungsformen können die p-MTJs eine Polygonform wie ein Quadrat oder ein Rechteck aufweisen.
In 11 ist eine weitere Ausführungsform der vorliegenden Offenbarung gezeigt, bei der die Kapselungsschicht bestehend aus den Dielektrikumschichten 12, 13, die zuvor beschrieben wurden, als eine Schutzbeschichtung in einer STO-Vorrichtung eingesetzt sein kann. Eine STO-Vorrichtung 40 ist zwischen einer Hauptpolschicht 17 und einer hinteren Abschirmung 18 gebildet. In diesem Fall fließt ein Gleichstrom (100 % Arbeitszyklus) oder gepulster Strom i von einer Source 35 durch den Leiter 36 zum Hauptpol 17 und geht dann durch den STO 40 und die hintere Abschirmung 18 hindurch, bevor er durch den Leiter 37 austritt. Der gepulste Strom kann in einer Größenordnung von 0,1 ns „an“ gefolgt von einer Ausschaltzeit eines Bruchteils einer Nanosekunde bis zu mehreren Nanosekunden liegen. Der STO 40 kann eine untere Spinventil-Konfiguration aufweisen, in der eine Bekeimungsschicht 41, Spinpolarisations- (SP) -Schicht 42, das nichtmagnetische Abstandselement 43, die Oszillationsschicht (OL) 44 und Verkappungsschicht 45 sequenziell auf dem Hauptpol gebildet sind, sodass eine untere Fläche der Bekeimungsschicht den Hauptpol kontaktiert und eine obere Fläche der Verkappungsschicht die hintere Abschirmung kontaktiert. Eine oder beide Schichten 41, 43 können ein Metalloxid, um eine senkrechte magnetische Anisotropie (PMA) 46 in der SP-Schicht zu induzieren. Die z-Achse ist die Mediumbewegungsrichtung und ist die Down-Track-Richtung.
Während eines Schreibprozesses geht der Magnetfluss 8 durch ABS 33-33 hindurch und durchquert das magnetische Medium 7 und die weiche Unterschicht 6 und der Fluss 8a tritt in den Schreibkopf durch die hintere Abschirmung 18 wieder ein. Unter einem Spaltfeld 8b von mehreren tausenden Oe und einer dc-Vorspannung über die STO hinweg wird der Schreibprozess durch einen spinpolarisierten Strom unterstützt, der von der SP-Schicht 42 zur OL 44 mit einer ausreichenden Größenordnung (kritische Stromdichte) hindurchgeht, um eine große Winkeloszillation 47 mit einer bestimmten Amplitude und Frequenz in der OL zu bewirken, die dem Medium-Bit 9 ein HF-Feld 49 verleiht. Die kombinierte Wirkung des HF-Feldes und des Magnetfeldes 8 ermöglicht die Magnetisierung 5 in dem zu schaltenden Bit mit einem geringeren Magnetfeld, als wenn nur das Magnetfeld 8 angewandt wird.
Die STO-Vorrichtung 40 wird als ein p-MTJ betrachtet, wobei die SP-Schicht 42 als eine Referenzschicht dient, das nichtmagnetische Abstandselement 43 eine Tunnelsperre ist und die OL-Schicht 44 effektiv eine freie Schicht ist. Die Zusammensetzung der Schichten 41-45 ist im Detail in dem in Zusammenhang US- Patent 9,230,571 beschrieben. Ein Hauptmerkmal der vorliegenden Offenbarung ist, dass die Kapselungsschicht 12 auf einer Austrittsseite 17t des Hauptpols und auf einer Seitenwand 40s des STO 40 gebildet wird und dadurch die Seitenwand während des Abscheidens der Isolationsschicht 13 schützt, die zwischen der Hauptpolschicht 17 und der hinteren Abschirmung 18 gebildet wird. Als Resultat erhält die STO-Vorrichtung die strukturelle Integrität während anschließender Herstellungsschritte im Gegensatz zum Stand der Technik, bei dem die STO-Seitenwand für Schäden durch bei der Abscheidung der Dielektrikumschicht verwendete reaktionsfähige Gase anfällig ist.
Mit Bezug auf 12 wurde ein Experiment durchgeführt, um die verbesserte Leistung aufzuzeigen, die durch Implementieren einer Kapselungsschicht auf p-MTJ-Seitenwänden gemäß einer Ausführungsform der vorliegenden Offenbarung erreicht wird. Eine Reihe von p-MTJs mit einer CoFeB/MgO/CoFeB-Referenzschicht/Tunnelsperre/freier Schichtstapel wurde mit einer Kreisform (w = c in 10) hergestellt, wobei der Durchmesser w von ungefähr 30 nm bis 450 nm variiert wurde. Der Parallelzustandswiderstand variierte von ungefähr 102 Ohm für die größte p-MTJ-Größe bis zu ca. 104 Ohm für die geringste Größe. Ein erster Probensatz wurde durch Abscheiden einer ersten Vergleichskapselungsschicht auf einer ersten Gruppe von p-MTJs mit einem konventionellen Prozess hergestellt. Das Verfahren umfasste die Abscheidung einer ersten Si₃N₄-Dielektrikumschicht mit einer Dicke von 200 Angström unter Verwendung eines PECVD-Prozesses. Danach wurde PECVD verwendet, um eine zweite Si₃N₄-Dielektrikumschicht mit einer Dicke von 2000 Angström auf der ersten Si₃N₄-Dielektrikumschicht unter Verwendung der gleichen Prozessbedingungen wie bei der ersten Schicht abzuscheiden. Die Resultate sind als die Kurve 60 gezeigt.
Eine zweite Vergleichskapselungsschicht wurde auf einer zweiten Gruppe von p-MTJs mit einem anderen konventionellen Prozess abgeschieden. In diesem Fall wurde die 200 Angström dicke Si₃N₄-Schicht auf den p-MTJ-Seitenwänden mit einem PVD-DC-Sputtern bestehend aus Ar und N2-Plasma abgeschieden. Danach wurde eine zweite Si₃N₄ Dielektrikumschicht mit einer Dicke von 2000 Angström durch den gleichen PECVD-Prozess wie vorstehend beschrieben abgeschieden. Die Resultate sind in Kurve 61 dargestellt.
Ein dritter Probensatz wurde durch Abscheiden einer Kapselungsschicht auf einer dritten Gruppe von p-MTJs gemäß einer Ausführungsform der vorliegenden Offenbarung hergestellt. Insbesondere wurde eine erste Dielektrikumschicht mit einer Si₃N₄/MgO- (2 Gew.-%) - Zusammensetzung und einer Dicke von 200 Angström mittels PVD-HF-Sputtern von einem einzelnen Ziel durch einen Prozess, der HF-Leistung umfasst, und einem Ar-Volumenstrom abgeschieden. Danach wurde eine zweite Dielektrikumschicht mit einer Si₃N₄-Zusammensetzung und einer Dicke von 2000 Angström durch den PECVD-Prozess gebildet, der verwendet wurde, um die zweite Si₃N₄-Schicht in den vorhergehenden zwei Probensätzen abzuscheiden. Die Resultate sind in Kurve 62 gezeigt, wo Punkt 62a die kleinste p-MTJ-Größe darstellt und Punkt 62b die größte p-MTJ-Größe im dritten Probensatz darstellt. Daher wurden mehrere unterschiedliche p-MTJ-Größen für jeden von den drei Probensätzen hergestellt und eine Kapselungsschicht wurde auf jedem p-MTJ gebildet. Alle Proben wurden bei 400 °C für den gleichen Zeitraum getempert.
Das TMR-Verhältnis (dR/R) wurde bei 25 °C für jede Probe mit einem Untersucher Accretech UF300A gemessen. Zu beachten ist, dass DRR auf der y-Achse in 12 im Sinne von AR/R gezeigt ist, wobei 0,8 alternativ als 80 % ausgedrückt werden kann, 1,2 120 % entspricht und so weiter. Im Allgemeinen wird DRR im Wesentlichen für jede p-MTJ-Größe erhöht, insbesondere während sich die Größe auf 100 nm und darunter verringert, wenn eine Kapselungsschicht, die durch ein hierin offenbartes PVD-HF-Sputterverfahren abgeschieden wird, verwendet wird, um den p-MTJ zu schützen.
Während diese Offenbarung insbesondere unter Bezugnahme auf, die bevorzugte Ausführungsform davon gezeigt und beschrieben wurde, wird es für einen Fachmann offensichtlich sein, dass verschiedene Änderungen in Form und Details ausgeführt werden können, ohne vom Sinn und Umfang dieser Offenbarung abzuweichen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 9230571 [0001, 0041]
US 15463113 [0018, 0029]

Claims

Magnetische Vorrichtung, aufweisend: (a) mehrere senkrecht magnetisierte Magnetic-Tunnel-Junctions (pMTJs), von denen jeder eine Seitenwand aufweist, die sich von einer oberen Fläche zu einer unteren Fläche erstreckt, wobei die untere Fläche eine untere Elektrode kontaktiert und die obere Fläche eine obere Elektrode an einer ersten Ebene kontaktiert, die zur unteren Fläche parallel ist; (b) eine Kapselungsschicht, welche an die Seitenwand von der oberen Fläche zu der unteren Fläche jeder p-MTJ angrenzt und eine obere Fläche an der ersten Ebene aufweist, wobei die Kapselungsschicht aufweist: (1) eine erste Dielektrikumschicht mit einer unteren Schicht, die aus B oder Ge besteht, welche die p-MTJ-Seitenwand kontaktiert, und eine obere Schicht, die eines oder mehrere von SiO_YN_Z, AIO_YN_Z TiO_YN_z, SiC_yN_z oder MgO ist, wobei y + z > o ist; und (2) eine zweite Dielektrikumschicht, die auf einer oberen Fläche der ersten Dielektrikumschicht gebildet ist und eine Zusammensetzung aufweist, die eines von Metalloxid, Metallnitrid, Metallcarbid, Metalloxinitrid oder Metallcyanstickstoff oder Kombinationen davon ist.
Magnetische Vorrichtung nach Anspruch 1, wobei jeder p-MTJ Teil eines MRAM, Spin-Torque- (STT) -MRAM, e-Flash oder einer Spin-Torque-Oszillator- (STO) -Struktur ist.
Magnetische Vorrichtung nach Anspruch 1, wobei die erste Dielektrikumschicht eine Zweischichtkonfiguration mit einer Dicke von ungefähr 3 bis 400 Angström aufweist.
Magnetische Vorrichtung nach Anspruch 1, wobei die untere Schicht in der ersten Dielektrikumschicht eines von B, BX, Ge oder GeX ist, wobei X eines von N, O, B, C, Ge, Al, P, Ga, In, TI, Mg, Hf, Zr, Nb, V, Ti, Cr, Mo, W, Sr oder Zn ist.
Magnetische Vorrichtung nach Anspruch 1, wobei die untere Schicht im ersten Dielektrikum B oder Ge ist und die erste Dielektrikumschicht ferner eine Mittelschicht zwischen der unteren Schicht und der oberen Schicht aufweist und die Mittelschicht eine BX- oder GeX-Konfiguration aufweist, wobei X eines von N, O, B, C, Ge, Al, P, Ga, In, TI, Mg, Hf, Zr, Nb, V, Ti, Cr, Mo, W, Sr oder Zn ist.
Magnetische Vorrichtung nach Anspruch 5, wobei die erste Dielektrikumschicht eine Dicke von ungefähr 3 Angström bis 400 Angström aufweist.
Magnetische Vorrichtung nach Anspruch 1, wobei die zweite Dielektrikumschicht eines von SiO_YN_Z, AlOyNz, TiO_YN_z, SiC_yN_z oder MgO oder Kombinationen davon ist, wobei y + z > 0 ist.
Magnetische Vorrichtung, aufweisend: (a) mehrere senkrecht magnetisierte Magnetic-Tunnel-Junctions (pMTJs), von denen jeder eine Seitenwand aufweist, die sich von einer oberen Fläche zu einer unteren Fläche erstreckt, wobei die untere Fläche eine untere Elektrode kontaktiert und die obere Fläche eine obere Elektrode an einer ersten Ebene kontaktiert, die zur unteren Fläche parallel ist; (b) eine Kapselungsschicht, welche an die Seitenwand von der oberen Fläche zu der unteren Fläche jeder p-MTJ angrenzt und eine obere Fläche an der ersten Ebene aufweist, wobei die Kapselungsschicht aufweist: (1) eine erste Dielektrikumschicht, die von 0,1 bis 10 Gew.-% von einem Metalloxid in einer Metallnitridmatrix beinhaltet ist; und (2) eine zweite Dielektrikumschicht, die auf einer oberen Fläche der ersten Dielektrikumschicht gebildet ist und eine Zusammensetzung aufweist, die eines von Metalloxid, Metallnitrid, Metallcarbid, Metalloxinitrid oder Metallcyanstickstoff oder Kombinationen davon ist.
Magnetische Vorrichtung nach Anspruch 8, wobei jede p-MTJ Teil eines MRAM, Spin-Torque- (STT) -MRAM oder einer Spin-Torque-Oszillator- (STO) -Struktur ist.
Magnetische Vorrichtung nach Anspruch 8, wobei die erste Dielektrikumschicht aus MgO besteht, das in einer Siliziumnitridmatrix gebildet ist.
Magnetische Vorrichtung nach Anspruch 8, wobei die erste Dielektrikumschicht eine Dicke von ungefähr 3 bis 400 Angström aufweist.
Magnetische Vorrichtung nach Anspruch 8, wobei die zweite Dielektrikumschicht eines von SiO_YN_Z, AlOyNz, TiO_YN_z, SiC_yN_z oder MgO oder Kombinationen davon ist, wobei y + z > 0 ist.
Verfahren zum Bilden einer magnetischen Vorrichtung, umfassend: (a) Bereitstellen mehrerer senkrecht magnetisierter Magnetic-Tunnel-Junctions (p-MTJs), die durch Öffnungen an einer oberen Fläche eines Substrats getrennt sind, wobei jeder p-MTJ eine Seitenwand aufweist, die sich von einer oberen Fläche zur oberen Substratfläche erstreckt, und sich jede obere p-MTJ-Fläche an einer ersten Ebene befindet; (b) Abscheiden einer ersten Dielektrikumschicht auf jeder p-MTJ-Seitenwand unter Verwendung eines physikalischen Gasphasenabscheidungs- (PVD) -Prozesses, der HF-Sputtern umfasst; und (c) Abscheiden einer zweiten Dielektrikumschicht auf der ersten Dielektrikumschicht, wobei die zweite Dielektrikumschicht die Öffnungen zwischen den p-MTJs füllt und eine Dicke von im Wesentlichen größer als 0 über der ersten Ebene aufweist.
Verfahren nach Anspruch 13, ferner bestehend aus: (a) Ausführen eines chemisch-mechanischen Polieren- (CMP) -Prozesses, um eine obere Fläche auf der zweiten Dielektrikumschicht zu bilden, die mit der oberen Fläche auf jeder der mehreren p-MTJs koplanar ist; und (b) Ausführen eines Temperprozesses bei einer Temperatur von ungefähr 400 °C.
Verfahren nach Anspruch 13, wobei das Substrat eine untere Elektrode in einem MRAM oder einem Spin-Torque-MRAM ist oder eine Hauptpolschicht in einem Spin-Torque-Oszillator ist.
Verfahren nach Anspruch 13, wobei die erste Dielektrikumschicht eine Dicke von ungefähr 3 bis 400 Angström aufweist.
Verfahren nach Anspruch 13, wobei die erste Dielektrikumschicht B, Ge, BX oder GeX ist, wobei X eines von N, O, B, C, Ge, Si, Al, p, Ga, In, Ti, Mg, Hf, Zr, Nb, V, Ti, Cr, Mo, W, Sr und Zn ist.
Verfahren nach Anspruch 13, wobei das PVD-HF-Sputtern der ersten Dielektrikumschicht einen ersten PVD-HF-Sputterschritt umfasst, um eine untere Schicht abzuscheiden, die eines von B, BX, Ge oder GeX ist, wobei X eines von N, O, B, C, Ge, Si, Al, P, Ga, In, Ti, Mg, Hf, Zr, Nb, V, Ti, Cr, Mo, W, SR und Zn ist, und dann Ausführen eines zweiten PVD-HF-Sputterschritts, um eine obere Schicht auf der unteren Schicht abzuscheiden, wobei die obere Schicht SiO_YN_Z, AlOyNz, TiO_YN_z, SiC_yN_z oder MgO oder Kombinationen davon ist, wobei y+z > 0 ist.
Verfahren nach Anspruch 13, wobei das PVD-HF-Sputtern der ersten Dielektrikumschicht einen ersten PVD-HF-Sputterschritt umfasst, um eine untere Schicht abzuscheiden, die B oder Ge ist, einen zweiten PVD-HF-Sputterschritt, um eine Mittelschicht von BX oder GeX abzuscheiden, wobei X eines von N, O, B, C, Ge, Si, Al, P, Ga, In, Ti, Mg, Hf, Zr, Nb, V, Ti, Cr, Mo, W, Sr und Zn ist, und einen dritten PVD-HF-Sputterschritt, um eine obere Schicht auf der Mittelschicht abzuscheiden, wobei die obere Schicht SiO_YN_Z, AIO_YN_z TiO_YN_z, SiC_yN_z oder MgO oder Kombinationen davon ist, wobei y + z > 0 ist.
Verfahren nach Anspruch 13, wobei die zweite Dielektrikumschicht durch einen chemische Gasphasenabscheidungs- (CVD), physikalische Gasphasenabscheidungs-(PVD) oder plasmaunterstützte CVD- (PECVD) -Prozess abgeschieden wird.
Verfahren nach Anspruch 13, wobei die PVD-HF-Sputterabscheidung eine HF-Leistung von 300 bis 1500 Watt, einen Inertgasdruck zwischen 0,05 und 20 mTorr und ein Inertgas, das eines von Ar, Kr, Xe und Ne ist, umfasst.
Verfahren nach Anspruch 13, wobei die erste Dielektrikumschicht SiO_YN_Z, AlOyNz, TiO_YN_z, SiC_yN_z oder MgO oder Kombinationen davon ist, wobei y + z > 0 ist und die zweite Dielektrikumschicht ein Metalloxid, Metallnitrid, Metallcarbid, Metalloxinitrid oder Metallcyanstickstoff oder Kombinationen davon ist.
Verfahren nach Anspruch 22, wobei die erste Dielektrikumschicht aus einem Metalloxid besteht, das in einer Metallnitridmatrix gebildet ist.
Verfahren nach Anspruch 23, wobei die erste Dielektrikumschicht eine Zusammensetzung aufweist, die von 0,1 bis 10 Gew.-% an MgO in einer Siliziumnitridmatrix umfasst.