TWI811334B - 具有耦合釘紮層晶格匹配的磁性穿隧接面 - Google Patents

具有耦合釘紮層晶格匹配的磁性穿隧接面 Download PDF

Info

Publication number
TWI811334B
TWI811334B TW108112614A TW108112614A TWI811334B TW I811334 B TWI811334 B TW I811334B TW 108112614 A TW108112614 A TW 108112614A TW 108112614 A TW108112614 A TW 108112614A TW I811334 B TWI811334 B TW I811334B
Authority
TW
Taiwan
Prior art keywords
layer
pinned
lattice matching
thickness
magnetic
Prior art date
Application number
TW108112614A
Other languages
English (en)
Other versions
TW202011623A (zh
Inventor
薛林
志康 程
汪榮軍
瑪亨德拉 帕卡拉
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202011623A publication Critical patent/TW202011623A/zh
Application granted granted Critical
Publication of TWI811334B publication Critical patent/TWI811334B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment

Landscapes

  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Excavating Of Shafts Or Tunnels (AREA)

Abstract

本文討論之磁性穿隧接面(MTJ)結構之實施例採用第一釘紮層及第二釘紮層，其間設置有合成抗亞鐵磁層。與種晶層接觸之第一釘紮層可含有鉑或鈀之單層，單獨或與鈷和鉑(Pt)、鎳(Ni)或鈀(Pd)或前述者之組合或前述者之合金的一或多個雙層結合。第一釘紮層及第二釘紮層可具有不同的成分或構造，使得第一釘紮層具有比第二釘紮層更高的磁性材料含量，及/或比第二釘紮層更厚。本文討論之MTJ層疊在高溫退火後維持了期望的磁性質。

Description

具有耦合釘紮層晶格匹配的磁性穿隧接面
本揭示內容之實施例一般涉及製造供磁性隨機存取記憶體(MRAM)應用之磁性穿隧接面結構。
自旋轉移力矩磁性隨機存取記憶體，或STT-MRAM，在其記憶體單元(memory cell)中採用磁性穿隧接面結構，其中兩個鐵-磁性層由薄的絕緣或「介電(dielectric)」層彼此隔開。其中一個磁性層具有固定的磁極性，另一個具有可在兩種狀態之間選擇性地改變的磁極性。在磁性層具有垂直磁異向性(magnetic anisotropy)的情況下，可變極性層的極性可以在包括磁性穿隧接面或「MTJ」結構之膜層層疊的深度方向上，在具有與固定極性層相同的極性或者與固定極性層的極性相反之極性之間轉換。跨越MTJ的電阻是可變極性層相對於固定極性層之極性的函數。兩層的極性在MTJ的深度方向上相同之情況下，跨越MTJ之電阻較低，且當它們在MTJ的深度方向上彼此相反時，跨越MTJ之電阻較高。因此，跨越單元的電阻可以用於指示值1或0，且因此儲存數據值，例如藉由使用低電阻狀態代表具有數據值1，並使用高電阻狀態代表數據值為0。
為了形成MTJ層疊，製造膜層層疊，其包括第一釘紮層和第二釘紮層以及在第一釘紮層與第二釘紮層之間的合成抗亞鐵磁耦合(SyF)層。當暴露於磁場時，SyF耦合層使第一釘紮層和第二釘紮層的表面原子與SyF耦合層的表面原子對準，從而釘紮各所述第一釘紮層和第二釘紮層的磁矩之指向。第一釘紮層和第二釘紮層各包括相似的磁矩，因此當外部磁場施加到習用MTJ層疊100A時將類似地反應。SyF耦合層維持第一和第二釘紮層的磁矩之反平行對準(anti-parallel alignment)。
在MTJ採用包括由非磁性層分隔的兩個或更多個鐵磁性層之合成抗亞鐵磁(SyF)層的情況下，在其高溫處理(例如在約400 ºC或以上的溫度下處理)之後可能喪失SyF耦合。此外，當磁場施加到MTJ層疊時，可以產生偶極場，磁偶極是閉合的電流循環，且偶極場可以干擾MTJ層疊的性能，包括MTJ層疊的磁性儲存層。
因此，仍然需要改進的MTJ層疊，其能夠承受處理溫度並降低偶極場效應。
本揭示內容一般涉及用於記憶體單元之磁性穿隧接面(MTJ)層疊的設計和製造。
在一個實例中，一種元件，包含：磁性穿隧接面層疊，包括：第一釘紮層，包含第一雙層及第一晶格匹配層，第一晶格匹配層形成在第一雙層上方，其中第一晶格匹配層包括鉑或鈀。所述元件的MTJ層疊進一步包括：合成抗亞鐵磁(SyF)耦合層，接觸第一釘紮層之第一晶格匹配層；以及第二釘紮層，接觸SyF耦合層。第二釘紮層包括由鉑或鈀形成之第二晶格匹配層，第二晶格匹配層接觸SyF耦合層。
在一個實例中，磁性穿隧接面層疊包括：第一釘紮層，包含第一複數個雙層及第一晶格匹配層，第一晶格匹配層形成於第一複數個雙層上方，其中第一晶格匹配層包含鉑或鈀，且其中第一複數個雙層的各雙層包含第一鈷中間層及鉑、鎳、鈀或前述者之合金或組合的第二中間層；合成抗亞鐵磁(SyF)耦合層，形成於第一釘紮層上；以及第二釘紮層，形成於SyF耦合層上，其中第二釘紮層包含在SyF耦合層上形成之第二晶格匹配層。
在另一個實例中，磁性穿隧接面(MTJ)層疊包括：緩衝層；種晶層，形成於緩衝層上方，種晶層由鉻形成；以及第一釘紮層，接觸種晶層。第一釘紮層包括第一雙層及第一晶格匹配層，第一晶格匹配層形成於第一雙層上方，第一晶格匹配層由鉑或鈀中之至少一種形成。第一雙層包括鈷中間層及包含鉑、鎳或鈀的至少一個中間層。MTJ層疊進一步包括：合成抗亞鐵磁(SyF)耦合層，形成於第一釘紮層上；以及第二釘紮層，形成於SyF耦合層上，其中第二釘紮層包含在SyF耦合層上形成之第二晶格匹配層，其中第二晶格匹配層包含鉑或鈀。MTJ層疊進一步包括在第二釘紮層上形成之結構阻擋層，其中結構阻擋層包含鉭、鉬或鎢中之至少一種；在結構阻擋層上形成之磁性參考層；在磁性參考層上形成之穿隧阻障層；在穿隧阻障層上形成之磁性儲存層。
本揭示內容之實施例涉及磁性穿隧接面(MTJ)層疊和STT MRAM記憶體單元和記憶體。在此，MTJ層疊併入包括上電極和下電極的膜層疊中，使得MTJ層疊夾在上電極和下電極之間。MTJ層疊可被圖案化以形成在磁阻隨機存取記憶體(MRAM)中所用之複數個獨立的記憶體單元。在MRAM單元的各個MTJ層疊中存在兩個磁性層，其中一個磁性層具有固定的極性，而另一個具有可藉由在層上施加電壓或藉由向該磁性層施加電流來切換之極性。基於第一與第二磁性層之間的相對極性，電阻跨MRAM變化。在本文中將第一和第二磁性層分別稱為磁性參考層和磁性儲存層。由MTJ層疊所形成之記憶體單元在對單元施加電壓或在電流通過單元時工作。可切換磁性層的極性可響應於足夠強度的電壓施加而改變。另外，可藉由在低於切換磁性儲存層的磁極性所需之閾值的相對低電壓下，測量跨單元之電流對電壓關係，來測定單元的電阻率。
使用多個沉積腔室形成此處討論的基本MTJ層疊，所述沉積腔室用以在基板上沉積薄膜層，並最終對 所沉積之膜層進行圖案化和蝕刻。用於形成本文討論的MTJ層疊之沉積腔室包括物理氣相沉積(PVD)腔室。在此，PVD腔室用於形成MTJ層疊的複數個薄膜層。MTJ層疊包括緩衝層、緩衝層上的種晶層、種晶層上的第一釘紮層、第一釘紮層上的合成抗亞鐵磁(SyF)耦合層、SyF耦合層上的第二釘紮層，以及第二釘紮層上的阻擋層。在本文所述的PVD操作中，在濺射腔室中由諸如氬(Ar)、氦(He)、氪(Kr)及/或氙(Xe)等惰性氣體或稀有氣體形成電漿，同時將腔室維持在真空狀態。PVD製程腔室還含有至少一個濺射靶材，且基板設置在其中面對濺射靶材的大致平坦的表面。濺射靶材耦接電源供應器，使得濺射靶材被電驅動或自建立為電源供應器之電路中的陰極態(cathodic state)，通過電漿到接地(如濺射腔室的接地部分)。基板設置在基座上或在濺射腔室中的另一結構上，基座或其他結構可以處於浮動電位，連接至接地，或可受偏壓而在陰極靶材中形成陽極，以將電漿引導到陽極或接地電路。濺射腔室中之惰性氣體原子的正離子化部分受電氣吸引到負偏壓靶材，並因此，電漿的離子轟擊靶材，這導致靶材料的原子被噴出並沉積在基板上，而形成由基板上的(多個)靶材料組成之薄膜。
為了形成化合物的薄膜，可在PVD腔室中使用Ar電漿濺射包括該化合物之濺射靶材。在另一個實例中，使用多個濺射靶材在基板上沉積化合物層，且各個濺射靶材包括要在基板上形成為薄膜之化合物的一或多種元素。複數個濺射靶材存在於PVD腔室中，且可以使用Ar電漿或其他氣體系電漿濺射，以在基板上形成期望的化合物層。此外，在本文中用於形成MTJ層疊的層之PVD操作中，使用金屬氧化物濺射靶材或金屬氮化物濺射靶材形成金屬氧化物和金屬氮化物。在替代實施例中，在Ar電漿和氧(O2 )或氮(N2 )存在於PVD腔室中的同時，藉由濺射一或多個由金屬氧化物或金屬氮化物的金屬所組成之濺射靶材，而在PVD腔室中形成MTJ層疊的金屬氧化物或金屬氮化物層。在一個實例中，PVD腔室具有設置在其中的複數個濺射靶材，PVD腔室中的各濺射靶材藉由電源供應器偏壓以在其上建立負偏壓，或者藉由向其直接施加負DC偏壓，或者藉由使用波形以在靶材上電驅動或自建陰極狀態，或前述之組合。在此實例中，PVD腔室內的屏蔽件被配置以阻擋複數個靶材中之一或多個靶材經受電漿，同時允許在PVD腔室中形成之電漿的離子轟擊至少一個靶材，以從該等靶材噴出或濺射靶材料原子，而在基板上形成薄膜。在此實例中，一或多個濺射靶材暴露於Ar電漿，且其濺射依序或同步在基板上形成期望的膜組合物，且當除了Ar電漿之外還分別將O2 或N2 用於基板上之薄膜層形成時，用單獨的PVD腔室形成金屬氧化物和金屬氮化物層。
PVD系統可包括耦接到中央機器人基板傳送腔室之一或多個PVD濺射腔室。中央機器人基板傳送腔室經配置以在與其耦接之裝載站和與其連接之濺射腔室之間移動基板。PVD系統保持在例如10 E-9 托的基礎真空壓力下，使得其上待形成MTJ層疊之基板於其上製造MTJ膜層層疊期間，當在PVD腔室之中及之間移動其上待形成MTJ疊層的基板時不暴露於外部大氣。在基板上形成MTJ膜層層疊的初始膜層之前，將基板在真空腔室中脫氣並使用Ar氣體電漿預清潔，或在連接至中央機器人傳送腔室之專用預清潔腔室中之He/H氣體電漿中預清潔。在使用一或多個PVD腔室製造MTJ層疊期間，可在各個PVD腔室中設置一或多種稀有或惰性濺射氣體，如Ar、Kr、He或Xe。使氣體離子化以在腔室中形成電漿，且電漿的離子轟擊負偏壓的(多個)濺射靶材，以從靶噴出表面原子以在位於PVD濺射腔室中之基板上沉積(多個)靶材料的薄膜。在實施例中，一或多個PVD腔室中的處理壓力可以從約2毫托到約3毫托。取決於實施例，在製造MTJ層疊的至少種晶層、第一和第二釘紮層、SyF耦合層和緩衝層期間，PVD平台中之基板支撐基座(或其上可以設置基板的其他結構)保持在-200 ºC至600 ºC。
第1A圖是磁性穿隧接面(MTJ)層疊的示意圖。第1A圖示出了習用MTJ層疊100A，MTJ層疊100A包括基板102，基板102包括鎢(W)、氮化鉭(TaN)、氮化鈦(Tin)或其他金屬層之傳導層。在一些實例中，基板102包括一或多個電晶體、位元線或源極線，及先前在其中或其上製造之其他記憶體線，或用於形成MRAM記憶體並先前在其上製造或形成之其他元件。其上形成有MTJ層疊之基板具有之尺寸可包括小於200 mm的直徑、200 mm的直徑、約300 mm的直徑、約450 mm的直徑或另一個直徑，且可具有圓形或矩形或方形面板等形狀。
習用MTJ層疊100A中之緩衝層104藉由濺射PVD腔室(基板位於其中)內之一或多個靶材而形成於基板102上，且在此包括以下一或多種層：Cox Fey Bz 、TaN、Ta或前述者之組合。種晶層106透過PVD腔室中之濺射而沉積於緩衝層104上方。在習用MTJ層疊100A中使用緩衝層104，以改善種晶層106對基板之黏附性。這裡的種晶層106包括鉑(Pt)或釕(Ru)，且藉由在PVD腔室(基板位於其中)內濺射Pt或Ru或前述者之合金的靶材來形成種晶層106。種晶層106藉由減少或消除緩衝層104與種晶層106之間的晶格失配，而用於改善習用MTJ層疊100A中之後續沉積的層之黏附性和種晶(seeding)。
藉由濺射將第一釘紮層108形成於種晶層106上。這裡的第一釘紮層108包括鈷(Co)層、一或多個含Co雙層，或鈷層與一或多個含Co雙層之組合。這裡藉由濺射將合成抗亞鐵磁(SyF)耦合層110形成於第一釘紮層108上方。可由釕(Ru)、銠(Rh)、Cr或銥(Ir)藉由從它們的靶材濺射而形成SyF耦合層110。藉由濺射將第二釘紮層112形成於SyF耦合層110上方。在此由單一鈷(Co)層形成第二釘紮層112。SyF耦合層110位於第一釘紮層108與第二釘紮層112之間，並使第一釘紮層108和第二釘紮層112的表面原子在暴露於磁場時與SyF耦合層110的表面原子對準，從而釘紮各所述第一釘紮層108和第二釘紮層112之磁矩的方向。第一釘紮層108和第二釘紮層112各包括類似的磁矩，且將因此當將外部磁場施加至習用MTJ層疊100A時有類似反應。SyF耦合層110維持第一108和第二112釘紮層之磁矩的反平行對準。
結構阻擋層114形成於第二釘紮層112上方，並在此包括鉭(Ta)、鉬(Mo)、鎢(W)或前述者之組合。利用結構阻擋層114是因為其晶態結構，所述晶態結構與第一108和第二112釘紮層的晶態結構不同。結構阻擋層114防止在習用MTJ層疊100A與可耦接至習用MTJ層疊100A來形成MRAM記憶體單元之金屬觸點之間形成短路。
此外，在習用MTJ層疊100A中，藉由在PVD腔室中之濺射將磁性參考層116形成在結構阻擋層114上方。穿隧阻障層118形成在磁性參考層116上方，且磁性儲存層120形成在穿隧阻障層118上方。藉由在一或多個PVD腔室中使用Ar電漿濺射靶材來形成穿隧阻障層118、磁性參考層116和磁性儲存層120中之各者。磁性參考層116和磁性儲存層120各包括Cox Fey Bz 合金，其可在成分上變化。此外，磁性儲存層120可包括Ta、Mo、W或Hf或前述者之組合之一或多層。穿隧阻障層118包括絕緣材料，並且可以由諸如MgO等介電材料製成。選擇穿隧阻障層118的成分和厚度，以便在習用MTJ層疊100A的穿隧阻障層118中產生大的隧道磁阻比(tunnel magnetoresistance ratio；TMR)。TMR為習用MTJ層疊100A中從反平行態(anti-parallel state；Rap )至平行態(parallel state；Rp )之電阻變化的量度，且可使用公式((Rap -Rp )/Rp )以百分比表示。當偏壓施加至習用MTJ層疊100A時，穿隧阻障層118被自旋極化電子穿過，此電子透過穿隧阻障層118的傳輸致使磁性參考層116與磁性儲存層120之間導電。
藉由在PVD腔室中濺射，在磁性儲存層120上形成覆蓋層122，且在此包括複數個中間層。覆蓋層122包括由諸如MgO等介電材料製成的第一覆蓋中間層122A。在第一覆蓋中間層122A上方形成包括如Ru、Ir、Ta或前述者之組合的金屬材料之第二覆蓋中間層122B。第一覆蓋中間層122A用作供硬遮罩蝕刻所用之蝕刻終止層並且保護MTJ層疊100A免受腐蝕。第二覆蓋中間層122B被配置為當習用MTJ層疊100A隨後被圖案化時與電晶體或觸點電連通，如下文參照第1B圖所討論的。藉由濺射在PVD腔室中形成硬遮罩層124。硬遮罩層124形成在第二覆蓋中間層122B上方以保護習用MTJ層疊100A且可在後續操作期間被圖案化。
第1B圖為製造記憶體元件之方法100B的流程圖，所述記憶體元件包括MTJ層疊100A，且所述MTJ層疊根據本揭示內容的實施例製造並示於第2A至2F圖。方法100B部分地在PVD系統的複數個PVD腔室中執行，所述PVD腔室被配置為藉由濺射沉積薄膜層。基板102可以經由PVD系統的中央機器人傳送腔室在濺射腔室當中和之間移動，以形成各種薄膜層，包括第1A圖中之MTJ層疊100A，及下文所示並討論之根據本揭示內容的實施例製造之MTJ層疊。在另一個實例中，如上文所討論，複數個濺射靶材設置在PVD腔室中，且PVD腔室內部的屏蔽件被配置為選擇性地保護該複數個濺射靶材不暴露於電漿或暴露出靶材。屏蔽件在方法100B的不同操作下旋轉，以使一或多個靶材依序或同步暴露於PVD腔室中的電漿。
因此，本文參照方法100B引用第1A圖的層。在一或多個PVD腔室中，使用包括氬(Ar)、氦(He)、氪(Kr)、氙(Xe)、氧(O2 )或氮(N2 )等一或多種氣體作為電漿物種來進行方法100B之操作。在方法100B期間，PVD腔室中之處理壓力可為從約2毫托至約3毫托。取決於實施例，於製造MTJ層疊的釘紮層和種晶層期間，PVD平台中之基板支撐基座(或其上可設置基板的其他結構)保持在-200 ºC至600 ºC。
取決於用於MTJ層疊100A的各層之(多個)濺射靶材的成分，可以在PVD腔室之中和之間移動基板102，或者如本文所討論的，複數個靶材耦接至電源供應器，且屏蔽件被配置成選擇性地保護一些靶材，使得一或多個靶材依序或同時暴露，以形成期望的膜成分，或者可以執行兩種方法。在PVD腔室中之濺射期間，當Ar用作濺射氣體時，電漿的Ar離子轟擊一或多個暴露的濺射靶材，導致濺射靶材的表面原子被噴出並作為薄膜沉積在基板上。在方法100B中，在操作128A，諸如第1A圖中之基板102之類的基板經歷包括在Ar氣體電漿或He/H電漿中進行脫氣和預清潔之操作。在方法100B期間，基板經由或通過中央機器人基板傳送腔室在製程腔室之間移動。在操作128B，將基板102從中央機器人基板傳送腔室傳送到複數個PVD腔室之一PVD腔室。隨後，在操作130，藉由在PVD腔室之靶材中濺射而將緩衝層104沉積在基板102上。將1 kW至100 kW的功率施加到本文所討論之一或多個PVD腔室，以離子化Ar的一部分並形成操作130中使用的電漿。靶材的經噴出表面原子沉積在基板102上形成緩衝層104。
於操作130處形成緩衝層104期間，使用Ar電漿在PVD腔室中濺射包括Cox Fey Bz 、TaN及/或Ta的一或多個濺射靶材，以形成緩衝層104。在緩衝層104為Ta或包括Ta的實施例中，使用Ta靶材和Ar電漿在PVD腔室中濺射出緩衝層104。在緩衝層104是TaN或包括TaN的實例中，當在PVD腔室中存在氮氣(N2 )並使用Ar電漿濺射Ta濺射靶材以形成TaN緩衝層104時，執行操作130。在緩衝層104是TaN或包括TaN的另一實例中，使用TaN濺射靶材和Ar電漿在PVD腔室中執行操作130以形成緩衝層104。在形成緩衝層104和隨後的層期間，將所使用的一或多個PVD腔室保持在真空壓力下。
隨後，在操作132中，藉由在PVD腔室中濺射靶材來將種晶層106沉積在緩衝層104上。在操作132的實施例中，使用與用來沉積緩衝層104之濺射靶材不同之濺射靶材，在與用於形成緩衝層104之PVD腔室相同之PVD腔室中形成種晶層106。在操作134，藉由在PVD腔室中濺射靶材來將第一釘紮層108沉積在種晶層106上。第一釘紮層108在習用MTJ層疊100A中示出為實例，且可於操作134藉由使用Ar電漿濺射一或多個靶材，在PVD腔室中形成。在第一釘紮層108是Co層的實例中，在PVD腔室中使用Ar電漿濺射Co靶材。在第一釘紮層108包括一或多個雙層的實例中，操作134使用Co濺射靶材以形成雙層的第一中間層，並使用由不同元素組成的另一濺射靶材以形成雙層的第二中間層。取決於實施例，可在相同的PVD腔室中使用Ar電漿濺射Co濺射靶材和另一元素的濺射靶材，或者可以在個別的PVD腔室中形成雙層的各層。
在可與本文的其他實例結合之根據本揭示內容之實施例的實例中，在操作134使用PVD腔室形成如第2A圖和第2C圖所示之第一釘紮層208。在此實例中，在操作134使用一或多個濺射靶材在PVD腔室中形成第一釘紮層208。為了沉積第一釘紮層208，以約2 sccm至40 sccm的流速將氙(Xe)或氬(Ar)氣體導入PVD腔室。將Xe或Ar氣體導入PVD腔室，同時以負電壓向靶材施加50 W至10000 W的功率以形成電漿。在另一個實例中，以5 sccm至20 sccm的流速(且在一些實例中，以10 sccm的流速)將Xe或Ar氣體導入PVD腔室。在另一實例中，施加到用於形成第一釘紮層208的一或多個濺射靶材的功率為100 W到800 W，並且，在另一個實例，施加到一或多個濺射靶材的功率可以是400 W。
取決於第一釘紮層208的成分，可於操作134在PVD腔室中的濺射操作中使用Xe氣體以形成電漿，因為它是比Ar更重的氣體，且因此產生具有比使用Ar或其他較輕的氣體形成之離子具有更高原子量之離子。因此，Xe電漿以比Ar電漿更多的能量轟擊靶材，並可以用於濺射沉積層，如Pt。在本揭示內容中之第一釘紮層208之一個實例中，以約10 sccm的流速將Xe、Ar或其混合物導入PVD腔室中，並在負電壓下對靶材施加400 W的功率，以形成Ar或Xe電漿。在一個實例中，藉由濺射Pd靶材或Pt靶材，由Pd或Pt的晶格匹配層製成第一釘紮層208。第一釘紮層208的晶格匹配層的厚度為從約1 Å至約3 Å。
在另一實例中，如第2C圖所示，第一釘紮層208包括至少一個雙層，所述雙層包括兩個中間層，且在所述至少一個雙層上形成包括Pt或Pd的晶格匹配層。在除了晶格匹配層之外使用至少一個雙層來形成第一釘紮層208的實例中，雙層包括Co的第一中間層和諸如Pt、Pd或Ni等另一元素或前述者之組合或合金的第二中間層。可於操作134在PVD腔室中形成第一釘紮層208的雙層，所述PVD腔室包括複數個靶材，包括Co靶材和由Pt、Pd或Ni或前述者之組合或合金形成的靶材，或者在個別PVD腔室，一個PVD腔室含有Co靶材且另一個PVD腔室含有Pt、Pd或Ni或前述者之組合或合金的靶材。在一個實例中，複數個濺射靶材設置在單個PVD腔室中並使用Ar電漿及/或Xe電漿濺射。可以使用本文討論的屏蔽件將Co靶材和另一元素的靶材中之各個靶材選擇性地暴露於電漿。選擇性靶材暴露形成雙層的Co中間層並形成另一元素的中間層，以形成所得雙層。可於操作134重複中間層沉積複數次疊代，以形成如圖2C所示之第一釘紮層208的一或多個雙層。
於操作136，藉由使用Ar、Kr或Xe電漿在PVD腔室中濺射Ru、Cr、Rh或Ir的靶材，將SyF耦合層110沉積在第一釘紮層108上。在根據如第2A圖所示之本揭示內容的實施例之SyF耦合層210的一個實例中，於操作136使用Ru、Cr、Rh或Ir的濺射靶材在PVD腔室中沉積SyF耦合層210。於操作136形成SyF耦合層210之一個實例中，使用Kr或Xe作為電漿氣體在PVD腔室中濺射Ir濺射靶材。以10 sccm至25 sccm的流速(且在一些實例中，以16 sccm的氣體流速)將形成電漿的Xe氣體或Kr氣體導入PVD腔室。於操作136形成SyF耦合層210的另一實例中，使用Ar電漿在PVD腔室中濺射Ru濺射靶材。以可為如2 sccm至10 sccm之氣體流速，將用於形成電漿以濺射Ru靶材之Ar氣體導入PVD腔室，且在一些實例中，Ar氣體流速為6 sccm。此外，在操作136的實例中，當在PVD腔室中使用Kr、Xe或Ar氣體時，在負電壓下向靶施加150 W和300 W之間的功率，以形成並維持Kr、Xe或Ar電漿。在其他實例中，向靶材施加大約250 W的功率。於操作136沉積SyF耦合層210，使其接觸第一釘紮層208的晶格匹配層。
於操作138，在PVD腔室中將第二釘紮層112沉積在SyF耦合層110上。在一個實例中，使用Co靶和Ar電漿在PVD腔室中由Co形成第二釘紮層112。在另一個實例中，第二釘紮層112包括雙層，並且可以包括或不包括經形成而與雙層接觸之Co層。在此實例中，使用Co濺射靶材和第二金屬濺射靶材在PVD腔室中形成第二釘紮層112，且在至少一次疊代中調節屏蔽件，以分別暴露各所述Co和第二金屬濺射靶材，以形成第二釘紮層112的一或多個雙層。在其他實例中，可在不同的PVD腔室中形成第二釘紮層112的雙層的各層，其中一個PVD腔室包括Co濺射靶材，而另一個PVD腔室包括第二金屬的濺射靶材。
在根據本揭示內容之實施例之第二釘紮層212的一個實例中，如第2A和2D圖所示，於操作138，使用Ar電漿及/或Xe電漿(取決於待濺射之靶材料)在PVD腔室中沉積第二釘紮層212。在本揭示內容的實施例中，於操作138藉由以Xe電漿濺射Pt靶材而沉積在SyF耦合層210上之Pt的晶格匹配層製造第二釘紮層212。在實施例中，第二釘紮層212還包括雙層，所述雙層包括Co的第一中間層和Pt、Ni或Pd的第二中間層。雙層形成在第二釘紮層212的晶格匹配層上。
在形成至少一個雙層作為第二釘紮層的一部分之實例中，使用Co濺射靶材形成雙層的第一中間層，並使用第二金屬濺射靶材以形成雙層的第二中間層，以在PVD腔室中形成雙層。第二濺射靶材可由Pt、Pd或Ni形成。在另一個實例中，可由包括Pt、Pd或Ni中之一或多種之合金形成第二濺射靶材，且在至少一次疊代中，調節屏蔽件以分別暴露Co和第二金屬濺射靶材中之各靶材，以形成第二釘紮層212的一或多個雙層。當使用諸如Pt之金屬來形成第二釘紮層212時，可使用氙來沉積第二釘紮層212，因為Xe是比Ar氣體更重的氣體，且因此可在PVD腔室中之濺射製程期間更有效地與包括Pt之較重的金屬交互作用。在實施例中，第二釘紮層212還包括形成在至少一個雙層上方之Co層。在至少一個雙層上方形成之Co層可以具有達10 Ǻ的厚度。在實施例中，第二釘紮層212可具有從0.3 nm至15 nm的總厚度。於使用Xe氣體在PVD腔室中形成電漿的實施例中，以約2 sccm至約40 sccm，或5 sccm至20 sccm的流速將Xe氣體導入PVD腔室，且在一些實施例中，以約10 sccm的流速將Xe氣體導入PVD腔室。在形成第二釘紮層212期間，在負電壓下向靶材施加50 W至約1000 W的功率，以形成並維持Ar及/或Xe電漿。在一些實例中，在負電壓下將100 W至600 W的功率施加到靶材以形成並維持Ar及/或Xe電漿，且在一些實施例中，在負電壓下向靶材施加約200 W的功率。
於操作140在PVD腔室中形成結構阻擋層114，取決於結構阻擋層114的預期成分，該PVD腔室包括Ta、Mo及/或W的濺射靶材。當使用兩種或更多種Ta、Mo和W的濺射靶材時，取決於結構阻擋層114的預期成分，可在個別PVD腔室中使用各靶材，或者可以使用上文討論之屏蔽件調節，在PVD腔室中依序或同時濺射兩種或更多種濺射靶材。隨後於操作142將磁性參考層116沉積在結構阻擋層114上，且可在PVD腔室中形成磁性參考層116，MTJ層疊100A的其他層也可在所述PVD腔室中形成。這可以取決於，例如其他層(例如緩衝層104)的成分，是否緩衝層104和磁性參考層116二者都是Cox Fey Bz -系。可以使用Cox Fey Bz 合金之濺射靶材在PVD腔室中形成磁性參考層116。在其他實例中，可使用Co、Fe或B的獨立濺射靶材，或藉由如，CoFe靶材和B靶材等合金濺射靶材和單一元素濺射靶材之組合來沉積磁性參考層116。
在操作144，將穿隧阻障層118沉積在磁性參考層116上。在操作144的一個實例中，使用諸如MgO的金屬氧化物靶材和Ar氣體系電漿在PVD腔室中形成穿隧阻障層118。在替代實施例中，於操作144，在O2 存在於PVD腔室的同時，使用諸如Mg、Ti、Hf、Ta或Al等金屬靶材和Ar氣體系電漿形成穿隧阻障層118的金屬氧化物，以在PVD腔室中形成穿隧阻障層118。於操作146，在PVD腔室中形成磁性儲存層120。磁性儲存層120的形成可以根據預期的成分以各種方式發生。磁性儲存層120可包括Cox Fey Bz 的一或多個層，且在一些實例中，可包括Ta、Mo、W或Hf的一或多個層。藉此，PVD腔室中之磁性儲存層120的沉積可包括Ar電漿和Cox Fey Bz 合金靶材，或Co、Fe和B的個別靶材，或合金靶材和元素靶材的組合(如CoFe靶材和B靶材)。在磁性儲存層120包括Ta、Mo、W或Hf的實例中，使用由Ar形成之電漿在腔室中濺射Ta、Mo、W或Hf的濺射靶材。
在一個實例中，可使用Ar電漿在單個PVD腔室中形成磁性儲存層120。可藉由調節屏蔽件以暴露或保護如上文所討論用於形成Cox Fey Bz 及Ta、Mo、W或Hf的層之一或多個靶材，來沉積磁性儲存層120。在另一個實例中，使用Ar電漿使用Cox Fey Bz 合金靶材，在PVD腔室中濺射磁性儲存層120的Cox Fey Bz 層。在另一個實例中，藉由使用獨立的Co、Fe及B靶材及Ar氣體系電漿，在PVD腔室中形成Cox Fey Bz 層。在又一實例中，使用Ar氣體系電漿和合金靶材及化合物元素靶材，例如，CoFe靶材及B靶材，在PVD腔室中形成Cox Fey Bz 層。可使用Ta靶、Mo靶、W靶或Hf靶，在PVD腔室中濺射磁性儲存層120的Ta、Mo、W或Hf層。
於操作148，將覆蓋層122沉積在磁性儲存層120上。在實施例中，覆蓋層222的第一覆蓋中間層122A形成在PVD腔室中，該PVD腔室可不同於形成非氧化物層之PVD腔室，因為當形成氧化物層時，Ar電漿和O2 二者於操作148期間均存在於PVD腔室中。藉由使用Ar電漿濺射Mg靶材，且O2 也存在於PVD腔室中，以在PVD腔室中沉積第一覆蓋中間層122A。於操作148之另一實例中，使用MgO濺射靶材和Ar電漿在PVD腔室中形成第一覆蓋中間層122A。在第一覆蓋中間層122A由與穿隧阻障層118相同的材料(如，Mg)形成之實例中，用於操作144之PVD腔室可以是用於操作148形成第一覆蓋中間層122A之相同PVD腔室。於操作150，第二覆蓋中間層122B沉積在第一覆蓋中間層122A上。如果在操作148中使用O2，則操作150可以在與用於濺射第一覆蓋中間層122A之PVD腔室不同的個別PVD腔室中發生，因為在PVD腔室中沒有使用O2來形成第二覆蓋中間層122B。使用Ar電漿和由Ru、Ir及/或Ta組成的一或多個濺射靶材，在PVD腔室中形成第二覆蓋中間層122B。取決於第二覆蓋中間層122B的成分，操作150可在例如也用於操作136形成SyF耦合層110之PVD腔室中發生。
進一步，在方法100B中，於操作152，在PVD腔室中將硬遮罩層124沉積在第二覆蓋中間層122B上方。取決於MTJ層疊100A中使用之硬遮罩層124的類型，操作152可在或可不在O2存在的情況下發生。舉例而言，若硬遮罩層124為金屬氧化物硬遮罩，可在操作152期間使用O2和Ar系電漿連同金屬濺射靶材或多個金屬濺射靶材來形成金屬氧化物層，或可使用金屬氧化物濺射靶材來沉積硬遮罩層124(在此情況下，於操作150不使用O2進行硬遮罩層124形成)。在一些實施例中，當硬遮罩層124為非晶碳或旋塗碳(spin-on carbon)時，操作152發生在CVD或旋塗沉積腔室中。
進一步，在方法100B中，於操作128A至152形成之MTJ層疊100A(或下文在第2A圖中示出的MTJ層疊200)可以經歷由方法100B中之操作154共同指示的一或多個製程。這些操作可包括高溫(大約400℃)操作。在一個實例中，操作154之製程可包括預先圖案化退火操作，接著是MTJ圖案化操作。在替代實施例中，於操作154之MTJ圖案化可包括複數個製程，例如圖案化硬遮罩層124，且可進一步包括以下操作：在硬遮罩層124被圖案化以形成來自MTJ層疊100A之複數個獨立柱體之後，使用經圖案化之硬遮罩層作為蝕刻遮罩來蝕刻MTJ層疊100A。
在操作154之替代實施例中，執行熱退火操作以修復、結晶和增強膜層疊的晶格結構，所述膜層疊包括MTJ層疊100A中的(多個)磁性儲存層和(多個)磁性參考層。於操作154執行之熱退火可用於進一步使至少(多個)磁性參考層116和(多個)磁性儲存層120的材料結晶。在沉積磁性參考層和磁性儲存層時之磁性參考層和磁性儲存層的結晶建立起MTJ層疊100A之垂直各向異性，同時使其保持期望的電氣和機械特性。以下示出並討論遵循方法100B之操作而製造之MTJ層疊的實施例，且所述實施例被配置為在操作154執行之熱退火操作後，及/或在大約400 ºC的高溫下發生之額外或替代的後端處理操作期間，維持釘紮層之所沉積的面心立方(face-centered cubic；fcc) >111>晶態結構。根據本揭示內容的實施例製造之MTJ層疊包括在第一釘紮層和第二釘紮層之間的SyF耦合層。在實施例中，第一釘紮層包括第一晶格匹配層，且第二釘紮層包括第二晶格匹配層，第一晶格匹配層和第二晶格匹配層各由鉑(Pt)或鈀(Pd)形成。在本文中稱為第一釘紮層的第一晶格匹配層和第二釘紮層的第二晶格匹配層至少部分是因為選擇用於製造各個第一和第二晶格匹配層之材料的晶格常數在製造SyF耦合層之材料的晶格常數之約+/-4%內。SyF耦合層與第一釘紮層的第一晶格匹配層和第二釘紮層的第二晶格匹配層中之各者接觸。這與SyF耦合層與第一釘紮層的Co層和第二釘紮層的Co層接觸之其他MTJ層疊相反。
在實施例中，各第一釘紮層及/或第二釘紮層進一步包括至少一個雙層，所述至少一個雙層經形成而接觸相應的晶格匹配層。在一個實例中，來自第一釘紮層的第一晶格匹配層和來自第二釘紮層的第二晶格匹配層各與SyF耦合層接觸，且SyF耦合層由Ir形成。各雙層包括第一中間層和第二中間層。在第一釘紮層的一個實例中，第一釘紮層包括第一晶格匹配層和雙層，所述雙層包括Co的第一中間層和Ni的第二中間層。在第一釘紮層的另一實例中，第一釘紮層包括第一晶格匹配層，且至少一個雙層包括Co的第一中間層和Pt的第二中間層。在第一釘紮層的另一實例中，第一釘紮層包括第一晶格匹配層，且至少一個雙層包括Co的第一中間層和Pd的第二中間層。在第二釘紮層的實例中，第二釘紮層包括第二晶格匹配層和雙層，所述雙層包括Co的第一中間層和Pt的第二中間層。在另一個實例中，第二釘紮層包括第二晶格匹配層和雙層，所述雙層包括Co的第一中間層和Pd的第二中間層。在另一個實例中，第二釘紮層包括第二晶格匹配層和雙層，所述雙層包括Co的第一中間層和Ni的第二中間層。第二晶格匹配層與包括Ir的SyF耦合層接觸。進一步，在第二釘紮層的實例中，Co層形成在一或多個雙層上方並與結構阻擋層接觸。
取決於實施例，第一釘紮層和第二釘紮層可各自包括相同的層結構、材料及/或厚度，或者可在層結構、材料及/或厚度上有所變化。使用本文討論的MTJ層疊，在第一釘紮層和SyF耦合層之間以及在SyF耦合層和第二釘紮層之間存在改良的晶格匹配。如下文所討論，改良的晶格匹配降低了偶極場對磁性儲存層的影響。如本文所討論的晶格匹配(lattice matching)包括：製造包括第一釘紮層、第二釘紮層和SyF耦合層之層，使得在第一釘紮層與SyF耦合層之間的晶格常數差異(在本文中稱為晶格失配)減小，亦使得在第二釘紮層與SyF耦合層之間的晶格失配減小。在等式(1)中定義晶格失配(lattice mismatch)： LM = [(a1 – a2 )/a1 ] x 100 (1)
在等式(1)中，a1 為第一材料的晶格常數，且a2 為第二材料的晶格常數。在本揭示內容之實施例中，MTJ層疊的SyF耦合層與第一釘紮層之間的晶格失配小於約+/- 4%，且SyF耦合層與第二釘紮層之間的晶格失配小於+/- 4%。
此外，在本文討論的MTJ層疊中，當第一釘紮層和第二釘紮層中之各者包括至少一個雙層時，可以調整第一釘紮層和第二釘紮層之各雙層的中間層的厚度比率，以便在施加磁場時減少層疊上之偶極場效應。如果使用多於一個雙層，則可以就釘紮層中之各雙層計算本文討論的厚度比率。在其他實例中，厚度比率可以被計算為跨雙層的平均值，使得釘紮層的厚度比率可使用第一中間層厚度的平均值和跨釘紮層的雙層之第二中間層厚度的平均值來計算。下文討論厚度比率的細節，並且計算釘紮層的雙層的第一中間層之厚度和釘紮層的雙層的第二中間層之厚度。使用本文討論之MTJ層疊，即使在退火之後，SyF耦合層的晶體結構和磁性參考層及磁性儲存層的磁性耦合實質上維持在相同的如沉積時之狀態。舉例而言，本文討論的MTJ層疊可在約400℃下持續0.5小時到至少3小時，且仍然維持MTJ層疊的磁性和電氣特性。
第2A圖是根據本揭示內容之實施例的MTJ層疊200的示意圖。在圖解之實施例中，透過在PVD腔室中之濺射將緩衝層204形成在基板202的導電部分上或形成在基板202上的導電膜層上。基板202可包括以下一或多種：鎢(W)、氮化鉭(TaN)、氮化鈦(Tin)或其他金屬層。緩衝層204改善種晶層206對基板202的黏附性。種晶層206對基板202之改善的黏附性有助於MTJ層疊200的後續沉積層之形成和性能。緩衝層204包括CoxFeyBz、Ta及/或TaN，且使用Ar電漿在PVD腔室中之一或多個PVD沉積操作中形成。在一個實例中，使用Ar電漿和濺射靶材(其為CoxFeyBz合金)，在PVD腔室中形成緩衝層104。在另一個實例中，使用Co、Fe或B的個別濺射靶材，來形成緩衝層104。在另一個實例中，藉由使用合金濺射靶材和單一元素濺射靶材之組合(如，CoFe靶材和B靶材)，來形成緩衝層104。在緩衝層204中包括Ta層的實例中，可以使用Ta靶材和Ar電漿在PVD腔室中形成Ta層。
在一個實例中，緩衝層204包括TaN，且使用Ta靶材、Ar電漿和N2 在PVD腔室中將緩衝層204濺射至基板202上。N2 與從Ta靶材濺射出之Ta材料反應，以形成TaN層。在另一個實例中，在PVD腔室中使用TaN濺射靶材和Ar電漿來形成緩衝層204。在一個實例中，將緩衝層204直接濺射在基板202上之傳導層上並接觸基板202上之傳導層。在其他實例中，基板202上之傳導層與緩衝層204之間有導電過渡層，所述導電過渡層不會影響MTJ層疊的性能。視情況將緩衝層204用於所圖解之實施例中，並且可以不用於本文討論的一些實施例中。當採用緩衝層204時，緩衝層204的總厚度為從0 Å(不使用緩衝層)至約60 Å。在一個實例中，緩衝層204為Ta、TaN或Cox Fey Bz 的單層，其直接濺射在基板202上之傳導層上並接觸基板202上之傳導層，且達10 Å之厚度。在另一個實例中，緩衝層204為兩層或更多層之組合，且緩衝層204的各層為Ta、TaN或Cox Fey Bz 。在此實例中，緩衝層204的各層之厚度可自1 Å至60 Å。在緩衝層204由TaN形成而不是由Ta或Cox Fey Bz 形成之實例中，緩衝層204的厚度可達20 Å。在可與本文之其他實例結合之另一個實例中，其中單獨利用Cox Fey Bz 來形成緩衝層204。在此實例中，緩衝層204可具有約10 Å的厚度。在另一個實例中，利用Ta或TaN中之至少一者結合Cox Fey Bz ，來形成緩衝層204。在此實例中，緩衝層204的平均厚度為約20 Å。
透過濺射一或多個靶材在PVD腔室中沉積種晶層206。種晶層206沉積在緩衝層204上。種晶層206包括Cr或Pt。在PVD腔室中形成種晶層206的細節已於上文操作132處討論。在實施例中，種晶層206的厚度為100 Å或更小。在可與本文的其他實例結合之一個實例中，種晶層206的厚度從約30 Å至約60 Å。在一個實例中，種晶層206直接形成在緩衝層204上並接觸緩衝層204。在其他實例中，種晶層206與緩衝層204之間有過渡層，所述過渡層不影響MTJ層疊的性能。
進一步，在MTJ層疊200中，第一釘紮層208在PVD腔室中形成於種晶層206上。上文在第1B圖中之方法100B的操作134詳細示出第一釘紮層208的形成，且第一釘紮層208的形成發生在使用Ar或Xe電漿和一或多個濺射靶材之PVD腔室中。在一個實例中，第一釘紮層208被製造為各種材料之一或多個雙層和形成在所述一或多個雙層上方之晶格匹配層，使得第一釘紮層的晶格匹配層與SyF耦合層210接觸，如第2C圖所示。第一釘紮層208的晶格匹配層可以由Pt或Pd形成。使用Xe電漿使用Pt或Pd濺射靶材將第一釘紮層208沉積在一或多個雙層上方。在第一釘紮層208中包括一或多個雙層之實例中，每個雙層含有Co的第一中間層和另一種元素或合金的第二中間層。藉由使用Ar電漿濺射Co靶材，並隨後使用Ar或Xe電漿濺射Pt、Ni或Pd或所述者之組合或合金的第二靶材，來形成第一釘紮層208的至少一個雙層。在除了Co靶材之外還濺射Pt靶材以形成第一釘紮層208的雙層之實例中，可使用Xe電漿代替Ar電漿或使用Xe電漿加上Ar電漿。在使用一或多個雙層用於形成第一釘紮層的實施例中，可藉由形成雙層的第一中間層而在PVD腔室中執行重複的沉積循環，其中第一中間層包括Co。雙層的第一中間層可藉由屏蔽不包括Co的靶材來形成，且隨後，藉由屏蔽Co靶材和其他靶材來暴露第二靶材，該第二靶材包括用於沉積雙層的第二中間層之第二元素。可以疊代方式重複第一中間層和第二中間層的沉積，以形成第一釘紮層208的一或多個雙層。在一個實例中，第一釘紮層208在PVD腔室中直接形成在種晶層206上並與種晶層206接觸。在其他實例中，在種晶層206和第一釘紮層208之間存在不影響MTJ層疊的性能之過渡層。
合成抗亞鐵磁(SyF)耦合層210在PVD腔室中沉積在第一釘紮層208上，並且第二釘紮層212濺射沉積在SyF耦合層210上。使用Kr或Xe電漿加上Ru濺射靶材、Rh濺射靶材、Cr濺射靶材或Ir濺射靶材在PVD腔室中形成SyF耦合層210。SyF耦合層210的厚度為從約3 Å至約10 Å。在一個實施例中，藉由使用Ar或Xe電漿在PVD腔室中濺射Pt靶材或Pd靶材來製造第二釘紮層212，以在SyF耦合層210上形成第二釘紮層212的晶格匹配層。在一些實例中，第二釘紮層212包括在晶格匹配層上方形成之至少一個雙層。第二釘紮層212的至少一個雙層包括Co的第一中間層和Ni、Pd或Pt或前述者之組合或合金的第二中間層。在一個實例中，SyF耦合層210直接形成在第一釘紮層208的晶格匹配層和第二釘紮層212的晶格匹配層上，並與第一釘紮層208的晶格匹配層和第二釘紮層212的晶格匹配層接觸。在其他實例中，在SyF耦合層210與第一釘紮層208或第二釘紮層212中的任一或二者之間存在過渡層，過渡層不影響MTJ層疊的性能。
在以上第1B圖中之方法100B的操作138討論第二釘紮層212的形成。第二釘紮層212包括在SyF耦合層210上形成之Pt或Pd的晶格匹配層，還有在晶格匹配層上方形成之一或多個雙層。藉由使用Xe電漿濺射Pt靶材或Pd靶材，可形成第二釘紮層212的晶格匹配層達3 Ǻ的厚度。在第二釘紮層212包括一或多個雙層之實例中，第一雙層形成在晶格匹配層上並包括Co的第一中間層，和諸如Pd、Ni或Pt等另一元素或前述者之組合或合金的第二中間層。藉由使用Ar電漿濺射Co靶材，並隨後藉由使用Xe或Ar電漿濺射Pt、Ni或Pd或前述者之組合或合金的第二靶材來形成雙層。在一個實施例中，在PVD腔室中使用Co靶材和第二靶材之第一中間層和第二中間層之重複沉積循環，可用於形成第二釘紮層212的一或多個雙層。第二釘紮層212的各雙層的厚度可以為約4 Ǻ至約15 Ǻ。在一個實例中，第二釘紮層212的厚度為約0.3 nm至 15 nm。第2D圖示出第二釘紮層212的替代配置。
在第一釘紮層208和第二釘紮層212各自包括一或多個雙層之實施例中，可就各釘紮層界定厚度比值。本文討論之厚度比值為各釘紮層的一或多個雙層的中間層的厚度之比值。本文討論之厚度比值可表示為(X:Y)z ，其中X為包括Co之第一中間層的厚度，Y為Pt、Ni或Pd或Pt、Ni及/或Pd之合金的第二中間層之厚度，且z指示與厚度比值相關的層，例如，厚度比值是針對第一釘紮層208或是第二釘紮層212。在一個實例中，第一釘紮層208的第一中間層從1 Å至8 Å厚，且第一釘紮層208的第二中間層從1 Å至8 Å厚。在另一個實例中，第二釘紮層212的第一中間層從1 Å至8 Å厚，且第二釘紮層212的第二中間層從1 Å至8 Å厚。在此實例中，第一釘紮層208的厚度比值[(Co:Y)208 ]大於第二釘紮層212的厚度比值[(Co:Y)212 ]。
在製造MTJ層疊200之後，可以執行包括蝕刻MTJ層疊200的操作作為MRAM元件製造的一部分。在蝕刻之後，當對MRAM元件施加磁場時，從第一釘紮層208到磁性儲存層220產生磁性偶極場。偶極場可以負面地影響MTJ層疊200的層(包括磁性儲存層220)之性能。由於在MTJ層疊200中第二釘紮層212比第一釘紮層208更靠近磁性儲存層220，因此第一釘紮層208的厚度比值大於第二釘紮層212的厚度比值，這使得磁性儲存層220經受之偶極場最小化。因此，與第二釘紮層212的磁性材料含量相比，藉由增加第一釘紮層208的磁性材料含量，可減小磁性儲存層220所經受之偶極場。第一或第二釘紮層的磁性材料含量是諸如Co或Ni等材料的量，所述材料能夠響應所施加之磁場而保持磁化。這與也可用於形成一或多個釘紮層之諸如Pt或Pd等材料形成對比。在一個實例中，第一釘紮層的厚度比值(Co:Y)208 可自1:1至8:1，且第二釘紮層的厚度比值(Co:Y)212 可自1:1至8:8。在此實例中，MTJ層疊200包括第一釘紮層208和第二釘紮層212，第一釘紮層208具8:1之厚度比值(Co:Y)208 ，且第二釘紮層212具8:8之厚度比值(Co:Y)212 。在另一個實例中，MTJ層疊200包括第一釘紮層208和第二釘紮層212，第一釘紮層208具8:3之厚度比值(Co:Y)208 ，且第二釘紮層212具3:7之厚度比值(Co:Y)212 。在其他實例中，比值(Co:Y)208 和(Co:Y)212 可進一步變化，而[(Co:Y)208 > (Co:Y)212 ]。當Y為諸如Ni等磁性材料時，可取決於實施例進一步調整厚度比值，及/或可使用比用於形成第一釘紮層208的雙層之數量更少數量的雙層來形成第二釘紮層212。在一些實例中，第二釘紮層212不包括雙層。
進一步，在MTJ層疊200中，視情況藉由在PVD腔室中於第二釘紮層212上濺射出材料層而將結構阻擋層214形成於第二釘紮層212上。結構阻擋層214防止在MTJ層疊200與可耦接至MTJ層疊200以形成MRAM記憶體單元的金屬觸點之間形成短路。在一個實例中，在PVD腔室中之結構阻擋層214的沉積期間，取決於層的預期成分，可以使用Ar電漿在PVD腔室中濺射一或多個獨立的Ta、Mo或W濺射靶材。在另一個實例中，在PVD腔室中沉積結構阻擋層214期間，可使用Ar電漿在PVD腔室中濺射包括Ta、Mo及/或W的合金之一或多個合金靶材。結構阻擋層214是定向於<100>方向上之體心立方(body-centered-cubic；bcc)結構，與種晶層206和第一釘紮層208和第二釘紮層212形成對比，第一釘紮層208和第二釘紮層212各可定向於面心立方<111>方向。結構阻擋層214的厚度自0(無層)Å至約8Å，且在一個實例中，濺射沉積4Å之厚度。在一個實例中，結構阻擋層214藉由濺射沉積直接形成在第二釘紮層212上並與第二釘紮層212接觸。在其他實例中，在結構阻擋層214和第二釘紮層212之間存在不影響MTJ層疊的性能之過渡層。
藉由使用Ar電漿在PVD腔室中濺射沉積，以於結構阻擋層214上形成磁性參考層216。可使用單一Co-Fe-B合金濺射靶材，或藉由使用Co濺射靶材、Fe濺射靶材或B濺射靶材中之兩種或更多種，在PVD腔室中沉積磁性參考層216。在另一個實例中，可使用Ar電漿、合金靶材和元素靶材(如CoFe靶材和B靶材)在PVD腔室中形成磁性參考層216。可將磁性參考層216濺射達1 Å至15 Å的厚度，且在一個實例中，可將磁性參考層216形成為10 Å的厚度。磁性參考層216包括Cox Fey Bz ，其中z為從約10重量%至約40重量%，y為從約20重量%至約60重量%，且x等於或小於70重量%。在實施例中，z為至少20重量%。在一個實例中，磁性參考層216直接形成在結構阻擋層214上並與結構阻擋層214接觸。在其他實例中，在磁性參考層216與結構阻擋層214之間存在不影響MTJ層疊的性能之過渡層。
在PVD腔室中使用Ar電漿中對靶材的濺射在磁性參考層216上形成穿隧阻障層218。穿隧阻障層218包括金屬氧化物，如氧化鎂(MgO)、氧化鉿(HfO2 )、氧化鈦(TiO2 )、氧化鉭(TaOx )、氧化鋁(Al2 O3 )或適用於各種應用之其他材料。因此，可使用Ar電漿及金屬氧化物的濺射靶材在PVD腔室中形成穿隧阻障層218。或者，可使用Ar電漿，O2 和期望的金屬氧化物之金屬的濺射靶材，在PVD腔室中形成穿隧阻障層218，其中當從金屬濺射靶材濺射出之金屬層暴露於O2 時，形成金屬氧化物層。穿隧阻障層218具有1 Å至15 Å的厚度，在一些實施例中具有10 Å的厚度。在一個實例中，穿隧阻障層218直接形成在磁性參考層216上並與磁性參考層216接觸。在其他實例中，在穿隧阻障層218與磁性參考層216之間存在不影響MTJ層疊的性能之過渡層。
在實施例中，MTJ層疊200還包括使用如本文所討論之PVD腔室中的濺射操作在穿隧阻障層218上形成之磁性儲存層220。磁性儲存層220可包括Cox Fey Bz 的一或多層，且在一些實例中，磁性儲存層220可包括Ta、Mo、W或Hf的一或多層。藉此，在PVD腔室中之磁性儲存層220的沉積可包括：使用Ar電漿、Cox Fey Bz 合金靶材，或Co、Fe及B的獨立靶材，或合金靶材及元素靶材之組合(如CoFe靶材及B靶材)。在磁性儲存層220由Ta、Mo、W或Hf中之一或多種形成之實例中，使用由Ar形成之電漿在腔室中濺射Ta、Mo、W或Hf的濺射靶材。
取決於包括用以形成磁性儲存層220之一或多種材料等因素，磁性儲存層220的厚度從約5 Å至約20 Å。在一個實例中，磁性儲存層由Cox Fey Bz 製成，其中z為從約10重量%至約40重量%，y為從約20重量%至約60重量%，且x等於或小於70重量%。在此實例中，磁性儲存層220的厚度從5 Å至40 Å。在另一個實例中，磁性儲存層220的厚度為約20 Å。在一個實例中，磁性儲存層220直接形成在穿隧阻障層218上並與穿隧阻障層218接觸。在其他實例中，在磁性儲存層220與穿隧阻障層218之間存在不影響MTJ層疊的性能之過渡層。磁性儲存層示於下文第2E圖中。
進一步，在MTJ層疊200的實施例中，覆蓋層222形成在磁性儲存層220上，並且包括形成覆蓋層222的複數個中間層，包括含有鐵(Fe)的氧化物。另外，在一些實施例中，硬遮罩層224直接形成在覆蓋層222上並與覆蓋層222接觸。在另一實例中，硬遮罩層224形成在覆蓋層222上，在覆蓋層222和硬遮罩層224之間有過渡層；這種過渡層不會影響MTJ層疊200的性能。硬遮罩層224可以由金屬氧化物、非晶碳、陶瓷、金屬材料或前述者之組合所形成。在一個實例中，磁性儲存層220直接形成在覆蓋層222上並與覆蓋層222接觸。在其他實例中，在磁性儲存層220與覆蓋層222之間存在不影響MTJ層疊200的性能之過渡層。覆蓋層222示於以下第2F圖中。
第2B圖為根據本揭示內容之實施例之緩衝層204的放大視圖。緩衝層204可由鉭(Ta)或TaN形成。在可與其他實例組合之另一個實例中，緩衝層204包括Ta和TaN的層狀層疊。在可與本文之實例組合之其他實例中，緩衝層204可包括單獨的Cox Fey Bz ，或包括Cox Fey Bz 與Ta、TaN或Ta/TaN層狀層疊之組合。在緩衝層204的一個實例中，緩衝層204包括至少一個雙層204D。至少一個雙層204D包括就至少一個雙層204D之至少一次疊代，以交替方式形成在基板202上之第一緩衝中間層204A及第二緩衝中間層204B。在此實例中，第一緩衝中間層204A由Ta形成，且第二緩衝中間層204B由TaN形成，且第一緩衝中間層204A接觸基板202。在另一實例中，第一緩衝中間層204A由TaN形成，且第二緩衝中間層204B由Ta形成，且因此，TaN直接接觸基板202。
在緩衝層204的其他實例中，如第2A圖所示，就緩衝層204單獨使用Cox Fey Bz ，且因此Cox Fey Bz 可直接接觸基板202。在另一個實例中，如第2B圖所示，第三緩衝層204C形成於至少一個雙層204D上方。在此實例中，第三緩衝層204C由Cox Fey Bz 製造，並形成達10 Å的厚度。因此，取決於緩衝層204的配置，緩衝層204的厚度範圍自1 Å厚至60 Å厚。在採用Cox Fey Bz 的第三緩衝層204C的實例中，z為從約10重量%至約40重量%，y為從約20重量%至約60重量%，且x等於或小於70重量%。
第2C圖為根據本揭示內容之實施例的第一釘紮層208之放大視圖。在實施例中，第一釘紮層208由至少一個雙層230製成，並且當採用兩個或更多個雙層時，可以認為這兩個或更多個雙層形成雙層層疊234。每個雙層230由第一中間層208A和第二中間層208B製成。第一釘紮層208的雙層被表示為(X/Y)n ，(208A/208B)n ，其中各雙層為第一材料X和相異的第二材料Y之組合，且其中n為第一釘紮層208中之雙層的數目。在實施例中，X為Co且Y為Pt、Ni或Pd中之一種。儘管在第2C圖中所示之實例中n=4，但在替代實施例中，n從1至10。在實施例中，至少一個雙層230具有從約2 Å至約16 Å的厚度。在一個實例中，第一中間層208A由Co形成，且厚度從約1 Å至約8 Å。第二中間層208B可由Pt、Pd或Ni或前述者之組合或合金形成，且厚度從約1 Å至約8 Å。進一步，在第一釘紮層208的另一實施例中，至少一個雙層230直接形成在種晶層206上並與種晶層206接觸，且晶格匹配層208C形成在至少一個雙層230的頂部上。在諸如第2A圖中之MTJ層疊200等MTJ層疊中，晶格匹配層208C接觸SyF耦合層210。在實施例中，晶格匹配層208C的厚度從1 Å至3 Å。在此實例中，晶格匹配層208C為Pt，且在另一個實例中，晶格匹配層208C為Pd。取決於實施例，可包括一或多個層(包括晶格匹配層208C，且在一些實例中，包括至少一個雙層230)之第一釘紮層208的總厚度為從1 nm至約18 nm。在其他實例中，可在第一釘紮層208與種晶層206之間形成不會負面地影響MTJ層疊的特性之一或多個過渡層。
第2D圖為根據本揭示內容之實施例的第二釘紮層212之放大視圖。在實施例中，第二釘紮層212由晶格匹配層212A製造，且晶格匹配層212A形成於SyF耦合層210上並接觸SyF耦合層210。在實施例中，晶格匹配層212A包括厚度從1 Å至3 Å之Pt或Pd的層。在第二釘紮層212的一個實例中，至少一個雙層232形成於晶格匹配層212A上方。各雙層232包括第一中間層212B及第二中間層212C，第一中間層212B可為Co，且第二中間層212C可為Pt、Ni或Pd或前述者之組合或合金。當在第二釘紮層212中採用諸如雙層232的兩個或更多個雙層時，兩個或更多個雙層可以被稱為雙層層疊236。因此，當於操作138沉積一或多個雙層時，如第1B圖所示，可使用個別的濺射靶材來形成雙層230的第一中間層208A及第二中間層208B中之各者。第二釘紮層212的至少一個雙層232表示為(X/Y)n ，(212A/212B)n ，其中n為雙層的數目。儘管在第2D圖之實例中n=4，但在替代的實施例中，n為從1至5。在實施例中，至少一個雙層232具有從約2 Å至約16 Å的總厚度。在一個實例中，第一中間層212B為從約1 Å至約8 Å厚之Co層，且第二中間層212C為從約1 Å至約8 Å厚。在各個實施例中，第二中間層212C包括Ni、Pt或Pd或前述者之組合或合金。
進而，在另一個實施例中，第二釘紮層212包括形成於至少一個雙層232的頂部上之Co的覆層212D。在第二釘紮層212的其他實例中，不存在覆層212D。在另一個實例中，未示於第2D圖，Co的覆層212D形成於晶格匹配層212A上。在實施例中，覆層212D的厚度從約1 Å至約10 Å。取決於實施例，可包括一或多個層(包括本文所討論之至少一個雙層232)之第二釘紮層212的總厚度為0.3 nm至15 nm。在一些實例中，可在至少一個雙層232與第二釘紮層212之間採用過渡層。在其他實例中，可在至少一個雙層232與SyF耦合層210之間形成過渡層。在其他實例中，可在至少一個雙層232與第二釘紮層212之間還有在至少一個雙層232與SyF耦合層210之間形成過渡層。這種(多個)過渡層不影響MTJ層疊的性能。
在實施例中，第一釘紮層208及第二釘紮層212各包括相同的中間層成分及/或不同的中間層厚度。在替代實施例中，第一釘紮層208及第二釘紮層212各包括不同的成分及/或厚度。在實施例中，第一釘紮層208包括至少一個雙層，所述至少一個雙層包括Co的第一中間層和Pt的第二中間層，且第一釘紮層208進一步包括Pt或Pd的第一晶格匹配層，所述第一晶格匹配層形成於至少一個雙層上方。第一釘紮層208的第一晶格匹配層與由Ir形成的SyF耦合層210接觸。在此實例中，第二釘紮層212形成於SyF耦合層210上方並包括Pt或Pd的第二晶格匹配層，所述第二晶格匹配層被形成以接觸SyF耦合層210。在一些實例中，第二釘紮層212進一步包括在第二晶格匹配層上方形成之一或多個雙層。在實施例中，第二釘紮層212的一或多個雙層包括Co的第一中間層和Pt的第二中間層。在另一個實施例中，第一釘紮層208包括至少一個雙層，所述至少一個雙層包括Co的第一中間層和Ni的第二中間層，且第一釘紮層208還包括在至少一個雙層上方形成之Pt或Pd的第一晶格匹配層，使得第一晶格匹配層與由Ir形成之SyF耦合層210接觸。在此實例中，第二釘紮層212包括Pt或Pd的第二晶格匹配層，所述第二晶格匹配層被形成以接觸SyF耦合層210，且第二釘紮層212視情況包括在第二晶格匹配層上方形成之一或多個雙層。在此實例中，第二釘紮層212的一或多個雙層包括Co的第一中間層及Pt的第二中間層。
第2E圖為根據本揭示內容之實施例之示例磁性儲存層220的放大視圖。如第2E圖所示，磁性儲存層220的第一磁性層220A和磁性儲存層220的第二磁性層220B各由Cox Fey Bz 製成。由Ta、Mo、W、Hf或前述者之組合所製成之第三層220C設置於其間。第三層220C可含有摻雜劑，如硼、氧或其他摻雜劑。因此，磁性儲存層220由以下三層製成：第一磁性層220A及第二磁性層220B，及設置於第一磁性層220A與第二磁性層220B之間的第三層220C。第三層220C強化了垂直於基板平面之釘紮力矩(pinning moment) (如，與基板202垂直之平面)，這增進了磁異向性，結構的磁性之方向依賴性(directional dependence)。
第2F圖為根據本揭示內容之實施例的示例覆蓋層222之放大視圖。覆蓋層222的總厚度從2 Å至120 Å，且在一些實施例中，覆蓋層的總期望厚度(如，包括如第2F圖所示之所有中間層)為約60 Å。在實施例中，覆蓋層222包括複數個中間層。第一覆蓋中間層222A由直接在磁性儲存層220上形成達從約2Å至約10Å的厚度之MgO或另一含鐵氧化物製成。在第一覆蓋中間層222A的頂部上，形成Ru、Ir或前述者之組合的第二覆蓋中間層222B達1Å至約30Å的厚度。在實施例中，視情況在第二覆蓋中間層222B上由Ta形成第三覆蓋中間層222C達1Å至約30Å的厚度。因此，覆蓋層222的一些實施例不含第三覆蓋中間層222C。在實施例中，視情況在第三覆蓋中間層222C上形成第四覆蓋中間層222D達50Å的厚度，且第四覆蓋中間層222D由Ru、Ir或前述者之組合形成。在各個實施例中，覆蓋層222僅包括第一覆蓋中間層222A，或第一覆蓋中間層222A及第二覆蓋中間層222B，或第一覆蓋中間層222A、第二覆蓋中間層222B及第三覆蓋中間層222C，或第一、第二及第三覆蓋層222A至222C。在一些實施例中，可在第一覆蓋中間層222A、第二覆蓋中間層222B與第三覆蓋中間層222C中之某些或所有層之間使用過渡層，或可在覆蓋層222與磁性儲存層220之間使用過渡層，使得(多個)過渡層不會負面地影響MTJ層疊的性能。
本文討論的MTJ層疊具有經歷400℃或高於400℃之溫度的處理後之改良的性能，至少是因為第一釘紮層與SyF耦合層之間的晶格匹配及第二釘紮層與SyF耦合層之間的晶格匹配。SyF耦合層與各第一和第二釘紮層之間的晶格匹配抑制了在SyF耦合層和第一釘紮層之介面處及在SyF耦合層和第二釘紮層之介面處的粗糙度形成。粗糙度形成導致一或多個層中缺乏平坦度，這對MTJ層疊的性能產生負面影響。進而，在各第一釘紮層及第二釘紮層包括雙層的實例中，可選擇第一釘紮層及第二釘紮層的各雙層的各中間層之厚度的比值，以降低當對MTJ層疊施加磁場時所產生的偶極場效應(dipole field effect)。因此，根據本揭示內容之實施例製造之MTJ層疊能夠在高溫處理之後保持結構完整性還有期望的磁特性和電特性。
儘管前述內容涉及本揭示內容的實施例，但可以在不脫離本揭示內容的基本範圍的情況下設計本揭示內容的其他和進一步的實施例，並且本揭示內容的範圍由所附申請專利範圍確定。
100A:MTJ層疊 102:基板 104:緩衝層 106:種晶層 108:第一釘紮層 110:SyF耦合層 112:第二釘紮層 114:結構阻擋層 116:磁性參考層 118:穿隧阻障層 120:磁性儲存層 122:覆蓋層 122A:第一覆蓋中間層 122B:第二覆蓋中間層 124:硬遮罩層 100B:方法 128A~154:操作 200:MTJ層疊 202:基板 204:緩衝層 204A:第一緩衝中間層 204B:第二緩衝中間層 204C:第三緩衝層 204D:雙層 206:種晶層 208:第一釘紮層 208A:第一中間層 208B:第二中間層 208C:晶格匹配層 210:SyF耦合層 212:第二釘紮層 212A:晶格匹配層 212B:第一中間層 212C:第二中間層 212D:覆層 214:結構阻擋層 216:磁性參考層 218:穿隧阻障層 220:磁性儲存層 220A:第一磁性層 220B:第二磁性層 220C:第三層 222:覆蓋層 222A:第一覆蓋中間層 222B:第二覆蓋中間層 222C:第三覆蓋中間層 222D:第二覆蓋中間層 224:硬遮罩層 230:雙層 232:雙層 234:雙層層疊 236:雙層層疊
因此，可以詳細地理解本揭示內容的上述特徵的方式，可以通過參考實施例獲得上文簡要概述的本揭示內容的更具體的描述，其中一些實施例在附圖中示出。然而，應注意，附圖僅繪示出示例性實施例，且因此不應視為對其範圍之限制，可允許其他等效實施例。
第1A圖為範例磁性穿隧接面(MTJ)層疊之示意圖。
第1B圖是製造包括第1A圖之磁性穿隧接面(MTJ)層疊並根據本揭示內容之實施例的記憶體元件之方法的流程圖。
第2A圖為根據本揭示內容之實施例的MTJ層疊的示意圖。
第2B圖為根據本揭示內容之實施例的MTJ層疊的緩衝層之放大視圖。
第2C圖為根據本揭示內容之實施例的MTJ層疊的第一釘紮層之放大視圖。
第2D圖為根據本揭示內容之實施例的MTJ層疊的第二釘紮層之放大視圖。
第2E圖為根據本揭示內容之實施例的MTJ層疊的範例磁性儲存層之放大視圖。
第2F圖為根據本揭示內容之實施例的MTJ層疊的範例覆蓋層之放大視圖。
為了便於理解，在可能的情況下，使用相同的元件符號來表示附圖中共有的相同元件。可預期的是，一個實施例的元件和特徵可以有利地併入其他實施例中而無需進一步記載。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
200:MTJ層疊
202:基板
204:緩衝層
206:種晶層
208:第一釘紮層
210:SyF耦合層
212:第二釘紮層
214:結構阻擋層
216:磁性參考層
218:穿隧阻障層
220:磁性儲存層
222:覆蓋層
224:硬遮罩層

Claims (20)

  1. 一種記憶體元件，包含：一磁性穿隧接面層疊，包含：一第一釘紮層，包含一第一雙層及一第一晶格匹配層，該第一晶格匹配層形成在該第一雙層上方，其中該第一晶格匹配層包含鉑或鈀；一合成抗亞鐵磁(SyF)耦合層，接觸該第一釘紮層之該第一晶格匹配層；以及一第二釘紮層，接觸該SyF耦合層，其中該第二釘紮層包含一第二晶格匹配層，該第二晶格匹配層包含鉑或鈀，該第二晶格匹配層接觸該SyF耦合層。
  2. 如請求項1所述之記憶體元件，其中該第一釘紮層和第二釘紮層的總厚度為從1nm至18nm，且該第二釘紮層的總厚度為從1nm至18nm。
  3. 如請求項1所述之記憶體元件，其中該第一晶格匹配層的厚度係從1Å至3Å，且該第二晶格匹配層的厚度係從1Å至3Å。
  4. 如請求項1所述之記憶體元件，其中該SyF耦合層包含釕、鉻、銠或銥。
  5. 如請求項1所述之記憶體元件，其中該第一釘紮層接觸一種晶層，該種晶層由鉻或鉑中之至少 一者形成，該種晶層的厚度係從1Å至100Å。
  6. 如請求項1所述之記憶體元件，其中該第一雙層包含厚度從1Å至7Å之鈷的一第一中間層，以及鉑、鎳、鈀或前述者之合金或前述者之組合的一第二中間層，該第二中間層的厚度係從1Å至8Å。
  7. 如請求項1所述之記憶體元件，其中該第二釘紮層進一步包含一第二雙層，該第二雙層包含鈷的一第一中間層，及鉑、鎳或鈀或前述者之合金或前述者之組合的一第二中間層，該第一中間層的厚度從1Å至8Å，該第二中間層的厚度係從1Å至8Å。
  8. 如請求項1所述之記憶體元件，其中該第二釘紮層的厚度係從0.3nm至15nm。
  9. 如請求項1所述之記憶體元件，進一步包含：一結構阻擋層，接觸該第二釘紮層；一磁性參考層，接觸該結構阻擋層；一穿隧阻障層，接觸該磁性參考層；以及一磁性儲存層，接觸該穿隧阻障層。
  10. 如請求項1所述之記憶體元件，其中該第一晶格匹配層的一第一晶格常數與該第二晶格匹配層的一第二晶格常數分別在該SyF耦合層的一第三晶格常數之+/- 4%內。
  11. 一種磁性穿隧接面層疊，包含： 一第一釘紮層，包含第一複數個雙層及一第一晶格匹配層，該第一晶格匹配層形成於該第一複數個雙層上方，其中該第一晶格匹配層包含鉑或鈀，且其中該第一複數個雙層中之各雙層包含一第一鈷中間層，和鉑、鎳、鈀或前述者之合金或前述者之組合的一第二中間層；一合成抗亞鐵磁(SyF)耦合層，形成於該第一釘紮層上；以及一第二釘紮層，形成於該SyF耦合層上，其中該第二釘紮層包含一第二晶格匹配層，該第二晶格匹配層形成於該SyF耦合層上。
  12. 如請求項11所述之磁性穿隧接面層疊，其中該第二釘紮層進一步包含形成於該第二晶格匹配層上之一雙層及形成於該雙層上之一鈷層，該鈷層的厚度係從1Å至10Å。
  13. 如請求項11所述之磁性穿隧接面層疊，其中該第二晶格匹配層包含鉑或鈀。
  14. 如請求項11所述之磁性穿隧接面層疊，其中該SyF耦合層的厚度係從3Å至10Å，並包含釕、鉻、銠或銥。
  15. 如請求項11所述之磁性穿隧接面層疊，進一步包含： 一結構阻擋層，位於該第二釘紮層上，其中該結構阻擋層包含鉭、鉬或鎢中之至少一者，且具有從1Å至8Å的厚度；一磁性參考層，位於該結構阻擋層上；一穿隧阻障層，位於該磁性參考層上；以及一磁性儲存層，位於該穿隧阻障層上。
  16. 一種磁性穿隧接面層疊，包含：一緩衝層；一種晶層，包含鉻，該種晶層形成於該緩衝層上方；一第一釘紮層，接觸該種晶層，其中該第一釘紮層包含一第一雙層及一第一晶格匹配層，該第一晶格匹配層形成於該第一雙層上方，該第一晶格匹配層由鉑或鈀中之至少一者形成，且其中該第一雙層包含一鈷中間層，及包含鉑、鎳或鈀之至少一個中間層；一合成抗亞鐵磁(SyF)耦合層，形成於該第一釘紮層上；一第二釘紮層，形成於該SyF耦合層上，其中該第二釘紮層包含一第二晶格匹配層，該第二晶格匹配層形成於該SyF耦合層上，其中該第二晶格匹配層包含鉑或鈀；一結構阻擋層，形成於該第二釘紮層上，其中該結構阻擋層包含鉭、鉬或鎢中之至少一者； 一磁性參考層，形成於該結構阻擋層上；一穿隧阻障層，形成於該磁性參考層上；以及一磁性儲存層，形成於該穿隧阻障層上。
  17. 如請求項16所述之磁性穿隧接面層疊，其中該第二釘紮層進一步包含一第二雙層，其中該第二雙層包含鈷的一第一中間層，及鉑、鎳或鈀或前述者之合金或前述者之組合的一第二中間層。
  18. 如請求項17所述之磁性穿隧接面層疊，其中該第二釘紮層進一步包含一鈷層，該鈷層形成於該第二雙層上方並接觸該結構阻擋層。
  19. 如請求項16所述之磁性穿隧接面層疊，其中該SyF耦合層包含釕、鉻、銠或銥，且係具有從3Å至10Å的厚度。
  20. 如請求項16所述之磁性穿隧接面層疊，其中該第一釘紮層之該第一雙層包含該第一中間層的厚度與該第二中間層的厚度之間的一第一厚度比值，且該第二釘紮層之該第二雙層包含該第一中間層的厚度與該第二中間層的厚度之間的一第二厚度比值，其中該第一厚度比值大於該第二厚度比值。
TW108112614A 2018-05-24 2019-04-11 具有耦合釘紮層晶格匹配的磁性穿隧接面 TWI811334B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862676119P 2018-05-24 2018-05-24
US62/676,119 2018-05-24
US16/358,475 US10957849B2 (en) 2018-05-24 2019-03-19 Magnetic tunnel junctions with coupling-pinning layer lattice matching
US16/358,475 2019-03-19

Publications (2)

Publication Number Publication Date
TW202011623A TW202011623A (zh) 2020-03-16
TWI811334B true TWI811334B (zh) 2023-08-11

Family

ID=68614067

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108112614A TWI811334B (zh) 2018-05-24 2019-04-11 具有耦合釘紮層晶格匹配的磁性穿隧接面

Country Status (6)

Country Link
US (1) US10957849B2 (zh)
JP (1) JP7104809B2 (zh)
KR (1) KR102649026B1 (zh)
CN (1) CN112136223A (zh)
TW (1) TWI811334B (zh)
WO (1) WO2019226231A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10957849B2 (en) * 2018-05-24 2021-03-23 Applied Materials, Inc. Magnetic tunnel junctions with coupling-pinning layer lattice matching
US10910557B2 (en) 2018-09-14 2021-02-02 Applied Materials, Inc. Apparatus and methods of fabricating a magneto-resistive random access memory (MRAM) device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130207209A1 (en) * 2012-02-15 2013-08-15 Industrial Technology Research Institute Top-pinned magnetic tunnel junction device with perpendicular magnetization
US20140021426A1 (en) * 2012-07-17 2014-01-23 Yun-Jae Lee Magnetic device and method of manufacturing the same
US20150171316A1 (en) * 2013-12-17 2015-06-18 Qualcomm Incorporated Hybrid synthetic antiferromagnetic layer for perpendicular magnetic tunnel junction (mtj)
US9299923B2 (en) * 2010-08-24 2016-03-29 Samsung Electronics Co., Ltd. Magnetic devices having perpendicular magnetic tunnel junction

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544667B1 (en) * 1999-03-11 2003-04-08 Hitachi, Ltd. Magnetic recording medium, producing method of the same and magnetic recording system
US7098495B2 (en) 2004-07-26 2006-08-29 Freescale Semiconducor, Inc. Magnetic tunnel junction element structures and methods for fabricating the same
US7423850B2 (en) * 2005-03-31 2008-09-09 Hitachi Global Storage Technologies Netherlands B.V. CPP-GMR read head sensor with synthetic free layer providing suppression of spin torque noise
FR2904724B1 (fr) 2006-08-03 2011-03-04 Commissariat Energie Atomique Dispositif magnetique en couches minces a forte polarisation en spin perpendiculaire au plan des couches, jonction tunnel magnetique et vanne de spin mettant en oeuvre un tel dispositif
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
WO2010080542A1 (en) * 2008-12-17 2010-07-15 Yadav Technology, Inc. Spin-transfer torque magnetic random access memory having magnetic tunnel junction with perpendicular magnetic anisotropy
FR2952486B1 (fr) 2009-11-06 2012-01-06 Commissariat Energie Atomique Oscillateur radiofrequence
KR101652006B1 (ko) 2010-07-20 2016-08-30 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
JP6127511B2 (ja) 2012-12-28 2017-05-17 富士通セミコンダクター株式会社 磁気抵抗素子、これを用いた磁気記憶装置、及びその製造方法
US20150303373A1 (en) 2014-04-17 2015-10-22 Qualcomm Incorporated Spin-transfer switching magnetic element formed from ferrimagnetic rare-earth-transition-metal (re-tm) alloys
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US20160351799A1 (en) 2015-05-30 2016-12-01 Applied Materials, Inc. Hard mask for patterning magnetic tunnel junctions
US10833256B2 (en) 2016-08-29 2020-11-10 Tohoku University Magnetic tunnel junction element and method for manufacturing same
US10255935B2 (en) 2017-07-21 2019-04-09 Applied Materials, Inc. Magnetic tunnel junctions suitable for high temperature thermal processing
US10944050B2 (en) 2018-05-08 2021-03-09 Applied Materials, Inc. Magnetic tunnel junction structures and methods of manufacture thereof
US10957849B2 (en) * 2018-05-24 2021-03-23 Applied Materials, Inc. Magnetic tunnel junctions with coupling-pinning layer lattice matching
US10468592B1 (en) * 2018-07-09 2019-11-05 Applied Materials, Inc. Magnetic tunnel junctions and methods of fabrication thereof
US10867652B2 (en) * 2018-10-29 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Read circuit for magnetic tunnel junction (MTJ) memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299923B2 (en) * 2010-08-24 2016-03-29 Samsung Electronics Co., Ltd. Magnetic devices having perpendicular magnetic tunnel junction
US20130207209A1 (en) * 2012-02-15 2013-08-15 Industrial Technology Research Institute Top-pinned magnetic tunnel junction device with perpendicular magnetization
US20140021426A1 (en) * 2012-07-17 2014-01-23 Yun-Jae Lee Magnetic device and method of manufacturing the same
US20150171316A1 (en) * 2013-12-17 2015-06-18 Qualcomm Incorporated Hybrid synthetic antiferromagnetic layer for perpendicular magnetic tunnel junction (mtj)

Also Published As

Publication number Publication date
US20190363246A1 (en) 2019-11-28
JP7104809B2 (ja) 2022-07-21
KR20210000727A (ko) 2021-01-05
CN112136223A (zh) 2020-12-25
JP2021525005A (ja) 2021-09-16
WO2019226231A1 (en) 2019-11-28
TW202011623A (zh) 2020-03-16
KR102649026B1 (ko) 2024-03-20
US10957849B2 (en) 2021-03-23

Similar Documents

Publication Publication Date Title
TWI821274B (zh) 磁性穿隧接合結構及其製造方法
EP1973178B1 (en) Magnetoresistance effect device and method of production of the same
CN110495000B (zh) 包括垂直磁化磁穿隧接面的磁性装置
JP7125535B2 (ja) 磁気トンネル接合及びその製造方法
US10998496B2 (en) Magnetic tunnel junctions with tunable high perpendicular magnetic anisotropy
TWI811334B (zh) 具有耦合釘紮層晶格匹配的磁性穿隧接面
US11522126B2 (en) Magnetic tunnel junctions with protection layers