CN112136223A - 具有耦合钉扎层晶格匹配的磁性隧道结 - Google Patents

具有耦合钉扎层晶格匹配的磁性隧道结 Download PDF

Info

Publication number
CN112136223A
CN112136223A CN201980033383.3A CN201980033383A CN112136223A CN 112136223 A CN112136223 A CN 112136223A CN 201980033383 A CN201980033383 A CN 201980033383A CN 112136223 A CN112136223 A CN 112136223A
Authority
CN
China
Prior art keywords
layer
interlayer
pinned
lattice matching
bilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980033383.3A
Other languages
English (en)
Inventor
薛林
程志康
汪荣军
马亨德拉·帕卡拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN112136223A publication Critical patent/CN112136223A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment

Landscapes

  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Excavating Of Shafts Or Tunnels (AREA)

Abstract

本文讨论的磁性隧道结(MTJ)结构的实施方式采用第一钉扎层及第二钉扎层,且两者之间设置有合成反铁磁层。与种晶层接触的第一钉扎层可含有单独的铂或钯的单层,或者铂或钯的单层与钴和以下项的一或多个双层结合:铂(Pt)、镍(Ni)或钯(Pd)或前述的组合或前述的合金。第一钉扎层及第二钉扎层可具有不同的成分或构造,使得第一钉扎层具有比第二钉扎层更高的磁性材料含量,和/或比第二钉扎层更厚。本文讨论的MTJ堆叠在高温退火后维持了期望的磁性质。

Description

具有耦合钉扎层晶格匹配的磁性隧道结
背景
技术领域
本公开内容的实施方式一般涉及制造供磁性随机存取存储器(MRAM)应用的磁性隧道结结构。
背景技术
自旋转移力矩磁性随机存取存储器,或STT-MRAM,在其存储单元(memory cell)中采用磁性隧道结结构,其中两个铁-磁性层由薄的绝缘或“介电(dielectric)”层彼此隔开。其中磁性层之一具有固定的磁极性,另一个具有可在两种状态之间选择性地改变的磁极性。在磁性层具有垂直磁各向异性(magnetic anisotropy)的情况下,可变极性层的极性可以在包括磁性隧道结或“MTJ”结构的膜层堆叠的深度方向上,在具有与固定极性层相同的极性或者与固定极性层的极性相反的极性之间转换。跨MTJ的电阻是可变极性层相对于固定极性层的极性的函数。两层的极性在MTJ的深度方向上相同的情况下,跨MTJ的电阻较低,且当它们在MTJ的深度方向上彼此相反时,跨MTJ的电阻较高。因此,跨单元的电阻可以用于指示值1或0,且因此储存数据值,例如通过使用低电阻状态代表具有数据值1,并使用高电阻状态代表数据值为0。
为了形成MTJ堆叠,制造膜层堆叠,所述膜层堆叠包括第一钉扎层和第二钉扎层以及在第一钉扎层与第二钉扎层之间的合成反铁磁耦合(SyF)层。当暴露于磁场时,SyF耦合层使第一钉扎层和第二钉扎层的表面原子与SyF耦合层的表面原子对准,由此钉扎所述第一钉扎层和第二钉扎层中的各层的磁矩的取向。第一钉扎层和第二钉扎层各自包括相似的磁矩,因此当外部磁场施加到常规MTJ堆叠100A时将类似地反应。SyF耦合层维持第一和第二钉扎层的磁矩的反平行对准(anti-parallel alignment)。
在MTJs采用包括由非磁性层分隔的两个或更多个铁磁性层的合成反铁磁(synthetic anti-ferrimagnetic,SyF)层的情况下,在其高温处理之后,例如在约400℃或以上的温度下处理之后,可能丧失SyF耦合。此外,当磁场施加到MTJ堆叠时,可以产生偶极场,磁偶极是闭合的电流循环,且偶极场可以干扰包括MTJ堆叠的磁性存储层的MTJ堆叠的性能。
因此,仍然需要能够承受处理温度且降低偶极场效应的改进的MTJ堆叠。
发明内容
本公开内容一般涉及用于存储器单元的磁性隧道结(MTJ)堆叠的设计和制造。
在一个实例中,一种器件,包含:磁性隧道结堆叠,包括:第一钉扎层,包含第一双层及第一晶格匹配层,第一晶格匹配层形成在第一双层上方,其中第一晶格匹配层包括铂或钯。所述器件的MTJ堆叠进一步包括:合成反铁磁(SyF)耦合层,接触第一钉扎层的第一晶格匹配层;和第二钉扎层,接触SyF耦合层。第二钉扎层包括由铂或钯形成的第二晶格匹配层,第二晶格匹配层接触SyF耦合层。
在一个实例中,磁性隧道结堆叠包括:第一钉扎层,包含第一多个双层及第一晶格匹配层,第一晶格匹配层形成于第一多个双层上方,其中第一晶格匹配层包含铂或钯,且其中第一多个双层的各双层包含第一钴夹层及铂、镍、钯或前述的合金或组合的第二夹层;合成反铁磁(SyF)耦合层,形成于第一钉扎层上;和第二钉扎层,形成于SyF耦合层上,其中第二钉扎层包含在SyF耦合层上形成的第二晶格匹配层。
在另一个实例中,磁性隧道结(MTJ)堆叠包括:缓冲层;种晶层,形成于缓冲层上方,种晶层由铬形成;和第一钉扎层,接触种晶层。第一钉扎层包括第一双层及第一晶格匹配层,第一晶格匹配层形成于第一双层上方,第一晶格匹配层由铂或钯中的至少一种形成。第一双层包括钴夹层及包含铂、镍或钯的至少一个夹层。MTJ堆叠进一步包括:合成反铁磁(SyF)耦合层,形成于第一钉扎层上;和第二钉扎层,形成于SyF耦合层上,其中第二钉扎层包含在SyF耦合层上形成的第二晶格匹配层,其中第二晶格匹配层包含铂或钯。MTJ堆叠进一步包括:结构阻挡层,形成在第二钉扎层上,其中结构阻挡层包含钽、钼或钨中的至少一种;磁性参考层,形成在结构阻挡层上;隧道势垒层,形成在磁性参考层上;磁性存储层,形成在隧道势垒层上。
附图说明
以上简要概述本公开内容的上述详述特征可以被详细理解的方式、以及对本公开内容的更特定描述,可通过参照实施方式来获得,其中一些实施方式在附图中示出。然而,应注意,附图仅绘示出示例性实施方式,因而不应视为对本发明的范围的限制,可允许其他等效实施方式。
图1A为范例磁性隧道结(MTJ)堆叠的示意图。
图1B是制造包括图1A的磁性隧道结(MTJ)堆叠并根据本公开内容的实施方式的存储器件的方法的流程图。
图2A为根据本公开内容的实施方式的MTJ堆叠的示意图。
图2B为根据本公开内容的实施方式的MTJ堆叠的缓冲层的放大视图。
图2C为根据本公开内容的实施方式的MTJ堆叠的第一钉扎层的放大视图。
图2D为根据本公开内容的实施方式的MTJ堆叠的第二钉扎层的放大视图。
图2E为根据本公开内容的实施方式的MTJ堆叠的范例磁性存储层的放大视图。
图2F为根据本公开内容的实施方式的MTJ堆叠的范例覆盖层的放大视图。
为了便于理解,尽可能地使用相同的附图标号来标示附图中共通的相同元件。考虑到,一个实施方式的元件和特征在没有进一步描述下可有利地并入其他实施方式中。
具体实施方式
本公开内容的实施方式涉及磁性隧道结(MTJ)堆叠和STT MRAM存储单元和存储器。在此,MTJ堆叠并入包括上电极和下电极的膜堆叠中,使得MTJ堆叠夹在上电极和下电极之间。MTJ堆叠可被图案化以形成在磁阻随机存取存储器(MRAM)中所用的多个独立的存储单元。在MRAM单元的各个MTJ堆叠中存在两个磁性层,其中一个磁性层具有固定的极性,而另一个具有可通过在层上施加电压或通过向该磁性层施加电流来切换的极性。基于第一与第二磁性层之间的相对极性,电阻跨MRAM变化。在本文中将第一和第二磁性层分别称为磁性参考层和磁性存储层。由MTJ堆叠所形成的存储单元在对单元施加电压或在电流通过单元时工作。可切换磁性层的极性可响应于足够强度的电压施加而改变。另外,可通过在低于切换磁性存储层的磁极性所需的阈值的相对低电压下,测量跨单元的电流对电压关系,来测定单元的电阻率。
使用多个沉积腔室形成此处讨论的基本MTJ堆叠,所述沉积腔室用以在基板上沉积薄膜层,并最终对所沉积的膜层进行图案化和蚀刻。用于形成本文讨论的MTJ堆叠的沉积腔室包括物理气相沉积(PVD)腔室。在此,PVD腔室用于形成MTJ堆叠的多个薄膜层。MTJ堆叠包括缓冲层、缓冲层上的种晶层、种晶层上的第一钉扎层、第一钉扎层上的合成反铁磁(SyF)耦合层、SyF耦合层上的第二钉扎层,和第二钉扎层上的阻挡层。在本文所述的PVD操作中,在溅射腔室中由诸如氩(Ar)、氦(He)、氪(Kr)和/或氙(Xe)等惰性气体或稀有气体形成等离子体,同时将腔室维持在真空状态。PVD处理腔室还含有至少一个溅射靶,且基板设置在其中面对溅射靶的大致平坦的表面。溅射靶耦接电源供应器,使得溅射靶被电驱动或自建立为电源供应器的电路中的阴极态(cathodic state),通过等离子体到接地、例如是溅射腔室的接地部分。基板设置在基座上或在溅射腔室中的另一结构上,基座或其他结构可以处于浮动电位,连接至接地,或可受偏压而在阴极靶中形成阳极,以将等离子体引导到阳极或接地电路。溅射腔室中的惰性气体原子的正离子化部分被电气吸引到负偏压的靶,并因此,等离子体的离子轰击靶,这导致靶材料的原子被喷出并沉积在基板上,而在基板上形成由(数种)靶材料组成的薄膜。
为了形成化合物的薄膜,可在PVD腔室中使用Ar等离子体溅射包括该化合物的溅射靶。在另一个实例中,使用多个溅射靶在基板上沉积化合物层,且各个溅射靶包括要在基板上形成为薄膜的化合物的一或多种元素。多个溅射靶存在于PVD腔室中,且可以使用Ar等离子体或其他气体系等离子体溅射,以在基板上形成期望的化合物层。此外,在本文中用以形成MTJ堆叠的层的PVD操作中,使用金属氧化物溅射靶或金属氮化物溅射靶形成金属氧化物和金属氮化物。在替代性实施方式中,在Ar等离子体和氧(O2)或氮(N2)存在于PVD腔室中的同时,通过溅射一或多个由金属氧化物或金属氮化物的金属所组成的溅射靶,而在PVD腔室中形成MTJ堆叠的金属氧化物或金属氮化物层。在一个实例中,PVD腔室具有设置在其中的多个溅射靶,PVD腔室中的各溅射靶由电源偏压以通过如下任一方式在其上建立负偏压:通过向溅射靶直接施加负DC偏压,或者通过使用波形以在靶上电驱动或自建阴极状态,或前述的组合。在此实例中,PVD腔室内的屏蔽件被配置以阻挡多个靶中的一或多个靶免于等离子体的影响,同时允许在PVD腔室中形成的等离子体的离子轰击至少一个靶,以从这些靶喷出或溅射靶材料原子,用以在基板上形成薄膜。在此实例中,一或多个溅射靶暴露于Ar等离子体,且其溅射依序或同步在基板上形成期望的膜组合物,且当除了Ar等离子体之外还分别将O2或N2用于基板上的薄膜层形成时,用分开的PVD腔室形成金属氧化物和金属氮化物层。
PVD系统可包括耦接到中央机器人基板传送腔室的一或多个PVD溅射腔室。中央机器人基板传送腔室经配置以在与其耦接的装载站和与其连接的溅射腔室之间移动基板。PVD系统保持在例如10E-9托的本底真空压力下,使得待形成MTJ堆叠于其上的基板于其上制造MTJ膜层堆叠期间,当在PVD腔室之中及之间移动待形成MTJ堆叠于其上的基板时不暴露于外部大气。在基板上形成MTJ膜层堆叠的初始膜层之前,将基板在真空腔室中脱气并使用Ar气体等离子体预清洁,或在连接至中央机器人传送腔室的专用预清洁腔室中的He/H气体等离子体中预清洁。在使用一或多个PVD腔室制造MTJ堆叠期间,可在各个PVD腔室中设置一或多种稀有或惰性溅射气体,诸如Ar、Kr、He或Xe。使气体离子化以在腔室中形成等离子体,且等离子体的离子轰击负偏压的(数个)溅射靶,以从靶喷出表面原子以在位于PVD溅射腔室中的基板上沉积(数种)靶材料的薄膜。在实施方式中,一或多个PVD腔室中的处理压力可以从约2毫托到约3毫托。取决于实施方式,在制造MTJ堆叠的至少种晶层、第一和第二钉扎层、SyF耦合层和缓冲层期间,PVD平台中的基板支撑基座(或其上可以设置基板的其他结构)保持在-200℃至600℃。
图1A是磁性隧道结(MTJ)堆叠的示意图。图1A示出了常规MTJ堆叠100A,MTJ堆叠100A包括基板102,基板102包括钨(W)、氮化钽(TaN)、氮化钛(Tin)或其他金属层的传导层。在一些实例中,基板102包括一或多个晶体管、位线或源极线,及先前在其中或其上制造的其他存储线,或用于形成MRAM存储器并先前在其上制造或形成的其他元件。其上形成有MTJ堆叠的基板具有的尺寸可包括小于200mm的直径、200mm的直径、约300mm的直径、约450mm的直径或另一个直径,且可具有圆形或矩形或方形面板的形状。
常规MTJ堆叠100A中的缓冲层104通过溅射基板位于其中的PVD腔室内的一或多个靶而形成于基板102上,且在此包括以下一或多种层:CoxFeyBz、TaN、Ta或前述的组合。种晶层106经由PVD腔室中的溅射而沉积于缓冲层104上方。在常规MTJ堆叠100A中使用缓冲层104,以改善种晶层106对基板的粘附性。这里的种晶层106包括铂(Pt)或钌(Ru),且通过在基板位于其中的PVD腔室内溅射Pt或Ru或前述的合金的靶来形成种晶层106。通过减少或消除缓冲层104与种晶层106之间的晶格失配,种晶层106用于改善常规MTJ堆叠100A中的后续沉积的层的粘附性和接种(seeding)。
通过溅射将第一钉扎层108形成于种晶层106上。这里的第一钉扎层108包括钴(Co)层、一或多个含Co双层,或钴层与一或多个含Co双层的组合。这里通过溅射将合成反铁磁(SyF)耦合层110形成于第一钉扎层108上方。可由钌(Ru)、铑(Rh)、Cr或铱(Ir)的靶溅射的前述元素而形成SyF耦合层110。通过溅射将第二钉扎层112形成于SyF耦合层110上方。在此由单一钴(Co)层形成第二钉扎层112。SyF耦合层110位于第一钉扎层108与第二钉扎层112之间,并使第一钉扎层108和第二钉扎层112的表面原子在暴露于磁场时与SyF耦合层110的表面原子对准,由此钉扎所述第一钉扎层108和第二钉扎层112中的各层的磁矩的取向。第一钉扎层108和第二钉扎层112各自包括类似的磁矩,且将因此当将外部磁场施加至常规MTJ堆叠100A时有类似反应。SyF耦合层110维持第一108和第二112钉扎层的磁矩的反平行对准。
结构阻挡层114形成于第二钉扎层112上方,并在此包括钽(Ta)、钼(Mo)、钨(W)或前述的组合。利用结构阻挡层114是因为其晶态结构,所述晶态结构与第一108和第二112钉扎层的晶态结构不同。结构阻挡层114防止在常规MTJ堆叠100A与可耦接至常规MTJ堆叠100A而形成MRAM存储单元的金属触点之间形成短路。
此外,在常规MTJ堆叠100A中,通过在PVD腔室中的溅射将磁性参考层116形成在结构阻挡层114上方。隧道势垒层118形成在磁性参考层116上方,且磁性存储层120形成在隧道势垒层118上方。通过在一或多个PVD腔室中使用Ar等离子体溅射靶来形成隧道势垒层118、磁性参考层116和磁性存储层120中的各层。磁性参考层116和磁性存储层120各自包括可在成分上变化的CoxFeyBz合金。此外,磁性存储层120可包括Ta、Mo、W或Hf或前述的组合的一或多层。隧道势垒层118包括绝缘材料,并且可以由诸如MgO之类的介电材料制成。选择隧道势垒层118的成分和厚度,以便在常规MTJ堆叠100A的隧道势垒层118中产生大的隧道磁阻比(tunnel magnetoresistance ratio;TMR)。TMR为常规MTJ堆叠100A中从反平行态(anti-parallel state;Rap)至平行态(parallel state;Rp)的电阻变化的量度,且可使用公式((Rap-Rp)/Rp)以百分比表示。当偏压施加至常规MTJ堆叠100A时,隧道势垒层118被自旋极化电子穿过,此电子透过隧道势垒层118的传输致使磁性参考层116与磁性存储层120之间导电。
通过在PVD腔室中溅射,在磁性存储层120上形成覆盖层122,且在此包括多个夹层。覆盖层122包括由诸如MgO之类的介电材料制成的第一覆盖夹层122A。在第一覆盖夹层122A上方形成包括如Ru、Ir、Ta或前述的组合的金属材料的第二覆盖夹层122B。第一覆盖夹层122A充当供硬掩模蚀刻所用的蚀刻终止层并且保护MTJ堆叠100A免受腐蚀。第二覆盖夹层122B被配置为当常规MTJ堆叠100A随后被图案化时与晶体管或触点电连通,如下文参照图1B所讨论的。通过溅射在PVD腔室中形成硬掩模层124。硬掩模层124形成在第二覆盖夹层122B上方以保护常规MTJ堆叠100A且可在后续操作期间被图案化。
图1B为制造存储器件的方法100B的流程图,所述存储器件包括MTJ堆叠100A,且所述MTJ堆叠根据本公开内容的实施方式制造并示出于图2A至2F。方法100B部分地在PVD系统的多个PVD腔室中执行,所述PVD腔室被配置为通过溅射沉积薄膜层。基板102可以经由PVD系统的中央机器人传送腔室在溅射腔室当中和之间移动,以形成各种薄膜层,所述薄膜层包括图1A中的MTJ堆叠100A及下文所示并讨论的根据本公开内容的实施方式制造的MTJ堆叠。在另一个实例中,如上文所讨论,多个溅射靶设置在PVD腔室中,且PVD腔室内部的屏蔽件被配置为选择性地保护多个溅射靶以免暴露于等离子体,或者暴露出靶。屏蔽件在方法100B的不同操作下旋转,以使一或多个靶依序或同步暴露于PVD腔室中的等离子体。
因此,本文参照方法100B引用图1A的层。在一或多个PVD腔室中,使用包括氩(Ar)、氦(He)、氪(Kr)、氙(Xe)、氧(O2)或氮(N2)的一或多种气体作为等离子体物种来进行方法100B的操作。在方法100B期间,PVD腔室中的处理压力可为从约2毫托至约3毫托。取决于实施方式,于制造MTJ堆叠的钉扎层和种晶层期间,PVD平台中的基板支撑基座(或其上可设置基板的其他结构)保持在-200℃至600℃。
取决于用于MTJ堆叠100A的各层的(数个)溅射靶的成分,可以在PVD腔室之中和之间移动基板102,或者如本文所讨论的,多个靶耦接至电源,且屏蔽件被配置成选择性地保护一些靶,使得一或多个靶依序或同时暴露以形成期望的膜成分,或者可以执行两种方法。在PVD腔室中的溅射期间,当Ar用作溅射气体时,等离子体的Ar离子轰击一或多个暴露的溅射靶,导致溅射靶的表面原子被喷出并作为薄膜沉积在基板上。在方法100B中,在操作128A,诸如图1A中的基板102之类的基板经历包括在Ar气体等离子体或He/H等离子体中进行脱气和预清洁的操作。在方法100B期间,基板经由或通过中央机器人基板传送腔室在处理腔室之间移动。在操作128B,将基板102从中央机器人基板传送腔室传送到多个PVD腔室的一PVD腔室。随后,在操作130,通过在PVD腔室的靶中溅射而将缓冲层104沉积在基板102上。将1kW至100kW的功率施加到本文所讨论的一或多个PVD腔室,以离子化Ar的一部分并形成操作130中使用的等离子体。靶的被喷出表面原子沉积在基板102上形成缓冲层104。
于操作130处形成缓冲层104期间,使用Ar等离子体在PVD腔室中溅射包括CoxFeyBz、TaN和/或Ta的一或多个溅射靶,以形成缓冲层104。在缓冲层104为Ta或包括Ta的实施方式中,使用Ta靶和Ar等离子体在PVD腔室中溅射出缓冲层104。在缓冲层104是TaN或包括TaN的实例中,当在PVD腔室中存在氮气(N2)并使用Ar等离子体溅射Ta溅射靶以形成TaN缓冲层104时,执行操作130。在缓冲层104是TaN或包括TaN的另一实例中,使用TaN溅射靶和Ar等离子体在PVD腔室中执行操作130以形成缓冲层104。在形成缓冲层104和随后的层期间,将所使用的一或多个PVD腔室保持在真空压力下。
随后,在操作132中,通过在PVD腔室中溅射靶来将种晶层106沉积在缓冲层104上。在操作132的实施方式中,使用与用来沉积缓冲层104的溅射靶不同的溅射靶,在与用于形成缓冲层104的PVD腔室相同的PVD腔室中形成种晶层106。在操作134,通过在PVD腔室中溅射靶来将第一钉扎层108沉积在种晶层106上。第一钉扎层108在常规MTJ堆叠100A中示出为实例,且可于操作134通过使用Ar等离子体溅射一或多个靶而在PVD腔室中形成。在第一钉扎层108是Co层的实例中,在PVD腔室中使用Ar等离子体溅射Co靶。在第一钉扎层108包括一或多个双层的实例中,操作134使用Co溅射靶以形成双层的第一夹层,并使用由不同元素组成的另一溅射靶以形成双层的第二夹层。取决于实施方式,可在相同的PVD腔室中使用Ar等离子体溅射Co溅射靶和另一元素的溅射靶,或者可以在分开的PVD腔室中形成双层的各层。
在可与本文的其他实例结合的根据本公开内容的实施方式的实例中,在操作134使用PVD腔室形成如图2A和图2C所示的第一钉扎层208。在此实例中,在操作134使用一或多个溅射靶在PVD腔室中形成第一钉扎层208。为了沉积第一钉扎层208,以约2sccm至40sccm的流率将氙(Xe)或氩(Ar)气体导入PVD腔室。将Xe或Ar气体导入PVD腔室,同时以负电压向靶施加50W至10000W的功率以形成等离子体。在另一个实例中,以5sccm至20sccm的流率将Xe或Ar气体导入PVD腔室,及在一些实例中,以10sccm的流率将Xe或Ar气体导入PVD腔室。在另一实例中,施加到用于形成第一钉扎层208的一或多个溅射靶的功率为100W到800W,并且,在另一个实例,施加到一或多个溅射靶的功率可以是400W。
取决于第一钉扎层208的成分,可于操作134在PVD腔室中的溅射操作中使用Xe气体以形成等离子体,因为它是比Ar更重的气体,且因此产生与使用Ar或其他较轻的气体形成的离子相比具有更高原子量的离子。因此,Xe等离子体以比Ar等离子体更多的能量轰击靶,并可以用于溅射沉积诸如Pt之类的层。在本公开内容中的第一钉扎层208的一个实例中,以约10sccm的流率将Xe、Ar或其混合物导入PVD腔室中,并在负电压下对靶施加400W的功率,以形成Ar或Xe等离子体。在一个实例中,通过溅射Pd靶或Pt靶,由Pd或Pt的晶格匹配层制成第一钉扎层208。第一钉扎层208的晶格匹配层为从约
Figure BDA0002784436880000101
至约
Figure BDA0002784436880000102
厚。
在另一实例中,如图2C所示,第一钉扎层208包括至少一个双层,所述双层包括两个夹层,且在所述至少一个双层上方形成包括Pt或Pd的晶格匹配层。在除了晶格匹配层之外使用至少一个双层来形成第一钉扎层208的实例中,双层包括Co的第一夹层和诸如Pt、Pd或Ni或前述的组合或合金的第二夹层。可于操作134在PVD腔室中形成第一钉扎层208的双层,所述PVD腔室包括多个靶,所述多个靶包括Co靶和由Pt、Pd或Ni或前述的组合或合金形成的靶,或者在分开的PVD腔室形成第一钉扎层208的双层,一个PVD腔室含有Co靶且另一个PVD腔室含有Pt、Pd或Ni或前述的组合或合金的靶。在一个实例中,多个溅射靶设置在单个PVD腔室中并使用Ar等离子体和/或Xe等离子体溅射。可以使用本文讨论的屏蔽件将Co靶和另一元素的靶中的各个靶选择性地暴露于等离子体。选择性靶暴露形成双层的Co夹层并形成另一元素的夹层,以形成所得双层。可于操作134重复夹层沉积多次迭代,以形成如图2C所示的第一钉扎层208的一或多个双层。
于操作136,通过使用Ar、Kr或Xe等离子体在PVD腔室中溅射Ru、Cr、Rh或Ir的靶,将SyF耦合层110沉积在第一钉扎层108上。在根据如图2A所示的本公开内容的实施方式的SyF耦合层210的一个实例中,于操作136使用Ru、Cr、Rh或Ir的溅射靶在PVD腔室中沉积SyF耦合层210。于操作136形成SyF耦合层210的一个实例中,使用Kr或Xe作为等离子体气体在PVD腔室中溅射Ir溅射靶。以10sccm至25sccm的流率将形成等离子体的Xe气体或Kr气体导入PVD腔室,及在一些实例中,以16sccm的气体流率将形成等离子体的Xe气体或Kr气体导入PVD腔室。于操作136形成SyF耦合层210的另一实例中,使用Ar等离子体在PVD腔室中溅射Ru溅射靶。以可为例如2sccm至10sccm的气体流率,将用于形成等离子体以溅射Ru靶的Ar气体导入PVD腔室,且在一些实例中,Ar气体流率为6sccm。此外,在操作136的实例中,当在PVD腔室中使用Kr、Xe或Ar气体时,在负电压下向靶施加150W和300W之间的功率,以形成并维持Kr、Xe或Ar等离子体。在其他实例中,向靶施加大约250W的功率。于操作136将SyF耦合层210沉积为与第一钉扎层208的晶格匹配层接触。
于操作138,在PVD腔室中将第二钉扎层112沉积在SyF耦合层110上。在一个实例中,使用Co靶和Ar等离子体在PVD腔室中由Co形成第二钉扎层112。在另一个实例中,第二钉扎层112包括双层,并且可以包括或不包括经形成而与双层接触的Co层。在此实例中,使用Co溅射靶和第二金属溅射靶在PVD腔室中形成第二钉扎层112,且在至少一次迭代中调节屏蔽件,以分别暴露所述Co和第二金属溅射靶中的各靶,以形成第二钉扎层112的一或多个双层。在其他实例中,可在不同的PVD腔室中形成第二钉扎层112的双层的各层,其中一个PVD腔室包括Co溅射靶,而另一个PVD腔室包括第二金属的溅射靶。
在根据本公开内容的实施方式的第二钉扎层212的一个实例中,如图2A和2D所示,于操作138,取决于待溅射的靶材料,使用Ar等离子体和/或Xe等离子体在PVD腔室中沉积第二钉扎层212。在本公开内容的实施方式中,于操作138以Xe等离子体溅射Pt靶而沉积在SyF耦合层210上的Pt的晶格匹配层制造第二钉扎层212。在实施方式中,第二钉扎层212进一步包括双层,所述双层包括Co的第一夹层和Pt、Ni或Pd的第二夹层。双层形成在第二钉扎层212的晶格匹配层上。
在形成至少一个双层作为第二钉扎层的一部分的实例中,使用如下方式以在PVD腔室中形成双层:使用Co溅射靶形成双层的第一夹层,并使用第二金属溅射靶以形成双层的第二夹层。第二溅射靶可由Pt、Pd或Ni形成。在另一个实例中,可由包括Pt、Pd或Ni中的一或多种的合金形成第二溅射靶,且在至少一次迭代中,调节屏蔽件以分别暴露Co和第二金属溅射靶中的各靶,以形成第二钉扎层212的一或多个双层。当使用诸如Pt之类的金属来形成第二钉扎层212时,可使用氙来沉积第二钉扎层212,因为Xe是比Ar气体更重的气体,且因此可在PVD腔室中的溅射工艺期间更有效地与包括Pt的较重的金属交互作用。在实施方式中,第二钉扎层212进一步包括形成在至少一个双层上方的Co层。在至少一个双层上方形成的Co层可以具有多达
Figure BDA0002784436880000111
的厚度。在实施方式中,第二钉扎层212可具有从0.3nm至15nm的总厚度。于使用Xe气体在PVD腔室中形成等离子体的实施方式中,以约2sccm至约40sccm、或5sccm至20sccm的流率将Xe气体导入PVD腔室,且在一些实施方式中,以约10sccm的流率将Xe气体导入PVD腔室。在形成第二钉扎层212期间,在负电压下向靶施加50W至约1000W的功率,以形成并维持Ar和/或Xe等离子体。在一些实例中,在负电压下将100W至600W的功率施加到靶以形成并维持Ar和/或Xe等离子体,且在一些实施方式中,在负电压下向靶施加约200W的功率。
于操作140在PVD腔室中形成结构阻挡层114,取决于结构阻挡层114的预期成分,该PVD腔室包括溅射靶,溅射靶包括Ta、Mo和/或W。当使用两种或更多种Ta、Mo和W的溅射靶时,取决于结构阻挡层114的预期成分,可在分开的PVD腔室中使用各靶,或者可以使用上文讨论的屏蔽件调节,在PVD腔室中依序或同时溅射两种或更多种溅射靶。随后于操作142将磁性参考层116沉积在结构阻挡层114上,且可在PVD腔室中形成磁性参考层116,MTJ堆叠100A的其他层也可在所述PVD腔室中形成。是否缓冲层104和磁性参考层116二者都是CoxFeyBz-系,这可以取决于例如其他层的成分,举例而言,缓冲层104的成分。可以使用CoxFeyBz合金的溅射靶在PVD腔室中形成磁性参考层116。在其他实例中,可使用Co、Fe或B的独立溅射靶,或者通过合金溅射靶和单一元素溅射靶的组合、例如CoFe靶和B靶的组合来沉积磁性参考层116。
在操作144,将隧道势垒层118沉积在磁性参考层116上。在操作144的一个实例中,使用诸如MgO之类的金属氧化物靶和Ar气体系等离子体在PVD腔室中形成隧道势垒层118。在替代性实施方式中,于操作144,使用如下方式在PVD腔室中形成隧道势垒层118:在O2存在于PVD腔室的同时,使用诸如Mg、Ti、Hf、Ta或Al的金属靶和Ar气体系等离子体,以形成隧道势垒层118的金属氧化物。于操作146,在PVD腔室中形成磁性存储层120。磁性存储层120的形成可以根据预期的成分以各种方式发生。磁性存储层120可包括CoxFeyBz的一或多个层,且在一些实例中,可包括Ta、Mo、W或Hf的一或多个层。据此,PVD腔室中的磁性存储层120的沉积可包括Ar等离子体和CoxFeyBz合金靶,或Co、Fe和B的独立靶,或合金靶和元素靶的组合,诸如CoFe靶和B靶的组合。在磁性存储层120包括Ta、Mo、W或Hf的实例中,使用由Ar形成的等离子体在腔室中溅射Ta、Mo、W或Hf的溅射靶。
在一个实例中,可使用Ar等离子体在单个PVD腔室中形成磁性存储层120。可通过调节屏蔽件以暴露或保护如上文所讨论用于形成CoxFeyBz及Ta、Mo、W或Hf的层的一或多个靶,来沉积磁性存储层120。在另一个实例中,使用Ar等离子体使用CoxFeyBz合金靶,在PVD腔室中溅射磁性存储层120的CoxFeyBz层。在另一个实例中,通过使用独立的Co、Fe及B靶及Ar气体系等离子体,在PVD腔室中形成CoxFeyBz层。在又一实例中,使用Ar气体系等离子体和合金靶及化合物元素靶,例如,CoFe靶及B靶,在PVD腔室中形成CoxFeyBz层。可使用Ta靶、Mo靶、W靶或Hf靶,在PVD腔室中溅射磁性存储层120的Ta、Mo、W或Hf层。
于操作148,将覆盖层122沉积在磁性存储层120上。在实施方式中,覆盖层222的第一覆盖夹层122A形成在PVD腔室中,该PVD腔室可不同于形成非氧化物层的PVD腔室,因为当形成氧化物层时,Ar等离子体和O2二者于操作148期间均存在于PVD腔室中。通过使用Ar等离子体溅射Mg靶,且O2也存在于PVD腔室中,来在PVD腔室中沉积第一覆盖夹层122A。于操作148的另一实例中,使用MgO溅射靶和Ar等离子体在PVD腔室中形成第一覆盖夹层122A。在第一覆盖夹层122A由与隧道势垒层118相同的材料(如,Mg)形成的实例中,用于操作144的PVD腔室可以是用于操作148形成第一覆盖夹层122A的相同PVD腔室。于操作150,第二覆盖夹层122B沉积在第一覆盖夹层122A上。如果在操作148中使用O2,则操作150可以在与用于溅射第一覆盖夹层122A的PVD腔室不同的分开的PVD腔室中发生,因为在PVD腔室中没有使用O2来形成第一覆盖夹层122A。使用Ar等离子体和由Ru、Ir和/或Ta组成的一或多个溅射靶,在PVD腔室中形成第二覆盖夹层122B。取决于第二覆盖夹层122B的成分,操作150可在例如也用于操作136形成SyF耦合层110的PVD腔室中发生。
进一步,在方法100B中,于操作152,在PVD腔室中将硬掩模层124沉积在第二覆盖夹层122B上方。取决于MTJ堆叠100A中使用的硬掩模层124的类型,操作152可在或可不在O2存在的情况下发生。举例而言,若硬掩模层124为金属氧化物硬掩模,可在操作152期间使用O2和Ar系等离子体连同金属溅射靶或数个金属溅射靶来形成金属氧化物层,或者在于操作150不使用O2进行硬掩模层124形成的情况下,可使用金属氧化物溅射靶来沉积硬掩模层124。在一些实施方式中,当硬掩模层124为非晶碳或旋涂碳(spin-on carbon)时,操作152发生在CVD或旋涂沉积腔室中。
进一步,在方法100B中,于操作128A至152形成的MTJ堆叠100A(或下文在图2A中示出的MTJ堆叠200)可以经历由方法100B中的操作154共同指示的一或多个工艺。这些操作可包括高温(大约400℃)操作。在一个实例中,操作154的工艺可包括预先图案化退火操作,接着是MTJ图案化操作。在替代性实施方式中,于操作154的MTJ图案化可包括多个工艺,例如图案化硬掩模层124,且可进一步包括以下操作:在硬掩模层124被图案化以形成来自MTJ堆叠100A的多个独立柱体之后,使用经图案化的硬掩模层作为蚀刻掩模来蚀刻MTJ堆叠100A。
在操作154的替代性实施方式中,执行热退火操作以修复、结晶和增强膜堆叠的晶格结构,所述膜堆叠包括MTJ堆叠100A中的(数个)磁性存储层和(数个)磁性参考层。于操作154执行的热退火可用于进一步使至少(数个)磁性参考层116和(数个)磁性存储层120的材料结晶。在沉积磁性参考层和磁性存储层时磁性参考层和磁性存储层的结晶建立起MTJ堆叠100A的垂直各向异性,同时使其保持期望的电气和机械特性。以下示出并讨论遵循方法100B的操作而制造的MTJ堆叠的实施方式,且所述实施方式被配置为在操作154执行的热退火操作后,和/或在大约400℃的高温下发生的额外或替代的后端处理操作期间,维持钉扎层的沉积态(as-deposited)的面心立方(face-centered cubic;fcc)<111>晶态结构。根据本公开内容的实施方式制造的MTJ堆叠包括在第一钉扎层和第二钉扎层之间的SyF耦合层。在实施方式中,第一钉扎层包括第一晶格匹配层,且第二钉扎层包括第二晶格匹配层,第一晶格匹配层和第二晶格匹配层中的各层由铂(Pt)或钯(Pd)形成。在本文中称为第一钉扎层的第一晶格匹配层和第二钉扎层的第二晶格匹配层至少部分是因为选择用于制造第一和第二晶格匹配层中的各层的材料的晶格常数在制造SyF耦合层的材料的晶格常数的约+/-4%内。SyF耦合层与第一钉扎层的第一晶格匹配层和第二钉扎层的第二晶格匹配层中的各层接触。这与SyF耦合层与第一钉扎层的Co层和第二钉扎层的Co层接触的其他MTJ堆叠相反。
在实施方式中,第一钉扎层和/或第二钉扎层中的各层进一步包括至少一个双层,所述至少一个双层经形成而接触相应的晶格匹配层。在一个实例中,来自第一钉扎层的第一晶格匹配层和来自第二钉扎层的第二晶格匹配层中的各层与SyF耦合层接触,且SyF耦合层由Ir形成。各双层包括第一夹层和第二夹层。在第一钉扎层的一个实例中,第一钉扎层包括第一晶格匹配层和双层,所述双层包括Co的第一夹层和Ni的第二夹层。在第一钉扎层的另一实例中,第一钉扎层包括第一晶格匹配层,且至少一个双层包括Co的第一夹层和Pt的第二夹层。在第一钉扎层的另一实例中,第一钉扎层包括第一晶格匹配层,且至少一个双层包括Co的第一夹层和Pd的第二夹层。在第二钉扎层的实例中,第二钉扎层包括第二晶格匹配层和双层,所述双层包括Co的第一夹层和Pt的第二夹层。在另一个实例中,第二钉扎层包括第二晶格匹配层和双层,所述双层包括Co的第一夹层和Pd的第二夹层。在另一个实例中,第二钉扎层包括第二晶格匹配层和双层,所述双层包括Co的第一夹层和Ni的第二夹层。第二晶格匹配层与包括Ir的SyF耦合层接触。进一步,在第二钉扎层的实例中,Co层形成在一或多个双层上方并与结构阻挡层接触。
取决于实施方式,第一钉扎层和第二钉扎层可各自包括相同的层结构、材料和/或厚度,或者可在层结构、材料和/或厚度上有所变化。使用本文讨论的MTJ堆叠,在第一钉扎层和SyF耦合层之间以及在SyF耦合层和第二钉扎层之间存在改良的晶格匹配。如下文所讨论,改良的晶格匹配降低了偶极场对磁性存储层的影响。如本文所讨论的晶格匹配(lattice matching)包括:制造包括第一钉扎层、第二钉扎层和SyF耦合层的层,使得在第一钉扎层与SyF耦合层之间的晶格常数差异(在本文中称为晶格失配)减小时,在第二钉扎层与SyF耦合层之间的晶格失配减小。在等式(1)中定义晶格失配(lattice mismatch):
LM=[(a1–a2)/a1]x 100 (1)
在等式(1)中,a1为第一材料的晶格常数,且a2为第二材料的晶格常数。在本公开内容的实施方式中,MTJ堆叠的SyF耦合层与第一钉扎层之间的晶格失配小于约+/-4%,且SyF耦合层与第二钉扎层之间的晶格失配小于+/-4%。
此外,在本文讨论的MTJ堆叠中,当第一钉扎层和第二钉扎层中的各层包括至少一个双层时,可以调整第一钉扎层和第二钉扎层的各双层的夹层的厚度比率,从而在施加磁场时减少堆叠上的偶极场效应。如果使用多于一个双层,则可以就钉扎层中的各双层计算本文讨论的厚度比率。在其他实例中,厚度比率可以被计算为跨双层的平均值,使得钉扎层的厚度比率可使用第一夹层厚度的平均值和跨钉扎层的双层的第二夹层厚度的平均值来计算。下文讨论厚度比率的细节,并且计算钉扎层的双层的第一夹层的厚度和钉扎层的双层的第二夹层的厚度。使用本文讨论的MTJ堆叠,即使在退火之后,SyF耦合层的晶体结构和磁性参考层及磁性存储层的磁性耦合实质上维持在相同的沉积态的状态。举例而言,本文讨论的MTJ堆叠可在约400℃下持续0.5小时到至少3小时,且因此维持MTJ堆叠的磁性和电气特性。
图2A是根据本公开内容的实施方式的MTJ堆叠200的示意图。在图示的实施方式中,经由在PVD腔室中的溅射将缓冲层204形成在基板202的导电部分上,或形成在基板202上的导电膜层上。基板202可包括以下一或多种:钨(W)、氮化钽(TaN)、氮化钛(Tin)或其他金属层。缓冲层204改善种晶层206对基板202的粘附性。种晶层206对基板202的改善的粘附性有助于MTJ堆叠200的后续沉积层的形成和性能。缓冲层204包括CoxFeyBz、Ta和/或TaN,且使用Ar等离子体在PVD腔室中的一或多个PVD沉积操作中形成。在一个实例中,使用Ar等离子体和溅射靶,在PVD腔室中形成缓冲层104,所述溅射靶溅射靶为CoxFeyBz合金。在另一个实例中,使用Co、Fe或B的独立溅射靶,来形成缓冲层104。在另一个实例中,通过使用合金溅射靶和单一元素溅射靶的组合、例如是CoFe靶和B靶的组合,来形成缓冲层104。在缓冲层204中包括Ta层的实例中,可以使用Ta靶和Ar等离子体在PVD腔室中形成Ta层。
在一个实例中,缓冲层204包括TaN,且使用Ta靶、Ar等离子体和N2在PVD腔室中将缓冲层204溅射至基板202上。N2与从Ta靶溅射出的Ta材料反应,以形成TaN层。在另一个实例中,在PVD腔室中使用TaN溅射靶和Ar等离子体来形成缓冲层204。在一个实例中,将缓冲层204直接溅射在基板202上的传导层上并接触基板202上的传导层。在其他实例中,基板202上的传导层与缓冲层204之间有导电过渡层,所述导电过渡层不会影响MTJ堆叠的性能。视情况地将缓冲层204用于所图示的实施方式中,并且可以不用于本文讨论的一些实施方式中。当采用缓冲层204时,缓冲层204的总厚度为从
Figure BDA0002784436880000161
Figure BDA0002784436880000162
(不使用缓冲层)至约
Figure BDA0002784436880000163
在一个实例中,缓冲层204为直接溅射在基板202上的传导层上并与之接触的Ta、TaN或CoxFeyBz的单层,且所述单层多达
Figure BDA0002784436880000164
Figure BDA0002784436880000165
的厚度。在另一个实例中,缓冲层204为两层或更多层的组合,且缓冲层204的各层为Ta、TaN或CoxFeyBz。在此实例中,缓冲层204的各层的厚度可自
Figure BDA0002784436880000166
Figure BDA0002784436880000167
在缓冲层204由TaN形成而不是由Ta或CoxFeyBz形成的实例中,缓冲层204的厚度可多达
Figure BDA0002784436880000176
在可与本文之其他实例结合的另一个实例中,其中单独利用CoxFeyBz来形成缓冲层204。在此实例中,缓冲层204可具有约
Figure BDA0002784436880000171
的厚度。在另一个实例中,利用Ta或TaN中的至少一种结合CoxFeyBz,以形成缓冲层204。在此实例中,缓冲层204的平均厚度为约
Figure BDA0002784436880000172
经由溅射一或多个靶在PVD腔室中沉积种晶层206。种晶层206沉积在缓冲层204上。种晶层206包括Cr或Pt。在PVD腔室中形成种晶层206的细节已于上文操作132处讨论。在实施方式中,种晶层206的厚度为
Figure BDA0002784436880000173
或更小。在可与本文的其他实例结合的一个实例中,种晶层206的厚度从约
Figure BDA0002784436880000174
至约
Figure BDA0002784436880000175
在一个实例中,种晶层206直接形成在缓冲层204上并接触缓冲层204。在其他实例中,种晶层206与缓冲层204之间有过渡层,所述过渡层不影响MTJ堆叠的性能。
进一步,在MTJ堆叠200中,第一钉扎层208在PVD腔室中形成于种晶层206上。上文在图1B中的方法100B的操作134详细示出第一钉扎层208的形成,且第一钉扎层208的形成发生在使用Ar或Xe等离子体和一或多个溅射靶的PVD腔室中。在一个实例中,第一钉扎层208被制造为各种材料的一或多个双层和形成在所述一或多个双层上方的晶格匹配层,使得第一钉扎层的晶格匹配层与SyF耦合层210接触,如图2C所示。第一钉扎层208的晶格匹配层可以由Pt或Pd形成。使用Xe等离子体使用Pt或Pd溅射靶将第一钉扎层208沉积在一或多个双层上方。在第一钉扎层208中包括一或多个双层的实例中,每个双层含有Co的第一夹层和另一种元素或合金的第二夹层。通过使用Ar等离子体溅射Co靶,并随后使用Ar或Xe等离子体溅射Pt、Ni或Pd或前述的组合或合金的第二靶,来形成第一钉扎层208的至少一个双层。在除了Co靶之外还溅射Pt靶以形成第一钉扎层208的双层的实例中,可使用Xe等离子体代替Ar等离子体或者使用Xe等离子体还有Ar等离子体。在使用一或多个双层用于形成第一钉扎层的实施方式中,可通过形成双层的第一夹层而在PVD腔室中执行重复的沉积循环,其中第一夹层包括Co。双层的第一夹层可通过屏蔽不包括Co的靶来形成,且随后,通过屏蔽Co靶和其他靶来暴露第二靶,该第二靶包括用于沉积双层的第二夹层的第二元素。可以迭代方式重复第一夹层和第二夹层的沉积,以形成第一钉扎层208的一或多个双层。在一个实例中,第一钉扎层208在PVD腔室中直接形成在种晶层206上并与种晶层206接触。在其他实例中,在种晶层206和第一钉扎层208之间存在不影响MTJ堆叠的性能的过渡层。
合成反铁磁(SyF)耦合层210在PVD腔室中沉积在第一钉扎层208上,并且第二钉扎层212溅射沉积在SyF耦合层210上。使用Kr或Xe等离子体加上Ru溅射靶、Rh溅射靶、Cr溅射靶或Ir溅射靶在PVD腔室中形成SyF耦合层210。SyF耦合层210的厚度为从约
Figure BDA0002784436880000181
至约
Figure BDA0002784436880000182
在一个实施方式中,通过使用Ar或Xe等离子体在PVD腔室中溅射Pt靶或Pd靶来制造第二钉扎层212,以在SyF耦合层210上形成第二钉扎层212的晶格匹配层。在一些实例中,第二钉扎层212包括在晶格匹配层上方形成的至少一个双层。第二钉扎层212的至少一个双层包括Co的第一夹层和Ni、Pd或Pt或前述的组合或合金的第二夹层。在一个实例中,SyF耦合层210直接形成在第一钉扎层208的晶格匹配层和第二钉扎层212的晶格匹配层上,并与第一钉扎层208的晶格匹配层和第二钉扎层212的晶格匹配层接触。在其他实例中,在SyF耦合层210与第一钉扎层208或第二钉扎层212中的任一或二者之间存在过渡层,过渡层不影响MTJ堆叠的性能。
在以上图1B中的方法100B的操作138讨论第二钉扎层212的形成。第二钉扎层212包括在SyF耦合层210上形成的Pt或Pd的晶格匹配层,还有在晶格匹配层上方形成的一或多个双层。通过使用Xe等离子体溅射Pt靶或Pd靶,可形成第二钉扎层212的晶格匹配层多达
Figure BDA0002784436880000183
的厚度。在第二钉扎层212中包括一或多个双层的实例中,第一双层形成在晶格匹配层上并包括Co的第一夹层和如下的另一元素或所述元素的组合或合金的第二夹层:诸如Pd、Ni或Pt。通过使用Ar等离子体溅射Co靶,并随后通过使用Xe或Ar等离子体溅射Pt、Ni或Pd或前述的组合或合金的第二靶来形成双层。在一个实施方式中,在PVD腔室中使用Co靶和第二靶的第一夹层和第二夹层的重复沉积循环,可用于形成第二钉扎层212的一或多个双层。第二钉扎层212的各双层的厚度可以为约
Figure BDA0002784436880000184
至约
Figure BDA0002784436880000185
在一个实例中,第二钉扎层212的厚度为约0.3nm至15nm。图2D示出第二钉扎层212的替代配置。
在第一钉扎层208和第二钉扎层212各自包括一或多个双层的实施方式中,可就各钉扎层界定厚度比值。本文讨论的厚度比值为各钉扎层的一或多个双层的夹层的厚度的比值。本文讨论的厚度比值可表示为(X:Y)z,其中X为包括Co的第一夹层的厚度,Y为Pt、Ni或Pd或Pt、Ni和/或Pd的合金的第二夹层的厚度,且z指示与厚度比值相关的层,例如,厚度比值是针对第一钉扎层208或是第二钉扎层212。在一个实例中,第一钉扎层208的第一夹层从
Figure BDA0002784436880000191
Figure BDA0002784436880000192
厚,且第一钉扎层208的第二夹层从
Figure BDA0002784436880000193
Figure BDA0002784436880000194
厚。在另一个实例中,第二钉扎层212的第一夹层从
Figure BDA0002784436880000195
Figure BDA0002784436880000196
厚,且第二钉扎层212的第二夹层从
Figure BDA0002784436880000197
Figure BDA0002784436880000198
厚。在此实例中,第一钉扎层208的厚度比值[(Co:Y)208]大于第二钉扎层212的厚度比值[(Co:Y)212]。
在制造MTJ堆叠200之后,可以执行包括蚀刻MTJ堆叠200的操作作为MRAM器件制造的一部分。在蚀刻之后,当对MRAM器件施加磁场时,从第一钉扎层208到磁性存储层220产生磁性偶极场。偶极场可以负面地影响MTJ堆叠200的层的性能,所述MTJ堆叠200的层包括磁性存储层220。由于在MTJ堆叠200中第二钉扎层212比第一钉扎层208更靠近磁性存储层220,因此第一钉扎层208的厚度比值大于第二钉扎层212的厚度比值,这使得磁性存储层220经受的偶极场最小化。因此,与第二钉扎层212的磁性材料含量相比,通过增加第一钉扎层208的磁性材料含量,可减小磁性存储层220所经受的偶极场。第一或第二钉扎层的磁性材料含量是诸如Co或Ni之类的材料的量,所述材料能够响应所施加的磁场而保持磁化。这与也可用于形成一或多个钉扎层的诸如Pt或Pd等材料形成对比。在一个实例中,第一钉扎层的厚度比值(Co:Y)208可自1:1至8:1,且第二钉扎层的厚度比值(Co:Y)212可自1:1至8:8。在此实例中,MTJ堆叠200包括第一钉扎层208和第二钉扎层212,第一钉扎层208具8:1的厚度比值(Co:Y)208,且第二钉扎层212具8:8的厚度比值(Co:Y)212。在另一个实例中,MTJ堆叠200包括第一钉扎层208和第二钉扎层212,第一钉扎层208具8:3的厚度比值(Co:Y)208,且第二钉扎层212具3:7的厚度比值(Co:Y)212。在其他实例中,比值(Co:Y)208和(Co:Y)212可进一步变化,而[(Co:Y)208>(Co:Y)212]。当Y为诸如Ni之类的磁性材料时,可取决于实施方式进一步调整厚度比值,和/或可使用比用于形成第一钉扎层208的双层的数量更少数量的双层来形成第二钉扎层212。在一些实例中,第二钉扎层212不包括双层。
进一步,在MTJ堆叠200中,视情况地通过在PVD腔室中于第二钉扎层212上溅射出材料层而将结构阻挡层214形成于第二钉扎层212上。结构阻挡层214防止在MTJ堆叠200与可耦接至MTJ堆叠200以形成MRAM存储单元的金属触点之间形成短路。在一个实例中,在PVD腔室中的结构阻挡层214的沉积期间,取决于层的预期成分,可以使用Ar等离子体溅射一或多个独立的Ta、Mo或W溅射靶PVD腔室。在另一个实例中,在PVD腔室中沉积结构阻挡层214期间,或可使用Ar等离子体在PVD腔室中溅射包括Ta、Mo和/或W的合金的一或多个合金靶。结构阻挡层214是取向于<100>方向上的体心立方(body-centered-cubic;bcc)结构,与种晶层206和第一钉扎层208和第二钉扎层212形成对比,第一钉扎层208和第二钉扎层212各自可取向于面心立方<111>方向。结构阻挡层214的厚度自0(无层)
Figure BDA0002784436880000201
至约
Figure BDA0002784436880000202
且在一个实例中,溅射沉积
Figure BDA0002784436880000203
的厚度。在一个实例中,结构阻挡层214通过溅射沉积直接形成在第二钉扎层212上并与第二钉扎层212接触。在其他实例中,在结构阻挡层214和第二钉扎层212之间存在不影响MTJ堆叠的性能的过渡层。
通过使用Ar等离子体在PVD腔室中溅射沉积,以于结构阻挡层214上形成磁性参考层216。可使用单一Co-Fe-B合金溅射靶,或通过使用Co溅射靶、Fe溅射靶或B溅射靶中的两种或更多种,在PVD腔室中沉积磁性参考层216。在另一个实例中,可使用Ar等离子体、合金靶和元素靶在PVD腔室中形成磁性参考层216,所述合金靶和元素靶诸如,CoFe靶和B靶。可将磁性参考层216溅射至
Figure BDA0002784436880000204
Figure BDA0002784436880000205
的厚度,且在一个实例中,可将磁性参考层216形成为
Figure BDA0002784436880000206
的厚度。磁性参考层216包括CoxFeyBz,其中z为从约10重量%至约40重量%,y为从约20重量%至约60重量%,且x等于或小于70重量%。在实施方式中,z为至少20重量%。在一个实例中,磁性参考层216直接形成在结构阻挡层214上并与结构阻挡层214接触。在其他实例中,在磁性参考层216与结构阻挡层214之间存在不影响MTJ堆叠的性能的过渡层。
在PVD腔室中使用Ar等离子体中对靶的溅射在磁性参考层216上形成隧道势垒层218。隧道势垒层218包括金属氧化物,诸如氧化镁(MgO)、氧化铪(HfO2)、氧化钛(TiO2)、氧化钽(TaOx)、氧化铝(Al2O3)或适用于各种应用的其他材料。因此,可使用Ar等离子体及金属氧化物的溅射靶在PVD腔室中形成隧道势垒层218。或者,可使用Ar等离子体,O2和期望的金属氧化物的金属的溅射靶,在PVD腔室中形成隧道势垒层218,其中当从金属溅射靶溅射出的金属层暴露于O2时,形成金属氧化物层。隧道势垒层218具有
Figure BDA0002784436880000207
Figure BDA0002784436880000208
的厚度,在一些实施方式中具有
Figure BDA0002784436880000209
的厚度。在一个实例中,隧道势垒层218直接形成在磁性参考层216上并与磁性参考层216接触。在其他实例中,在隧道势垒层218与磁性参考层216之间存在不影响MTJ堆叠的性能的过渡层。
在实施方式中,MTJ堆叠200进一步包括使用如本文所讨论的PVD腔室中的溅射操作在隧道势垒层218上形成的磁性存储层220。磁性存储层220可包括CoxFeyBz的一或多层,且在一些实例中,磁性存储层220可包括Ta、Mo、W或Hf的一或多层。据此,在PVD腔室中的磁性存储层220的沉积可包括:使用Ar等离子体、CoxFeyBz合金靶,或Co、Fe及B的独立靶,或合金靶及元素靶的组合,诸如CoFe靶及B靶的组合。在磁性存储层220由Ta、Mo、W或Hf中的一或多种形成的实例中,使用由Ar形成的等离子体在腔室中溅射Ta、Mo、W或Hf的溅射靶。
取决于包括用以形成磁性存储层220的一或多种材料的因素,磁性存储层220的厚度从约
Figure BDA0002784436880000211
至约
Figure BDA0002784436880000212
在一个实例中,磁性存储层由CoxFeyBz制成,其中z为从约10重量%至约40重量%,y为从约20重量%至约60重量%,且x等于或小于70重量%。在此实例中,磁性存储层220的厚度从
Figure BDA0002784436880000213
Figure BDA0002784436880000214
在另一个实例中,磁性存储层220的厚度为约
Figure BDA0002784436880000215
在一个实例中,磁性存储层220直接形成在隧道势垒层218上并与隧道势垒层218接触。在其他实例中,在磁性存储层220与隧道势垒层218之间存在不影响MTJ堆叠的性能的过渡层。磁性存储层示于以下图2E中。
进一步,在MTJ堆叠200的实施方式中,覆盖层222形成在磁性存储层220上,并且包括形成覆盖层222的多个夹层,所述覆盖层包括含有铁(Fe)的氧化物。另外,在一些实施方式中,硬掩模层224直接形成在覆盖层222上并与覆盖层222接触。在另一实例中,硬掩模层224形成在覆盖层222上,在覆盖层222和硬掩模层224之间有过渡层;这种过渡层不会影响MTJ堆叠200的性能。硬掩模层224可以由金属氧化物、非晶碳、陶瓷、金属材料或前述的组合所形成。在一个实例中,磁性存储层220直接形成在覆盖层222上并与覆盖层222接触。在其他实例中,在磁性存储层220与覆盖层222之间存在不影响MTJ堆叠200的性能的过渡层。覆盖层222示于以下图2F中。
图2B为根据本公开内容的实施方式的缓冲层204的放大视图。缓冲层204可由钽(Ta)或TaN形成。在可与其他实例组合的另一个实例中,缓冲层204包括Ta和TaN的层状堆叠。在可与本文的实例组合的其他实例中,缓冲层204可包括单独的CoxFeyBz,或者包括CoxFeyBz与Ta、TaN或Ta/TaN层状堆叠的组合。在缓冲层204的一个实例中,缓冲层204包括至少一个双层204D。至少一个双层204D包括对于至少一个双层204D的至少一次迭代,以交替方式形成在基板202上的第一缓冲夹层204A及第二缓冲夹层204B。在此实例中,第一缓冲夹层204A由Ta形成,且第二缓冲夹层204B由TaN形成,且第一缓冲夹层204A接触基板202。在另一实例中,第一缓冲夹层204A由TaN形成,且第二缓冲夹层204B由Ta形成,且因此,TaN直接接触基板202。
在缓冲层204的其他实例中,如图2A所示,就缓冲层204单独使用CoxFeyBz,且因此CoxFeyBz可直接接触基板202。在另一个实例中,如图2B所示,第三缓冲层204C形成于至少一个双层204D上方。在此实例中,第三缓冲层204C由CoxFeyBz制造,并形成多达
Figure BDA0002784436880000221
的厚度。因此,取决于缓冲层204的配置,缓冲层204的厚度范围自
Figure BDA0002784436880000222
厚至
Figure BDA0002784436880000223
厚。在采用CoxFeyBz的第三缓冲层204C的实例中,z为从约10重量%至约40重量%,y为从约20重量%至约60重量%,且x等于或小于70重量%。
图2C为根据本公开内容的实施方式的第一钉扎层208的放大视图。在实施方式中,第一钉扎层208由至少一个双层230制成,并且当采用两个或更多个双层时,可以认为这两个或更多个双层形成双层堆叠234。每个双层230由第一夹层208A和第二夹层208B制成。第一钉扎层208的双层被表示为(X/Y)n,(208A/208B)n,其中各双层为第一材料X和相异的第二材料Y的组合,且其中n为第一钉扎层208中的双层的数目。在实施方式中,X为Co且Y为Pt、Ni或Pd中的一种。尽管在图2C中所示的实例中n=4,但在替代性实施方式中,n从1至10。在实施方式中,至少一个双层230具有从约
Figure BDA0002784436880000224
至约
Figure BDA0002784436880000225
的厚度。在一个实例中,第一夹层208A由Co形成,且厚度从约
Figure BDA0002784436880000226
至约
Figure BDA0002784436880000227
第二夹层208B可由Pt、Pd或Ni或前述的组合或合金形成,且为从约
Figure BDA0002784436880000228
至约
Figure BDA0002784436880000229
厚。进一步,在第一钉扎层208的另一实施方式中,至少一个双层230直接形成在种晶层206上并与种晶层206接触,且晶格匹配层208C形成在至少一个双层230的顶部上。在诸如图2A中的MTJ堆叠200的MTJ堆叠中,晶格匹配层208C接触SyF耦合层210。在实施方式中,晶格匹配层208C为从
Figure BDA00027844368800002210
Figure BDA00027844368800002211
Figure BDA00027844368800002212
厚。在此实例中,晶格匹配层208C为Pt,且在另一个实例中,晶格匹配层208C为Pd。取决于实施方式,可包括一或多个层的第一钉扎层208的总厚度为从1nm至约18nm,所述一或多个层包括晶格匹配层208C,及在一些实例中包括至少一个双层230。在其他实例中,可在第一钉扎层208与种晶层206之间形成不会负面地影响MTJ堆叠的特性的一或多个过渡层。
图2D为根据本公开内容的实施方式的第二钉扎层212的放大视图。在实施方式中,第二钉扎层212由晶格匹配层212A制造,且晶格匹配层212A形成于SyF耦合层210上并接触SyF耦合层210。在实施方式中,晶格匹配层212A包括从
Figure BDA0002784436880000231
Figure BDA0002784436880000232
厚的Pt或Pd的层。在第二钉扎层212的一个实例中,至少一个双层232形成于晶格匹配层212A上方。各双层232包括第一夹层212B及第二夹层212C,第一夹层212B可为Co,且第二夹层212C可为Pt、Ni或Pd或前述的组合或合金。当在第二钉扎层212中采用诸如双层232的两个或更多个双层时,两个或更多个双层可以被称为双层堆叠236。因此,当于操作138沉积一或多个双层时,如图1B所示,可使用分开的溅射靶来形成双层230的第一夹层208A及第二夹层208B中的各层。第二钉扎层212的至少一个双层232表示为(X/Y)n,(212A/212B)n,其中n为双层的数目。尽管在图2D实例中n=4,但在替代性实施方式中,n为从1至5。在实施方式中,至少一个双层232具有从约
Figure BDA0002784436880000233
至约
Figure BDA0002784436880000234
的总厚度。在一个实例中,第一夹层212B为从约
Figure BDA0002784436880000235
至约
Figure BDA0002784436880000236
厚的Co层,且第二夹层212C为从约
Figure BDA0002784436880000237
至约
Figure BDA0002784436880000238
厚。在各个实施方式中,第二夹层212C包括Ni、Pt或Pd或前述的组合或合金。
进而,在另一个实施方式中,第二钉扎层212包括形成于至少一个双层232的顶部上的Co的覆层212D。在第二钉扎层212的其他实例中,不存在覆层212D。在另一个实例中,未示于图2D,Co的覆层212D形成于晶格匹配层212A上。在实施方式中,覆层212D的厚度从约
Figure BDA0002784436880000239
至约
Figure BDA00027844368800002310
取决于实施方式,可包括一或多个层的第二钉扎层212的总厚度为0.3nm至15nm,所述一或多个层包括本文所讨论的至少一个双层232。在一些实例中,可在至少一个双层232与第二钉扎层212之间采用过渡层。在其他实例中,可在至少一个双层232与SyF耦合层210之间形成过渡层。在其他实例中,可在至少一个双层232与第二钉扎层212之间还有在至少一个双层232与SyF耦合层210之间形成过渡层。这种(数个)过渡层不影响MTJ堆叠的性能。
在实施方式中,第一钉扎层208及第二钉扎层212各自包括相同的夹层成分和/或不同的夹层厚度。在替代性实施方式中,第一钉扎层208及第二钉扎层212各自包括不同的成分和/或厚度。在实施方式中,第一钉扎层208包括至少一个双层,所述至少一个双层包括Co的第一夹层和Pt的第二夹层,且第一钉扎层208进一步包括Pt或Pd的第一晶格匹配层,所述第一晶格匹配层形成于至少一个双层上方。第一钉扎层208的第一晶格匹配层与由Ir形成的SyF耦合层210接触。在此实例中,第二钉扎层212形成于SyF耦合层210上方并包括Pt或Pd的第二晶格匹配层,所述第二晶格匹配层被形成为接触SyF耦合层210。在一些实例中,第二钉扎层212进一步包括在第二晶格匹配层上方形成的一或多个双层。在实施方式中,第二钉扎层212的一或多个双层包括Co的第一夹层和Pt的第二夹层。在另一个实施方式中,第一钉扎层208包括至少一个双层,所述至少一个双层包括Co的第一夹层和Ni的第二夹层,且第一钉扎层208进一步包括在至少一个双层上方形成的Pt或Pd的第一晶格匹配层,使得第一晶格匹配层与由Ir形成的SyF耦合层210接触。在此实例中,第二钉扎层212包括Pt或Pd的第二晶格匹配层,所述第二晶格匹配层被形成为接触SyF耦合层210,且第二钉扎层212视情况地包括在第二晶格匹配层上方形成的一或多个双层。在此实例中,第二钉扎层212的一或多个双层包括Co的第一夹层及Pt的第二夹层。
图2E为根据本公开内容的实施方式的示例磁性存储层220的放大视图。如图2E所示,磁性存储层220的第一磁性层220A和磁性存储层220的第二磁性层220B各自由CoxFeyBz制成。由Ta、Mo、W、Hf或前述的组合所制成的第三层220C设置于其间。第三层220C可含有掺杂剂,诸如硼、氧或其他掺杂剂。因此,磁性存储层220由以下三层制成:第一磁性层220A及第二磁性层220B,及设置于第一磁性层220A与第二磁性层220B之间的第三层220C。第三层220C强化了垂直于基板平面的钉扎力矩(pinning moment)(例如,与基板202垂直的平面),这增进了磁各向异性,结构的磁性的方向依赖性(directional dependence)。
图2F为根据本公开内容的实施方式的示例覆盖层222的放大视图。覆盖层222的总厚度从
Figure BDA0002784436880000241
Figure BDA0002784436880000242
且在一些实施方式中,覆盖层的总期望厚度(例如,包括如图2F所示的所有夹层)为约
Figure BDA0002784436880000243
在实施方式中,覆盖层222包括多个夹层。第一覆盖夹层222A由直接在磁性存储层220上形成的MgO或另一含铁氧化物制成而至从约
Figure BDA0002784436880000244
至约
Figure BDA0002784436880000245
的厚度。在第一覆盖夹层222A的顶部上,形成Ru、Ir或前述的组合的第二覆盖夹层222B至
Figure BDA0002784436880000251
至约
Figure BDA0002784436880000252
的厚度。在实施方式中,视情况地在第二覆盖夹层222B上由Ta形成第三覆盖夹层222C至
Figure BDA0002784436880000253
至约
Figure BDA0002784436880000254
的厚度。因此,覆盖层222的一些实施方式不含第三覆盖夹层222C。在实施方式中,视情况地在第三覆盖夹层222C上形成第二覆盖夹层222D多达
Figure BDA0002784436880000255
的厚度,且第二覆盖夹层222D由Ru、Ir或前述的组合形成。在各个实施方式中,覆盖层222仅包括第一覆盖夹层222A,或第一覆盖夹层222A及第二覆盖夹层222B,或第一覆盖夹层222A、第二覆盖夹层222B及第三覆盖夹层222C,或第一、第二及第三覆盖层222A至222C。在一些实施方式中,可在第一覆盖夹层222A、第二覆盖夹层222B与第三覆盖夹层222C中的某些或所有层之间使用过渡层,或可在覆盖层222与磁性存储层220之间使用过渡层,使得(数个)过渡层不会负面地影响MTJ堆叠的性能。
本文讨论的MTJ堆叠具有经历400℃或高于400℃的温度的处理后的改良的性能,至少是因为第一钉扎层与SyF耦合层之间的晶格匹配及第二钉扎层与SyF耦合层之间的晶格匹配。SyF耦合层与第一和第二钉扎层中的各层之间的晶格匹配抑制了在SyF耦合层和第一钉扎层的界面处及在SyF耦合层和第二钉扎层的界面处的粗糙度形成。粗糙度形成导致一或多个层中缺乏平坦度,这对MTJ堆叠的性能产生负面影响。进而,在第一钉扎层及第二钉扎层中的各层包括双层的实例中,可选择第一钉扎层及第二钉扎层的各双层的各夹层的厚度的比值,以降低当对MTJ堆叠施加磁场时所产生的偶极场效应(dipole fieldeffect)。因此,根据本公开内容的实施方式制造的MTJ堆叠能够在高温处理之后保持结构完整性还有期望的磁特性和电特性。
尽管前述内容涉及本公开内容的实施方式,但在不脱离本公开内容的基本范围的情况下可设计本公开内容的其他和进一步的实施方式,并且本公开内容的范围由随附的权利要求书来确定。

Claims (15)

1.一种器件,包含:
磁性隧道结堆叠,包含:
第一钉扎层,包含第一双层及第一晶格匹配层,所述第一晶格匹配层形成在所述第一双层上方,其中所述第一晶格匹配层包含铂或钯;
合成反铁磁(SyF)耦合层,接触所述第一钉扎层的所述第一晶格匹配层;和
第二钉扎层,接触所述合成反铁磁耦合层,其中所述第二钉扎层包含第二晶格匹配层,所述第二晶格匹配层接触所述合成反铁磁耦合层,其中所述第二晶格匹配层包含铂或钯。
2.如权利要求1所述的器件,其中所述第一钉扎层和第二钉扎层的总厚度为从1nm至18nm,且所述第二钉扎层的总厚度为从0.3nm至15nm。
3.如权利要求1所述的器件,其中所述第一双层包含钴的第一夹层且为从
Figure FDA0002784436870000011
Figure FDA0002784436870000012
厚,和铂、镍、钯或前述的合金或前述的组合的第二夹层且为从
Figure FDA0002784436870000013
Figure FDA0002784436870000014
厚。
4.如权利要求1所述的器件,其中所述第一晶格匹配层为从
Figure FDA0002784436870000016
Figure FDA0002784436870000015
厚,且所述第二晶格匹配层为从
Figure FDA0002784436870000017
Figure FDA0002784436870000018
厚。
5.如权利要求1所述的器件,其中所述SyF耦合层包含钌、铬、铑或铱且为从
Figure FDA0002784436870000019
Figure FDA00027844368700000110
厚。
6.如权利要求1所述的器件,其中所述第二钉扎层进一步包含双层,所述双层包含钴的第一夹层及铂、镍或钯或前述的合金或前述的组合的第二夹层,所述第一夹层为从
Figure FDA00027844368700000111
Figure FDA00027844368700000112
厚,且所述第二夹层为从
Figure FDA00027844368700000113
Figure FDA00027844368700000114
厚。
7.如权利要求1所述的器件,进一步包含:
结构阻挡层,接触所述第二钉扎层;
磁性参考层,接触所述结构阻挡层;
隧道势垒层,接触所述磁性参考层;和
磁性存储层,接触所述隧道势垒层。
8.如权利要求1所述的器件,其中所述第一晶格匹配层的晶格常数与所述第二晶格匹配层的晶格常数中的各晶格常数在所述SyF耦合层的晶格常数的+/-4%内。
9.一种磁性隧道结堆叠,包含:
第一钉扎层,包含第一多个双层及第一晶格匹配层,所述第一晶格匹配层形成于所述第一多个双层上方,其中所述第一晶格匹配层包含铂或钯,所述第一多个双层中的各双层包含第一钴夹层和铂、镍、钯或前述的合金或前述的组合的第二夹层;
合成反铁磁(SyF)耦合层,形成于所述第一钉扎层上;和
第二钉扎层,形成于所述合成反铁磁耦合层上,其中所述第二钉扎层包含第二晶格匹配层,所述第二晶格匹配层形成于所述合成反铁磁耦合层上。
10.如权利要求9所述的堆叠,其中所述第二钉扎层进一步包含形成于所述第二晶格匹配层上的第二双层及形成于所述第二双层上的钴层,所述钴层为从
Figure FDA0002784436870000021
Figure FDA0002784436870000022
厚。
11.如权利要求9所述的堆叠,其中所述第二晶格匹配层包含铂或钯。
12.如权利要求9所述的堆叠,进一步包含:
结构阻挡层,位于所述第二钉扎层上,其中所述结构阻挡层包含钽、钼或钨中的至少一种且为从
Figure FDA0002784436870000023
Figure FDA0002784436870000024
厚;
磁性参考层,位于所述结构阻挡层上;
隧道势垒层,位于所述磁性参考层上;和
磁性存储层,位于所述隧道势垒层上。
13.一种磁性隧道结堆叠,包含:
缓冲层;
种晶层,所述种晶层被形成为接触所述缓冲层,其中所述种晶层包含铬;
第一钉扎层,接触所述种晶层,其中所述第一钉扎层由第一双层及第一晶格匹配层形成,所述第一晶格匹配层形成于所述第一双层上方,所述第一晶格匹配层包含铂或钯,所述第一双层包含钴夹层和铂、镍或钯的夹层;
合成反铁磁(SyF)耦合层,形成于所述第一钉扎层上;
第二钉扎层,形成于所述合成反铁磁耦合层上,其中所述第二钉扎层包含第二晶格匹配层,所述第二晶格匹配层形成于所述合成反铁磁耦合层上,其中所述第二晶格匹配层包含铂或钯;
结构阻挡层,形成于所述第二钉扎层上,其中所述结构阻挡层包含钽、钼或钨中的至少一种;
磁性参考层,形成于所述结构阻挡层上;
隧道势垒层,形成于所述磁性参考层上;和
磁性存储层,形成于所述隧道势垒层上。
14.如权利要求13所述的堆叠,其中所述第二钉扎层进一步包含第二双层,所述第二双层形成于所述第二晶格匹配层上方,所述第二双层包含钴的第一夹层及铂、镍或钯或前述的合金或前述的组合的第二夹层。
15.如权利要求13所述的堆叠,其中所述第一钉扎层的所述第一双层具有所述第一夹层的厚度与所述第二夹层的厚度之间的第一厚度比值,且所述第二钉扎层的所述第二双层具有所述第一夹层的厚度与所述第二夹层的厚度之间的第二厚度比值,其中所述第一厚度比值大于所述第二厚度比值。
CN201980033383.3A 2018-05-24 2019-03-28 具有耦合钉扎层晶格匹配的磁性隧道结 Pending CN112136223A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862676119P 2018-05-24 2018-05-24
US62/676,119 2018-05-24
US16/358,475 2019-03-19
US16/358,475 US10957849B2 (en) 2018-05-24 2019-03-19 Magnetic tunnel junctions with coupling-pinning layer lattice matching
PCT/US2019/024630 WO2019226231A1 (en) 2018-05-24 2019-03-28 Magnetic tunnel junctions with coupling - pinning layer lattice matching

Publications (1)

Publication Number Publication Date
CN112136223A true CN112136223A (zh) 2020-12-25

Family

ID=68614067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980033383.3A Pending CN112136223A (zh) 2018-05-24 2019-03-28 具有耦合钉扎层晶格匹配的磁性隧道结

Country Status (6)

Country Link
US (1) US10957849B2 (zh)
JP (1) JP7104809B2 (zh)
KR (1) KR102649026B1 (zh)
CN (1) CN112136223A (zh)
TW (1) TWI811334B (zh)
WO (1) WO2019226231A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10957849B2 (en) * 2018-05-24 2021-03-23 Applied Materials, Inc. Magnetic tunnel junctions with coupling-pinning layer lattice matching
US10910557B2 (en) 2018-09-14 2021-02-02 Applied Materials, Inc. Apparatus and methods of fabricating a magneto-resistive random access memory (MRAM) device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090256220A1 (en) * 2008-04-09 2009-10-15 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
CN104658593A (zh) * 2013-11-18 2015-05-27 三星电子株式会社 具有垂直磁隧道结构的磁存储器装置
CN105229811A (zh) * 2013-04-16 2016-01-06 海德威科技公司 全补偿合成反铁磁的铁电性应用
US9299923B2 (en) * 2010-08-24 2016-03-29 Samsung Electronics Co., Ltd. Magnetic devices having perpendicular magnetic tunnel junction
CN105679930A (zh) * 2014-12-08 2016-06-15 西部数据(弗里蒙特)公司 具有附带垂直磁各向异性的层压自由层的自旋转移转矩隧道磁阻装置
CN106953003A (zh) * 2015-09-25 2017-07-14 三星电子株式会社 磁性存储器件和制造该磁性存储器件的方法
CN107004764A (zh) * 2014-12-02 2017-08-01 美光科技公司 磁单元结构及其制造方法
US20170317274A1 (en) * 2015-02-02 2017-11-02 Canon Anelva Corporation Method of manufacturing perpendicular mtj device
CN107454986A (zh) * 2015-03-18 2017-12-08 汉阳大学校产学协力团 存储器件
CN107546322A (zh) * 2016-06-29 2018-01-05 海德威科技公司 具有垂直磁力异向性的磁性结构及其制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544667B1 (en) * 1999-03-11 2003-04-08 Hitachi, Ltd. Magnetic recording medium, producing method of the same and magnetic recording system
US7098495B2 (en) 2004-07-26 2006-08-29 Freescale Semiconducor, Inc. Magnetic tunnel junction element structures and methods for fabricating the same
US7423850B2 (en) * 2005-03-31 2008-09-09 Hitachi Global Storage Technologies Netherlands B.V. CPP-GMR read head sensor with synthetic free layer providing suppression of spin torque noise
FR2904724B1 (fr) * 2006-08-03 2011-03-04 Commissariat Energie Atomique Dispositif magnetique en couches minces a forte polarisation en spin perpendiculaire au plan des couches, jonction tunnel magnetique et vanne de spin mettant en oeuvre un tel dispositif
US8593862B2 (en) * 2007-02-12 2013-11-26 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory having magnetic tunnel junction with perpendicular magnetic anisotropy
FR2952486B1 (fr) * 2009-11-06 2012-01-06 Commissariat Energie Atomique Oscillateur radiofrequence
KR101652006B1 (ko) 2010-07-20 2016-08-30 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
TWI514373B (zh) * 2012-02-15 2015-12-21 Ind Tech Res Inst 上固定型垂直磁化穿隧磁阻元件
KR101446338B1 (ko) 2012-07-17 2014-10-01 삼성전자주식회사 자기 소자 및 그 제조 방법
JP6127511B2 (ja) * 2012-12-28 2017-05-17 富士通セミコンダクター株式会社 磁気抵抗素子、これを用いた磁気記憶装置、及びその製造方法
US9379314B2 (en) * 2013-12-17 2016-06-28 Qualcomm Incorporated Hybrid synthetic antiferromagnetic layer for perpendicular magnetic tunnel junction (MTJ)
US20150303373A1 (en) 2014-04-17 2015-10-22 Qualcomm Incorporated Spin-transfer switching magnetic element formed from ferrimagnetic rare-earth-transition-metal (re-tm) alloys
US20160351799A1 (en) 2015-05-30 2016-12-01 Applied Materials, Inc. Hard mask for patterning magnetic tunnel junctions
JP7002134B2 (ja) * 2016-08-29 2022-01-25 国立大学法人東北大学 磁気トンネル接合素子およびその製造方法
US10255935B2 (en) 2017-07-21 2019-04-09 Applied Materials, Inc. Magnetic tunnel junctions suitable for high temperature thermal processing
US10944050B2 (en) 2018-05-08 2021-03-09 Applied Materials, Inc. Magnetic tunnel junction structures and methods of manufacture thereof
US10957849B2 (en) * 2018-05-24 2021-03-23 Applied Materials, Inc. Magnetic tunnel junctions with coupling-pinning layer lattice matching
US10468592B1 (en) * 2018-07-09 2019-11-05 Applied Materials, Inc. Magnetic tunnel junctions and methods of fabrication thereof
US10867652B2 (en) * 2018-10-29 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Read circuit for magnetic tunnel junction (MTJ) memory

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090256220A1 (en) * 2008-04-09 2009-10-15 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US9299923B2 (en) * 2010-08-24 2016-03-29 Samsung Electronics Co., Ltd. Magnetic devices having perpendicular magnetic tunnel junction
CN105229811A (zh) * 2013-04-16 2016-01-06 海德威科技公司 全补偿合成反铁磁的铁电性应用
CN104658593A (zh) * 2013-11-18 2015-05-27 三星电子株式会社 具有垂直磁隧道结构的磁存储器装置
CN107004764A (zh) * 2014-12-02 2017-08-01 美光科技公司 磁单元结构及其制造方法
CN105679930A (zh) * 2014-12-08 2016-06-15 西部数据(弗里蒙特)公司 具有附带垂直磁各向异性的层压自由层的自旋转移转矩隧道磁阻装置
US20170317274A1 (en) * 2015-02-02 2017-11-02 Canon Anelva Corporation Method of manufacturing perpendicular mtj device
CN107454986A (zh) * 2015-03-18 2017-12-08 汉阳大学校产学协力团 存储器件
CN106953003A (zh) * 2015-09-25 2017-07-14 三星电子株式会社 磁性存储器件和制造该磁性存储器件的方法
CN107546322A (zh) * 2016-06-29 2018-01-05 海德威科技公司 具有垂直磁力异向性的磁性结构及其制备方法

Also Published As

Publication number Publication date
US10957849B2 (en) 2021-03-23
TWI811334B (zh) 2023-08-11
TW202011623A (zh) 2020-03-16
KR20210000727A (ko) 2021-01-05
WO2019226231A1 (en) 2019-11-28
KR102649026B1 (ko) 2024-03-20
JP2021525005A (ja) 2021-09-16
US20190363246A1 (en) 2019-11-28
JP7104809B2 (ja) 2022-07-21

Similar Documents

Publication Publication Date Title
TWI846619B (zh) 磁性穿隧接合結構及其製造方法
US10998496B2 (en) Magnetic tunnel junctions with tunable high perpendicular magnetic anisotropy
JP7125535B2 (ja) 磁気トンネル接合及びその製造方法
TWI811334B (zh) 具有耦合釘紮層晶格匹配的磁性穿隧接面
JP2024150436A (ja) 磁気トンネル接合構造及びその製造方法
US10333059B2 (en) Method of forming a stack of layers using a sacrificial layer
US20210111338A1 (en) Magnetic tunnel junctions with protection layers

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination