KR20210000727A - 결합-피닝 층 격자 정합을 갖는 자기 터널 접합들 - Google Patents

결합-피닝 층 격자 정합을 갖는 자기 터널 접합들 Download PDF

Info

Publication number
KR20210000727A
KR20210000727A KR1020207036766A KR20207036766A KR20210000727A KR 20210000727 A KR20210000727 A KR 20210000727A KR 1020207036766 A KR1020207036766 A KR 1020207036766A KR 20207036766 A KR20207036766 A KR 20207036766A KR 20210000727 A KR20210000727 A KR 20210000727A
Authority
KR
South Korea
Prior art keywords
layer
pinning
lattice matching
pinning layer
magnetic
Prior art date
Application number
KR1020207036766A
Other languages
English (en)
Other versions
KR102649026B1 (ko
Inventor
린 수
치 홍 칭
롱준 왕
마헨드라 파칼라
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20210000727A publication Critical patent/KR20210000727A/ko
Application granted granted Critical
Publication of KR102649026B1 publication Critical patent/KR102649026B1/ko

Links

Images

Classifications

    • H01L43/08
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials
    • H01L43/02
    • H01L43/10
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment

Landscapes

  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Excavating Of Shafts Or Tunnels (AREA)

Abstract

본원에서 논의된 자기 터널 접합(MTJ) 구조들의 실시예들은 제1 피닝 층 및 제2 피닝 층 ― 이들 사이에 합성 반-준강자성 층이 배치됨 ― 을 채용한다. 시드 층과 접촉하는 제1 피닝 층은 백금 또는 팔라듐의 단일 층을 단독으로 또는 코발트 및 백금(Pt), 니켈(Ni), 또는 팔라듐(Pd), 또는 이들의 조합들 또는 합금들의 하나 이상의 이중층과 조합하여 함유할 수 있다. 제1 피닝 층 및 제2 피닝 층은, 제1 피닝 층이 제2 피닝 층보다 더 높은 자성 물질 함량을 갖고/거나 제2 피닝 층보다 더 두껍도록, 상이한 조성 또는 구성을 가질 수 있다. 본원에서 논의된 MTJ 스택들은 고온 어닐링 이후에 바람직한 자기 특성들을 유지한다.

Description

결합-피닝 층 격자 정합을 갖는 자기 터널 접합들
본 개시내용의 실시예들은 일반적으로, 자기 랜덤 액세스 메모리(MRAM) 응용들을 위한 자기 터널 접합 구조들을 제조하는 것에 관한 것이다.
스핀 전달 토크 자기 랜덤 액세스 메모리들, 또는 STT-MRAM들은 그의 메모리 셀들에 자기 터널 접합 구조들을 채용하며, 2개의 강자성 층들은 얇은 절연성 또는 "유전체" 층에 의해 서로 이격된다. 자성 층들 중 하나는 고정 자기 극성을 가지며, 다른 하나는 2개의 상태들 사이에서 선택적으로 변경가능한 자기 극성을 갖는다. 자성 층들이 수직 자기 이방성을 갖는 경우, 변경가능한 극성 층의 극성은, 자기 터널 접합 또는 "MTJ" 구조를 포함하는 막 층들의 스택의 깊이 방향으로, 고정 극성 층과 동일한 극성을 갖는 것 또는 고정 극성 층의 극성과 반대 극성을 갖는 것 사이에서 스위칭될 수 있다. MTJ에 걸친 전기 저항은 고정 극성 층에 대한 변경가능한 극성 층의 극성의 함수이다. 2개의 층들의 극성들이 MTJ의 깊이 방향으로 동일하면, MTJ에 걸친 전기 저항은 낮고, MTJ의 깊이 방향으로 서로 반대일 때, MTJ에 걸친 전기 저항은 높다. 따라서, 셀에 걸친 전기 저항은 1 또는 0의 값을 표시하기 위해 사용될 수 있고, 따라서, 예를 들어, 1의 데이터 값을 갖는 것으로서 저저항 상태를 사용하고, 0의 데이터 값으로서 고저항 상태를 사용함으로써, 데이터 값을 저장할 수 있다.
MTJ 스택을 형성하기 위해, 제1 피닝 층 및 제2 피닝 층 및 제1 피닝 층과 제2 피닝 층 사이의 합성 반-준강자성 결합(synthetic anti-ferrimagnet; SyF) 층을 포함하는 막 층 스택이 제조된다. SyF 결합 층은 제1 피닝 층 및 제2 피닝 층의 표면 원자들이, 자기장에 노출될 때, SyF 결합 층의 표면 원자들과 정렬되게 하고, 이로써, 제1 피닝 층 및 제2 피닝 층 각각의 자기 모멘트들의 배향을 피닝한다. 제1 피닝 층 및 제2 피닝 층 각각은, 유사한 자기 모멘트들을 포함하고, 따라서, 외부 자기장이 종래의 MTJ 스택(100A)에 인가될 때 유사하게 반응할 것이다. SyF 결합 층은 제1 및 제2 피닝 층들의 자기 모멘트들의 역평행 정렬을 유지한다.
MTJ들이, 비자성 층에 의해 분리된 2개 이상의 강자성 층들을 포함하는 합성 반-준강자성(SyF) 층들을 채용하는 경우, SyF 결합은 그의 고온 처리, 예를 들어, 약 400 ℃ 이상의 온도들에서의 처리 후에 손실될 수 있다. 또한, 자기장이 MTJ 스택에 인가될 때 쌍극자장들이 생성될 수 있고, 자기 쌍극자들은 전류의 폐쇄 순환들이며, 쌍극자장들은, MTJ 스택의 자기 저장 층을 포함하는 MTJ 스택의 성능에 지장을 줄 수 있다.
따라서, 처리 온도들을 견딜 수 있고 쌍극자 전계 효과를 감소시킬 수 있는 개선된 MTJ 스택이 필요하다.
본 개시내용은 일반적으로, 메모리 셀들에 사용되는 자기 터널 접합(MTJ) 스택들의 설계 및 제조에 관한 것이다.
일 예에서, 디바이스는: 제1 이중층 및 제1 이중층 위에 형성된 제1 격자 정합 층을 포함하는 제1 피닝 층을 포함하는 자기 터널 접합 스택을 포함하고, 제1 격자 정합 층은 백금 또는 팔라듐을 포함한다. 디바이스의 MTJ 스택은 제1 피닝 층의 제1 격자 정합 층과 접촉하는 합성 반-준강자성(SyF) 결합 층; 및 SyF 결합 층과 접촉하는 제2 피닝 층을 더 포함한다. 제2 피닝 층은 백금 또는 팔라듐으로 형성된 제2 격자 정합 층을 포함하고, 제2 격자 정합 층은 SyF 결합 층과 접촉한다.
일 예에서, 자기 터널 접합 스택은: 제1 복수의 이중층들 및 제1 복수의 이중층들 위에 형성된 제1 격자 정합 층을 포함하는 제1 피닝 층 ― 제1 격자 정합 층은 백금 또는 팔라듐을 포함하고, 제1 복수의 이중층들 중 각각의 이중층은 제1 코발트 중간층 및 백금, 니켈, 팔라듐, 또는 이들의 합금들 또는 조합들의 제2 중간층을 포함함 ―; 제1 피닝 층 상에 형성된 합성 반-준강자성(SyF) 결합 층; 및 SyF 결합 층 상에 형성된 제2 피닝 층을 포함하고, 제2 피닝 층은 SyF 결합 층 상에 형성된 제2 격자 정합 층을 포함한다.
다른 예에서, 자기 터널 접합(MTJ) 스택은: 버퍼 층; 버퍼 층 위에 형성된 시드 층 ― 시드 층은 크로뮴으로 형성됨 ―; 및 시드 층과 접촉하는 제1 피닝 층을 포함한다. 제1 피닝 층은 제1 이중층 및 제1 이중층 위에 형성된 제1 격자 정합 층을 포함하고, 제1 격자 정합 층은 백금 또는 팔라듐 중 적어도 하나로 형성된다. 제1 이중층은 코발트 중간층, 및 백금, 니켈, 또는 팔라듐을 포함하는 적어도 하나의 중간층을 포함한다. MTJ 스택은 제1 피닝 층 상에 형성된 합성 반-준강자성(SyF) 결합 층; 및 SyF 결합 층 상에 형성된 제2 피닝 층을 더 포함하고, 제2 피닝 층은 SyF 결합 층 상에 형성된 제2 격자 정합 층을 포함하고, 제2 격자 정합 층은 백금 또는 팔라듐을 포함한다. MTJ 스택은 제2 피닝 층 상에 형성된 구조 차단 층 ― 구조 차단 층은 탄탈럼, 몰리브데넘, 또는 텅스텐 중 적어도 하나를 포함함 ―; 구조 차단 층 상에 형성된 자기 기준 층; 자기 기준 층 상에 형성된 터널 장벽 층; 터널 장벽 층 상에 형성된 자기 저장 층을 더 포함한다.
본 개시내용의 위에서 언급된 특징들이 상세히 이해될 수 있도록, 위에 간략히 요약된 본 개시내용의 더 구체적인 설명이 실시예들을 참조하여 이루어질 수 있으며, 이들 중 일부는 첨부 도면들에 예시되어 있다. 그러나, 첨부 도면들은 단지 예시적인 실시예들만을 예시하고 따라서 그의 범위를 제한하는 것으로 간주되어서는 안 되며, 다른 동등하게 효과적인 실시예들을 허용할 수 있다는 점에 주목해야 한다.
도 1a는 예시적인 자기 터널 접합(MTJ) 스택의 개략도이다.
도 1b는 도 1a의 자기 터널 접합(MTJ) 스택들을 포함하고 본 개시내용의 실시예들에 따른 메모리 디바이스들을 제조하는 방법의 흐름도이다.
도 2a는 본 개시내용의 실시예들에 따른 MTJ 스택의 개략도이다.
도 2b는 본 개시내용의 실시예들에 따른 MTJ 스택의 버퍼 층의 확대도이다.
도 2c는 본 개시내용의 실시예들에 따른 MTJ 스택의 제1 피닝 층의 확대도이다.
도 2d는 본 개시내용의 실시예들에 따른 MTJ 스택의 제2 피닝 층의 확대도이다.
도 2e는 본 개시내용의 실시예들에 따른 MTJ 스택의 예시적인 자기 저장 층의 확대도이다.
도 2f는 본 개시내용의 실시예들에 따른 MTJ 스택의 예시적인 캡핑 층의 확대도이다.
이해를 용이하게 하기 위해, 가능한 경우, 도면들에 공통된 동일한 요소들을 지시하는 데에 동일한 참조 번호들이 사용되었다. 일 실시예의 요소들 및 특징들이 추가의 언급 없이 다른 실시예들에 유익하게 통합될 수 있다는 것이 고려된다.
본 개시내용의 실시예들은 자기 터널 접합(MTJ) 스택들 및 STT MRAM 메모리 셀들 및 메모리들에 관한 것이다. 본원에서, MTJ 스택들은, MTJ 스택이 상부 전극들과 하부 전극들 그 사이에 개재되도록, 상부 및 하부 전극들을 포함하는 막 스택에 통합된다. MTJ 스택은 자기 저항성 랜덤 액세스 메모리(MRAM)에 사용되는 복수의 개별 메모리 셀들을 형성하도록 패터닝될 수 있다. MRAM 셀의 각각의 MTJ 스택에 2개의 자성 층들이 있고, 여기서 하나의 자성 층은 고정된 극성을 갖고 다른 자성 층은 그 층에 걸쳐 전압을 가함으로써 또는 그 자성 층에 전류를 인가함으로써 스위칭될 수 있는 극성을 갖는다. MRAM에 걸친 전기 저항은 제1 및 제2 자성 층들 사이의 상대 극성에 기초하여 변경된다. 제1 및 제2 자성 층들은 본원에서 각각 자기 기준 층 및 자기 저장 층으로 지칭된다. MTJ 스택들로부터 형성된 메모리 셀들은 셀에 걸쳐 가해지는 전압이 있을 때 또는 셀을 통과하는 전류가 있을 때 작동한다. 충분한 세기의 전압의 인가에 응답하여, 스위칭가능한 자성 층의 극성이 변경될 수 있다. 추가적으로, 셀의 비저항은 자기 저장 층의 자기 극성을 스위칭하는 데 필요한 임계값 미만의 비교적 낮은 전압에서 셀에 걸친 전류 대 전압 관계를 측정함으로써 결정될 수 있다.
본원에서 논의되는 기본 MTJ 스택은 기판 상에 박막 층들을 증착시키기 위해, 그리고 궁극적으로, 그러한 증착된 막 층들을 패터닝하고 식각하기 위해 복수의 증착 챔버들을 사용하여 형성된다. 본원에서 논의된 MTJ 스택을 형성하는 데 사용되는 증착 챔버들은 물리 기상 증착(PVD) 챔버들을 포함한다. 여기서 PVD 챔버들은 MTJ 스택의 복수의 박막 층들을 형성하는 데 사용된다. MTJ 스택은 버퍼 층, 버퍼 층 상의 시드 층, 시드 층 상의 제1 피닝 층, 제1 피닝 층 상의 합성 반-준강자성(SyF) 결합 층, SyF 결합 층 상의 제2 피닝 층, 및 제2 피닝 층 상의 차단 층을 포함한다. 본원에 설명된 PVD 작동들에서, 플라즈마는 스퍼터링 챔버가 진공 상태로 유지되는 동안에 불활성 가스 또는 희가스, 예컨대, 아르곤(Ar), 헬륨(He), 크립톤(Kr), 및/또는 크세논(Xe)으로 형성된다. PVD 프로세스 챔버는 적어도 하나의 스퍼터링 타겟을 더 함유하고, 기판은 스퍼터링 타겟의 대체로 평평한 표면을 향하여 챔버에 배치된다. 스퍼터링 타겟은, 예를 들어, 스퍼터링 챔버의 접지된 부분을 접지하기 위해 스퍼터링 타겟이 플라즈마를 통해 전력 공급부의 회로의 캐소드 상태로 전기적으로 구동되거나 그러한 상태를 자기 확립하도록 전력 공급부에 결합된다. 기판은 페디스털 상에 또는 스퍼터링 챔버의 다른 구조 상에 배치되고, 페디스털 또는 다른 구조는 플라즈마를 애노드 또는 접지 회로로 지향시키기 위해 캐소드 타겟에 애노드를 형성하기 위해 바이어싱될 수 있거나, 접지에 연결될 수 있거나, 부동 전위에 있을 수 있다. 스퍼터링 챔버의 불활성 가스 원자들의 양으로 이온화된 부분은 음으로 바이어싱된 타겟에 전기적으로 끌리고, 따라서, 플라즈마의 이온들은 타겟에 충돌하고, 이는 타겟 물질의 원자들이 방출되고 기판 상에 증착되게 하여 타겟 물질(들)로 구성되는 박막을 기판 상에 형성한다.
화합물의 박막을 형성하기 위해, 그 화합물을 포함하는 스퍼터링 타겟은 PVD 챔버의 Ar 플라즈마를 사용하여 스퍼터링될 수 있다. 다른 예에서, 기판 상에 화합물 층을 증착시키기 위해 복수의 스퍼터링 타겟들이 사용되고, 각각의 스퍼터링 타겟은 기판 상에 박막으로서 형성될 화합물의 하나 이상의 원소를 포함한다. 복수의 스퍼터링 타겟들이 PVD 챔버에 존재하고 기판 상에 원하는 화합물 층을 형성하기 위해 Ar 플라즈마 또는 다른 가스 기재의 플라즈마를 사용하여 스퍼터링될 수 있다. 또한, MTJ 스택의 층을 형성하기 위해 본원에서 사용되는 PVD 작동들에서, 금속 산화물들 및 금속 질화물들은 금속 산화물 스퍼터링 타겟 또는 금속 질화물 스퍼터링 타겟을 사용하여 형성된다. 대안적인 실시예들에서, MTJ 스택의 금속 산화물 또는 금속 질화물 층들은, Ar 플라즈마 및 산소(O2) 또는 질소(N2)가 PVD 챔버에 존재하는 동안, 금속 산화물 또는 금속 질화물의 금속으로 구성되는 하나 이상의 스퍼터링 타겟을 스퍼터링하는 것에 의해 PVD 챔버에서 형성된다. 일 예에서, PVD 챔버는 챔버에 배치된 복수의 스퍼터링 타겟들을 갖고, PVD 챔버의 각각의 스퍼터링 타겟은, 타겟에 음의 DC 바이어스를 직접적으로 인가함으로써, 또는 타겟 상에 캐소드 상태를 전기적으로 구동하거나 자기 확립하기 위한 파형을 사용함으로써, 또는 이들의 조합들에 의해, 타겟 상에 음의 바이어스를 확립하기 위해 전력 공급부에 의해 바이어싱된다. 이 예에서, PVD 챔버 내부의 차폐부는 복수의 타겟들 중 하나 이상의 타겟을 플라즈마로부터 차단하면서, 기판 상에 박막을 형성하기 위해, PVD 챔버에 형성된 플라즈마의 이온들이 타겟으로부터 타겟 물질 원자들을 방출하거나 스퍼터링하기 위해 타겟들 중 적어도 하나에 충돌하는 것을 허용하도록 구성된다. 이 예에서, 하나 이상의 스퍼터링 타겟은 Ar 플라즈마에 노출되고, 그의 스퍼터링은 기판 상에 원하는 막 조성물을 순차적으로 또는 동시에 형성하고, 별개의 PVD 챔버는, 기판 상의 막 층 형성을 위해 Ar 플라즈마 이외에, 각각, O2 또는 N2가 사용되는 경우에, 금속 산화물 및 금속 질화물 층들을 형성하는 데 사용된다.
PVD 시스템은 중앙 로봇 기판 이송 챔버에 결합된 하나 이상의 PVD 스퍼터링 챔버를 포함할 수 있다. 중앙 로봇 기판 이송 챔버는 그에 연결된 로딩 스테이션들과 그에 연결된 스퍼터링 챔버들 간에 기판들을 이동시키도록 구성된다. PVD 시스템은, 예를 들어, 10 E-9 Torr의 기본 진공 압력으로 유지되고, 이로써, MTJ 스택이 상부에 형성되고 있는 기판은, MTJ 스택이 상부에 형성되고 있는 기판이 상부에서의 MTJ 막 층 스택의 제조 동안 PVD 챔버들 중에서 그 간에 이동될 때 외부 대기에 노출되지 않는다. 기판 상에 MTJ 막 층 스택의 초기 막 층을 형성하기 전에, 기판은 진공 챔버에서 탈기되고, 중앙 로봇 이송 챔버에 연결된 전용 사전 세정 챔버에서 Ar 가스 플라즈마 또는 He/H 가스 플라즈마를 사용하여 사전 세정된다. 하나 이상의 PVD 챔버를 사용한, MTJ 스택의 제조 동안에, 하나 이상의 스퍼터링 희가스 또는 불활성 가스, 예컨대, Ar, Kr, He, 또는 Xe이 PVD 챔버들 각각에 배치될 수 있다. 가스들은 챔버에 플라즈마를 형성하기 위해 이온화되고, 플라즈마의 이온들은, PVD 스퍼터링 챔버에 위치된 기판 상에 타겟 물질(들)의 박막을 증착시키기 위해 타겟으로부터 표면 원자들을 방출시키기 위해서, 음으로 바이어싱된 스퍼터링 타겟(들)에 충돌한다. 실시예에서, 하나 이상의 PVD 챔버에서의 처리 압력은 약 2 mTorr 내지 약 3 mTorr일 수 있다. 실시예에 따라, PVD 플랫폼의 기판 지지 페디스털(또는, 기판이 배치될 수 있는 다른 구조)은 MTJ 스택의 적어도 시드 층, 제1 및 제2 피닝 층, SyF 결합 층 및 버퍼 층의 제조 동안 -200 ℃ 내지 600 ℃로 유지된다.
도 1a는 자기 터널 접합(MTJ) 스택의 개략도이다. 도 1a는, 텅스텐(W), 질화탄탈럼(TaN), 질화티타늄(Tin), 또는 그의 다른 금속 층들의 전도성 층을 포함하는, 기판(102)을 포함하는 종래의 MTJ 스택(100A)을 도시한다. 일부 예들에서, 기판(102)은, 기판에 또는 기판 상에 이전에 제조된, 하나 이상의 트랜지스터, 비트 또는 소스 라인들, 및 다른 메모리 라인들, 또는 기판 상에 이전에 제조되거나 형성되고 MRAM 메모리를 형성하는 데 사용될 다른 요소들을 포함한다. MTJ 스택들이 상부에 형성되는 기판들은 200 mm 미만의 직경, 200 mm의 직경, 약 300 mm의 직경, 약 450 mm, 또는 다른 직경을 포함하는 치수들을 가질 수 있고, 원형 또는 직사각형 또는 정사각형 패널의 형상을 가질 수 있다.
종래의 MTJ 스택(100A)의 버퍼 층(104)은 기판을 갖는 PVD 챔버에서 하나 이상의 타겟을 스퍼터링함으로써 기판(102) 상에 형성되고, 여기서는 CoxFeyBz, TaN, Ta 또는 이들의 조합들의 하나 이상의 층을 포함한다. 시드 층(106)은 PVD 챔버에서 스퍼터링을 통해 버퍼 층(104) 위에 증착된다. 버퍼 층(104)은 기판에 대한 시드 층(106)의 접착을 개선하기 위해 종래의 MTJ 스택(100A)에 사용된다. 여기서 시드 층(106)은 백금(Pt) 또는 루테늄(Ru)을 포함하고, 기판을 갖는 PVD 챔버에서 Pt 또는 Ru, 또는 이들의 합금의 타겟을 스퍼터링함으로써 형성된다. 시드 층(106)은, 버퍼 층(104)과 시드 층(106) 사이의 격자 부정합을 감소시키거나 제거함으로써, 종래의 MTJ 스택(100A)에서 후속하여 증착되는 층들의 접착 및 시딩(seeding)을 개선하는 데 사용된다.
제1 피닝 층(108)은 스퍼터링에 의해 시드 층(106) 상에 형성된다. 여기서 제1 피닝 층(108)은 코발트(Co) 층, 하나 이상의 Co 함유 이중층, 또는 코발트 층과 하나 이상의 Co 함유 이중층의 조합을 포함한다. 여기서 합성 반-준강자성(SyF) 결합 층(110)이 스퍼터링에 의해 제1 피닝 층(108) 위에 형성된다. SyF 결합 층(110)은, 해당 타겟으로부터 스퍼터링된, 루테늄(Ru), 로듐(Rh), Cr, 또는 이리듐(Ir)으로 형성될 수 있다. 제2 피닝 층(112)은 스퍼터링에 의해 SyF 결합 층(110) 위에 형성된다. 여기서 제2 피닝 층(112)은 단일 코발트(Co) 층으로 형성된다. SyF 결합 층(110)은 제1 피닝 층(108)과 제2 피닝 층(112) 사이에 위치되고, 제1 피닝 층(108) 및 제2 피닝 층(112)의 표면 원자들이, 자기장에 노출될 때, SyF 결합 층(110)의 표면 원자들과 정렬되게 하고, 이로써, 제1 피닝 층(108) 및 제2 피닝 층(112) 각각의 자기 모멘트의 배향을 피닝한다. 제1 피닝 층(108) 및 제2 피닝 층(112) 각각은, 유사한 자기 모멘트들을 포함하고, 따라서, 외부 자기장이 종래의 MTJ 스택(100A)에 인가될 때 유사하게 반응할 것이다. SyF 결합 층(110)은 제1 피닝 층(108) 및 제2 피닝 층(112)의 자기 모멘트들의 역평행 정렬을 유지한다.
구조 차단 층(114)이 제2 피닝 층(112) 위에 형성되고, 여기서 탄탈럼(Ta), 몰리브데넘(Mo), 텅스텐(W) 또는 이들의 조합들을 포함한다. 구조 차단 층(114)은 제1 피닝 층(108) 및 제2 피닝 층(112)의 결정 구조와 상이한 그의 결정 구조 때문에 채용된다. 구조 차단 층(114)은 종래의 MTJ 스택(100A)과, MRAM 메모리 셀들을 형성하기 위해 종래의 MTJ 스택(100A)에 결합될 수 있는 금속성 콘택들 사이의 단락 회로의 형성을 방지한다.
또한, 종래의 MTJ 스택(100A)에서, 자기 기준 층(116)이 PVD 챔버에서 스퍼터링에 의해 구조 차단 층(114) 위에 형성된다. 터널 장벽 층(118)이 자기 기준 층(116) 위에 형성되고, 자기 저장 층(120)이 터널 장벽 층(118) 위에 형성된다. 터널 장벽 층(118), 자기 기준 층(116), 및 자기 저장 층(120) 각각은 하나 이상의 PVD 챔버에서 Ar 플라즈마를 사용하여 타겟을 스퍼터링함으로써 형성된다. 자기 기준 층(116) 및 자기 저장 층(120)은 각각, 조성이 변할 수 있는 CoxFeyBz 합금을 포함한다. 추가적으로, 자기 저장 층(120)은 Ta, Mo, W, 또는 Hf, 또는 이들의 조합들의 하나 이상의 층을 포함할 수 있다. 터널 장벽 층(118)은 절연 물질을 포함하고, 유전체 물질, 예컨대, MgO로 제조될 수 있다. 터널 장벽 층(118)의 조성 및 두께는 종래의 MTJ 스택(100A)의 터널 장벽 층(118)에 큰 터널 자기저항 비율(TMR)을 생성하도록 선택된다. TMR은 역평행 상태(Rap)로부터 평행 상태(Rp)로의 종래의 MTJ 스택(100A)의 저항의 변경의 측정이며, 식((Rap-Rp)/Rp)을 사용하여 백분율로서 표현될 수 있다. 바이어스가 종래의 MTJ 스택(100A)에 인가될 때, 터널 장벽 층(118)은 스핀 분극된 전자들에 의해 횡단되고, 터널 장벽 층(118)을 통한 전자들의 이러한 투과는 자기 기준 층(116)과 자기 저장 층(120) 사이에 전기 전도를 초래한다.
캡핑 층(122)이, PVD 챔버에서의 스퍼터링에 의해, 자기 저장 층(120) 상에 형성되고, 여기서 복수의 중간층들을 포함한다. 캡핑 층(122)은 유전체 물질, 예컨대, MgO로 제조된 제1 캡핑 중간층(122A)을 포함한다. 금속성 물질, 예컨대, Ru, Ir, Ta, 또는 이들의 조합들을 포함하는 제2 캡핑 중간층(122B)이 제1 캡핑 중간층(122A) 위에 형성된다. 제1 캡핑 중간층(122A)은 하드마스크 식각에 대한 식각 정지 층으로서 작용하고, MTJ 스택(100A)을 부식으로부터 보호한다. 제2 캡핑 중간층(122B)은, 도 1b와 관련하여 이하에서 논의되는 바와 같이, 종래의 MTJ 스택(100A)이 나중에 패터닝될 때 트랜지스터들 또는 콘택들과 전기적으로 통신하도록 구성된다. 하드마스크 층(124)은 PVD 챔버에서 스퍼터링에 의해 형성된다. 하드마스크 층(124)은 종래의 MTJ 스택(100A)을 보호하기 위해 제2 캡핑 중간층(122B) 위에 형성되고, 후속 작동들 동안 패터닝될 수 있다.
도 1b는 본 개시내용의 실시예들에 따라 제조되고 도 2a-2f에 도시되는 MTJ 스택(100A) 및 MTJ 스택들을 포함하는 메모리 디바이스들을 제조하는 방법(100B)의 흐름도이다. 방법(100B)은 스퍼터링에 의해 박막 층들을 증착시키도록 구성된 PVD 시스템의 복수의 PVD 챔버들에서 부분적으로 실행된다. 기판(102)은, 도 1a의 MTJ 스택(100A) 및 본 개시내용의 실시예들에 따라 제조되는 아래에 도시되고 논의되는 MTJ 스택들을 포함하는 다양한 박막 층들을 형성하기 위해 PVD 시스템의 중앙 로봇 이송 챔버를 통해 스퍼터링 챔버들 중에서 그 간에 이동될 수 있다. 다른 예에서, 위에서 논의된 바와 같이, 복수의 스퍼터링 타겟들은 PVD 챔버에 배치되고 PVD 챔버 내부의 차폐부는 복수의 스퍼터링 타겟들을 플라즈마 노출로부터 선택적으로 보호하거나 타겟을 플라즈마에 노출시키도록 구성된다. 차폐부는 하나 이상의 타겟을 PVD 챔버의 플라즈마에 순차적으로 또는 동시에 노출시키기 위해 방법(100B)의 상이한 작동들에서 회전된다.
따라서, 도 1a의 층들은 방법(100B)과 관련하여 본원에서 참조된다. 방법(100B)의 작동들은 PVD 챔버 또는 챔버들에서 플라즈마 종들로서 아르곤(Ar), 헬륨(He), 크립톤(Kr), 크세논(Xe), 산소(O2), 또는 질소(N2)를 포함하는 하나 이상의 가스를 사용하여 수행된다. 방법(100B) 동안 PVD 챔버들에서의 처리 압력은 약 2 mTorr 내지 약 3 mTorr일 수 있다. 실시예에 따라, PVD 플랫폼의 기판 지지 페디스털(또는, 기판이 배치될 수 있는 다른 구조)은 MTJ 스택의 피닝 및 시드 층들의 제조 동안 -200 ℃ 내지 600 ℃로 유지된다.
기판(102)은 MTJ 스택(100A)의 각각의 층에 사용되는 스퍼터링 타겟(들)의 조성물에 따라 PVD 챔버들 중에서 그 간에 이동될 수 있거나, 본원에서 논의되는 바와 같이, 복수의 타겟들이 전력 공급부에 결합되고 차폐부가 타겟들 중 일부를 선택적으로 보호하도록 구성되어, 원하는 막 조성물을 형성하기 위해 하나 이상의 타겟이 순차적으로 또는 동시에 노출되거나, 양 방법론들 모두가 수행될 수 있다. PVD 챔버에서의 스퍼터링 동안, Ar이 스퍼터링 가스로서 사용될 때, 플라즈마의 Ar 이온들은 하나 이상의 노출된 스퍼터링 타겟에 충돌하여, 스퍼터링 타겟들의 표면 원자들로 하여금 방출되어 기판 상에 박막으로서 증착되게 한다. 방법(100B)에서, 작동(128A)에서, 기판, 예컨대, 도 1a의 기판(102)은 Ar 가스 플라즈마에서의 또는 He/H 플라즈마에서의 탈기 및 사전 세정을 포함하는 작동들을 겪는다. 방법(100B) 동안, 기판은 중앙 로봇 기판 이송 챔버를 통해 또는 이를 경유해 프로세스 챔버들 간에 이동된다. 작동(128B)에서, 기판(102)은 중앙 로봇 기판 이송 챔버로부터 복수의 PVD 챔버들 중 PVD 챔버로 이송된다. 후속하여, 작동(130)에서, 버퍼 층(104)은 PVD 챔버에서의 타겟의 스퍼터링에 의해 기판(102) 상에 증착된다. Ar의 일부를 이온화하고 작동(130)에서 사용되는 플라즈마를 형성하기 위해, 본원에서 논의되는 하나 이상의 PVD 챔버에 1 kW 내지 100 kW의 전력이 인가된다. 타겟의 방출된 표면 원자들은 버퍼 층(104)을 형성하기 위해 기판(102) 상에 증착된다.
작동(130)에서의 버퍼 층(104)의 형성 동안, CoxFeyBz, TaN 및/또는 Ta을 포함하는 스퍼터링 타겟 또는 타겟들이, 버퍼 층(104)을 형성하기 위해 Ar 플라즈마를 사용하여 PVD 챔버에서 스퍼터링된다. 버퍼 층(104)이 Ta이거나 이를 포함하는 실시예에서, 버퍼 층(104)은 Ta 타겟 및 Ar 플라즈마를 사용하여 PVD 챔버에서 스퍼터링된다. 버퍼 층(104)이 TaN이거나 이를 포함하는 예에서, 작동(130)은 TaN 버퍼 층(104)을 형성하기 위해 Ar 플라즈마가 Ta 스퍼터링 타겟을 스퍼터링하는 데 사용되고 질소 가스(N2)가 PVD 챔버에 존재할 때 수행된다. 버퍼 층(104)이 TaN이거나 이를 포함하는 다른 예에서, 작동(130)은 버퍼 층(104)을 형성하기 위해 TaN 스퍼터링 타겟 및 Ar 플라즈마를 사용하여 PVD 챔버에서 수행된다. 버퍼 층(104) 및 후속 층들의 형성 동안, 사용되는 하나 이상의 PVD 챔버는 진공 압력으로 유지된다.
후속하여, 작동(132)에서, 시드 층(106)은 PVD 챔버에서 타겟을 스퍼터링함으로써 버퍼 층(104) 상에 증착된다. 작동(132)의 실시예에서, 시드 층(106)은 버퍼 층(104)을 증착시키는 데 사용된 스퍼터링 타겟과 상이한 스퍼터링 타겟을 사용하여, 버퍼 층(104)을 형성하는 데 사용된 PVD 챔버와 동일한 PVD 챔버에서 형성된다. 제1 피닝 층(108)은 작동(134)에서 PVD 챔버에서 타겟을 스퍼터링함으로써 시드 층(106) 상에 증착된다. 제1 피닝 층(108)은 종래의 MTJ 스택(100A)에서 예로서 도시되고, 작동(134)에서 Ar 플라즈마를 사용하여 하나 이상의 타겟을 스퍼터링함으로써 PVD 챔버에서 형성될 수 있다. 제1 피닝 층(108)이 Co 층인 예에서, Co 타겟은 PVD 챔버에서 Ar 플라즈마를 사용하여 스퍼터링된다. 제1 피닝 층(108)이 하나 이상의 이중층을 포함하는 예에서, 작동(134)은 이중층의 제1 중간층을 형성하기 위해 Co 스퍼터링 타겟을 사용하고, 이중층의 제2 중간층을 형성하기 위해, 상이한 원소로 구성된 다른 스퍼터링 타겟을 사용한다. 실시예에 따라, Co 스퍼터링 타겟 및 다른 원소의 스퍼터링 타겟은 동일한 PVD 챔버에서 Ar 플라즈마를 사용하여 스퍼터링될 수 있거나, 이중층의 각각의 층은 별개의 PVD 챔버들에서 형성될 수 있다.
본원의 다른 예들과 조합될 수 있는, 본 개시내용의 실시예들에 따른 예에서, 도 2a 및 도 2c에 도시된 바와 같은 제1 피닝 층(208)은 작동(134)에서 PVD 챔버를 사용하여 형성된다. 이 예에서, 제1 피닝 층(208)은 작동(134)에서 하나 이상의 스퍼터링 타겟을 사용하여 PVD 챔버에서 형성된다. 제1 피닝 층(208)을 증착시키기 위해, 크세논(Xe) 또는 아르곤(Ar) 가스가 약 2 sccm ― 40 sccm의 유량으로 PVD 챔버에 도입된다. Xe 또는 Ar 가스는 50 W 내지 10000 W의 전력이 플라즈마를 형성하기 위해 음의 전압으로 타겟에 인가되는 동안 PVD 챔버에 도입된다. 다른 예에서, Xe 또는 Ar 가스는 5 sccm 내지 20 sccm의 유량으로, 그리고 일부 예들에서, 10 sccm의 유량으로 PVD 챔버에 도입된다. 다른 예에서, 제1 피닝 층(208)을 형성하기 위해 사용되는 하나 이상의 스퍼터링 타겟에 인가되는 전력은 100 W 내지 800 W이고, 다른 예에서, 하나 이상의 스퍼터링 타겟에 인가되는 전력은 400 W일 수 있다.
제1 피닝 층(208)의 조성물에 따라, 작동(134)에서 플라즈마를 형성하기 위해 Xe 가스가 PVD 챔버에서의 스퍼터링 작동에 사용될 수 있는데, 이는 Xe 가스가 Ar보다 더 무거운 가스이므로, Ar 또는 다른 더 가벼운 가스들을 사용하여 형성된 이온들보다 더 높은 원자량들을 갖는 이온들을 산출하기 때문이다. 따라서, Xe 플라즈마는 Ar 플라즈마보다 더 많은 에너지로 타겟에 충돌하고, Pt와 같은 층들을 스퍼터 증착시키는 데 사용될 수 있다. 본 개시내용의 제1 피닝 층(208)의 일 예에서, Ar 또는 Xe 플라즈마를 형성하기 위해, Xe, Ar 또는 이들의 혼합물이 약 10 sccm의 유량으로 PVD 챔버 내에 도입되고 400 W의 전력이, 음의 전압으로 타겟에 인가된다. 일 예에서, 제1 피닝 층(208)은 Pd 타겟 또는 Pt 타겟을 스퍼터링함으로써 Pd 또는 Pt의 격자 정합 층으로부터 제조된다. 제1 피닝 층(208)의 격자 정합 층은 약 1 Å 내지 약 3 Å 두께이다.
다른 예에서, 제1 피닝 층(208)은 2개의 중간층들을 포함하는 적어도 하나의 이중층을 포함하고, Pt 또는 Pd를 포함하는 격자 정합 층은 도 2c에 도시된 바와 같이 적어도 하나의 이중층 위에 형성된다. 격자 정합 층 이외에 제1 피닝 층(208)을 형성하는 데 적어도 하나의 이중층이 사용되는 예에서, 이중층은 Co의 제1 중간층 및 다른 원소, 예컨대, Pt, Pd, 또는 Ni, 또는 이들의 조합들 또는 합금들의 제2 중간층을 포함한다. 작동(134)에서 제1 피닝 층(208)의 이중층은 Co 타겟 및 Pt, Pd, 또는 Ni, 또는 이들의 조합들 또는 합금들로부터 형성된 타겟을 포함하는 복수의 타겟들을 포함하는 PVD 챔버에서, 또는 하나의 PVD 챔버는 Co 타겟을 함유하고 다른 PVD 챔버는 Pt, Pd, 또는 Ni, 또는 이들의 조합들 또는 합금들의 타겟을 함유하는 별개의 PVD 챔버들에서 형성될 수 있다. 일 예에서, 복수의 스퍼터링 타겟들은 단일 PVD 챔버에 배치되고 Ar 플라즈마 및/또는 Xe 플라즈마를 사용하여 스퍼터링된다. Co 타겟 및 다른 원소의 타겟 각각은 본원에서 논의된 차폐부를 사용하여 플라즈마에 선택적으로 노출될 수 있다. 선택적 타겟 노출은 결과적인 이중층을 형성하기 위해 이중층의 Co 중간층을 형성하고 다른 원소의 중간층을 형성한다. 도 2c에 도시된 바와 같이, 제1 피닝 층(208)의 하나 이상의 이중층을 형성하기 위해 복수의 반복들을 위해서 작동(134)에서 중간층 증착들이 반복될 수 있다.
작동(136)에서, SyF 결합 층(110)은 Ar, Kr, 또는 Xe 플라즈마를 사용하여 PVD 챔버에서 Ru, Cr, Rh, 또는 Ir의 타겟을 스퍼터링함으로써 제1 피닝 층(108) 상에 증착된다. 도 2a에 도시된 바와 같은 본 개시내용의 실시예들에 따른 SyF 결합 층(210)의 일 예에서, 작동(136)에서, SyF 결합 층(210)은 PVD 챔버에서 Ru, Cr, Rh, 또는 Ir의 스퍼터링 타겟을 사용하여 증착된다. 작동(136)에서 SyF 결합 층(210)을 형성하는 일 예에서, Ir 스퍼터링 타겟은 플라즈마 가스로서 Kr 또는 Xe를 사용하여 PVD 챔버에서 스퍼터링된다. 플라즈마가 형성되는 Xe 가스 또는 Kr 가스는 10 sccm 내지 25 sccm의 유량으로, 그리고 일부 예들에서, 16 sccm의 가스 유량으로 PVD 챔버 내에 도입된다. 작동(136)에서 SyF 결합 층(210)을 형성하는 다른 예에서, Ru 스퍼터링 타겟은 Ar 플라즈마를 사용하여 PVD 챔버에서 스퍼터링된다. Ru 타겟을 스퍼터링하기 위해 플라즈마를 형성하는 데 사용되는 Ar 가스는, 예를 들어, 2 sccm 내지 10 sccm일 수 있는 가스 유량으로 PVD 챔버에 도입되고, 일부 예들에서 Ar 가스 유량은 6 sccm이다. 또한, 작동(136)에서의 예에서, Kr, Xe, 또는 Ar 가스가 PVD 챔버에서 사용될 때, Kr, Xe, 또는 Ar 플라즈마를 형성 및 유지하기 위해, 150 W 내지 300 W의 전력이 음의 전압으로 타겟에 인가된다. 다른 예에서, 약 250 W의 전력이 타겟에 인가된다. 작동(136)에서, 제1 피닝 층(208)의 격자 정합 층과 접촉하는 SyF 결합 층(210)이 증착된다.
작동(138)에서 제2 피닝 층(112)은 PVD 챔버에서 SyF 결합 층(110) 상에 증착된다. 일 예에서, 제2 피닝 층(112)은 PVD 챔버에서 Co 타겟 및 Ar 플라즈마를 사용하여 Co로 형성된다. 다른 예에서, 제2 피닝 층(112)은 이중층을 포함하고, 이중층과 접촉하여 형성된 Co 층을 포함하거나 포함하지 않을 수 있다. 이 예에서, 제2 피닝 층(112)은 Co 스퍼터링 타겟 및 제2 금속 스퍼터링 타겟을 사용하여 PVD 챔버에서 형성되고, 차폐부는, 제2 피닝 층(112)의 하나 이상의 이중층을 형성하기 위해, 적어도 하나의 반복에서, Co 및 제2 금속 스퍼터링 타겟들 각각을 개별적으로 노출시키도록 조정된다. 다른 예들에서, 제2 피닝 층(112)의 이중층의 각각의 층은 상이한 PVD 챔버에서 형성될 수 있고, 여기서 하나의 PVD 챔버는 Co 스퍼터링 타겟을 포함하고 다른 PVD 챔버는 제2 금속의 스퍼터링 타겟을 포함한다.
도 2a 및 2d에 도시된 바와 같은 본 개시내용의 실시예들에 따른 제2 피닝 층(212)의 일 예에서, 작동(138)에서, 제2 피닝 층(212)은 스퍼터링되는 타겟 물질에 따라, PVD 챔버에서 Ar 플라즈마 및/또는 Xe 플라즈마를 사용하여 증착된다. 본 개시내용의 실시예에서, 제2 피닝 층(212)은 작동(138)에서, Pt 타겟을 Xe 플라즈마로 스퍼터링함으로써 SyF 결합 층(210) 상에 증착된 Pt의 격자 정합 층으로 제조된다. 실시예에서, 제2 피닝 층(212)은 Co의 제1 중간층 및 Pt, Ni, 또는 Pd의 제2 중간층을 포함하는 이중층을 더 포함한다. 이중층은 제2 피닝 층(212)의 격자 정합 층 상에 형성된다.
적어도 하나의 이중층이 제2 피닝 층의 일부로서 형성되는 예에서, 이중층은 PVD 챔버에서 이중층의 제1 중간층을 형성하기 위해 Co 스퍼터링 타겟을 그리고 이중층의 제2 중간층을 형성하기 위해 제2 금속 스퍼터링 타겟을 사용하여 형성된다. 제2 스퍼터링 타겟은 Pt, Pd, 또는 Ni로부터 형성될 수 있다. 다른 예에서, 제2 스퍼터링 타겟은 Pt, Pd, 또는 Ni 중 하나 이상을 포함하는 합금으로부터 형성될 수 있고, 차폐부는, 제2 피닝 층(212)의 하나 이상의 이중층을 형성하기 위해, 적어도 하나의 반복에서, Co 및 제2 금속 스퍼터링 타겟들 각각을 개별적으로 노출시키도록 조정된다. 크세논은 제2 피닝 층(212)을 형성하기 위해 금속들, 예컨대, Pt이 사용될 때 제2 피닝 층(212)을 증착시키는 데 사용될 수 있는데, 이는, Xe이 Ar 가스보다 더 무거운 가스이고, 따라서, PVD 챔버에서의 스퍼터링 프로세스들 동안, Pt을 포함하는 더 무거운 금속들과 더 효과적으로 상호작용할 수 있기 때문이다. 실시예에서, 제2 피닝 층(212)은 적어도 하나의 이중층 위에 형성된 Co 층을 더 포함한다. 적어도 하나의 이중층 위에 형성된 Co 층은 최대 10 Å의 두께를 가질 수 있다. 실시예에서, 제2 피닝 층(212)은 0.3 nm 내지 15 nm의 총 두께를 가질 수 있다. Xe 가스가 PVD 챔버에 플라즈마를 형성하는 데 사용되는 실시예에서, Xe 가스는 약 2 sccm 내지 약 40 sccm, 또는 5 sccm 내지 20 sccm의 유량으로 PVD 챔버 내에 도입되고, 일부 실시예들에서, Xe 가스는 약 10 sccm의 유량으로 PVD 챔버 내에 도입된다. 제2 피닝 층(212)의 형성 동안, Ar 및/또는 Xe 플라즈마를 형성하고 유지하기 위해 음의 전압으로 타겟에 50 W 내지 약 1000 W의 전력이 인가된다. 일부 예들에서, Ar 및/또는 Xe 플라즈마를 형성 및 유지하기 위해 100 W 내지 600 W의 전력이 음의 전압으로 타겟에 인가되고, 일부 실시예들에서, 약 200 W의 전력이 음의 전압으로 타겟에 인가된다.
작동(140)에서, 구조 차단 층(114)은, 구조 차단 층(114)의 의도된 조성에 따라, Ta, Mo 및/또는 W을 포함하는 스퍼터링 타겟들을 포함하는 PVD 챔버에서 형성된다. Ta, Mo, 및 W 중 2개 이상의 스퍼터링 타겟들이 사용되는 경우, 각각의 타겟은 별개의 PVD 챔버에서 사용될 수 있거나, 2개 이상의 스퍼터링 타겟들은, 구조 차단 층(114)의 의도된 조성에 따라, 위에서 논의된 차폐부 조절을 사용하여 PVD 챔버에서 순차적으로 또는 동시에 스퍼터링될 수 있다. 작동(142)에서 자기 기준 층(116)은 구조 차단 층(114) 상에 후속하여 증착되고, MTJ 스택(100A)의 다른 층들이 또한 형성될 수 있는 PVD 챔버에서 형성될 수 있다. 이는, 버퍼 층(104) 및 자기 기준 층(116) 양쪽 모두가 CoxFeyBz 기재인 경우에, 예를 들어, 다른 층들, 예컨대, 버퍼 층(104)의 조성에 따를 수 있다. 자기 기준 층(116)은 CoxFeyBz 합금인 스퍼터링 타겟을 사용하여 PVD 챔버에서 형성될 수 있다. 다른 예들에서, 자기 기준 층(116)은 Co, Fe 또는 B의 개별 스퍼터링 타겟들을 사용하여 또는 합금 스퍼터링 타겟과 단일 원소 스퍼터링 타겟, 예를 들어, CoFe 타겟과 B 타겟의 조합에 의해 증착될 수 있다.
작동(144)에서, 터널 장벽 층(118)이 자기 기준 층(116) 상에 증착된다. 작동(144)의 일 예에서, 터널 장벽 층(118)은 금속 산화물 타겟, 예컨대, MgO 및 Ar 가스 기재의 플라즈마를 사용하여 PVD 챔버에서 형성된다. 대안적인 실시예에서, 작동(144)에서, 터널 장벽 층(118)의 금속 산화물을 형성하기 위해, O2가 PVD 챔버에 존재하는 동안, 금속 타겟, 예컨대, Mg, Ti, Hf, Ta, 또는 Al 및 Ar 가스 기재의 플라즈마를 사용하여 PVD 챔버에서 터널 장벽 층(118)이 형성된다. 작동(146)에서, 자기 저장 층(120)이 PVD 챔버에서 형성된다. 자기 저장 층(120)의 형성은 의도된 조성에 따라 다양한 방식들로 발생할 수 있다. 자기 저장 층(120)은 CoxFeyBz의 하나 이상의 층, 및 일부 예들에서 Ta, Mo, W 또는 Hf 중 하나 이상의 층을 포함할 수 있다. 이로써, PVD 챔버에서의 자기 저장 층(120)의 증착은 Ar 플라즈마 및 CoxFeyBz 합금 타겟, 또는 Co, Fe, 및 B의 개별 타겟들, 또는 합금 타겟과 원소 타겟, 예컨대, CoFe 타겟과 B 타겟의 조합을 포함할 수 있다. 자기 저장 층(120)이 Ta, Mo, W, 또는 Hf을 포함하는 예들에서, Ta, Mo, W 또는 Hf의 스퍼터링 타겟은 Ar로부터 형성된 플라즈마를 사용하여 챔버에서 스퍼터링된다.
일 예에서, 자기 저장 층(120)은 Ar 플라즈마를 사용하여 단일 PVD 챔버에서 형성될 수 있다. 자기 저장 층(120)은, CoxFeyBz 및 Ta, Mo, W, 또는 Hf의 층들을 형성하는 데 사용되는, 위에서 논의된 것들과 같은 하나 이상의 타겟을 노출시키거나 보호하기 위해 차폐부를 조절함으로써 증착될 수 있다. 다른 예에서, 자기 저장 층(120)의 CoxFeyBz 층은 Ar 플라즈마를 사용하고 CoxFeyBz 합금 타겟을 사용하여 PVD 챔버에서 스퍼터링된다. 다른 예에서, CoxFeyBz 층은 개별 Co, Fe, 및 B 타겟들 및 Ar 가스 기재의 플라즈마를 사용함으로써 PVD 챔버에서 형성된다. 또 다른 예에서, CoxFeyBz 층은 Ar 가스 기재의 플라즈마 및 합금 타겟 및 화합물 원소 타겟, 예를 들어, CoFe 타겟 및 B 타겟을 사용하여 PVD 챔버에서 형성된다. 자기 저장 층(120)의 Ta, Mo, W, 또는 Hf 층은 Ta 타겟, Mo 타겟, W 타겟, 또는 Hf 타겟을 사용하여 PVD 챔버에서 스퍼터링될 수 있다.
작동(148)에서, 캡핑 층(122)이 자기 저장 층(120) 상에 증착된다. 실시예에서, 캡핑 층(222)의 제1 캡핑 중간층(122A)은 산화물 층들이 형성될 때 작동(148) 동안에 Ar 플라즈마 및 O2 양쪽 모두가 PVD 챔버에 존재하기 때문에, 비산화물 층들이 형성되는 PVD 챔버와 상이할 수 있는 PVD 챔버에서 형성된다. 제1 캡핑 중간층(122A)은 Ar 플라즈마를 사용하여 Mg 타겟을 스퍼터링함으로써 PVD 챔버에서 증착되며, O2가 또한, PVD 챔버에 존재한다. 다른 예에서, 작동(148)에서, 제1 캡핑 중간층(122A)은 MgO 스퍼터링 타겟 및 Ar 플라즈마를 사용하여 PVD 챔버에서 형성된다. 제1 캡핑 중간층(122A)이 터널 장벽 층(118)과 동일한 물질(예를 들어, Mg)로 형성되는 예에서, 작동(144)을 위해 사용되는 PVD 챔버는 제1 캡핑 중간층(122A)을 형성하기 위해 작동(148)을 위해서 사용되는 동일한 PVD 챔버일 수 있다. 제2 캡핑 중간층(122B)은 작동(150)에서 제1 캡핑 중간층(122A) 상에 증착된다. O2가 작동(148)에서 사용되는 경우, 제1 캡핑 중간층(122A)을 스퍼터링하는 데 사용되는 챔버와 별개의 상이한 PVD 챔버에서 작동(150)이 발생할 수 있는데, 이는 제1 캡핑 중간층(122A)을 형성하기 위해 PVD 챔버에서 사용되는 O2가 없기 때문이다. 제2 캡핑 중간층(122B)은 Ar 플라즈마 및 Ru, Ir, 및/또는 Ta으로 구성된 하나 이상의 스퍼터링 타겟을 사용하여 PVD 챔버에서 형성된다. 제2 캡핑 중간층(122B)의 조성에 따라, 작동(150)은, 예를 들어, 작동(136)에서의 SyF 결합 층(110)을 형성하기 위해 또한 사용되는 PVD 챔버에서 발생할 수 있다.
또한, 방법(100B)에서, 작동(152)에서, 하드마스크 층(124)이 PVD 챔버에서 제2 캡핑 중간층(122B) 위에 증착된다. MTJ 스택(100A)에 사용되는 하드마스크 층(124)의 유형에 따라, 작동(152)은 O2의 존재 하에서 발생할 수 있거나 발생하지 않을 수 있다. 예를 들어, 하드마스크 층(124)이 금속 산화물 하드마스크인 경우, O2 및 Ar 기재의 플라즈마가, 금속 산화물 층을 형성하기 위해, 금속성 스퍼터링 타겟 또는 타겟들과 함께 작동(152) 동안 사용될 수 있거나, 금속 산화물 스퍼터링 타겟이 하드마스크 층(124)을 증착시키는 데 사용될 수 있으며, 이 경우에 O2는 작동(150)에서 하드마스크 층(124) 형성에 사용되지 않는다. 일부 실시예들에서, 하드마스크 층(124)이 비정질 탄소 또는 스핀-온 탄소일 때, 작동(152)은 CVD 또는 스핀-온 증착 챔버에서 발생한다.
또한, 방법(100B)에서, 작동들(128A-152)에서 형성된 MTJ 스택(100A)(또는, 이하에서 도 2a에 도시된 MTJ 스택(200))은 방법(100B)의 작동(154)에 의해 집합적으로 표시되는 하나 이상의 프로세스를 겪을 수 있다. 이러한 작동들은 고온(대략 400 ℃)의 작동들을 포함할 수 있다. 일 예에서, 작동(154)에서의 프로세스들은 사전 패터닝 어닐링 작동을 포함할 수 있으며, 이는 MTJ 패터닝 작동이 뒤따른다. 대안적인 실시예에서, 작동(154)에서의 MTJ 패터닝은 하드마스크 층(124)을 패터닝하는 것과 같은 복수의 프로세스들을 포함할 수 있고, 패터닝된 하드마스크 층을 식각 마스크로서 사용하여 MTJ 스택(100A)으로부터 복수의 개별 필러들을 형성하도록 하드마스크 층(124)이 패터닝된 후에 MTJ 스택(100A)을 식각하는 작동을 더 포함할 수 있다.
작동(154)에서의 대안적인 실시예에서, 열 어닐링 작동은, MTJ 스택(100A)에 자기 저장 층(들) 및 자기 기준 층(들)을 포함하는, 막 스택의 격자 구조들을 수리하고, 결정화하고, 강화하기 위해 실행된다. 작동(154)에서 수행되는 열 어닐링은 적어도 자기 기준 층(들)(116) 및 자기 저장 층(들)(120)의 물질을 더 결정화하도록 작용할 수 있다. 그러한 층들의 증착 시의 자기 기준 층(들) 및 자기 저장 층(들)의 결정화는 MTJ 스택(100A)의 수직 이방성을 확립하면서, 그의 원하는 전기적 및 기계적 특성들을 유지한다. 방법(100B)의 작동들을 따라 제조된 MTJ 스택들의 실시예들이 이하에 도시되고 논의되며, 실시예들은 작동(154)에서 실행되는 열 어닐링 작동 후에 그리고/또는 대략 400 ℃의 고온들에서 발생하는 추가적인 또는 대안적인 후단 처리 작동들 동안 피닝 층들의 증착된 상태 그대로의 면심 입방(fcc) <111> 결정질 구조를 유지하도록 구성된다. 본 개시내용의 실시예들에 따라 제조된 MTJ 스택들은 제1 피닝 층과 제2 피닝 층 사이에 SyF 결합 층을 포함한다. 실시예에서, 제1 피닝 층은 제1 격자 정합 층을 포함하고 제2 피닝 층은 제2 격자 정합 층을 포함하며, 제1 격자 정합 층 및 제2 격자 정합 층 각각은 백금(Pt) 또는 팔라듐(Pd)으로 형성된다. 제1 피닝 층의 제1 격자 정합 층 및 제2 피닝 층의 제2 격자 정합 층은 본원에서 적어도 부분적으로 이와 같이 지칭되는데, 이는, 제1 및 제2 격자 정합 층들 각각이 제조되는 물질들이, SyF 결합 층이 제조되는 물질의 약 +/-4% 내의 격자 상수를 갖도록 선택되기 때문이다. SyF 결합 층은 제1 피닝 층의 제1 격자 정합 층 및 제2 피닝 층의 제2 격자 정합 층 각각과 접촉한다. 이는, SyF 결합 층이 제1 피닝 층의 Co 층 및 제2 피닝 층의 Co 층과 접촉하는 다른 MTJ 스택들과 대조적이다.
실시예에서, 제1 피닝 층 및/또는 제2 피닝 층 각각은 각각의 격자 정합 층과 접촉하여 형성된 적어도 하나의 이중층을 더 포함한다. 일 예에서, 제1 피닝 층으로부터의 제1 격자 정합 층 및 제2 피닝 층으로부터의 제2 격자 정합 층 각각은 SyF 결합 층과 접촉하고, SyF 결합 층은 Ir으로부터 형성된다. 각각의 이중층은 제1 중간층 및 제2 중간층을 포함한다. 제1 피닝 층의 일 예에서, 제1 피닝 층은 제1 격자 정합 층, 및 Co의 제1 중간층 및 Ni의 제2 중간층을 포함하는 이중층을 포함한다. 제1 피닝 층의 다른 예에서, 제1 피닝 층은 제1 격자 정합 층을 포함하고 적어도 하나의 이중층은 Co의 제1 중간층 및 Pt의 제2 중간층을 포함한다. 제1 피닝 층의 다른 예에서, 제1 피닝 층은 제1 격자 정합 층을 포함하고 적어도 하나의 이중층은 Co의 제1 중간층 및 Pd의 제2 중간층을 포함한다. 제2 피닝 층의 예에서, 제2 피닝 층은 제2 격자 정합 층, 및 Co의 제1 중간층 및 Pt의 제2 중간층을 포함하는 이중층을 포함한다. 다른 예에서, 제2 피닝 층은 제2 격자 정합 층, 및 Co의 제1 중간층 및 Pd의 제2 중간층을 포함하는 이중층을 포함한다. 다른 예에서, 제2 피닝 층은 제2 격자 정합 층, 및 Co의 제1 중간층 및 Ni의 제2 중간층을 포함하는 이중층을 포함한다. 제2 격자 정합 층은 Ir을 포함하는 SyF 결합 층과 접촉한다. 또한, 제2 피닝 층의 예에서, Co 층은 하나 이상의 이중층 위에 형성되고 구조 차단 층과 접촉한다.
실시예에 따라, 제1 피닝 층 및 제2 피닝 층 각각은, 동일한 층 구조, 물질들, 및/또는 두께를 포함할 수 있거나, 층 구조, 물질들 및/또는 두께가 다를 수 있다. 본원에서 논의된 MTJ 스택들을 사용하여, 제1 피닝 층과 SyF 결합 층 사이, 및 SyF 결합 층과 제2 피닝 층 사이의 격자 정합이 개선된다. 개선된 격자 정합은 이하에 논의되는 바와 같이 자기 저장 층 상의 쌍극자장의 효과를 감소시킨다. 본원에서 논의된 바와 같은 격자 정합은 제1 피닝 층, 제2 피닝 층, 및 SyF 결합 층을 포함하는 층들을 제조하는 것을 포함하며, 이로써, 본원에서 격자 부정합으로 지칭되는, 제1 피닝 층과 SyF 결합 층 간의 격자 상수들의 차이가 감소되고, 제2 피닝 층과 SyF 결합 층 사이의 격자 부정합도 감소된다. 격자 부정합은 식(1)에서 다음과 같이 정의된다:
Figure pct00001
식(1)에서, a1은 제1 물질의 격자 상수이고 a2는 제2 물질의 격자 상수이다. 본 개시내용의 실시예들에서, MTJ 스택의 SyF 결합 층과 제1 피닝 층 사이의 격자 부정합은 약 +/-4% 미만이고, SyF 결합 층과 제2 피닝 층 사이의 격자 부정합은 +/-4% 미만이다.
또한, 본원에서 논의된 MTJ 스택들에서, 제1 피닝 층 및 제2 피닝 층 각각이 적어도 하나의 이중층을 포함할 때, 제1 피닝 층 및 제2 피닝 층의 각각의 이중층의 중간층들의 두께의 비율은, 자기장이 인가될 때 스택에 대한 쌍극자 전계 효과를 감소시키기 위해 조절될 수 있다. 본원에서 논의되는 두께 비율들은, 하나 초과의 이중층이 사용되는 경우, 피닝 층의 각각의 이중층에 대해 계산될 수 있다. 다른 예들에서, 두께 비율은 이중층들에 걸친 평균으로서 계산될 수 있고, 이로써, 피닝 층에 대한 두께 비율은, 피닝 층의 이중층들에 걸친, 제1 중간층 두께의 평균 및 제2 중간층 두께의 평균을 사용하여 계산된다. 두께 비율은 이하에서 상세히 논의되고, 피닝 층의 이중층의 제1 중간층의 두께 및 피닝 층의 이중층의 제2 중간층의 두께의 계산이다. 본원에서 논의된 MTJ 스택들을 사용하여, SyF 결합 층의 결정 구조들 및 자기 기준 층과 자기 저장 층의 자기 결합이, 심지어 어닐링 후에도, 동일한 증착된 상태 그대로 실질적으로 유지된다. 예를 들어, 본원에서 논의된 MTJ 스택들은 약 400 ℃에서 0.5 시간 내지 적어도 3 시간의 기간 동안 유지될 수 있고, 따라서 MTJ 스택들의 자기 및 전기 특성들이 유지된다.
도 2a는 본 개시내용의 실시예에 따른 MTJ 스택(200)의 개략도이다. 예시된 실시예에서, 버퍼 층(204)은 PVD 챔버에서 스퍼터링을 통해 기판(202)의 전도성 부분 상에, 또는 기판(202) 상의 전도성 막 층 상에 형성된다. 기판(202)은 텅스텐(W), 질화탄탈럼(TaN), 질화티타늄(Tin), 또는 다른 금속 층들 중 하나 이상을 포함할 수 있다. 버퍼 층(204)은 기판(202)에 대한 시드 층(206)의 접착을 개선한다. 기판(202)에 대한 시드 층(206)의 개선된 접착은 MTJ 스택(200)의 후속하여 증착된 층들의 형성 및 성능을 돕는다. 버퍼 층(204)은 CoxFeyBz, Ta 및/또는 TaN을 포함하고, Ar 플라즈마를 사용하여 PVD 챔버에서 하나 이상의 PVD 증착 작동으로 형성된다. 일 예에서, 버퍼 층(104)은 Ar 플라즈마 및 CoxFeyBz 합금인 스퍼터링 타겟을 사용하여 PVD 챔버에서 형성된다. 다른 예에서, 버퍼 층(104)은 Co, Fe 또는 B의 개별 스퍼터링 타겟들을 사용하여 형성된다. 다른 예에서, 버퍼 층(104)은 합금 스퍼터링 타겟 및 단일 원소 스퍼터링 타겟, 예를 들어, CoFe 타겟 및 B 타겟의 조합을 사용하여 형성된다. Ta 층이 버퍼 층(204)에 포함되는 예에서, Ta 층은 Ta 타겟 및 Ar 플라즈마를 사용하여 PVD 챔버에서 형성될 수 있다.
일 예에서, 버퍼 층(204)은 TaN을 포함하고 이는 Ta 타겟, Ar 플라즈마, 및 N2를 사용하여 PVD 챔버에서 기판(202) 상으로 스퍼터링된다. N2는 TaN 층을 형성하기 위해 Ta 타겟으로부터 스퍼터링된 Ta 물질과 반응한다. 다른 예에서, TaN 스퍼터링 타겟은 버퍼 층(204)을 형성하기 위해 Ar 플라즈마와 함께 PVD 챔버에서 사용된다. 일 예에서, 버퍼 층(204)은 기판(202) 상의 전도성 층 상에 직접 스퍼터링되고 그와 접촉한다. 다른 예들에서, 버퍼 층(204)과 기판(202) 상의 전도성 층 사이에 MTJ 스택의 성능에 영향을 미치지 않는 전도성 전이 층이 존재한다. 버퍼 층(204)은 예시된 실시예에서 선택적으로 채용되고, 본원에서 논의되는 일부 실시예들에서 사용되지 않을 수 있다. 버퍼 층(204)이 채용될 때, 버퍼 층(204)의 전체 두께는 0 Å(버퍼 층이 사용되지 않음) 내지 약 60 Å이다. 일 예에서, 버퍼 층(204)은, 최대 10 Å의 두께로 기판(202) 상의 전도성 층 상에 직접 스퍼터링되고 그와 접촉하는, Ta, TaN, 또는 CoxFeyBz의 단일 층이다. 다른 예에서, 버퍼 층(204)은 2개 이상의 층들의 조합이고, 버퍼 층(204)의 각각의 층은 Ta, TaN 또는 CoxFeyBz이다. 이 예에서, 버퍼 층(204)의 각각의 층은 1 Å 내지 60 Å 두께일 수 있다. 버퍼 층(204)이 Ta 또는 CoxFeyBz 대신에 TaN으로부터 형성되는 예에서, 버퍼 층(204)은 최대 20 Å 두께일 수 있다. 본원의 다른 예들과 조합될 수 있는 다른 예에서, CoxFeyBz는 버퍼 층(204)을 형성하기 위해 단독으로 채용된다. 이 예에서, 버퍼 층(204)은 약 10 Å의 두께를 가질 수 있다. 다른 예에서, 버퍼 층(204)을 형성하기 위해 Ta 또는 TaN 중 적어도 하나가 CoxFeyBz와 함께 채용된다. 이 예에서, 버퍼 층(204)의 평균 두께는 약 20 Å이다.
시드 층(206)은 하나 이상의 타겟을 스퍼터링하는 것을 통해 PVD 챔버에서 증착된다. 시드 층(206)은 버퍼 층(204) 상에 증착된다. 시드 층(206)은 Cr 또는 Pt을 포함한다. PVD 챔버에서의 시드 층(206)의 형성은 위의 작동(132)에서 상세히 논의된다. 실시예에서, 시드 층(206)은 두께가 100 Å 이하이다. 본원의 다른 예들과 조합될 수 있는 일 예에서, 시드 층(206)은 약 30 Å 내지 약 60 Å 두께이다. 일 예에서, 시드 층(206)은 버퍼 층(204) 상에 직접 형성되고 버퍼 층과 접촉한다. 다른 예들에서, 시드 층(206)과 버퍼 층(204) 사이에 MTJ 스택의 성능에 영향을 미치지 않는 전이 층이 존재한다.
또한, MTJ 스택(200)에서, 제1 피닝 층(208)은 PVD 챔버에서 시드 층(206) 상에 형성된다. 제1 피닝 층(208)의 형성은, 도 1b의 방법(100B)의 작동(134)에서 위에 상세히 도시되며, Ar 또는 Xe 플라즈마 및 하나 이상의 스퍼터링 타겟을 사용하여 PVD 챔버에서 발생한다. 일 예에서, 도 2c에 도시된 바와 같이, 제1 피닝 층(208)은 다양한 물질들의 하나 이상의 이중층 및 하나 이상의 이중층 위에 형성된 격자 정합 층으로서 제조되고, 이로써, 제1 피닝 층의 격자 정합 층은 SyF 결합 층(210)과 접촉한다. 제1 피닝 층(208)의 격자 정합 층은 Pt 또는 Pd로부터 형성될 수 있다. 제1 피닝 층(208)은 Pt 또는 Pd 스퍼터링 타겟을 사용하고 Xe 플라즈마를 사용하여 하나 이상의 이중층 위에 증착된다. 하나 이상의 이중층이 제1 피닝 층(208)에 포함되는 예에서, 각각의 이중층은 Co의 제1 중간층 및 다른 원소 또는 합금의 제2 중간층을 함유한다. 제1 피닝 층(208)의 적어도 하나의 이중층은, Ar 플라즈마를 사용하여 Co 타겟을 스퍼터링하고, 후속하여 Ar 또는 Xe 플라즈마를 사용하여, Pt, Ni, 또는 Pd, 또는 이들의 조합들 또는 합금들의 제2 타겟을 스퍼터링함으로써 형성된다. 제1 피닝 층(208)의 이중층을 형성하기 위해 Co 타겟 이외에 Pt이 스퍼터링되는 타겟인 예에서, Xe 플라즈마가 Ar 플라즈마 대신에 또는 Ar 플라즈마 이외에 사용될 수 있다. 하나 이상의 이중층이 제1 피닝 층을 형성하는 데 사용되는 실시예에서, PVD 챔버에서의 반복된 증착 주기들이, 이중층의 제1 중간층을 형성함으로써 수행될 수 있고, 여기서 제1 중간층은 Co를 포함한다. 이중층의 제1 중간층은, 이중층의 제2 중간층을 증착시키는 데 사용될 제2 원소를 포함하는 제2 타겟을 노출시키기 위해, Co를 포함하지 않는 타겟들을 차폐하고, 후속하여, Co 타겟 및 다른 타겟들을 차폐함으로써 형성될 수 있다. 제1 중간층 및 제2 중간층의 증착은, 제1 피닝 층(208)의 하나 이상의 이중층을 형성하기 위해 반복적인 방식으로 반복될 수 있다. 일 예에서, 제1 피닝 층(208)은 PVD 챔버에서 시드 층(206) 상에 직접 형성되고 그와 접촉한다. 다른 예들에서, 시드 층(206)과 제1 피닝 층(208) 사이에 MTJ 스택의 성능에 영향을 미치지 않는 전이 층이 존재한다.
합성 반-준강자성(SyF) 결합 층(210)은 PVD 챔버에서 제1 피닝 층(208) 상에 증착되고, 제2 피닝 층(212)은 SyF 결합 층(210) 상에 스퍼터 증착된다. Ru 스퍼터링 타겟, Rh 스퍼터링 타겟, Cr 스퍼터링 타겟, 또는 Ir 스퍼터링 타겟과 함께 Kr 또는 Xe 플라즈마를 사용하여 PVD 챔버에서 SyF 결합 층(210)이 형성된다. SyF 결합 층(210)은 약 3 Å 내지 약 10 Å의 두께를 갖는다. 실시예에서, 제2 피닝 층(212)의 격자 정합 층을 SyF 결합 층(210) 상에 형성하기 위해, Ar 또는 Xe 플라즈마를 사용하여 PVD 챔버에서 Pt 타겟 또는 Pd 타겟을 스퍼터링함으로써 제2 피닝 층(212)이 제조된다. 일부 예들에서, 제2 피닝 층(212)은 격자 정합 층 위에 형성된 적어도 하나의 이중층을 포함한다. 제2 피닝 층(212)의 적어도 하나의 이중층은 Co의 제1 중간층 및 Ni, Pd, 또는 Pt, 또는 이들의 조합들 또는 합금들의 제2 중간층을 포함한다. 일 예에서, SyF 결합 층(210)은 제1 피닝 층(208)의 격자 정합 층 및 제2 피닝 층(212)의 격자 정합 층 상에 직접 형성되고 그와 접촉한다. 다른 예들에서, 제1 피닝 층(208) 또는 제2 피닝 층(212) 중 어느 하나 또는 둘 모두와 SyF 결합 층(210) 사이에, MTJ 스택의 성능에 영향을 미치지 않는 전이 층이 존재한다.
위의 도 1b의 방법(100B)의 작동(138)에서 제2 피닝 층(212)의 형성이 논의된다. 제2 피닝 층(212)은 격자 정합 층 위에 형성된 하나 이상의 이중층뿐만 아니라, SyF 결합 층(210) 상에 형성된 Pt 또는 Pd의 격자 정합 층을 포함한다. 제2 피닝 층(212)의 격자 정합 층은 Xe 플라즈마를 사용하여 Pt 타겟 또는 Pd 타겟을 스퍼터링함으로써 최대 3 Å의 두께로 형성될 수 있다. 하나 이상의 이중층이 제2 피닝 층(212)에 포함되는 예에서, 제1 이중층은 격자 정합 층 상에 형성되고, Co의 제1 중간층, 및 다른 원소, 예컨대, Pd, Ni, 또는 Pt, 또는 이들의 조합들 또는 합금들의 제2 중간층을 포함한다. 이중층은, Ar 플라즈마를 사용하여 Co 타겟을 스퍼터링하고, 후속하여 Xe 또는 Ar 플라즈마를 사용하여, Pt, Ni, 또는 Pd, 또는 이들의 조합들 또는 합금들의 제2 타겟을 스퍼터링함으로써 형성된다. 실시예에서, Co 타겟 및 제2 타겟을 사용하는 PVD 챔버에서 제1 중간층 및 제2 중간층의 반복된 증착 주기들이, 제2 피닝 층(212)의 하나 이상의 이중층을 형성하는 데 사용될 수 있다. 제2 피닝 층(212)의 각각의 이중층의 두께는 약 4 Å 내지 약 15 Å일 수 있다. 예에서, 제2 피닝 층(212)의 두께는 약 0.3 nm 내지 15 nm이다. 제2 피닝 층(212)의 대안적인 구성들이 도 2d에 도시된다.
제1 피닝 층(208) 및 제2 피닝 층(212)이 각각 하나 이상의 이중층을 포함하는 실시예에서, 두께 비율은 각각의 피닝 층에 대해 정의될 수 있다. 본원에서 논의되는 두께 비율들은 각각의 피닝 층의 하나 이상의 이중층의 중간층들의 두께의 비율이다. 본원에서 논의되는 두께 비율은 (X:Y)z로서 표현될 수 있고, 여기서 X는 Co를 포함하는 제1 중간층의 두께이고, Y는 Pt, Ni, 또는 Pd, 또는 Pt, Ni, 및/또는 Pd의 합금의 제2 중간층의 두께이고, z는 두께 비율과 연관된 층, 예를 들어, 두께 비율이 제1 피닝 층(208)에 대한 것인지 또는 제2 피닝 층(212)에 대한 것인지를 나타낸다. 일 예에서, 제1 피닝 층(208)의 제1 중간층은 1 Å 내지 8 Å 두께이고 제1 피닝 층(208)의 제2 중간층은 1 Å 내지 8 Å 두께이다. 다른 예에서, 제2 피닝 층(212)의 제1 중간층은 1 Å 내지 8 Å 두께이고 제2 피닝 층(212)의 제2 중간층은 1 Å 내지 8 Å 두께이다. 이 예에서, 제1 피닝 층(208)의 두께 비율 [(Co:Y)208]은 제2 피닝 층(212) 두께 비율 [(Co:Y)212]보다 크다.
MTJ 스택(200)의 제조에 후속하여, MTJ 스택(200)을 식각하는 것을 포함하는 작동들이 MRAM 디바이스 제조의 일부로서 수행될 수 있다. 식각 후에, MRAM 디바이스에 자기장이 인가될 때, 자기 쌍극자장이 제1 피닝 층(208)으로부터 자기 저장 층(220)(이하에서 논의됨)까지 생성된다. 쌍극자장은, 자기 저장 층(220)을 포함하는, MTJ 스택(200)의 층들의 성능에 부정적인 영향을 줄 수 있다. 제2 피닝 층(212)이 MTJ 스택(200)의 제1 피닝 층(208)보다 자기 저장 층(220)에 더 가깝기 때문에, 제1 피닝 층(208)의 두께 비율은 제2 피닝 층(212)의 두께 비율보다 크고, 이는 자기 저장 층(220)에 의해 경험되는 쌍극자장을 최소화한다. 이에 따라, 제1 피닝 층(208)의 자성 물질 함량을 제2 피닝 층(212)의 자성 물질 함량에 비해 증가시킴으로써, 자기 저장 층(220)에 의해 경험되는 쌍극자장이 감소된다. 제1 또는 제2 피닝 층들의 자성 물질 함량은, 자기장의 인가에 응답하여 자화를 유지할 수 있는 물질, 예컨대, Co 또는 Ni의 양이다. 이는 하나 이상의 피닝 층을 형성하기 위해 또한 사용될 수 있는 물질들, 예컨대, Pt 또는 Pd과 대조적이다. 일 예에서, 제1 피닝 층의 두께 비율((Co:Y)208)은 1:1 내지 8:1일 수 있고, 제2 피닝 층의 두께 비율((Co:Y)212)은 1:1 내지 8:8일 수 있다. 이 예에서, MTJ 스택(200)은 8:1의 두께 비율((Co:Y)208)을 갖는 제1 피닝 층(208), 및 8:8의 두께 비율((Co:Y)212)을 갖는 제2 피닝 층(212)을 포함한다. 다른 예에서, MTJ 스택(200)은 8:3의 두께 비율((Co:Y)208)을 갖는 제1 피닝 층(208), 및 3:7의 두께 비율((Co:Y)212)을 갖는 제2 피닝 층(212)을 포함한다. 다른 예들에서, 비율들((Co:Y)208 및 (Co:Y)212)은 [(Co:Y)208 > (Co:Y)212]인 조건 하에서 더 변할 수 있다. Y가 자성 물질, 예컨대, Ni일 때, 실시예에 따라 두께 비율들이 더 맞춰질 수 있고/거나, 제1 피닝 층(208)을 형성하는 데 사용되는 이중층들의 개수보다 더 적은 개수의 이중층들이 제2 피닝 층(212)을 형성하는 데 사용될 수 있다. 일부 예들에서, 제2 피닝 층(212)은 이중층을 포함하지 않는다.
또한, MTJ 스택(200)에서, 구조 차단 층(214)은 PVD 챔버에서 물질 층을 제2 피닝 층(212) 상에 스퍼터링함으로써 제2 피닝 층(212) 상에 선택적으로 형성된다. 구조 차단 층(214)은 MTJ 스택(200)과, MRAM 메모리 셀들을 형성하기 위해 MTJ 스택(200)에 결합될 수 있는 금속성 콘택들 사이의 단락 회로의 형성을 방지한다. 일 예에서, PVD 챔버에서의 구조 차단 층(214)의 증착 동안, 층의 의도된 조성에 따라, 하나 이상의 개별 Ta, Mo, 또는 W 스퍼터링 타겟들이 Ar 플라즈마를 사용하여 PVD 챔버에서 스퍼터링될 수 있다. 다른 예에서, PVD 챔버에서의 구조 차단 층(214)의 증착 동안, 또는 Ta, Mo 및/또는 W의 합금들을 포함하는 하나 이상의 합금 타겟들이, Ar 플라즈마를 사용하여 PVD 챔버에서 스퍼터링될 수 있다. 구조 차단 층(214)은, 면심 입방 <111> 방향으로 각각 배향될 수 있는 시드 층(206) 및 제1 피닝 층(208) 및 제2 피닝 층(212)과 대조적으로, <100> 방향으로 배향된 체심 입방(bcc) 구조이다. 구조 차단 층(214)은 0 Å(층이 없음) 내지 약 8 Å 두께이고, 일 예에서, 4 Å의 두께가 스퍼터 증착된다. 일 예에서, 구조 차단 층(214)은 스퍼터 증착에 의해 제2 피닝 층(212) 상에 직접 형성되고 그와 접촉한다. 다른 예들에서, 구조 차단 층(214)과 제2 피닝 층(212) 사이에 MTJ 스택의 성능에 영향을 미치지 않는 전이 층이 존재한다.
Ar 플라즈마를 사용한 PVD 챔버에서의 스퍼터 증착에 의해 구조 차단 층(214) 상에 자기 기준 층(216)이 형성된다. 자기 기준 층(216)은 단일 Co-Fe-B 합금 스퍼터링 타겟을 사용하거나, Co 스퍼터링 타겟, Fe 스퍼터링 타겟 또는 B 스퍼터링 타겟 중 2개 이상을 사용함으로써 PVD 챔버에서 증착될 수 있다. 다른 예에서, 자기 기준 층(216)은 Ar 플라즈마, 합금 타겟, 및 원소 타켓, 예컨대, CoFe 타겟 및 B 타겟을 사용하여 PVD 챔버에서 형성될 수 있다. 자기 기준 층(216)은 1 Å 내지 15 Å의 두께로 스퍼터링될 수 있고, 일 예에서, 10 Å의 두께로 형성될 수 있다. 자기 기준 층(216)은 CoxFeyBz를 포함하며, 여기서 z는 약 10 wt.% 내지 약 40wt.%이고, y는 약 20 wt.% 내지 약 60wt.%이고, x는 70 wt.% 이하이다. 실시예에서, z는 적어도 20 wt.%이다. 일 예에서, 자기 기준 층(216)은 구조 차단 층(214) 상에 직접 형성되고 그와 접촉한다. 다른 예들에서, 자기 기준 층(216)과 구조 차단 층(214) 사이에 MTJ 스택의 성능에 영향을 미치지 않는 전이 층이 존재한다.
Ar 플라즈마를 이용한 PVD 챔버에서의 타겟의 스퍼터링을 사용하여 자기 기준 층(216) 상에 터널 장벽 층(218)이 형성된다. 터널 장벽 층(218)은 금속 산화물, 예컨대, 산화마그네슘(MgO), 산화하프늄(HfO2), 산화티타늄(TiO2), 산화탄탈럼(TaOx), 산화알루미늄(Al2O3), 또는 다양한 응용들에 적합한 다른 물질들을 포함한다. 따라서, 터널 장벽 층(218)은 금속 산화물의 스퍼터링 타겟 및 Ar 플라즈마를 사용하여 PVD 챔버에서 형성될 수 있다. 대안적으로, 터널 장벽 층(218)은 Ar 플라즈마, O2, 및 원하는 금속 산화물의 금속의 스퍼터링 타겟을 사용하여 PVD 챔버에서 형성될 수 있으며, 여기서 금속 산화물 층은 금속 스퍼터링 타겟으로부터 스퍼터링된 금속 층이 O2에 노출될 때 형성된다. 터널 장벽 층(218)은 1 Å 내지 15 Å의 두께를 가지며, 일부 실시예들에서, 10 Å의 두께를 갖는다. 일 예에서, 터널 장벽 층(218)은 자기 기준 층(216) 상에 직접 형성되고 그와 접촉한다. 다른 예들에서, 터널 장벽 층(218)과 자기 기준 층(216) 사이에 MTJ 스택의 성능에 영향을 미치지 않는 전이 층이 존재한다.
실시예에서, MTJ 스택(200)은 본원에서 논의되는 바와 같이 PVD 챔버에서의 스퍼터링 작동을 사용하여 터널 장벽 층(218) 상에 형성되는 자기 저장 층(220)을 더 포함한다. 자기 저장 층(220)은 CoxFeyBz의 하나 이상의 층, 및 일부 예들에서 Ta, Mo, W 또는 Hf 중 하나 이상의 층을 포함할 수 있다. 이로써, PVD 챔버에서의 자기 저장 층(220)의 증착은 Ar 플라즈마, CoxFeyBz 합금 타겟, 또는 Co, Fe, 및 B의 개별 타겟들, 또는 합금 타겟과 원소 타겟, 예컨대, CoFe 타겟과 B 타겟의 조합을 사용하는 것을 포함할 수 있다. 자기 저장 층(220)이 Ta, Mo, W, 또는 Hf 중 하나 이상으로부터 형성되는 예들에서, Ta, Mo, W 또는 Hf의 스퍼터링 타겟은 Ar로부터 형성된 플라즈마를 사용하여 챔버에서 스퍼터링된다.
자기 저장 층(220)은 자기 저장 층(220)을 형성하는 데 사용되는 물질 또는 물질들을 포함하는 인자들에 따라 두께가 약 5 Å 내지 약 20 Å이다. 일 예에서, 자기 저장 층은 CoxFeyBz로부터 제조되고, 여기서 z는 약 10 wt.% 내지 약 40wt.%이고, y는 약 20 wt.% 내지 약 60wt.%이고, x는 70 wt.% 이하이다. 이 예에서, 자기 저장 층(220)의 두께는 5 Å 내지 40 Å이다. 다른 예에서, 자기 저장 층(220)의 두께는 약 20 Å이다. 일 예에서, 자기 저장 층(220)은 터널 장벽 층(218) 상에 직접 형성되고 그와 접촉한다. 다른 예들에서, 자기 저장 층(220)과 터널 장벽 층(218) 사이에 MTJ 스택의 성능에 영향을 미치지 않는 전이 층이 존재한다. 자기 저장 층은 이하의 도 2e에 도시된다.
또한, MTJ 스택(200)의 실시예에서, 캡핑 층(222)은 자기 저장 층(220) 상에 형성되고, 철(Fe)을 함유하는 산화물을 포함하는, 캡핑 층(222)을 형성하는 복수의 중간층들을 포함한다. 추가적으로, 일부 실시예들에서, 하드마스크 층(224)이 캡핑 층(222) 상에 직접 형성되고 그와 접촉한다. 다른 예에서, 하드마스크 층(224)은 캡핑 층(222)과 하드마스크 층(224) 사이에 전이 층을 갖는 캡핑 층(222) 상에 형성되고; 그러한 전이 층은 MTJ 스택(200)의 성능에 영향을 미치지 않는다. 하드마스크 층(224)은 금속 산화물, 비정질 탄소, 세라믹들, 금속성 물질들, 또는 이들의 조합들로 형성될 수 있다. 일 예에서, 자기 저장 층(220)은 캡핑 층(222) 상에 직접 형성되고 그와 접촉한다. 다른 예들에서, 자기 저장 층(220)과 캡핑 층(222) 사이에 MTJ 스택(200)의 성능에 영향을 미치지 않는 전이 층이 존재한다. 캡핑 층(222)은 이하에서 도 2f에 도시된다.
도 2b는 본 개시내용의 실시예들에 따른 버퍼 층(204)의 확대도이다. 버퍼 층(204)은 탄탈럼(Ta) 또는 TaN으로부터 형성될 수 있다. 다른 예들과 조합될 수 있는 다른 예에서, 버퍼 층(204)은 Ta 및 TaN의 층형 스택을 포함한다. 본원의 예들과 조합될 수 있는 다른 예들에서, 버퍼 층(204)은 CoxFeyBz를 단독으로 또는 Ta, TaN 또는 Ta/TaN 층형 스택과 조합하여 포함한다. 버퍼 층(204)의 일 예에서, 버퍼 층(204)은 적어도 하나의 이중층(204D)을 포함한다. 적어도 하나의 이중층(204D)은 적어도 하나의 이중층(204D)의 적어도 하나의 반복 동안 교번 방식으로 기판(202) 상에 형성된 제1 버퍼 중간층(204A) 및 제2 버퍼 중간층(204B)을 포함한다. 이 예에서, 제1 버퍼 중간층(204A)은 Ta으로 형성되고 제2 버퍼 중간층(204B)은 TaN으로 형성되고, 제1 버퍼 중간층(204A)은 기판(202)과 접촉한다. 다른 예에서, 제1 버퍼 중간층(204A)은 TaN으로 형성되고 제2 버퍼 중간층(204B)은 Ta으로부터 형성되고, 따라서, TaN은 기판(202)과 직접 접촉한다.
버퍼 층(204)의 다른 예들에서, 도 2a에 도시된 바와 같이, CoxFeyBz는 버퍼 층(204)에 대해 단독으로 사용되고, 따라서 기판(202)과 직접 접촉할 것이다. 다른 예에서, 도 2b에 도시된 바와 같이, 제3 버퍼 층(204C)이 적어도 하나의 이중층(204D) 위에 형성된다. 이 예에서, 제3 버퍼 층(204C)은 CoxFeyBz로부터 제조되고, 최대 10 Å의 두께로 형성된다. 따라서, 버퍼 층(204)의 구성에 따라, 버퍼 층(204)의 두께는 1 Å 내지 60 Å 두께 범위이다. 제3 버퍼 층(204C)에 CoxFeyBz를 채용한 예에서, z는 약 10 wt.% 내지 약 40wt.%이고, y는 약 20 wt.% 내지 약 60wt.%이고, x는 70 wt.% 이하이다.
도 2c는 본 개시내용의 실시예에 따른 제1 피닝 층(208)의 확대도이다. 실시예에서, 제1 피닝 층(208)은 적어도 하나의 이중층(230)으로부터 제조되고, 2개 이상의 이중층들이 채용될 때, 2개 이상의 이중층들은 이중층 스택(234)을 형성한다고 일컬어질 수 있다. 각각의 이중층(230)은 제1 중간층(208A) 및 제2 중간층(208B)으로부터 제조된다. 제1 피닝 층(208)의 이중층들은 (X/Y)n, (208A/208B)n으로 표현되고, 여기서 각각의 이중층은 제1 물질(X)과 제2의 상이한 물질(Y)의 조합이고, 여기서 n은 제1 피닝 층(208)의 이중층들의 개수이다. 실시예에서, X는 Co이고 Y는 Pt, Ni 또는 Pd 중 하나이다. 도 2c의 예에서 n=4이지만, 대안적인 실시예들에서, n은 1 내지 10이다. 실시예에서, 적어도 하나의 이중층(230)은 약 2 Å 내지 약 16 Å의 두께를 갖는다. 일 예에서, 제1 중간층(208A)은 Co로부터 형성되고 약 1 Å 내지 약 8 Å 두께이다. 제2 중간층(208B)은 Pt, Pd 또는 Ni, 또는 이들의 조합들 또는 합금들로부터 형성될 수 있고, 약 1 Å 내지 약 8 Å 두께이다. 또한, 제1 피닝 층(208)의 다른 실시예에서, 적어도 하나의 이중층(230)은 시드 층(206) 상에 직접 형성되고 그와 접촉하며, 격자 정합 층(208C)은 적어도 하나의 이중층(230)의 최상부 상에 형성된다. MTJ 스택, 예컨대, 도 2a의 MTJ 스택(200)에서, 격자 정합 층(208C)은 SyF 결합 층(210)과 접촉한다. 일 실시예에서, 격자 정합 층(208C)은 1 Å 내지 3 Å 두께이다. 이 예에서, 격자 정합 층(208C)은 Pt이고, 다른 예에서, 격자 정합 층(208C)은 Pd이다. 실시예에 따라, 격자 정합 층(208C) 및 일부 예들에서는 적어도 하나의 이중층(230)을 포함하는 하나 이상의 층을 포함할 수 있는 제1 피닝 층(208)의 전체 두께는 1 nm 내지 약 18 nm이다. 다른 예들에서, MTJ 스택의 특성들에 부정적인 영향을 미치지 않는 하나 이상의 전이 층이 제1 피닝 층(208)과 시드 층(206) 사이에 형성될 수 있다.
도 2d는 본 개시내용의 실시예들에 따른 제2 피닝 층(212)의 확대도이다. 실시예에서, 제2 피닝 층(212)은 격자 정합 층(212A)으로부터 제조되고, 격자 정합 층(212A)은 SyF 결합 층(210) 상에 형성되고 그와 접촉한다. 일 실시예에서, 격자 정합 층(212A)은 1 Å 내지 3 Å 두께의 Pt 또는 Pd의 층을 포함한다. 제2 피닝 층(212)의 일 예에서, 적어도 하나의 이중층(232)이 격자 정합 층(212A) 위에 형성된다. 각각의 이중층(232)은, Co일 수 있는 제1 중간층(212B) 및 Pt, Ni, 또는 Pd, 또는 이들의 조합들 또는 합금들일 수 있는 제2 중간층(212C)을 포함한다. 2개 이상의 이중층들, 예컨대, 이중층(232)이 제2 피닝 층(212)에 채용될 때, 2개 이상의 이중층들은 이중층 스택(236)으로 지칭될 수 있다. 따라서, 도 1b에 도시된 바와 같이, 작동(138)에서 하나 이상의 이중층이 증착될 때, 개별적인 스퍼터링 타겟이 이중층(230)의 제1 중간층(208A) 및 제2 중간층(208B) 각각을 형성하는 데 사용될 수 있다. 제2 피닝 층(212)의 적어도 하나의 이중층(232)은 (X/Y)n, (212A/212B)n으로서 표현되고, 여기서 n은 이중층들의 개수이다. 도 2d의 예에서 n=4이지만, 대안적인 실시예들에서, n은 1 내지 5이다. 실시예에서, 적어도 하나의 이중층(232)은 약 2 Å 내지 약 16 Å의 총 두께를 갖는다. 일 예에서, 제1 중간층(212B)은 약 1 Å 내지 약 8 Å 두께의 Co 층이고, 제2 중간층(212C)은 약 1 Å 내지 약 8 Å 두께이다. 다양한 실시예들에서, 제2 중간층(212C)은 Ni, Pt, 또는 Pd, 또는 이들의 조합들 또는 합금들을 포함한다.
또한, 다른 실시예에서, 제2 피닝 층(212)은 적어도 하나의 이중층(232)의 최상부 상에 형성된 Co의 상부층(212D)을 포함한다. 제2 피닝 층(212)의 다른 예들에서, 상부층(212D)은 존재하지 않는다. 도 2d에 도시되지 않은 다른 예에서, Co의 상부층(212D)은 격자 정합 층(212A) 상에 형성된다. 실시예에서, 상부층(212D)은 약 1 Å 내지 약 10 Å 두께이다. 실시예에 따라, 본원에서 논의된 바와 같이 적어도 하나의 이중층(232)을 포함하는 하나 이상의 층을 포함할 수 있는 제2 피닝 층(212)의 전체 두께는 0.3 nm 내지 15 nm이다. 일부 예들에서, 적어도 하나의 이중층(232)과 제2 피닝 층(212) 사이에 전이 층이 채용될 수 있다. 다른 예들에서, 전이 층은 적어도 하나의 이중층(232)과 SyF 결합 층(210) 사이에 형성될 수 있다. 다른 예들에서, 전이 층은 적어도 하나의 이중층(232)과 제2 피닝 층(212) 사이에 그리고 적어도 하나의 이중층(232)과 SyF 결합 층(210) 사이에 형성될 수 있다. 그러한 전이 층(들)은 MTJ 스택의 성능에 영향을 미치지 않는다.
실시예에서, 제1 피닝 층(208) 및 제2 피닝 층(212) 각각은, 동일한 중간층 조성물 및/또는 상이한 중간층 두께를 포함한다. 대안적인 실시예에서, 제1 피닝 층(208) 및 제2 피닝 층(212) 각각은, 상이한 조성물들 및/또는 두께들을 포함한다. 실시예에서, 제1 피닝 층(208)은 Co의 제1 중간층 및 Pt의 제2 중간층을 포함하는 적어도 하나의 이중층을 포함하고, 적어도 하나의 이중층 위에 형성된 Pt 또는 Pd의 제1 격자 정합 층을 더 포함한다. 제1 피닝 층(208)의 제1 격자 정합 층은 Ir으로 형성된 SyF 결합 층(210)과 접촉한다. 이 예에서, 제2 피닝 층(212)은 SyF 결합 층(210) 위에 형성되고, SyF 결합 층(210)과 접촉하여 형성된 Pt 또는 Pd의 제2 격자 정합 층을 포함한다. 일부 예들에서, 제2 피닝 층(212)은 제2 격자 정합 층 위에 형성된 하나 이상의 이중층을 더 포함한다. 실시예에서, 제2 피닝 층(212)의 하나 이상의 이중층은 Co의 제1 중간층 및 Pt의 제2 중간층을 포함한다. 다른 실시예에서, 제1 피닝 층(208)은 Co의 제1 중간층 및 Ni의 제2 중간층을 포함하는 적어도 하나의 이중층을 포함하고, 제1 격자 정합 층이, Ir으로부터 형성된 SyF 결합 층(210)과 접촉하도록 적어도 하나의 이중층 위에 형성된 Pt 또는 Pd의 제1 격자 정합 층을 더 포함한다. 이 예에서, 제2 피닝 층(212)은 SyF 결합 층(210)과 접촉하여 형성된 Pt 또는 Pd의 제2 격자 정합 층을 포함하고, 선택적으로, 제2 격자 정합 층 위에 형성된 하나 이상의 이중층을 포함한다. 이 예에서, 제2 피닝 층(212)의 하나 이상의 이중층은 Co의 제1 중간층 및 Pt의 제2 중간층을 포함한다.
도 2e는 본 개시내용의 실시예들에 따른 예시적인 자기 저장 층(220)의 확대도이다. 도 2e에 도시된 바와 같이, 자기 저장 층(220)의 제1 자성 층(220A) 및 자기 저장 층(220)의 제2 자성 층(220B)은 각각 CoxFeyBz로부터 제조된다. Ta, Mo, W, Hf, 또는 이들의 조합들로부터 제조된 제3 층(220C)이 그들 사이에 배치된다. 제3 층(220C)은 도펀트들, 예컨대, 붕소, 산소, 또는 다른 도펀트들을 함유할 수 있다. 따라서, 자기 저장 층(220)은 3개의 층들, 즉, 제1 자성 층(220A) 및 제2 자성 층(220B), 및 제1 자성 층(220A)과 제2 자성 층(220B) 사이에 배치된 제3 층(220C)으로부터 제조된다. 제3 층(220C)은 기판 평면(예를 들어, 기판(202)에 수직인 평면)에 수직인 피닝 모멘트를 강화하며, 이는 자기 이방성, 구조의 자기 특성들의 방향성 의존성을 촉진한다.
도 2f는 본 개시내용의 실시예에 따른 예시적인 캡핑 층(222)의 확대도이다. 캡핑 층(222)의 총 두께는 2 Å 내지 120 Å이고, 일부 실시예들에서, 캡핑 층에 대한 총 원하는 두께(예를 들어, 도 2f에 도시된 바와 같은 모든 중간층들을 포함함)는 약 60 Å이다. 실시예에서, 캡핑 층(222)은 복수의 중간층들을 포함한다. 제1 캡핑 중간층(222A)은 약 2 Å 내지 약 10 Å의 두께로 자기 저장 층(220) 상에 직접 형성된 MgO 또는 다른 철 함유 산화물로부터 제조된다. 제1 캡핑 중간층(222A)의 최상부 상에, Ru, Ir, 또는 이들의 조합들의 제2 캡핑 중간층(222B)이 1 Å 내지 약 30 Å의 두께로 형성된다. 실시예에서, 제3 캡핑 중간층(222C)은 제2 캡핑 중간층(222B) 상에 1 Å 내지 약 30 Å의 두께로 Ta으로 선택적으로 형성된다. 따라서, 캡핑 층(222)의 일부 실시예는 제3 캡핑 중간층(222C)을 함유하지 않는다. 실시예에서, 제2 캡핑 중간층(222D)은 제3 캡핑 중간층(222C) 상에 선택적으로 형성되고, Ru, Ir, 또는 이들의 조합들로 최대 50 Å의 두께로 형성된다. 다양한 실시예들에서, 캡핑 층(222)은 제1 캡핑 중간층(222A)만, 또는 제1 캡핑 중간층(222A) 및 제2 캡핑 중간층(222B)을, 또는 제1 캡핑 중간층(222A), 제2 캡핑 중간층(222B), 및 제3 캡핑 중간층(222C)을, 또는 제1, 제2, 및 제3 캡핑 층들(222A-222C)을 포함한다. 일부 실시예들에서, 전이 층들이 제1 캡핑 중간층(222A), 제2 캡핑 중간층(222B), 및 제3 캡핑 중간층(222C)의 일부 또는 전부 사이에 사용될 수 있거나, 캡핑 층(222)과 자기 저장 층(220) 사이에 있을 수 있고, 이로써, MTJ 스택의 성능은 전이 층(들)에 의해 부정적으로 영향을 받지 않는다.
본원에서 논의된 MTJ 스택들은, 적어도, 제1 피닝 층과 SyF 결합 층 사이의 격자 정합 및 제2 피닝 층과 SyF 결합 층 사이의 격자 정합 때문에, 400 ℃ 이상의 온도들의 처리를 겪은 후 개선된 성능을 갖는다. SyF 결합 층과 제1 및 제2 피닝 층들 각각 사이의 격자 정합은, SyF 결합 층과 제1 피닝 층의 계면에서 그리고 SyF 결합 층과 제2 피닝 층의 계면에서 거칠기 형성을 억제한다. 거칠기 형성은, MTJ 스택들의 성능에 부정적인 영향을 미치는, 편평도의 부족을 하나 이상의 층에서 초래한다. 또한, 제1 피닝 층 및 제2 피닝 층 각각이 이중층을 포함하는 예에서, MTJ 스택에 자기장이 인가될 때 쌍극자 전계 효과를 감소시키도록 제1 피닝 층 및 제2 피닝 층의 각각의 이중층의 각각의 중간층의 두께의 비율이 선택될 수 있다. 따라서, 본 개시내용의 실시예들에 따라 제조된 MTJ 스택들은 고온 처리에 후속하여 바람직한 자기 및 전기 특성들뿐만 아니라 구조적 무결성을 유지할 수 있다.
전술한 내용은 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 다른 그리고 추가적인 실시예들은 그의 기본 범위로부터 벗어나지 않고 안출될 수 있으며, 그의 범위는 후속하는 청구항들에 의해 결정된다.

Claims (15)

  1. 디바이스로서,
    자기 터널 접합 스택을 포함하고, 상기 자기 터널 접합 스택은:
    제1 이중층 및 상기 제1 이중층 위에 형성된 제1 격자 정합 층을 포함하는 제1 피닝 층 ― 상기 제1 격자 정합 층은 백금 또는 팔라듐을 포함함 ―;
    상기 제1 피닝 층의 상기 제1 격자 정합 층과 접촉하는 합성 반-준강자성 결합 층; 및
    상기 합성 반-준강자성 결합 층과 접촉하는 제2 피닝 층을 포함하고, 상기 제2 피닝 층은 상기 합성 반-준강자성 결합 층과 접촉하는 제2 격자 정합 층을 포함하고, 상기 제2 격자 정합 층은 백금 또는 팔라듐을 포함하는, 디바이스.
  2. 제1항에 있어서,
    상기 제1 피닝 층의 총 두께는 1 nm 내지 18 nm이고, 상기 제2 피닝 층의 총 두께는 0.3 nm 내지 15 nm인, 디바이스.
  3. 제1항에 있어서,
    상기 제1 이중층은, 1 Å 내지 7 Å 두께인, 코발트의 제1 중간층, 및, 1 Å 내지 8 Å 두께인, 백금, 니켈, 팔라듐, 또는 이들의 합금들 또는 조합들의 제2 중간층을 포함하는, 디바이스.
  4. 제1항에 있어서,
    상기 제1 격자 정합 층은 1 Å 내지 3 Å 두께이고, 상기 제2 격자 정합 층은 1 Å 내지 3 Å 두께인, 디바이스.
  5. 제1항에 있어서,
    상기 SyF 결합 층은 루테늄, 크로뮴, 로듐, 또는 이리듐을 포함하고, 1 Å 내지 100 Å 두께인, 디바이스.
  6. 제1항에 있어서,
    상기 제2 피닝 층은 코발트의 제1 중간층 및 백금, 니켈, 또는 팔라듐 또는 이들의 합금들 또는 조합들로부터 형성된 제2 중간층으로부터 형성된 이중층을 더 포함하고, 상기 제1 중간층은 1 Å 내지 8 Å 두께이고 상기 제2 중간층은 1 Å 내지 8 Å 두께인, 디바이스.
  7. 제1항에 있어서,
    상기 제2 피닝 층과 접촉하는 구조 차단 층;
    상기 구조 차단 층과 접촉하는 자기 기준 층;
    상기 자기 기준 층과 접촉하는 터널 장벽 층; 및
    상기 터널 장벽 층과 접촉하는 자기 저장 층을 더 포함하는, 디바이스.
  8. 제1항에 있어서,
    상기 제1 격자 정합 층의 격자 상수 및 상기 제2 격자 정합 층의 격자 상수 각각은 상기 SyF 결합 층의 격자 상수의 +/-4% 이내인, 디바이스.
  9. 자기 터널 접합 스택으로서,
    제1 복수의 이중층들 및 상기 제1 복수의 이중층들 위에 형성된 제1 격자 정합 층을 포함하는 제1 피닝 층 ― 상기 제1 격자 정합 층은 백금 또는 팔라듐을 포함하고, 상기 제1 복수의 이중층들 중 각각의 이중층은 제1 코발트 중간층 및 백금, 니켈, 또는 팔라듐, 또는 이들의 합금들 또는 조합들의 제2 중간층으로부터 형성됨 ―;
    상기 제1 피닝 층 상에 형성된 합성 반-준강자성 결합 층; 및
    상기 합성 반-준강자성 결합 층 상에 형성된 제2 피닝 층을 포함하고, 상기 제2 피닝 층은 상기 합성 반-준강자성 결합 층 상에 형성된 제2 격자 정합 층을 포함하는, 자기 터널 접합 스택.
  10. 제9항에 있어서,
    상기 제2 피닝 층은 상기 제2 격자 정합 층 상에 형성된 제2 이중층 및 상기 제2 이중층 상에 형성된 1 Å 내지 10 Å 두께의 코발트 층을 더 포함하는, 자기 터널 접합 스택.
  11. 제9항에 있어서,
    상기 제2 격자 정합 층은 백금 또는 팔라듐을 포함하는, 자기 터널 접합 스택.
  12. 제9항에 있어서,
    상기 제2 피닝 층 상의 구조 차단 층 ― 상기 구조 차단 층은 탄탈럼, 몰리브데넘, 또는 텅스텐 중 적어도 하나를 포함하고 두께가 1 Å 내지 8 Å임 ―;
    상기 구조 차단 층 상의 자기 기준 층;
    상기 자기 기준 층 상의 터널 장벽 층; 및
    상기 터널 장벽 층 상의 자기 저장 층을 더 포함하는, 자기 터널 접합 스택.
  13. 자기 터널 접합 스택으로서,
    버퍼 층;
    상기 버퍼 층과 접촉하여 형성된 시드 층 ― 상기 시드 층은 크로뮴을 포함함 ―;
    상기 시드 층과 접촉하는 제1 피닝 층 ― 상기 제1 피닝 층은 제1 이중층 및 상기 제1 이중층 위에 형성된 제1 격자 정합 층으로부터 형성되고, 상기 제1 격자 정합 층은 백금 또는 팔라듐을 포함하고, 상기 제1 이중층은 코발트 중간층 및 백금, 니켈, 또는 팔라듐의 중간층을 포함함 ―;
    상기 제1 피닝 층 상에 형성된 합성 반-준강자성 결합 층;
    상기 합성 반-준강자성 결합 층 상에 형성된 제2 피닝 층 ― 상기 제2 피닝 층은 상기 합성 반-준강자성 결합 층 상에 형성된 제2 격자 정합 층을 포함하고, 상기 제2 격자 정합 층은 백금 또는 팔라듐을 포함함 ―;
    상기 제2 피닝 층 상에 형성된 구조 차단 층 ― 상기 구조 차단 층은 탄탈럼, 몰리브데넘, 또는 텅스텐 중 적어도 하나를 포함함 ―;
    상기 구조 차단 층 상에 형성된 자기 기준 층;
    상기 자기 기준 층 상에 형성된 터널 장벽 층; 및
    상기 터널 장벽 층 상에 형성된 자기 저장 층을 포함하는, 자기 터널 접합 스택.
  14. 제13항에 있어서,
    상기 제2 피닝 층은 상기 제2 격자 정합 층 위에 형성된 제2 이중층을 더 포함하고, 상기 제2 이중층은 코발트의 제1 중간층 및 백금, 니켈, 또는 팔라듐, 또는 이들의 합금들 또는 조합들의 제2 중간층을 포함하는, 자기 터널 접합 스택.
  15. 제13항에 있어서,
    상기 제1 피닝 층의 상기 제1 이중층은 상기 제1 중간층의 두께와 상기 제2 중간층의 두께 사이의 제1 두께 비율을 갖고, 상기 제2 피닝 층의 상기 제2 이중층은 상기 제1 중간층의 두께와 상기 제2 중간층의 두께 사이의 제2 두께 비율을 갖고, 상기 제1 두께 비율은 상기 제2 두께 비율보다 큰, 자기 터널 접합 스택.
KR1020207036766A 2018-05-24 2019-03-28 결합-피닝 층 격자 정합을 갖는 자기 터널 접합들 KR102649026B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862676119P 2018-05-24 2018-05-24
US62/676,119 2018-05-24
US16/358,475 2019-03-19
US16/358,475 US10957849B2 (en) 2018-05-24 2019-03-19 Magnetic tunnel junctions with coupling-pinning layer lattice matching
PCT/US2019/024630 WO2019226231A1 (en) 2018-05-24 2019-03-28 Magnetic tunnel junctions with coupling - pinning layer lattice matching

Publications (2)

Publication Number Publication Date
KR20210000727A true KR20210000727A (ko) 2021-01-05
KR102649026B1 KR102649026B1 (ko) 2024-03-20

Family

ID=68614067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207036766A KR102649026B1 (ko) 2018-05-24 2019-03-28 결합-피닝 층 격자 정합을 갖는 자기 터널 접합들

Country Status (6)

Country Link
US (1) US10957849B2 (ko)
JP (1) JP7104809B2 (ko)
KR (1) KR102649026B1 (ko)
CN (1) CN112136223A (ko)
TW (1) TWI811334B (ko)
WO (1) WO2019226231A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10957849B2 (en) * 2018-05-24 2021-03-23 Applied Materials, Inc. Magnetic tunnel junctions with coupling-pinning layer lattice matching
US10910557B2 (en) 2018-09-14 2021-02-02 Applied Materials, Inc. Apparatus and methods of fabricating a magneto-resistive random access memory (MRAM) device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018501647A (ja) * 2014-12-02 2018-01-18 マイクロン テクノロジー, インク. 磁気セル構造体、および製造の方法
WO2018042732A1 (ja) * 2016-08-29 2018-03-08 国立大学法人東北大学 磁気トンネル接合素子およびその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544667B1 (en) * 1999-03-11 2003-04-08 Hitachi, Ltd. Magnetic recording medium, producing method of the same and magnetic recording system
US7098495B2 (en) 2004-07-26 2006-08-29 Freescale Semiconducor, Inc. Magnetic tunnel junction element structures and methods for fabricating the same
US7423850B2 (en) * 2005-03-31 2008-09-09 Hitachi Global Storage Technologies Netherlands B.V. CPP-GMR read head sensor with synthetic free layer providing suppression of spin torque noise
FR2904724B1 (fr) 2006-08-03 2011-03-04 Commissariat Energie Atomique Dispositif magnetique en couches minces a forte polarisation en spin perpendiculaire au plan des couches, jonction tunnel magnetique et vanne de spin mettant en oeuvre un tel dispositif
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
WO2010080542A1 (en) * 2008-12-17 2010-07-15 Yadav Technology, Inc. Spin-transfer torque magnetic random access memory having magnetic tunnel junction with perpendicular magnetic anisotropy
FR2952486B1 (fr) 2009-11-06 2012-01-06 Commissariat Energie Atomique Oscillateur radiofrequence
KR101652006B1 (ko) 2010-07-20 2016-08-30 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
US9299923B2 (en) 2010-08-24 2016-03-29 Samsung Electronics Co., Ltd. Magnetic devices having perpendicular magnetic tunnel junction
TWI514373B (zh) * 2012-02-15 2015-12-21 Ind Tech Res Inst 上固定型垂直磁化穿隧磁阻元件
KR101446338B1 (ko) 2012-07-17 2014-10-01 삼성전자주식회사 자기 소자 및 그 제조 방법
JP6127511B2 (ja) 2012-12-28 2017-05-17 富士通セミコンダクター株式会社 磁気抵抗素子、これを用いた磁気記憶装置、及びその製造方法
US9082960B2 (en) * 2013-04-16 2015-07-14 Headway Technologies, Inc. Fully compensated synthetic antiferromagnet for spintronics applications
KR102124361B1 (ko) * 2013-11-18 2020-06-19 삼성전자주식회사 수직 자기터널접합을 포함하는 자기 기억 소자
US9379314B2 (en) * 2013-12-17 2016-06-28 Qualcomm Incorporated Hybrid synthetic antiferromagnetic layer for perpendicular magnetic tunnel junction (MTJ)
US20150303373A1 (en) 2014-04-17 2015-10-22 Qualcomm Incorporated Spin-transfer switching magnetic element formed from ferrimagnetic rare-earth-transition-metal (re-tm) alloys
US9236560B1 (en) * 2014-12-08 2016-01-12 Western Digital (Fremont), Llc Spin transfer torque tunneling magnetoresistive device having a laminated free layer with perpendicular magnetic anisotropy
WO2016125200A1 (ja) * 2015-02-02 2016-08-11 キヤノンアネルバ株式会社 垂直磁化型mtj素子の製造方法
KR101721618B1 (ko) * 2015-03-18 2017-03-30 한양대학교 산학협력단 메모리 소자
US20160351799A1 (en) 2015-05-30 2016-12-01 Applied Materials, Inc. Hard mask for patterning magnetic tunnel junctions
KR20170037707A (ko) * 2015-09-25 2017-04-05 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
US10475564B2 (en) * 2016-06-29 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Perpendicularly magnetized ferromagnetic layers having an oxide interface allowing for improved control of oxidation
US10255935B2 (en) 2017-07-21 2019-04-09 Applied Materials, Inc. Magnetic tunnel junctions suitable for high temperature thermal processing
US10944050B2 (en) 2018-05-08 2021-03-09 Applied Materials, Inc. Magnetic tunnel junction structures and methods of manufacture thereof
US10957849B2 (en) * 2018-05-24 2021-03-23 Applied Materials, Inc. Magnetic tunnel junctions with coupling-pinning layer lattice matching
US10468592B1 (en) * 2018-07-09 2019-11-05 Applied Materials, Inc. Magnetic tunnel junctions and methods of fabrication thereof
US10867652B2 (en) * 2018-10-29 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Read circuit for magnetic tunnel junction (MTJ) memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018501647A (ja) * 2014-12-02 2018-01-18 マイクロン テクノロジー, インク. 磁気セル構造体、および製造の方法
WO2018042732A1 (ja) * 2016-08-29 2018-03-08 国立大学法人東北大学 磁気トンネル接合素子およびその製造方法

Also Published As

Publication number Publication date
TW202011623A (zh) 2020-03-16
CN112136223A (zh) 2020-12-25
KR102649026B1 (ko) 2024-03-20
JP7104809B2 (ja) 2022-07-21
JP2021525005A (ja) 2021-09-16
US20190363246A1 (en) 2019-11-28
TWI811334B (zh) 2023-08-11
US10957849B2 (en) 2021-03-23
WO2019226231A1 (en) 2019-11-28

Similar Documents

Publication Publication Date Title
JP7507693B2 (ja) 磁気トンネル接合構造及びその製造方法
KR102445327B1 (ko) 자기 터널 접합들 및 그의 제조 방법들
EP2166581A2 (en) Magnetoresistance effect device and method of production of the same
CN110495000B (zh) 包括垂直磁化磁穿隧接面的磁性装置
US10998496B2 (en) Magnetic tunnel junctions with tunable high perpendicular magnetic anisotropy
KR102649026B1 (ko) 결합-피닝 층 격자 정합을 갖는 자기 터널 접합들
US11522126B2 (en) Magnetic tunnel junctions with protection layers
US10333059B2 (en) Method of forming a stack of layers using a sacrificial layer
CN112652709A (zh) 磁性隧道结的种子层形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right