KR20170037707A - 자기 기억 소자 및 이의 제조 방법 - Google Patents

자기 기억 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR20170037707A
KR20170037707A KR1020150136183A KR20150136183A KR20170037707A KR 20170037707 A KR20170037707 A KR 20170037707A KR 1020150136183 A KR1020150136183 A KR 1020150136183A KR 20150136183 A KR20150136183 A KR 20150136183A KR 20170037707 A KR20170037707 A KR 20170037707A
Authority
KR
South Korea
Prior art keywords
layer
free
magnetic pattern
magnetic
free magnetic
Prior art date
Application number
KR1020150136183A
Other languages
English (en)
Inventor
장영만
이준명
김기원
박용성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150136183A priority Critical patent/KR20170037707A/ko
Priority to US15/210,627 priority patent/US20170092848A1/en
Priority to CN201610849477.6A priority patent/CN106953003A/zh
Publication of KR20170037707A publication Critical patent/KR20170037707A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H01L43/02—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H01L43/08—
    • H01L43/10—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은 자기 기억 소자 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 제1 자유층, 고정층, 및 이들 사이의 터널 배리어층을 포함하는 자기터널접합을 포함한다. 상기 제1 자유층은: 상기 터널 배리어층과 직접 접촉하는 제1 면, 및 상기 제1 면과 대향하는 제2 면을 갖는 제1 자유 자성 패턴; 및 상기 제2 면과 접촉하는 제2 자유 자성 패턴을 포함하고, 상기 제2 자유 자성 패턴은 철-니켈(FeNi)을 포함하며, 상기 제2 자유 자성 패턴의 니켈 함유량은 10 at% 내지 30 at%이다.

Description

자기 기억 소자 및 이의 제조 방법{Magnetic memory device and method for manufacturing the same}
본 발명은 반도체 소자 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 자기 기억 소자 및 이의 제조 방법에 관한 것이다.
반도체 소자들은 그것들의 소형화, 다기능화 및/또는 낮은 제조 단가 등으로 인하여 전자 산업에서 널리 사용되고 있다. 반도체 소자들 중에서 반도체 기억 소자들은 논리 데이터를 저장할 수 있다. 반도체 기억 소자들 중에서 자기 기억 소자는 고속 동작 및/또는 비휘발성 등의 특성들을 가질 수 있어 차세대 반도체 기억 소자로 각광 받고 있다.
일반적으로, 자기 기억 소자는 자기 터널 접합 패턴(Magnetic tunnel junction pattern; MTJ)을 포함할 수 있다. 자기 터널 접합 패턴은 두개의 자성체들과 그들 사이에 개재된 절연막을 포함할 수 있다. 두 자성체들의 자화 방향들에 따라 자기터널접합 패턴의 저항값이 달라질 수 있다. 예를 들면, 두 자성체들의 자화 방향이 반평행한 경우에 자기터널접합 패턴은 큰 저항값을 가질 수 있으며, 두 자성체들의 자화 방향이 평행한 경우에 자기터널접합 패턴은 작은 저항값을 가질 수 있다. 이러한 저항값들의 차이를 이용하여 데이터를 기입/판독할 수 있다.
본 발명이 해결하고자 하는 과제는 우수한 신뢰성을 가지고 낮은 스위칭 전류를 갖는 자기 기억 소자를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 우수한 신뢰성을 가지고 낮은 스위칭 전류를 갖는 자기 기억 소자를 제공하는 방법을 제공하는데 있다.
본 발명의 개념에 따른, 자기 기억 소자는, 제1 자유층, 고정층, 및 이들 사이의 터널 배리어층을 포함하는 자기터널접합을 포함할 수 있다. 상기 제1 자유층은: 상기 터널 배리어층과 직접 접촉하는 제1 면, 및 상기 제1 면과 대향하는 제2 면을 갖는 제1 자유 자성 패턴; 및 상기 제2 면과 접촉하는 제2 자유 자성 패턴을 포함하고, 상기 제2 자유 자성 패턴은 철-니켈(FeNi)을 포함하며, 상기 제2 자유 자성 패턴의 니켈 함유량은 10 at% 내지 30 at%일 수 있다.
상기 제2 자유 자성 패턴은, 코발트(Co) 및 보론(B) 중에서 적어도 하나를 더 포함할 수 있다.
상기 제2 자유 자성 패턴의 니켈 함유량은 상기 제1 자유 자성 패턴의 니켈 함유량 보다 클 수 있다.
상기 제1 자유 자성 패턴은 코발트-철-보론(CoFeB)을 포함할 수 있다.
상기 제2 자유 자성 패턴의 두께는 상기 제1 자유 자성 패턴의 두께보다 작을 수 있다.
상기 제1 자유층의 두께는 10Å 내지 20Å이며, 상기 제2 자유 자성 패턴의 두께는 3Å 내지 10Å일 수 있다.
상기 자기 기억 소자는, 상기 제1 자유층에 인접하는 비자성 금속층; 및 상기 비자성 금속층을 사이에 두고 상기 제1 자유층과 이격되는 제2 자유층을 더 포함하되, 상기 제2 자유 자성 패턴의 니켈 함유량은 상기 제2 자유층의 니켈 함유량 보다 클 수 있다.
상기 자기 기억 소자는, 상기 제1 자유층을 사이에 두고 상기 터널 배리어층과 이격되는 캡핑층을 더 포함하되, 상기 캡핑층은 금속 산화물을 포함할 수 있다.
상기 고정층은 복수개로 제공되며, 상기 고정층들은: 상기 터널 배리어층에 인접하는 제1 고정층; 및 상기 제1 고정층을 사이에 두고 상기 터널 배리어층과 이격되는 제2 고정층을 포함하고, 상기 제1 및 제2 고정층들 사이의 교환결합층을 더 포함할 수 있다.
상기 제1 고정층은: 상기 터널 배리어층에 인접하는 분극 강화 자성 패턴; 및 상기 분극 강화 자성 패턴을 사이에 두고 상기 터널 배리어층과 이격되며, 상기 분극 강화 자성 패턴과 접촉하는 중간 자성 패턴을 포함할 수 있다.
상기 자기터널접합은 기판 상에 배치되고, 상기 고정층은 상기 기판과 상기 터널 배리어층 사이에 배치될 수 있다.
상기 자기터널접합은 기판 상에 배치되고, 상기 제1 자유층은 상기 기판과 상기 터널 배리어층 사이에 배치될 수 있다.
상기 자기터널접합은 기판 상에 배치되고, 상기 제1 자유층의 자화 방향 및 상기 고정층의 자화 방향은 모두 제1 방향과 평행하고, 상기 제1 방향은 상기 기판의 상면과 수직한 방향일 수 있다.
상기 자기터널접합은 기판 상에 배치되고, 상기 제1 자유층의 자화 방향 및 상기 고정층의 자화 방향은 모두 제2 방향과 평행하고, 상기 제2 방향은 상기 기판의 상면과 평행한 방향일 수 있다.
상기 자기 기억 소자는, 상기 고정층을 사이에 두고 상기 터널 배리어층과 이격되는 피닝 패턴을 더 포함하되, 상기 피닝 패턴은 반강자성 물질을 포함하고, 상기 고정층은 상기 피닝 패턴에 의해 상기 제2 방향으로 자화 방향이 고정될 수 있다.
본 발명의 다른 개념에 따른, 자기 기억 소자는, 자유층, 고정층, 및 이들 사이의 터널 배리어층을 포함하는 자기터널접합을 포함할 수 있다. 상기 자유층은: 상기 터널 배리어층에 인접하는 제1 자유 자성 패턴; 및 상기 제1 자유 자성 패턴을 사이에 두고 상기 터널 배리어층과 이격되며, 상기 제1 자유 자성 패턴과 인접하는 제2 자유 자성 패턴을 포함하고, 상기 제1 자유 자성 패턴은 코발트-철-보론(CoFeB)을 포함하며, 상기 제2 자유 자성 패턴은 철-니켈(FeNi)을 포함하고, 상기 제2 자유 자성 패턴의 니켈 함유량은 10 at% 내지 30 at%일 수 있다.
상기 제2 자유 자성 패턴은, 보론(B)을 더 포함하며, 상기 제2 자유 자성 패턴의 보론 함유량은 약 1 at% 내지 약 25 at%일 수 있다.
상기 제1 및 제2 자유 자성 패턴들은 자기적으로 연결될 수 있다.
본 발명의 또 다른 개념에 따른, 자기 기억 소자는, 자유층, 고정층, 및 이들 사이의 터널 배리어층을 포함하는 자기터널접합을 포함할 수 있다. 상기 자유층은, 제1 자유 자성 패턴 및 제2 자유 자성 패턴을 포함하고, 상기 제2 자유 자성 패턴은 상기 제1 자유 자성 패턴과 자기적으로 접촉하며, 상기 제2 자유 자성 패턴은 철-니켈(FeNi)을 포함하고, 상기 제2 자유 자성 패턴의 니켈 함유량은 10 at% 내지 30 at%이며, 상기 제2 자유 자성 패턴의 니켈 함유량은 상기 제1 자유 자성 패턴보다 더 클 수 있다.
본 발명의 또 다른 개념에 따른, 자기 기억 소자의 제조 방법은, 기판 상에 예비 자유층, 예비 고정층, 및 이들 사이의 예비 터널 배리어층을 형성하는 것; 및 상기 예비 자유층, 상기 예비 고정층, 및 상기 예비 터널 배리어층을 형성한 후에, 열처리 공정을 수행하는 것을 포함할 수 있다. 상기 예비 자유층은: 상기 예비 터널 배리어층에 인접하는 제1 자유 자성층; 및 상기 제1 자유 자성층을 사이에 두고 상기 예비 터널 배리어층과 이격되며, 상기 제1 자유 자성층과 인접하는 제2 자유 자성층을 포함하고, 상기 제2 자유 자성층은 철-니켈(FeNi)을 포함하며, 상기 제2 자유 자성층의 니켈 함유량은 10 at% 내지 30 at%일 수 있다.
상기 제조 방법은, 상기 예비 자유층, 상기 예비 고정층, 및 상기 예비 터널 배리어층을 패터닝하여, 자유층, 고정층, 및 이들 사이의 터널 배리어층을 포함하는 자기터널접합을 형성하는 것을 더 포함할 수 있다.
상기 열처리 공정의 공정 온도는 350℃ 내지 450℃의 범위를 가질 수 있다.
상기 제2 자유 자성층의 니켈 함유량은 상기 제1 자유 자성층의 니켈 함유량 보다 클 수 있다.
본 발명에 따른 자기 기억 소자는, 이중층 구조를 갖는 자유층을 포함할 수 있다. 이때, 상기 자유층의 일 층이 철(Fe)과 니켈(Ni)을 적정 함량으로 조합한 함금으로 이루어질 수 있다. 이로써, 스위칭 전류가 낮아짐과 동시에 터널자기저항이 개선될 수 있다.
도 1은 본 발명의 실시예들에 따른 자기 기억 소자의 단위 메모리 셀을 예시적으로 도시하는 회로도이다.
도 2a 내지 도 3b는 본 발명의 실시예들에 따른 자기 터널 접합을 설명하기 위한 도면들이다.
도 4는 본 발명의 실시예들에 따른 자기 기억 소자를 나타내는 단면도이다.
도 5a 및 도 5b는 본 발명의 실시예들에 따른 자기 기억 소자의 제조 방법을 나타내는 단면도들이다.
도 6은 본 발명의 실시예들에 따른 자기 기억 소자를 나타내는 단면도이다.
도 7은 본 발명의 실시예들에 따른 자기 기억 소자를 나타내는 단면도이다.
도 8은 본 발명의 실시예들에 따른 자기 기억 소자를 나타내는 단면도이다.
도 9는 본 발명의 실시예들에 따른 자기 기억 소자를 나타내는 단면도이다.
도 10은 본 발명의 비교예들과 실험예들에 따른 자유층의 포화 자화를 나타내는 그래프이다.
도 11은 본 발명의 비교예들과 실험예들에 따른 자유층의 Gilbert 감쇠 요소를 나타내는 그래프이다.
도 12는 본 발명의 비교예들과 실험예들에 따른 자유층의 스위칭 효율을 나타내는 그래프이다.
도 13은 본 발명의 실시예들에 따른 자유층 내 니켈(Ni) 함유량 변화에 따른 터널자기저항(TMR) 특성을 나타낸 그래프이다.
도 14는 FeNi 합금의 phase diagram을 나타낸 그래프이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
도 1은 본 발명의 실시예들에 따른 자기 기억 소자의 단위 메모리 셀을 예시적으로 도시하는 회로도이다.
도 1을 참조하면, 단위 메모리 셀(UMC)은 서로 교차하는 제1 배선(L1) 및 제2 배선(L2) 사이에서 이들을 연결한다. 상기 단위 메모리 셀(UMC)은 선택 소자(SW) 및 자기터널접합(magnetic tunnel junction; MTJ)을 포함할 수 있다. 상기 선택 소자(SW) 및 상기 자기터널접합(MTJ)은 전기적으로 직렬로 연결될 수 있다. 상기 제1 및 제2 배선들(L1, L2) 중의 하나는 워드라인으로 사용되고 다른 하나는 비트라인으로 사용될 수 있다.
상기 선택 소자(SW)는 상기 자기터널접합(MTJ)을 지나는 전하의 흐름을 선택적으로 제어하도록 구성될 수 있다. 예를 들면, 상기 선택 소자(SW)는 다이오드, 피엔피 바이폴라 트랜지스터, 엔피엔 바이폴라 트랜지스터, 엔모스 전계효과트랜지스터 및 피모스 전계효과트랜지스터 중의 하나일 수 있다. 상기 선택 소자(SW)가 3단자 소자인 바이폴라 트랜지스터 또는 모스 전계효과트랜지스터로 구성되는 경우, 추가적인 배선(미도시)이 상기 선택 소자(SW)에 연결될 수 있다.
상기 자기터널접합(MTJ)은 제1 자성 구조체(MS1), 제2 자성 구조체(MS2) 및 이들 사이의 터널 배리어층(TBR)을 포함할 수 있다. 상기 제1 및 제2 자성 구조체들(MS1, MS2)의 각각은 자성 물질로 형성되는 적어도 하나의 자성층을 포함할 수 있다. 일부 실시예들에 따르면, 도 1에 도시된 것처럼, 상기 단위 메모리 셀(UMC)은 상기 제1 자성 구조체(MS1)와 상기 선택 소자(SW) 사이에 개재되는 제1 도전 구조체(130) 및 상기 제2 자성 구조체(MS2)와 상기 제2 배선(L2) 사이에 개재되는 제2 도전 구조체(135)를 더 포함할 수 있다.
도 2a 내지 도 3b는 본 발명의 실시예들에 따른 자기 터널 접합을 설명하기 위한 도면들이다.
도 2a 내지 도 3b를 참조하면, 상기 제1 자성 구조체(MS1)의 자성층 및 제2 자성 구조체(MS2)의 자성층 중의 하나의 자화 방향은, 통상적인 사용 환경 아래에서, 외부 자계(external magnetic field)에 상관없이 고정된다. 이하에서, 이러한 고정된 자화 특성을 갖는 자성층은 고정 자성 패턴(PL)으로 정의된다. 상기 제1 자성 구조체(MS1)의 자성층 또는 제2 자성 구조체(MS2)의 자성층 중 다른 하나의 자화 방향은 그것에 인가되는 외부 자계에 의해 스위치될 수 있다. 이하에서, 이러한 가변적인 자화 특성을 갖는 자성층은 자유 자성 패턴(FL)으로 정의된다. 상기 자기터널접합(MTJ)는 상기 터널 배리어층(TBR)에 의해 분리된 적어도 하나의 상기 자유 자성 패턴(FL) 및 적어도 하나의 상기 고정 자성 패턴(PL)을 구비할 수 있다.
상기 자기터널접합(MTJ)의 전기적 저항은 상기 자유 자성 패턴(FL) 및 상기 고정 자성 패턴(PL)의 자화 방향들에 의존적일 수 있다. 일 예로, 상기 자기터널접합(MTJ)의 전기적 저항은 상기 자유 자성 패턴(FL) 및 상기 고정 자성 패턴(PL)의 자화 방향들이 평행한 경우에 비해 이들이 반평행한(antiparallel) 경우에 훨씬 클 수 있다. 결과적으로, 상기 자기터널접합(MTJ)의 전기적 저항은 상기 자유 자성 패턴(FL)의 자화 방향을 변경함으로써 조절될 수 있으며, 이는 본 발명에 따른 자기 메모리 장치에서의 데이터 저장 원리로서 이용될 수 있다.
상기 자기터널접합(MTJ)을 구성하는 상기 제1 및 제2 자성 구조체들(MS1, MS2)은, 도 2a 내지 도 3b에 도시된 것처럼, 기판(100) 상에 차례로 형성될 수 있다. 이 경우, 상기 자기터널접합(MTJ)은, 그것을 구성하는 자유 자성 패턴(FL)과 상기 기판(100) 사이의 상대적 배치, 자유 자성 패턴(FL)과 고정 자성 패턴(PL)의 형성 순서, 및/또는 자유 자성 패턴(FL)과 고정 자성 패턴(PL)의 자화 방향에 따라, 네 가지 유형으로 구분될 수 있다.
일 예로, 상기 제1 및 제2 자성 구조체들(MS1, MS2)은 각각 상기 기판(100)의 상면에 실질적으로 수직한 자화 방향을 갖는 자성층들을 포함할 수 있다. 도 2a에 도시된 것처럼, 상기 자기터널접합(MTJ)은 상기 제1 자성 구조체(MS1) 및 상기 제2 자성 구조체(MS2)가 각각 상기 고정 자성 패턴(PL) 및 상기 자유 자성 패턴(FL)을 포함하도록 구성되는 제1 유형의 자기터널접합(MTJ1)이거나, 도 2b에 도시된 것처럼, 상기 제1 자성 구조체(MS1) 및 상기 제2 자성 구조체(MS2)가 각각 상기 자유 자성 패턴(FL) 및 상기 고정 자성 패턴(PL)을 포함하도록 구성되는 제2 유형의 자기터널접합(MTJ2)일 수 있다.
다른 예로, 상기 제1 및 제2 자성 구조체들(MS1, MS2)은 각각 상기 기판(100)의 상면에 평행한 자화 방향을 갖는 자성층들을 포함할 수 있다. 도 3a에 도시된 것처럼, 상기 자기터널접합(MTJ)은 상기 제1 자성 구조체(MS1) 및 상기 제2 자성 구조체(MS2)가 각각 상기 고정 자성 패턴(PL) 및 상기 자유 자성 패턴(FL)을 포함하도록 구성되는 제3 유형의 자기터널접합(MTJ3)이거나, 도 3b에 도시된 것처럼, 상기 제1 자성 구조체(MS1) 및 상기 제2 자성 구조체(MS2)가 각각 상기 자유 자성 패턴(FL) 및 상기 고정 자성 패턴(PL)을 포함하도록 구성되는 제4 유형의 자기터널접합(MTJ4)일 수 있다.
도 4는 본 발명의 실시예들에 따른 자기 기억 소자를 나타내는 단면도이다.
도 4를 참조하면, 기판(100) 상에 제1 유전막(110)이 배치될 수 있고, 하부 콘택 플러그(120)가 상기 제1 유전막(110)을 관통할 수 있다. 상기 하부 콘택 플러그(120)의 하부면은 스위칭 소자의 일 단자에 전기적으로 접속될 수 있다.
상기 기판(100)은 반도체 특성을 갖는 물질들, 절연성 물질들, 절연성 물질에 의해 덮인 반도체 또는 도전체 중의 하나일 수 있다. 일 예로, 상기 기판(100)은 실리콘 웨이퍼일 수 있다.
상기 제1 유전막(110)은 산화물, 질화물, 및/또는 산화질화물을 포함할 수 있다. 상기 하부 콘택 플러그(120)는 도전 물질을 포함할 수 있다. 일 예로, 상기 도전 물질은, 도펀트로 도핑된 반도체(예를 들어, 도프트 실리콘, 도프트 게르마늄, 도프트 실리콘-게르마늄 등), 금속(예를 들어, 티타늄, 탄탈늄, 텅스텐 등) 및 도전성 금속질화물(예를 들어, 질화티타늄, 질화탄탈늄 등) 중 적어도 하나일 수 있다.
상기 제1 유전막(110) 상에 제1 도전 구조체(130), 제1 자성 구조체(MS1), 터널 배리어층(TBR), 제2 자성 구조체(MS2), 및 제2 도전 구조체(135)가 차례로 적층될 수 있다. 상기 제1 도전 구조체(130)는 상기 하부 콘택 플러그(120)의 상부면에 전기적으로 접속될 수 있다. 상기 제1 자성 구조체(MS1), 상기 터널 배리어층(TBR), 및 상기 제2 자성 구조체(MS2)는 자기터널접합(magnetic tunnel junction, MTJ)을 구성할 수 있다. 상기 제1 도전 구조체(130), 상기 자기터널접합(MTJ), 및 상기 제2 도전 구조체(135)는 서로 정렬된 측벽들을 가질 수 있다. 도시되진 않았지만, 상기 제1 도전 구조체(130), 상기 자기터널접합(MTJ), 및 상기 제2 도전 구조체(135)의 측벽들은 경사진 프로파일을 가질 수 있다.
상기 제1 자성 구조체(MS1)는, 상기 제1 도전 구조체(130) 상의 제1 고정층(PL1), 상기 제1 고정층(PL1) 상의 제2 고정층(PL2), 및 상기 제1 고정층(PL1)과 상기 제2 고정층(PL2) 사이의 교환결합층(140)을 포함할 수 있다. 구체적으로, 상기 제1 고정층(PL1)은 상기 제1 도전 구조체(130)와 상기 교환결합층(140) 사이에 배치될 수 있고, 상기 제2 고정층(PL2)은 상기 교환결합층(140)과 상기 터널 배리어층(TBR) 사이에 배치될 수 있다.
상기 제2 자성 구조체(MS2)는, 상기 터널 배리어층(TBR)상의 제1 자유층(FL1), 및 상기 제1 자유층(FL1) 상의 캡핑층(160)을 포함할 수 있다. 구체적으로, 상기 제1 자유층(FL1)은 상기 터널 배리어층(TBR)과 상기 캡핑층(160) 사이에 배치될 수 있다.
상기 제1 및 제2 고정층들(PL1, PL2)은 상기 기판(100)의 상부면에 실질적으로 수직한 자화 방향을 가질 수 있다. 마찬가지로, 상기 제1 자유층(FL1)의 자화 방향도 상기 기판(100)이 상부면에 실질적으로 수직할 수 있다.
구체적으로, 상기 제1 고정층(PL1)은 상기 기판(100)의 상부면에 실질적으로 수직한 자화 용이축을 가질 수 있다. 상기 제1 고정층(PL1)의 자화 방향은 일 방향으로 고정될 수 있다. 마찬가지로, 상기 제2 고정층(PL2)도 상기 기판(100)의 상부면에 실질적으로 수직한 자화 용이축을 가질 수 있다. 상기 제2 고정층(PL2)의 자화 방향은 상기 교환결합층(140)에 의해 상기 제1 고정층(PL1)의 자화 방향에 반평행하게 고정될 수 있다.
상기 제1 자유층(FL1)의 자화 방향은 프로그램 동작에 의하여 상기 제2 고정층(PL2)의 고정된 자화 방향에 평행한 방향 또는 반평행한 방향으로 변환될 수 있다. 상기 제1 자유층(FL1)의 자화 방향은 스핀 토크 전송(spin torque transfer (STT)) 프로그램 동작에 의해 변화될 수 있다. 즉, 상기 제1 자유층(FL1)의 자화 방향은 프로그램 전류 내 전자들의 스핀 토크를 이용하여 변화될 수 있다.
상기 제1 도전 구조체(130)는 상기 자기터널접합(MTJ)을 형성하기 위한 시드층(미도시)을 포함할 수 있고, 상기 스위칭 소자와 상기 자기터널접합(MTJ)을 전기적으로 연결하는 전극으로 기능할 수 있다. 일 실시예에 따르면, 상기 제1 도전 구조체(130)는 차례로 적층된 제1 도전막(미도시) 및 제2 도전막(미도시)을 포함할 수 있다. 일 예로, 상기 제1 도전막은 Ta 또는 CoHf를 포함할 수 있고, 상기 제2 도전막은 Ru를 포함할 수 있다. 상기 제2 도전 구조체(135)는 상기 캡핑층(160)과 접촉할 수 있으며, 상기 자기터널접합(MTJ)과 배선(180)을 전기적으로 연결하는 전극으로 기능할 수 있다. 상기 제2 도전 구조체(135)는 귀금속막들, 자성 합금막들, 또는 금속막들 중의 적어도 하나를 포함하는 단층 또는 다층 구조일 수 있다. 일 예로, 상기 귀금속막은 Ru, Pt, Pd, Rh, 또는 Ir 중의 적어도 하나를 포함할 수 있고, 상기 자성 합금막은 Co, Fe, 또는 Ni 중의 적어도 하나를 포함할 수 있고, 상기 금속막은 Ta 또는 Ti 중 적어도 하나를 포함할 수 있다. 하지만, 상술한 물질들은, 본 발명의 기술적 사상에 대한 보다 나은 이해를 위해 예시되는 것일 뿐, 본 발명의 실시예들이 이에 한정되는 것은 아니다.
상기 제1 고정층(PL1)은 수직 자성 물질을 포함할 수 있다. 일 예로, 상기 제1 고정층(PL1)은 a) 터븀(Tb)의 함량비가 10% 이상인 코발트철터븀(CoFeTb), b) 가돌리늄(Gd)의 함량비가 10% 이상인 코발트철가돌리늄(CoFeGd), c) 코발트철디스프로슘(CoFeDy), d) L10 구조의 FePt, e) L10 구조의 FePd, f) L10 구조의 CoPd, g) L10 구조의 CoPt, h) 조밀육방격자(Hexagonal Close Packed Lattice) 구조의 CoPt, i) 상술한 a) 내지 h)의 물질들 중의 적어도 하나로 이루어진 합금을 포함할 수 있다. 또는, 상기 제1 고정층(PL1)은 자성층들 및 비자성층들이 교대로 그리고 반복적으로 적층된 구조일 수 있다. 상기 자성층들 및 비자성층들이 교대로 그리고 반복적으로 적층된 구조는, 일 예로, (Co/Pt)n, (CoFe/Pt)n, (CoFe/Pd)n, (Co/Pd)n, (Co/Ni)n, (CoNi/Pt)n, (CoCr/Pt)n 또는 (CoCr/Pd)n (n은 적층 횟수)의 구조일 수 있다.
상기 교환결합층(140)은, 상기 제1 고정층(PL1)의 자화 방향과 상기 제2 고정층(PL2)의 자화 방향을 서로 반평행하게 결합시킬 수 있다. 일 예로, 상기 교환결합층(140)은 RKKY 상호작용(Ruderman-Klttel-Kasuya-Yosida interaction)에 의하여 상기 제1 및 제2 고정층들(PL1, PL2)을 서로 결합시킬 수 있다. 이로써, 상기 제1 및 제2 고정층들(PL1, PL2)의 자화 방향들에 의해 생성된 자장들이 서로 상쇄되어, 상기 제1 자성 구조체(MS1)의 순 자장(net magnetic field)이 최소화될 수 있다. 그 결과, 상기 제1 자성 구조체(MS1)에 의해 생성된 자장이 상기 제1 자유층(FL1)에 주는 영향력을 최소화할 수 있다. 상기 교환결합층(140)은, 루테늄, 이리듐, 및 로듐 중 적어도 하나를 포함할 수 있다.
상기 제2 고정층(PL2)은, 일 예로, CoFeB, FeB, CoFeBTa, CoHf, Co, 또는 CoZr 중의 적어도 하나를 포함하는 단층 또는 다층 구조일 수 있다. 보다 구체적으로, 상기 제2 고정층(PL2)은 CoFeB막을 포함하는 단층 구조일 수 있다. 또는, 상기 제2 고정층(PL2)은 FeB막 및 CoFeB막을 포함하는 복층 구조, Co막 및 CoHf막를 포함하는 복층 구조, 또는 CoFeBTa막 및 CoFeB막를 포함하는 복층 구조일 수 있다.
다른 예로, 상기 제1 고정층(PL1) 및 상기 교환결합층(140)은 생략될 수 있다. 즉, 상기 제2 고정층(PL2)의 일 면은 상기 상기 터널 배리어층(TBR)과 접하고, 상기 일 면과 대향하는 다른 면은 상기 제1 도전 구조체(130)와 접할 수 있다.
상기 터널 배리어층(TBR)은 자기 터널 접합 패턴일 수 있다. 상기 터널 배리어층(TBR)은 유전 물질로 형성될 수 있다. 일 예로, 상기 터널 배리어층(TBR)은 산화마그네슘(MgO), 산화알루미늄(AlO), 또는 이들의 조합을 포함할 수 있다.
상기 제1 자유층(FL1)은, 상기 터널 배리어층(TBR) 상의 제1 자유 자성 패턴(150), 및 상기 제1 자유 자성 패턴(150) 상의 제2 자유 자성 패턴(155)을 포함할 수 있다. 구체적으로, 상기 제1 자유 자성 패턴(150)은 제1 면(S1) 및 상기 제1 면(S1)과 대향하는 제2 면(S2)을 포함할 수 있다. 상기 제1 면(S1)은 상기 터널 배리어층(TBR)과 접촉할 수 있다. 상기 제2 자유 자성 패턴(155)은 상기 제1 자유 자성 패턴(150)을 사이에 두고 상기 터널 배리어층(TBR)과 이격될 수 있다. 이때, 상기 제2 면(S2)은 상기 제2 자유 자성 패턴(155)과 접촉할 수 있다.
상기 제1 자유 자성 패턴(150)과 상기 제2 자유 자성 패턴(155)은 자기적으로 연결될 수 있다. 따라서, 상기 제1 자유층(FL1)은, 서로 자기적으로 연결된 상기 제1 및 제2 자유 자성 패턴들(150, 155)로 인해 하나의 자화 방향을 가질 수 있다. 즉, 상기 제1 자유층(FL1)은 구성 물질 및 이의 함량이 서로 다른 두 개의 층이 불가분적으로 접합되어 있는 이중층(bilayer) 구조를 가질 수 있다. 이때, 앞서 설명한 바와 같이 상기 제1 자유 자성 패턴(150)과 상기 제2 자유 자성 패턴(155)은 직접 접할 수 있고, 또는 상기 제1 자유 자성 패턴(150)과 상기 제2 자유 자성 패턴(155)은 이들 사이에 개재된 물질막(미도시)을 사이에 두고 자기적으로 연결될 수 있다.
한편, 도시되진 않았지만, 상기 제1 자유 자성 패턴(150)과 상기 제2 자유 자성 패턴(155)은 서로 반대로 적층될 수 있다. 즉, 상기 터널 배리어층(TBR)과 상기 제1 자유 자성 패턴(150) 사이에 상기 제2 자유 자성 패턴(155)이 개재될 수 있다.
상기 제1 자유 자성 패턴(150)의 두께는 상기 제2 자유 자성 패턴(155)의 두께보다 더 클 수 있다. 상기 제1 및 제2 자유 자성 패턴들(150, 155)의 두께들의 합, 즉 상기 제1 자유층(FL1)의 두께는 10Å 내지 20Å일 수 있다. 이때, 상기 상기 제2 자유 자성 패턴(155)의 두께는 3Å 내지 10Å일 수 있다.
상기 제1 자유 자성 패턴(150)은 보론(Boron, B)을 포함할 수 있으며, 예를 들어 코발트-철-보론(CoFeB)을 포함할 수 있다. 상기 제1 자유 자성 패턴(150)은 열처리 공정에 의해 결정화되어, 상기 자기터널접합(MTJ)의 터널자기저항(Tunneling Magnetic Resistance, TMR) 특성을 나타낼 수 있다. 일 예로, 상기 제1 자유 자성 패턴(150)은 체심 입방 결정 구조(BCC)를 갖도록 결정화될 수 있다. 상기 제1 자유 자성 패턴(150) 내의 보론의 원자 퍼센트는 약 20 at%일 수 있다.
상기 제2 자유 자성 패턴(155)은 철-니켈(FeNi)을 포함할 수 있다. 선택적으로, 상기 제2 자유 자성 패턴(155)은 코발트(Co) 및 보론(B) 중에서 적어도 하나를 더 포함할 수 있다. 예를 들어, 상기 제2 자유 자성 패턴(155)은, 철-니켈(FeNi), 철-니켈-보론(FeNiB), 코발트-철-니켈(CoFeNi), 및 코발트-철-니켈-보론(CoFeNiB) 중 적어도 하나일 수 있다. 나아가, 상기 제2 자유 자성 패턴(155)은 각각의 상기 합금들에 비자성물질(W, Mo, Ta, Ti, Zr, Hf 등)이 추가적으로 도핑된 자성 합금층을 포함할 수 있다. 상기 제2 자유 자성 패턴(155)은 상기 제1 자유 자성 패턴(150)과 마찬가지로 결정질일 수 있다. 또한, 상기 제2 자유 자성 패턴(155) 내의 철-니켈(FeNi)의 조성에 따라 체심 입방 결정 구조(BCC), 또는 체심 입방 결정 구조(BCC)와 면심 입방 결정 구조(FCC)가 혼재할 수 있다. 다만, 만약 상기 제2 자유 자성 패턴(155)이 보론(B)을 약 15 at% 넘게 함유할 경우, 비정질일 수 있으며, 이는 특별히 제한되지 않는다.
상기 제2 자유 자성 패턴(155)의 니켈 함유량은 약 10 at% 내지 약 30 at%일 수 있다. 반면, 상기 제1 자유 자성 패턴(150)은 니켈(Ni)을 함유하지 않을 수 있기 때문에, 상기 제2 자유 자성 패턴(155)의 니켈 함유량은 상기 제1 자유 자성 패턴(150)의 니켈 함유량보다 더 클 수 있다. 한편, 상기 제2 자유 자성 패턴(155)이 보론(B)을 포함할 경우, 보론 함유량은 약 1 at% 내지 약 25 at%일 수 있다.
자기터널접합(MTJ)에 있어서, 스위칭 전류(Ic)는 이론적으로 Gilbert 감쇠 요소(Gilbert damping parameter, α), 자유층의 포화자화(Ms) 및 이방성자계(hard axis anisotropy field, Hk)와 각각 비례할 수 있다. 한편, 철-니켈(FeNi) 합금의 경우, 철(Fe)의 함량이 증가할수록 포화자화(Ms)는 감소하지만 Gilbert 감쇠 요소(α)는 증가할 수 있고, 니켈(Ni)의 함량이 증가할수록 포화자화(Ms)는 증가하지만 Gilbert 감쇠 요소(α)는 감소할 수 있다. 따라서, 이들의 적절한 조성 범위에서는, 상기 합금이 낮은 포화자화(Ms) 값 및 낮은 Gilbert 감쇠 요소(α) 값을 가질 수 있다. 즉, 앞서 언급한 바와 같이, 합금 내 니켈 함유량이 약 10 at% 내지 약 30 at%일 경우 낮은 포화자화(Ms) 값과 낮은 Gilbert 감쇠 요소(α) 값을 가질 수 있다.
본 발명의 일 실험예에 따르면, 순차적으로 적층된 CoFeB층/비자성 금속층(W, Mo, Cr, Ta, Hf, Zr 및 Ti 중 적어도 하나)/CoFeB층을 포함하는 제1 비교예, 순차적으로 적층된 CoFeB층/CoFeBX층 (X=W, Mo, Cr, Ta, Hf, Zr 및 Ti 중 적어도 하나) 포함하는 제2 비교예, CoFeB 단일층을 포함하는 제3 비교예, 및 순차적으로 적층된 CoFeB층/FeNi층 (Ni 함량은 15 at%)을 포함하는 제1 실험예를 각각 준비하였다. 이들에 대해 포화 자화(Ms)×층 두께(t)를 측정하여 도 10에 나타내었고, 나아가 감쇠 요소(α)를 측정하여 도 11에 나타내었다.
도 10 및 도 11을 참조하면, 본 발명의 실시예들에 따라 자유층이 FeNi층을 추가로 포함하는 경우, 제1 내지 제3 비교예들에 비해 낮은 포화 자화(Ms)를 가짐과 동시에 낮은 감쇠 요소(α)를 가짐을 확인할 수 있다. 즉, 본 발명의 실시예들에 따른 자기터널접합(MTJ)의 경우, 낮은 스위칭 전류(Ic)를 달성할 수 있다.
앞서 제1 내지 제3 비교예들 및 제1 실험예에 대하여 Δ/Jc를 측정하여 도 12에 나타내었다. Δ는 열적 안정성(thermal stability)이며, Jc는 임계전류밀도이다. 결국, Δ/Jc는 자기 기억 소자의 스위칭 효율을 나타낸다. 도 12를 참조하면, 본 발명의 실시예들에 따라 자유층이 FeNi층을 추가로 포함하는 경우, 제1 내지 제3 비교예들에 비해 우수한 Δ/Jc값을 가짐을 확인할 수 있다. 즉, 스위칭 효율이 더 증가하는 것을 확인할 수 있다.
본 발명의 다른 실험예에 따르면, 순차적으로 적층된 CoFeB층 및 FeNi층을 준비하였다. 이때, FeNi층 내의 Ni의 함량을 1 at%, 15 at%, 30 at% 및 at%로 각각 달리하였다. Ni의 함량이 서로 다른 자성층들에 대해 터널자기저항(Tunneling Magnetic Resistance, TMR)을 측정하고, 그 결과를 도 13에 나타내었다.
도 13을 참조하면, TMR값의 경우 Ni의 함량이 증가됨에 따라 함께 감소하는 것을 확인할 수 있었다. 특히, Ni의 함량이 30 at%를 넘어가는 경우 TMR 특성이 감소되어 자기터널접합(MTJ)에 부적합할 수 있음을 확인. 도 14는 FeNi 합금의 phase diagram을 나타낸 것이다. 도 14를 참조하면, Ni의 함량이 30 at%를 넘어갈 경우, FeNi 합금에 BCC구조와 FCC구조가 혼재하면서 TMR 특성이 점차 감소하는 것으로 판단된다. 나아가, Ni의 함량이 매우 작을 경우(예를 들어, 1 at%), 앞서 설명한 바와 같이 Fe의 함량이 너무 많아져 포화 자화(Ms)가 증가하고, 결과적으로 스위칭 전류(Ic)가 증가하는 문제가 발생할 수 있다.
결론적으로, 본 발명은 이중층 구조를 갖는 상기 제1 자유층(FL1)에 있어서, 제1 자유 자성 패턴(150)과 자기적으로 결합하는 제2 자유 자성 패턴(155) 내에 니켈 함량을 적정 범위로 조절함으로써, 스위칭 전류(Ic)가 낮아짐과 동시에 터널자기저항(TMR)이 개선될 수 있다.
상기 캡핑층(160)은 금속 산화물을 포함할 수 있다. 상기 캡핑층(160)은, 일 예로, 탄탈륨 산화물(tantalum oxide), 마그네슘 산화물(magnesium oxide), 티타늄 산화물(titanium oxide), 지르코늄 산화물(zirconium oxide), 하프늄 산화물(hafnium oxide), 및 아연 산화물(zinc oxide) 중 적어도 하나를 포함할 수 있다. 상기 캡핑층(160)은, 상기 제1 자유층(FL1)이 상기 기판(100)의 상부면에 수직한 자화를 갖는 것을 도울 수 있다. 상기 캡핑층(160)의 저항은 상기 터널 배리어층(TBR)의 저항의 약 1/3 이하의 값을 가질 수 있다.
제2 유전막(170)이 상기 기판(100)의 전면 상에 배치되어 상기 제1 도전 구조체(130), 상기 자기터널접합(MTJ), 및 상기 제2 도전 구조체(135)를 덮을 수 있다. 상부 콘택 플러그(125)가 상기 제2 유전막(170)을 관통하여 상기 제2 도전 구조체(135)에 접속될 수 있다. 상기 제2 유전막(170)은 산화물, 질화물 및/또는 산화질화물 등을 포함할 수 있으며, 상기 상부 콘택 플러그(125)는 금속(ex, 티타늄, 탄탈늄, 구리, 알루미늄 또는 텅스텐 등) 및 도전성 금속질화물(ex, 질화티타늄 또는 질화탄탈늄 등) 중 적어도 하나를 포함할 수 있다.
상기 제2 유전막(170) 상에 배선(180)이 배치될 수 있다. 상기 배선(180)은 상기 상부 콘택 플러그(125)에 접속될 수 있다. 상기 배선(180)은 금속(ex, 티타늄, 탄탈늄, 구리, 알루미늄 또는 텅스텐 등) 및 도전성 금속질화물(ex, 질화티타늄 또는 질화탄탈늄 등) 중 적어도 하나를 포함할 수 있다. 일 실시예에 따르면, 상기 배선(180)은 비트 라인일 수 있다.
도 5a 및 도 5b는 본 발명의 실시예들에 따른 자기 기억 소자의 제조 방법을 나타내는 단면도들이다.
도 5a를 참조하면, 제1 유전막(110)이 기판(100) 상에 형성될 수 있다. 하부 콘택 플러그(120)가 상기 제1 유전막(110)을 관통하도록 형성될 수 있다. 제1 예비 도전 구조체(130a)가 상기 제1 유전막(110) 상에 형성될 수 있다. 상기 제1 예비 도전 구조체(130a)는 상기 하부 콘택 플러그(120)의 상부면에 전기적으로 접속될 수 있다.
도시되진 않았으나, 시드층(미도시)이 상기 제1 예비 도전 구조체(130a) 상에 형성될 수 있다. 상기 시드층은 물리 기상 증착(physical vapor deposition; PVD) 공정, 화학 기상 증착(chemical vapor deposition; CVD) 공정, 또는 원자층 증착(atomic layer deposition; ALD) 공정으로 증착될 수 있다. 일 예로, 상기 시드층은 상기 PVD 공정의 일종인 스퍼터링(sputtering) 공정으로 증착될 수 있다.
제1 예비 자성 구조체(MS1a)가 상기 시드층 상에 형성될 수 있다. 상기 제1 예비 자성 구조체(MS1a)는 제1 예비 고정층(PL1a), 예비 교환결합층(140a) 및 제2 예비 고정층(PL2a)을 포함할 수 있다.
구체적으로, 상기 제1 예비 고정층(PL1a)이 상기 시드층 상에 증착될 수 있다. 상기 제1 예비 고정층(PL1a)은 상기 시드층을 시드로 사용하여 형성될 수 있다. 일 예로, 상기 제1 예비 고정층(PL1a)은 상기 시드층과 동일한 결정 구조를 가질 수 있다. 상기 제1 예비 고정층(PL1a)은 수직 자성 물질을 포함할 수 있으며, 구체적으로 앞서 도 4를 참고하여 설명한 제1 고정층(PL1)과 같을 수 있다.
상기 제1 예비 고정층(PL1a)은 PVD 공정, CVD 공정 또는 ALD 공정으로 증착될 수 있다. 일 예로, 상기 제1 예비 고정층(PL1a)은 스퍼터링 공정으로 증착될 수 있다. 상기 제1 예비 고정층(PL1a)이 상기 CoPt 합금으로 형성되는 경우에, 상기 제1 예비 고정층(PL1a)은 아르곤(Ar) 가스를 사용하는 스퍼터링 공정으로 형성될 수 있다. 이 경우에, 상기 제1 예비 고정층(PL1a)의 포화자화를 감소시키기 위하여, 상기 제1 예비 고정층(PL1a)은 보론으로 도핑된 CoPt합금으로 형성될 수 있다.
상기 예비 교환결합층(140a)이 상기 제1 예비 고정층(PL1a) 상에 증착될 수 있다. 일 예로, 상기 예비 교환결합층(140a)은 상기 제1 예비 고정층(PL1a)을 시드로 사용하여 형성될 수 있다. 예컨대, 상기 예비 교환결합층(140a)은 조밀 육방 결정 구조를 갖는 루테늄으로 형성될 수 있다. 상기 예비 교환결합층(140a)은 PVD 공정, CVD 공정 또는 ALD 공정으로 증착될 수 있다. 일 예로, 상기 예비 교환결합층(140a)은 스퍼터링 공정으로 증착될 수 있다.
상기 제2 예비 고정층(PL2a)이 상기 예비 교환결합층(140a) 상에 형성될 수 있다. 상기 제2 예비 고정층(PL2a)은 상기 예비 교환결합층(140a)을 시드로 사용하여 형성될 수 있다. 일 예로, 상기 제2 예비 고정층(PL2a)은 상기 예비 교환결합층(140a)과 동일한 결정 구조를 가질 수 있다. 상기 제2 예비 고정층(PL2a)은 수직 자성 물질을 포함할 수 있으며, 구체적으로 앞서 도 4를 참고하여 설명한 제2 고정층(PL2)과 같을 수 있다. 상기 제2 예비 고정층(PL2a)은 PVD 공정, CVD 공정 또는 ALD 공정으로 증착될 수 있다. 일 예로, 상기 제2 예비 고정층(PL2a)은 스퍼터링 공정으로 증착될 수 있다.
예비 터널 배리어층(TBRa)이 상기 제2 예비 고정층(PL2a) 상에 형성될 수 있다. 일 실시예에서, 상기 예비 터널 배리어층(TBRa)은 터널 배리어 물질을 타켓으로 사용하는 스퍼터링 공정으로 형성될 수 있다. 상기 타켓은 정교하게 제어된 화학량론(stoichiometry)를 갖는 터널 배리어 물질을 포함할 수 있다. 예를 들어, 상기 예비 터널 배리어층(TBRa)은 산화마그네슘(MgO), 산화알루미늄(AlO) 또는 이들의 조합으로 형성될 수 있다. 특히, 상기 예비 터널 배리어층(TBRa)은 염화나트륨 결정 구조를 갖는 산화마그네슘(MgO)으로 형성될 수 있다.
제2 예비 자성 구조체(MS2a)가 상기 예비 터널 배리어층(TBRa) 상에 형성될 수 있다. 상기 제2 예비 자성 구조체(MS2a)는 제1 예비 자유층(FL1a) 및 예비 캡핑층(160a)을 포함할 수 있다. 상기 제1 예비 자유층(FL1a)은 제1 자유 자성층(150a) 및 제2 자유 자성층(155a)을 포함할 수 있다.
구체적으로, 상기 제1 자유 자성층(150a) 및 상기 제2 자유 자성층(155a)이 상기 예비 터널 배리어층(TBRa) 상에 순차적으로 적층되어 형성될 수 있다. 상기 제1 및 제2 자유 자성층들(150a, 155a)은 PVD 공정, CVD 공정 또는 ALD 공정으로 순차적으로 증착될 수 있다. 일 예로, 상기 제1 및 제2 자유 자성층들(150a, 155a)은 스퍼터링 공정으로 형성될 수 있다. 증착된 상기 제1 및 제2 자유 자성층들(150a, 155a)은 비정질 상태일 수 있다.
상기 제1 자유 자성층(150a)은 코발트-철-보론(CoFeB)으로 형성될 수 있다. 상기 제2 자유 자성층(155a)은 철-니켈(FeNi), 철-니켈-보론(FeNiB), 코발트-철-니켈(CoFeNi), 및 코발트-철-니켈-보론(CoFeNiB) 중 적어도 하나로 형성될 수 있다. 나아가, 상기 제2 자유 자성층(155a)은 각각의 상기 합금들에 비자성물질(W, Mo, Ta, Ti, Zr, Hf 등)이 추가적으로 도핑된 자성 합금층으로 형성될 수 있다. 이때, 상기 제2 자유 자성층(155a)의 스퍼터링 증착을 위한 타겟 내의 니켈 함유량은 약 10 at% 내지 약 30 at%일 수 있다.
상기 제1 및 제2 자유 자성층들(150a, 155a)을 형성한 후에, 열처리 공정을 수행할 수 있다. 상기 열처리 공정에 의하여 상기 제1 자유 자성층(150a) 및 상기 제2 자유 자성층(155a)은 결정화될 수 있다. 다만, 만약 상기 제2 자유 자성층(155a)이 보론(B)을 약 15 at% 이상 함유할 경우, 상기 제2 자유 자성층(155a)은 비정질 상태로 남을 수 있다. 상기 열처리를 통하여, 상기 제1 및 제2 자유 자성층들(150a, 155a)은 터널자기저항(TMR) 특성을 나타낼 수 있다. 즉, 상기 제1 및 제2 자유 자성층들(150a, 155a)은 높은 자기 저항비를 획득할 수 있다. 충분한 자기 저항비를 얻기 위하여, 상기 열처리 공정은 350℃ 내지 450℃의 고온 하에서 수행될 수 있다. 만약, 상기 열처리 공정 온도가 350℃보다 낮은 경우 충분한 자기 저항비를 획득할 수 없으며, 450℃보다 높을 경우 포화 자화(Ms)의 증가 및 RA값의 증가로 인해 스위칭 동작에 에러가 발생할 수 있다. 일 예로, 상기 열처리 공정은 약 400℃의 고온에서 수행될 수 있다.
상기 제1 자유 자성층(150a)은 열처리 공정 시에 상기 예비 터널 배리어층(TBRa)을 시드로 사용하여 결정화될 수 있다. 일 예로, 상기 예비 터널 배리어층(TBRa)이 상기 염화나트륨 결정 구조를 가질 수 있으며, 따라서, 상기 제1 자유 자성층(150a)은 체심 입방 결정 구조(BCC)를 갖도록 결정화될 수 있다. 상기 제2 자유 자성층(155a) 또한 체심 입방 결정 구조(BCC)를 갖도록 결정화될 수 있다.
다른 예로, 상기 제1 자유 자성층(150a)뿐만 아니라 상기 제2 자유 자성층(155a)도 상기 열처리 공정에 의해 결정화될 수 있다.
예비 캡핑층(160a) 및 제2 예비 도전 구조체(135a)가 상기 제1 예비 자유층(FL1a) 상에 순차적으로 형성될 수 있다. 일 예로, 상기 열처리 공정은 상기 제2 예비 도전 구조체(135a)를 형성한 후에 수행될 수 있다. 다른 예로, 상기 열처리 공정은 상기 제1 예비 자유층(FL1a) 형성 후 및 상기 예비 캡핑층(160a)의 형성 전에 수행될 수 있다. 또 다른 예로, 상기 열처리 공정은 상기 예비 캡핑층(160a)의 형성 후 및 상기 제2 예비 도전 구조체(135a)의 형성 전에 수행될 수 있다.
구체적으로, 상기 예비 캡핑층(160a)은 탄탈륨 산화물(tantalum oxide), 마그네슘 산화물(magnesium oxide), 티타늄 산화물(titanium oxide), 지르코늄 산화물(zirconium oxide), 하프늄 산화물(hafnium oxide), 및 아연 산화물(zinc oxide) 중 적어도 하나로 형성될 수 있다. 상기 제2 예비 도전 구조체(135a)는 귀금속막들, 자성 합금막들, 또는 금속막들 중의 적어도 하나를 포함하는 단층 또는 다층 구조로 형성될 수 있으며, 구체적으로 앞서 도 4를 참고하여 설명한 제2 도전 구조체(135)와 같다.
도 5b를 참조하면, 상기 제2 예비 도전 구조체(135a), 상기 예비 캡핑층(160a), 상기 제1 예비 자유층(FL1a), 상기 예비 터널 배리어층(TBRa), 상기 제2 예비 고정층(PL2a), 상기 예비 교환결합층(140a), 상기 제1 예비 고정층(PL1a), 및 상기 제1 예비 도전 구조체(130a)를 연속적으로 패터닝하여, 차례로 적층된 제1 도전 구조체(130), 제1 고정층(PL1), 교환결합층(140), 제2 고정층(PL2), 터널 배리어층(TBR), 제1 자유층(FL1), 캡핑층(160), 및 제2 도전 구조체(135)가 형성될 수 있다. 상기 제1 자유층(FL1)은, 상기 터널 배리어층(TBR) 상의 제1 자유 자성 패턴(150), 및 상기 제1 자유 자성 패턴(150) 상의 제2 자유 자성 패턴(155)을 포함할 수 있다.
다시 도 4를 참조하면, 상기 제1 도전 구조체(130), 자기터널접합(MTJ), 및 상기 제2 도전 구조체(135)를 덮는 제2 유전막(170)이 형성될 수 있다. 상기 제2 유전막(170)을 관통하여 상기 제2 도전 구조체(135)에 접속되는 상부 콘택 플러그(125)가 형성될 수 있다. 상기 제2 유전막(170) 상에 배선(180)이 형성될 수 있다. 상기 배선(180)은 상기 상부 콘택 플러그(125)에 접속될 수 있다.
도 6은 본 발명의 실시예들에 따른 자기 기억 소자를 나타내는 단면도이다. 본 예에서는, 앞서 도 4를 참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다. 앞서 설명한 본 발명의 일 실시예에 따른 반도체 장치와 동일한 구성에 대하여는 동일한 참조번호가 제공될 수 있다.
도 6을 참조하면, 제2 유형의 자기터널접합(MTJ2)이 제공될 수 있다(도 2b 참조). 구체적으로, 제1 자성 구조체(MS1)는 제1 자유층(FL1)을 포함할 수 있으며, 제2 자성 구조체(MS2)는 제1 및 제2 고정층들(PL1, PL2)을 포함할 수 있다. 즉, 도 4를 참조하여 설명한 일 실시예에 따른 자기 기억 소자와 달리, 상기 제1 자유층(FL1)이 터널 배리어층(TBR)과 제1 도전 구조체(130) 사이에 배치될 수 있다. 상기 제1 및 제2 고정층들(PL1, PL2)이 상기 터널 배리어층(TBR)과 제2 도전 구조체(135) 사이에 배치될 수 있다.
상기 제2 자성 구조체(MS2)는, 상기 터널 배리어층(TBR) 상의 제2 고정층(PL2), 상기 제2 고정층(PL2) 상의 제1 고정층(PL1), 및 상기 제2 고정층(PL2)과 상기 제1 고정층(PL1) 사이의 교환결합층(140)을 포함할 수 있다. 도 4를 참조하여 설명한 바와 달리, 상기 제2 도전 구조체(135) 아래의 캡핑층(160)은 생략될 수 있다.
상기 제1 자성 구조체(MS1)는, 상기 터널 배리어층(TBR) 아래의 제1 자유 자성 패턴(150), 및 상기 제1 자유 자성 패턴(150) 아래의 제2 자유 자성 패턴(155)을 포함할 수 있다. 일 예로, 상기 제1 자유 자성 패턴(150)은 코발트-철-보론(CoFeB)을 포함할 수 있고, 상기 제2 자유 자성 패턴(155)은 철-니켈(FeNi), 철-니켈-보론(FeNiB), 코발트-철-니켈(CoFeNi), 및 코발트-철-니켈-보론(CoFeNiB) 중 적어도 하나를 포함할 수 있다. 나아가, 상기 제2 자유 자성 패턴(155)은 각각의 상기 합금들에 비자성물질(W, Mo, Ta, Ti, Zr, Hf 등)이 추가적으로 도핑된 자성 합금층을 포함할 수 있다.
도 7은 본 발명의 실시예들에 따른 자기 기억 소자를 나타내는 단면도이다. 본 예에서는, 앞서 도 4를 참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다. 앞서 설명한 본 발명의 일 실시예에 따른 반도체 장치와 동일한 구성에 대하여는 동일한 참조번호가 제공될 수 있다.
도 7을 참조하면, 제2 자성 구조체(MS2)는 제1 자유층(FL1), 상기 제1 자유층(FL1) 상의 제2 자유층(FL2), 상기 제1 자유층(FL1)과 상기 제2 자유층(FL2) 사이의 비자성 금속층(165), 및 상기 제2 자유층(FL2) 상의 캡핑층(160)을 포함할 수 있다.
상기 비자성 금속층(165)은 비자성 금속 물질을 포함할 수 있다. 상기 비자성 금속 물질은, 일 예로, Hf, Zr, Ti, Ta, W, Mo, Cr 및 이들의 합금 중 적어도 하나일 수 있다. 상기 비자성 금속층(165)에 의해, 상기 제2 자유층(FL2)은 상기 제1 자유층(FL1)과 결합(couple)될 수 있고, 이에 따라, 상기 제2 자유층(FL2)은 상기 제1 자유층(FL1)의 자화 방향에 평행한 수직 자화를 가질 수 있다. 상기 비자성 금속층(165)은 약 10Å 이하의 두께를 가질 수 있다. 그러나, 본 발명의 다른 실시예에 따르면, 상기 비자성 금속층(165)은 생략될 수 있다.
상기 제2 자유층(FL2)은, 일 예로, ⅰ) Fe, Co, Ni, 또는 이들의 합금, 및 ⅱ) 비자성 금속 물질을 더 포함하는 Fe, Co, Ni, 또는 이들의 합금 중 적어도 하나를 포함할 수 있다. 상기 비자성 금속 물질은, 일 예로, Ta, Ti, Zr, Hf, B, W, Mo 및 Cr 중 적어도 하나일 수 있다. 일 예로, 상기 제2 자유층(FL2)은 상기 비자성 금속 물질(예를 들어, 보론)을 포함하는 Fe, 또는 Co일 수 있다. 상기 제2 자유층(FL2)은 니켈(Ni)을 함유하지 않거나 소량을 함유할 수 있기 때문에, 제2 자유 자성 패턴(155)의 니켈 함유량은 상기 제2 자유층(FL2)의 니켈 함유량보다 더 클 수 있다.
도 8은 본 발명의 실시예들에 따른 자기 기억 소자를 나타내는 단면도이다. 본 예에서는, 앞서 도 7을 참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다. 앞서 설명한 본 발명의 일 실시예에 따른 반도체 장치와 동일한 구성에 대하여는 동일한 참조번호가 제공될 수 있다.
도 8을 참조하면, 터널 배리어층(TBR) 상에 제2 자유층(FL2)이 제공될 수 있다. 제1 자유층(FL1)은 상기 제2 자유층(FL2)을 사이에 두고 상기 터널 배리어층(TBR)과 이격될 수 있다. 상기 제1 자유층(FL1)과 상기 제2 자유층(FL2) 사이에는 비자성 금속층(165)이 제공될 수 있다. 즉, 본 발명의 실시예들에 따른 상기 제1 자유층(FL1)은 상기 터널 배리어층(TBR)과 이격될 수 있으며, 상기 제1 자유층(FL1)과 상기 터널 배리어층(TBR) 사이에 적어도 하나의 추가적인 자유층들(예를 들어, 제2 자유층(FL2))이 개재될 수 있다.
도 9는 본 발명의 실시예들에 따른 자기 기억 소자를 나타내는 단면도이다. 본 예에서는, 앞서 도 4를 참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다. 앞서 설명한 본 발명의 일 실시예에 따른 반도체 장치와 동일한 구성에 대하여는 동일한 참조번호가 제공될 수 있다.
도 9를 참조하면, 제3 유형의 자기터널접합(MTJ3)이 제공될 수 있다(도 3a 참조). 즉, 앞서 설명한 자기 기억 소자들과는 달리, 본 예의 자기터널접합(MTJ)은 기판(100)의 상면에 평행한 자화 방향을 갖는 자성층들을 포함할 수 있다.
구체적으로, 제1 자성 구조체(MS1)는 제1 도전 구조체(130) 상에 순차적으로 적층된 피닝 패턴(190), 제1 고정층(PL1), 교환결합 패턴(140), 및 제2 고정층(PL2)을 포함할 수 있다. 상기 제1 고정층(PL1)은 상기 피닝 패턴(190)과 상기 교환결합 패턴(140) 사이에 개재될 수 있고, 상기 제2 고정층(PL2)은 상기 교환결합 패턴(140)과 터널 배리어층(TBR) 사이에 개재될 수 있다. 즉, 본 예에 따른 상기 제1 자성 구조체(MS1)는, 수평한 자화 방향을 갖는 고정 자성 패턴들(PL1, PL2)을 포함하는 다층의 자성 구조체일 수 있다.
상기 제1 고정층(PL1)의 상기 자화방향은 상기 피닝 패턴(190)에 의하여 고정될(fixed) 수 있다. 상기 교환결합 패턴(140)은 상기 제1 고정층(PL1)의 상기 자화방향 및 상기 제2 고정층(PL2)의 상기 자화방향을 서로 반평행(anti-parallel)하게 결합시킬 수 있다.
상기 피닝 패턴(190)은 반강자성 물질(anti-ferromagnetic material)을 포함할 수 있다. 일 예로, 상기 피닝 패턴(190)은 백금망간(PtMn), 이리듐망간(IrMn), 산화망간(MnO), 황화망간(MnS), 망간텔레륨(MnTe) 또는 불화망간(MnF) 등에서 적어도 하나를 포함할 수 있다.
상기 제1 고정층(PL1)은 강자성 물질을 포함할 수 있다. 일 예로, 상기 제1 고정층(PL1)은 CoFeB(cobalt-iron-boron), CoFe(cobalt-iron), NiFe(nickel-iron), CoFePt(cobalt-iron-platinum), CoFePd(cobalt-iron-palladium), CoFeCr(cobalt-iron-chromium), CoFeTb(cobalt-iron-terbium), 또는 CoFeNi(cobalt-iron-nickel) 등에서 적어도 하나를 포함할 수 있다. 상기 교환결합 패턴(140)은 루테늄(Ru), 이리듐(Ir) 또는 로듐(Rh) 등에서 적어도 하나를 포함할 수 있다.
상기 제2 고정층(PL2)은 강자성 물질을 포함할 수 있다. 일 예로, 상기 제2 고정층(PL2)은 CoFeB(cobalt-iron-boron), CoFe(cobalt-iron), NiFe(nickel-iron), CoFePt(cobalt-iron-platinum), CoFePd(cobalt-iron-palladium), CoFeCr(cobalt-iron-chromium), CoFeTb(cobalt-iron-terbium), 또는 CoFeNi(cobalt-iron-nickel) 등에서 적어도 하나를 포함할 수 있다.
제2 자성 구조체(MS2)는 상기 터널 배리어층(TBR) 상에 순차적으로 적층된 제1 자유층(FL1) 및 캡핑층(160)을 포함할 수 있다. 상기 제2 자성 구조체(MS2)는, 수평한 자화 방향을 갖는 적어도 하나의 자유층(FL1)을 포함할 수 있다.
상기 제1 자유층(FL1)은 상기 터널 배리어층(TBR) 상의 제1 자유 자성 패턴(150), 및 상기 제1 자유 자성 패턴(150) 상의 제2 자유 자성 패턴(155)을 포함할 수 있다. 일 예로, 상기 제1 자유 자성 패턴(150)은 코발트-철-보론(CoFeB)을 포함할 수 있고, 상기 제2 자유 자성 패턴(155)은 철-니켈(FeNi), 철-니켈-보론(FeNiB), 코발트-철-니켈(CoFeNi), 및 코발트-철-니켈-보론(CoFeNiB) 중 적어도 하나를 포함할 수 있다. 나아가, 상기 제2 자유 자성 패턴(155)은 각각의 상기 합금들에 비자성물질(W, Mo, Ta, Ti, Zr, Hf 등)이 추가적으로 도핑된 자성 합금층을 포함할 수 있다.
한편, 도시되진 않았지만, 본 발명의 실시예들에 따르면 제3 유형의 자기터널접합(MTJ3)뿐만 아니라 제4 유형의 자기터널접합(MTJ4)도 제공될 수 있다. 이 경우, 앞서 도 6에서 설명한 것과 유사하게 상기 터널 배리어층(TBR)을 중심으로 상기 제1 및 제2 자성 구조체들(MS1, MS2)의 상하가 뒤바뀔 수 있다.

Claims (19)

  1. 제1 자유층, 고정층, 및 이들 사이의 터널 배리어층을 포함하는 자기터널접합을 포함하되,
    상기 제1 자유층은:
    상기 터널 배리어층과 직접 접촉하는 제1 면, 및 상기 제1 면과 대향하는 제2 면을 갖는 제1 자유 자성 패턴; 및
    상기 제2 면과 접촉하는 제2 자유 자성 패턴을 포함하고,
    상기 제2 자유 자성 패턴은 철-니켈(FeNi)을 포함하며,
    상기 제2 자유 자성 패턴의 니켈 함유량은 10 at% 내지 30 at%인 자기 기억 소자.
  2. 제1항에 있어서,
    상기 제2 자유 자성 패턴은, 코발트(Co) 및 보론(B) 중에서 적어도 하나를 더 포함하는 자기 기억 소자.
  3. 제1항에 있어서,
    상기 제2 자유 자성 패턴의 니켈 함유량은 상기 제1 자유 자성 패턴의 니켈 함유량 보다 큰 자기 기억 소자.
  4. 제1항에 있어서,
    상기 제1 자유 자성 패턴은 코발트-철-보론(CoFeB)을 포함하는 자기 기억 소자.
  5. 제1항에 있어서,
    상기 제2 자유 자성 패턴의 두께는 상기 제1 자유 자성 패턴의 두께보다 작은 자기 기억 소자.
  6. 제1항에 있어서,
    상기 제1 자유층의 두께는 10Å 내지 20Å이며,
    상기 제2 자유 자성 패턴의 두께는 3Å 내지 10Å인 자기 기억 소자.
  7. 제1항에 있어서,
    상기 제1 자유층에 인접하는 비자성 금속층; 및
    상기 비자성 금속층을 사이에 두고 상기 제1 자유층과 이격되는 제2 자유층을 더 포함하되,
    상기 제2 자유 자성 패턴의 니켈 함유량은 상기 제2 자유층의 니켈 함유량 보다 큰 자기 기억 소자.
  8. 제1항에 있어서,
    상기 제1 자유층을 사이에 두고 상기 터널 배리어층과 이격되는 캡핑층을 더 포함하되,
    상기 캡핑층은 금속 산화물을 포함하는 자기 기억 소자.
  9. 제1항에 있어서,
    상기 고정층은 복수개로 제공되며,
    상기 고정층들은:
    상기 터널 배리어층에 인접하는 제1 고정층; 및
    상기 제1 고정층을 사이에 두고 상기 터널 배리어층과 이격되는 제2 고정층을 포함하고,
    상기 제1 및 제2 고정층들 사이의 교환결합층을 더 포함하는 자기 기억 소자.
  10. 제1항에 있어서,
    상기 제1 고정층은:
    상기 터널 배리어층에 인접하는 분극 강화 자성 패턴; 및
    상기 분극 강화 자성 패턴을 사이에 두고 상기 터널 배리어층과 이격되며, 상기 분극 강화 자성 패턴과 접촉하는 중간 자성 패턴을 포함하는 자기 기억 소자.
  11. 제1항에 있어서,
    상기 자기터널접합은 기판 상에 배치되고,
    상기 고정층은 상기 기판과 상기 터널 배리어층 사이에 배치되는 자기 기억 소자.
  12. 제1항에 있어서,
    상기 자기터널접합은 기판 상에 배치되고,
    상기 제1 자유층은 상기 기판과 상기 터널 배리어층 사이에 배치되는 자기 기억 소자.
  13. 제1항에 있어서,
    상기 자기터널접합은 기판 상에 배치되고,
    상기 제1 자유층의 자화 방향 및 상기 고정층의 자화 방향은 모두 제1 방향과 평행하고,
    상기 제1 방향은 상기 기판의 상면과 수직한 방향인 자기 기억 소자.
  14. 제1항에 있어서,
    상기 자기터널접합은 기판 상에 배치되고,
    상기 제1 자유층의 자화 방향 및 상기 고정층의 자화 방향은 모두 제2 방향과 평행하고,
    상기 제2 방향은 상기 기판의 상면과 평행한 방향인 자기 기억 소자.
  15. 제14항에 있어서,
    상기 고정층을 사이에 두고 상기 터널 배리어층과 이격되는 피닝 패턴을 더 포함하되,
    상기 피닝 패턴은 반강자성 물질을 포함하고,
    상기 고정층은 상기 피닝 패턴에 의해 상기 제2 방향으로 자화 방향이 고정되는 자기 기억 소자.
  16. 자유층, 고정층, 및 이들 사이의 터널 배리어층을 포함하는 자기터널접합을 포함하되,
    상기 자유층은:
    상기 터널 배리어층에 인접하는 제1 자유 자성 패턴; 및
    상기 제1 자유 자성 패턴을 사이에 두고 상기 터널 배리어층과 이격되며, 상기 제1 자유 자성 패턴과 인접하는 제2 자유 자성 패턴을 포함하고,
    상기 제1 자유 자성 패턴은 코발트-철-보론(CoFeB)을 포함하며,
    상기 제2 자유 자성 패턴은 철-니켈(FeNi)을 포함하고,
    상기 제2 자유 자성 패턴의 니켈 함유량은 10 at% 내지 30 at%인 자기 기억 소자.
  17. 제16항에 있어서,
    상기 제2 자유 자성 패턴은, 보론(B)을 더 포함하며,
    상기 제2 자유 자성 패턴의 보론 함유량은 1 at% 내지 25 at%인 자기 기억 소자.
  18. 제16항에 있어서,
    상기 제1 및 제2 자유 자성 패턴들은 자기적으로 연결된 자기 기억 소자.
  19. 자유층, 고정층, 및 이들 사이의 터널 배리어층을 포함하는 자기터널접합을 포함하되,
    상기 자유층은, 제1 자유 자성 패턴 및 제2 자유 자성 패턴을 포함하고,
    상기 제2 자유 자성 패턴은 상기 제1 자유 자성 패턴과 자기적으로 접촉하며,
    상기 제2 자유 자성 패턴은 철-니켈(FeNi)을 포함하고,
    상기 제2 자유 자성 패턴의 니켈 함유량은 10 at% 내지 30 at%이며,
    상기 제2 자유 자성 패턴의 니켈 함유량은 상기 제1 자유 자성 패턴보다 더 큰 자기 기억 소자.
KR1020150136183A 2015-09-25 2015-09-25 자기 기억 소자 및 이의 제조 방법 KR20170037707A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150136183A KR20170037707A (ko) 2015-09-25 2015-09-25 자기 기억 소자 및 이의 제조 방법
US15/210,627 US20170092848A1 (en) 2015-09-25 2016-07-14 Magnetic memory device and method for manufacturing the same
CN201610849477.6A CN106953003A (zh) 2015-09-25 2016-09-23 磁性存储器件和制造该磁性存储器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150136183A KR20170037707A (ko) 2015-09-25 2015-09-25 자기 기억 소자 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20170037707A true KR20170037707A (ko) 2017-04-05

Family

ID=58409924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150136183A KR20170037707A (ko) 2015-09-25 2015-09-25 자기 기억 소자 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US20170092848A1 (ko)
KR (1) KR20170037707A (ko)
CN (1) CN106953003A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9985200B2 (en) 2016-08-02 2018-05-29 Samsung Electronics Co., Ltd. Magnetic memory devices including oxidized non-magnetic patterns with non-metallic elements and methods of fabricating the same

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018182663A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Spintronic memory with metal oxide cap layer
WO2018182667A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Spintronic memory with enhanced crystallized layer
US10510390B2 (en) * 2017-06-07 2019-12-17 International Business Machines Corporation Magnetic exchange coupled MTJ free layer having low switching current and high data retention
US10332576B2 (en) * 2017-06-07 2019-06-25 International Business Machines Corporation Magnetic exchange coupled MTJ free layer with double tunnel barriers having low switching current and high data retention
US10700263B2 (en) * 2018-02-01 2020-06-30 International Business Machines Corporation Annealed seed layer for magnetic random access memory
US11251365B2 (en) * 2018-03-30 2022-02-15 Intel Corporation High blocking temperature spin orbit torque electrode
US11575083B2 (en) * 2018-04-02 2023-02-07 Intel Corporation Insertion layer between spin hall effect or spin orbit torque electrode and free magnet for improved magnetic memory
US11502188B2 (en) 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US11374163B2 (en) 2018-06-19 2022-06-28 Intel Corporation Spin orbit memory with multiferroic material
US11508903B2 (en) 2018-06-28 2022-11-22 Intel Corporation Spin orbit torque device with insertion layer between spin orbit torque electrode and free layer for improved performance
US10686124B2 (en) 2018-09-11 2020-06-16 International Business Machines Corporation Contact via structures

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI250651B (en) * 2003-08-12 2006-03-01 Samsung Electronics Co Ltd Magnetic tunnel junction and memory device including the same
JP2005109263A (ja) * 2003-09-30 2005-04-21 Toshiba Corp 磁性体素子及磁気メモリ
JP2006261454A (ja) * 2005-03-17 2006-09-28 Fujitsu Ltd 磁気抵抗効果素子、磁気ヘッド、および磁気記憶装置
US7532442B2 (en) * 2005-09-19 2009-05-12 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive (MR) elements having pinning layers formed from permanent magnetic material
US8183652B2 (en) * 2007-02-12 2012-05-22 Avalanche Technology, Inc. Non-volatile magnetic memory with low switching current and high thermal stability
US20070297220A1 (en) * 2006-06-22 2007-12-27 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory
JP4862564B2 (ja) * 2006-08-30 2012-01-25 Ｔｄｋ株式会社 トンネル型磁気検出素子およびその製造方法
US7848059B2 (en) * 2006-09-29 2010-12-07 Kabushiki Kaisha Toshiba Magnetoresistive effect device and magnetic random access memory using the same
US8374025B1 (en) * 2007-02-12 2013-02-12 Avalanche Technology, Inc. Spin-transfer torque magnetic random access memory (STTMRAM) with laminated free layer
KR20100007884A (ko) * 2007-06-19 2010-01-22 캐논 아네르바 가부시키가이샤 터널 자기 저항 박막 및 자성 다층막 제작 장치
JP2010109319A (ja) * 2008-09-30 2010-05-13 Canon Anelva Corp 磁気抵抗素子の製造法および記憶媒体
US7829964B2 (en) * 2008-10-31 2010-11-09 Industrial Technology Research Institute Magnetic memory element utilizing spin transfer switching
US8445979B2 (en) * 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
US8907436B2 (en) * 2010-08-24 2014-12-09 Samsung Electronics Co., Ltd. Magnetic devices having perpendicular magnetic tunnel junction
US9024398B2 (en) * 2010-12-10 2015-05-05 Avalanche Technology, Inc. Perpendicular STTMRAM device with balanced reference layer
JP5796349B2 (ja) * 2011-05-23 2015-10-21 ソニー株式会社 記憶素子の製造方法
US8492169B2 (en) * 2011-08-15 2013-07-23 Magic Technologies, Inc. Magnetic tunnel junction for MRAM applications
US9147833B2 (en) * 2013-07-05 2015-09-29 Headway Technologies, Inc. Hybridized oxide capping layer for perpendicular magnetic anisotropy
KR102153559B1 (ko) * 2013-08-02 2020-09-08 삼성전자주식회사 수직 자기터널접합을 구비하는 자기 기억 소자
KR102126975B1 (ko) * 2013-12-09 2020-06-25 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
US9842988B2 (en) * 2015-07-20 2017-12-12 Headway Technologies, Inc. Magnetic tunnel junction with low defect rate after high temperature anneal for magnetic device applications

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9985200B2 (en) 2016-08-02 2018-05-29 Samsung Electronics Co., Ltd. Magnetic memory devices including oxidized non-magnetic patterns with non-metallic elements and methods of fabricating the same

Also Published As

Publication number Publication date
CN106953003A (zh) 2017-07-14
US20170092848A1 (en) 2017-03-30

Similar Documents

Publication Publication Date Title
KR102624484B1 (ko) 자기 기억 소자 및 이의 제조 방법
KR20170037707A (ko) 자기 기억 소자 및 이의 제조 방법
KR102245748B1 (ko) 자기 기억 소자 및 이의 제조 방법
KR101981449B1 (ko) 스핀-토크 자기 저항 메모리 소자 및 그 제조 방법
CN103022342B (zh) 用于具有氧吸收保护层的mram器件的结构和方法
JP5800480B2 (ja) 磁気メモリ素子
US7479394B2 (en) MgO/NiFe MTJ for high performance MRAM application
US12029137B2 (en) Magnetoresistive stack/structure with one or more transition metals in an insertion layer for a memory and methods therefor
KR102456674B1 (ko) 자기 메모리 장치 및 이의 제조 방법
JP2008507854A (ja) 磁気トンネル接合素子構造と磁気トンネル接合素子構造の製造方法
CN108023015B (zh) 磁存储器件
KR101584747B1 (ko) 자기 메모리 소자
CN108780780A (zh) 非易失性存储器装置和制造非易失性存储器装置的方法
KR20180083028A (ko) 자기 메모리 장치
US9761793B1 (en) Magnetic memory device and method for manufacturing the same
AU2021217208B2 (en) MTJ stack containing top magnetic pinned layer having strong perpendicular magnetic anisotropy
KR101635139B1 (ko) 자기 메모리 소자
US10003011B2 (en) Magnetic memory devices and methods for manufacturing the same
KR20190052492A (ko) 자기 메모리 장치
KR102677779B1 (ko) 자기 기억 소자
US20230189658A1 (en) Paramagnetic hexagonal metal phase coupling spacer
KR101635141B1 (ko) 자기 메모리 소자